KR100842923B1 - 측벽 영역과 이등방성 습식 식각을 이용한 증가형 반도체탐침의 제조 방법 및 이를 이용한 정보저장장치 - Google Patents
측벽 영역과 이등방성 습식 식각을 이용한 증가형 반도체탐침의 제조 방법 및 이를 이용한 정보저장장치 Download PDFInfo
- Publication number
- KR100842923B1 KR100842923B1 KR1020070022550A KR20070022550A KR100842923B1 KR 100842923 B1 KR100842923 B1 KR 100842923B1 KR 1020070022550 A KR1020070022550 A KR 1020070022550A KR 20070022550 A KR20070022550 A KR 20070022550A KR 100842923 B1 KR100842923 B1 KR 100842923B1
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- mask layer
- etching mask
- probe
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 73
- 239000000523 sample Substances 0.000 title claims abstract description 55
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 238000003860 storage Methods 0.000 title claims abstract description 11
- 238000000347 anisotropic wet etching Methods 0.000 title abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 121
- 239000000758 substrate Substances 0.000 claims abstract description 40
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 34
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 34
- 239000010703 silicon Substances 0.000 claims abstract description 34
- 229920002120 photoresistant polymer Polymers 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 12
- 150000004767 nitrides Chemical class 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 9
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 8
- 239000003795 chemical substances by application Substances 0.000 claims description 8
- 238000000206 photolithography Methods 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 4
- 239000001257 hydrogen Substances 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 229910004205 SiNX Inorganic materials 0.000 claims 3
- 239000002019 doping agent Substances 0.000 abstract 1
- 230000035945 sensitivity Effects 0.000 description 14
- 239000002184 metal Substances 0.000 description 5
- 238000011161 development Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000013518 transcription Methods 0.000 description 2
- 230000035897 transcription Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B9/00—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor
- G11B9/12—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using near-field interactions; Record carriers therefor
- G11B9/14—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using near-field interactions; Record carriers therefor using microscopic probe means, i.e. recording or reproducing by means directly associated with the tip of a microscopic electrical probe as used in Scanning Tunneling Microscopy [STM] or Atomic Force Microscopy [AFM] for inducing physical or electrical perturbations in a recording medium; Record carriers or media specially adapted for such transducing of information
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B9/00—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor
- G11B9/12—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using near-field interactions; Record carriers therefor
- G11B9/14—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using near-field interactions; Record carriers therefor using microscopic probe means, i.e. recording or reproducing by means directly associated with the tip of a microscopic electrical probe as used in Scanning Tunneling Microscopy [STM] or Atomic Force Microscopy [AFM] for inducing physical or electrical perturbations in a recording medium; Record carriers or media specially adapted for such transducing of information
- G11B9/1409—Heads
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B9/00—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor
- G11B9/02—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using ferroelectric record carriers; Record carriers therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
Abstract
본 발명은 측벽 영역과 이등방성 습식 식각을 이용한 증가형 반도체 탐침의 제조 방법 및 이를 이용한 정보저장장치에 관한 것으로, 소자의 성능에 대한 공정 변수의 영향을 줄임으로써 대량 생산에 있어 소자의 신뢰도를 높일 수 있고, 이전의 측정 감도를 저해하였던 요소를 해결함으로써 소자 성능을 향상시킬 수 있다.
이를 위한 본 발명에 의한 증가형 반도체 탐침의 제조 방법은, (a) 실리콘 기판상에 제 1 방향의 탐침 끝(tip) 부분을 형성하기 위한 제 1 식각 마스크 패턴을 형성하고 그 양측에 측벽 영역을 형성하는 단계와; (b) 상기 측벽 영역을 이용하여 상기 실리콘 기판을 이등방성 식각하여 탐침의 양쪽 경사면을 형성하는 단계와; (c) 상기 측벽 영역을 마스크로 불순물을 주입하여 상기 실리콘 기판에 소스 및 드레인 영역을 형성한 후 상기 측벽 영역을 제거하는 단계와; (d) 상기 제 1 식각 마스크 패턴을 마스크로 하여 상기 탐침의 양쪽 경사면에 소스 및 드레인 영역을 형성한 후 상기 제 1 식각 마스크 패턴을 제거하는 단계와; (e) 상기 탐침의 끝 부분 상에 제 2 방향의 탐침 끝(tip) 부분을 형성하기 위한 제 2 식각 마스크 패턴을 형성하는 단계와; (f) 상기 제 2 식각 마스크 패턴의 양측에 스페이스 막을 형성하는 단계; 및 (g) 상기 스페이스 막을 사용하여 사진 및 식각 공정으로 상기 실리콘 기판을 일정 깊이로 식각한 후 상기 스페이스 막을 제거하는 단계;를 포함하여 이루어진 것을 특징으로 한다.
측벽, 이등방성, 습식 식각, 증가형, 탐침, 팁, 정보저장장치, 피라미드
Description
도 1a 내지 도 1j는 종래 기술에 따른 저항성 팁을 구비한 반도체 탐침의 제조 방법을 나타낸 공정 단면도
도 2는 종래의 저항성 팁을 구비한 반도체 탐침을 모델링 한 회로도
도 3a 내지 도 3v는 본 발명에 의한 측벽 영역과 이등방성 습식 식각을 이용한 증가형 반도체 탐침의 제조 방법을 나타낸 공정 단면도
도 4는 종래 및 본 발명의 시뮬레이션 결과 비교도
[ 도면의 주요 부호에 대한 설명 ]
100 : 실리콘(Si) 기판 110 : 제 1 식각 마스크 층
120 : 제 2 식각 마스크 층 130 : 감광제
140 : 스페이스 막 150 : 측벽 영역
160, 170 : 깊은(deep) 소스, 드레인 영역
180, 190 : 얕은(shollow) 소스, 드레인 영역
210 : 제 3 식각 마스크 층 220 : 제 4 식각 마스크 층
230 : 감광제 240 : 스페이스 막
250 : 스페이스 막 또는 HSQ
300 : 탐침
본 발명은 측벽 영역과 이등방성 습식 식각을 이용한 증가형 반도체 탐침의 제조 방법 및 이를 이용한 정보저장장치에 관한 것으로, 특히 소자의 성능에 대한 공정 변수의 영향을 줄임으로써 대량 생산에 있어 소자의 신뢰도를 높일 수 있고, 또한 이전의 측정 감도를 저해하였던 요소를 해결함으로써 소자 성능을 향상시킬 수 있는 측벽 영역과 이등방성 습식 식각을 이용한 증가형 반도체 탐침의 제조 방법 및 이를 이용한 정보저장장치에 관한 것이다.
강유전체 물질은 최근 여러 응용분야에서 많은 주목을 받고 있다, 이러한 강유전체 물질에 저장되어있는 정보를 읽기 위해 지금까지 여러 가지 소자들이 연구되고 개발되었다. 그 중 하나인 저항성의 탐침은 이전의 관측기와 비교했을 때 높은 감도와 분해능을 보여주며, 활용에 있어서도 많은 편이가 있기에 차세대 탐침으로서 많은 가능성을 가지고 있다.
하지만, 소자 제작에 있어 현재까지 이용한 공정방법은 공정변수에 따라 소자 성능이 크게 변화될 가능성이 매우 높으며, 뒤에서 제시할 여러 문제로 인하여 탐침의 성능이 기대치 이하로 저하되는 문제를 가지고 있다. 따라서 상용화를 고려한 앞으로의 탐침 개발에 있어서는 보다 높은 감도와 분해능을 가지면서 공정변수의 영향이 적은 공정방법이 요구된다.
이하, 첨부된 도면을 참조하여 종래의 반도체 탐침의 제조 방법과 그 문제점에 대해 설명한다.
도 1a 내지 도 1j는 종래 기술에 따른 저항성 팁을 구비한 반도체 탐침의 제조 방법을 나타낸 공정 단면도이다.
먼저, 도 1a에 도시된 바와 같이, 제 1 불순물로 도핑된 실리콘 기판(11) 또는 SOI(Silicon On Insulator) 기판의 표면에 실리콘 산화막 또는 실리콘 질화막 등의 마스크막(13)을 형성하고, 감광제(15)를 그 상면에 도포한 다음, 스트라이프형의 마스크(18)를 그 상방에 배치시킨다.
그 다음, 노광, 형상 및 식각 공정을 수행하여 패터닝한다. 사진 및 식각공정을 통해, 도 5b에 도시된 바와 같이, 스트라이프 형의 마스크막(13a)을 기판(11)의 상부에 형성시킨 다음, 상기 마스크막(13a)을 제외한 영역을 제 2 불순물로 고농도 도핑하여 제 1 및 제 2 반도체 전극 영역(12)(14)을 형성한다.
그 다음, 열처리(annealing) 공정을 수행하여 제 1 및 제 2 반도체 전극 영역(12)(14) 사이의 폭을 마스크막(13a)의 폭보다 줄인다. 도 1c에 도시된 바와 같이, 제 2 불순물의 고농도 영역(12)(14)이 확대되면, 고농도 영역과 인접한 영역에 제 2 불순물이 확산되어서 제 2 불순물의 저농도영역을 형성한다. 즉, 저항 영역(16)을 형성한다. 상기 마스크막(13a) 하부의 저항영역(336)은 서로 접촉되어 후 술하는 저항성 팁의 첨두부 형성부를 형성한다.
그 다음, 상기 기판(11)의 상면에 상기 마스크막(13a)을 덮도록 감광제(19)를 도포한 다음 그 상방에 도 5d에 도시된 바와 같이, 상기 마스크막(13a)과 직교하도록 스트라이프형의 포토마스크(20)를 배치시켜서, 노광, 현상 및 식각 공정을 실시하면 상기 포토마스크(20)와 동일한 형태의 감광제층(19a)이 형성된다(도 1e 참조).
그 다음, 상기 스트라이프형의 감광제(19a)에 의해 덮히지 않은 상기 마스크막(13a)을 건식 식각하여 사각형상의 마스크막(13b)을 형성한다(도 1f 참조).
그 다음, 도 1g에 도시된 바와 같이, 상기 감광제(19a)를 제거한 후, 사각형상의 마스크막(13b)을 마스크로 하여 상기 기판(11)을 습식 또는 건식 식각하여 팁(10)의 경사면에 제 1 및 제 2 반도체 전극영역(12)(14)을 위치시키고, 상기 저항영역(16)을 상기 팁(20)의 첨두부로 정렬시킨다(도 1h 참조).
그 다음, 상기 마스크막(13b)을 제거한 후, 상기 기판(11)을 산소 분위기에서 가열하면, 상기 기판(11)의 상면에 소정 두께의 실리콘 산화막(미도시)이 형성되며, 이 산화막을 제거하면 저항성 영역(16)의 단이 뾰족해진다. 이러한, 열산화공정을 수행하면 팁의 샤프닝(sharpening)과 함께 격리된 저항성 영역(16)을 겹치게 형성할 수도 있다.
그 다음, 도 1i에 도시된 바와 같이, 상기 기판(11) 상에 저항성 팁(10)을 덮는 유전층(30)을 증착한다. 그리고, 상기 팁(10)의 단 상의 유전층(30)을 CMP(Chemical-Mechanical Polishing) 공정으로 평탄화한다. 이어서, 상기 유전 층(30) 상부에 메탈을 증착하여 메탈쉴드(32)를 형성한다. 그 후, 패터닝 공정으로 상기 저항영역(16)에 대항하는 영역의 메탈을 제거하여 소정 크기의 개구(33)를 메탈쉴드(32)에 형성한다.
그 다음, 도 1j에 도시된 바와 같이, 상기 기판(11)의 하면을 식각하여 상기 저항성 팁(10)이 말단부에 위치하도록 캔티레버(40)를 형성하고, 상기 제 1 및 제 2 반도체 전극영역(12)(14)을 상기 기판(11) 상에서 절연층(52)에 의해 절연된 전극패드(54)에 연결시켜 반도체 탐침을 완성한다. 그리고, 상기 메탈쉴드(32) 상에는 그라운드 전압을 위한 전극패드(64)를 형성한다.
전술한 바와 같이, 종래의 저항성 팁을 구비한 반도체 탐침의 제조 방법에서는 수 ㎛가 되는 마스크와 등방향성 습식 식각을 이용하여 피라미드 모양의 탐침을 형성한다. 이러한 방법의 경우, 마스크의 위치와 크기 변화에 따라 소자의 성능이 매우 크게 변하게 된다. 즉, 거대한 마스크를 이용하여 정확한 위치에 탐침의 꼭지점을 만들기 위한 시도에서 커다란 공정 변수를 두고 있다. 이렇듯 공정 변수에 크게 의존하는 기존의 방법은 상업적인 면에서 탐침을 제작 및 이용하는 데 있어 커다란 걸림돌로 작용한다. 따라서 공정 변수로부터 비교적 자유로운 마스크 제작과 식각 방법은 신뢰할 수 있는 소자 생산에 있어 필수불가결한 조건이라 할 수 있다. 또한, 이를 위하여 소자를 제작함에 있어 처음부터 작은 마스크를 이용하여 오차 요소를 줄여야 할 것이다.
| 마스크 너비 | 4㎛ | 4.02㎛ | 4.1㎛ |
| 감도 | 0.031% | 0.02% | 0.017% |
상기 표 1은 모의 실험 결과로서 마스크 너비에 따른 탐침의 감도를 보여주고 있다. 마스크의 크기가 의도하던 크기의 0.5% 정도의 오차만 보일지라도 감도는 30% 가량 감소하는 것을 볼 수 있다. 이렇듯 소자 성능에 영향을 미치는 공정 변수의 존재는 앞으로 있을 소자의 상업화에 있어 커다란 걸림돌이 될 것이므로 반드시 해결해야만 한다.
위에서 언급한 문제 이외에 소자의 감도가 의도했던 것보다 작은 것도 소자의 응용에 있어서 성능 저하를 비롯 많은 문제의 소지가 있다. 이러한 성능 저하의 원인은 습식 식각 과정에서 고농도로 도핑되어 있는 소스, 드레인 영역이 식각되어 저농도 도핑 영역으로 존재하게 되고, 그로 인하여 엄청난 크기의 소스, 드레인 영역의 저항 때문에 전하의 분포에 의한 전체적 전류의 증가는 거의 없기 때문으로 분석할 수 있다.
위 소자는 도 2와 같이 모델링 해 볼 수 있다. 그림에서 소스, 드레인 영역의 저항인 Rs, Rd가 매우 커서 양단에 전압 공급원이 걸려 있을 때, 탐침 끝부분의 저항인 Rm이 변화하더라도 전체 전류의 변화는 거의 없다. 또한, 실제 전하를 감지하는 부분이라 할 수 있는 영역의 저장인 Rm이 그 아래 부분인 R1보다 매우 커서 대부분의 전류는 R1 영역으로 흐르게 되고 Rm이 전체 전류에 미치는 영향은 매우 적게 된다. 따라서, 보다 높은 소자의 감도를 위해서는 Rm보다 R1이 매우 크게 하고 소스, 드레인 영역의 저항을 줄일 필요가 있다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 제 1 목적은 소자의 성능에 대한 공정 변수의 영향을 줄임으로써 대량 생산에 있어 소자의 신뢰도를 높일 수 있고, 또한 이전의 측정 감도를 저해하였던 요소를 해결함으로써 소자 성능을 향상시킬 수 있는 측벽 영역과 이등방성 습식 식각을 이용한 증가형 반도체 탐침의 제조 방법을 제공하는 데 있다.
또한, 본 발명의 제 2 목적은 상기 제 1 목적의 측벽 영역과 이등방성 습식 식각을 이용한 증가형 반도체 탐침의 제조 방법을 이용한 정보저장장치를 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명에 의한 측벽 영역과 이등방성 습식 식각을 이용한 증가형 반도체 탐침의 제조 방법은, (a) 실리콘 기판상에 제 1 방향의 탐침 끝(tip) 부분을 형성하기 위한 제 1 식각 마스크 패턴을 형성하고 그 양측에 측벽 영역을 형성하는 단계와; (b) 상기 측벽 영역을 이용하여 상기 실리콘 기판을 이등방성 식각하여 탐침의 양쪽 경사면을 형성하는 단계와; (c) 상기 측벽 영역을 마스크로 불순물을 주입하여 상기 실리콘 기판에 소스 및 드레인 영역을 형성한 후 상기 측벽 영역을 제거하는 단계와; (d) 상기 제 1 식각 마스크 패턴을 마스크로 하여 상기 탐침의 양쪽 경사면에 소스 및 드레인 영역을 형성한 후 상기 제 1 식각 마스크 패턴을 제거하는 단계와; (e) 상기 탐침의 끝 부분 상에 제 2 방향의 탐침 끝(tip) 부분을 형성하기 위한 제 2 식각 마스크 패턴을 형성하는 단계와; (f) 상 기 제 2 식각 마스크 패턴의 양측에 스페이스 막을 형성하는 단계; 및 (g) 상기 스페이스 막을 사용하여 사진 및 식각 공정으로 상기 실리콘 기판을 일정 깊이로 식각한 후 상기 스페이스 막을 제거하는 단계;를 포함하여 이루어진 것을 특징으로 한다.
상기 (a) 단계에서의 상기 제 1 식각 마스크 패턴을 형성하는 방법은, (a1) 상기 실리콘 기판상에 제 1 식각 마스크 층, 제 2 식각 마스크 층, 감광제를 순차적으로 적층하는 단계와; (a2) 상기 감광제를 패터닝한 후 사진 및 식각 공정을 통해 상기 제 2 식각 마스크 층을 식각하는 단계와; (a3) 상기 감광제를 제거한 후 상기 제 2 식각 마스크 층의 측벽에 스페이스 막을 형성하는 단계와; (a4) 상기 제 2 식각 마스크 층을 제거한 후 상기 스페이스 막을 이용하여 상기 제 1 식각 마스크 층을 식각하는 단계; 및 (a5) 상기 스페이스 막을 제거하여 상기 제 1 식각 마스크 패턴을 형성하는 단계;를 포함하여 이루어진 것을 특징으로 한다.
상기 제 1 식각 마스크 층과 상기 제 2 식각 마스크 층은 서로 식각 선택비가 다른 물질로 형성하는 것을 특징으로 한다.
상기 제 1 식각 마스크 층은 실리콘 산화물(SiO2)로 형성하고, 상기 제 2 식각 마스크 층은 질소화물(SiNx)로 형성하는 것을 특징으로 한다.
상기 (e) 단계에서의 상기 제 2 식각 마스크 패턴을 형성하는 방법은, (e1) 상기 실리콘 기판상에 제 3 식각 마스크 층, 제4 식각 마스크 층, 감광제를 순차적으로 적층하는 단계와; (e2) 상기 감광제를 패터닝한 후 사진 및 식각 공정을 통해 상기 제 4 식각 마스크 층을 식각하는 단계와; (e3) 상기 감광제를 제거한 후 상기 제 4 식각 마스크 층의 측벽에 스페이스 막을 형성하는 단계와; (e4) 상기 제 4 식각 마스크 층을 제거한 후 상기 스페이스 막을 이용하여 상기 제 3 식각 마스크 층을 식각하는 단계; 및 (e5) 상기 스페이스 막을 제거하여 상기 제 2 식각 마스크 패턴을 형성하는 단계;를 포함하여 이루어진 것을 특징으로 한다.
상기 제 3 식각 마스크 층과 상기 제 4 식각 마스크 층은 서로 식각 선택비가 다른 물질로 형성하는 것을 특징으로 한다.
상기 제 3 식각 마스크 층은 실리콘 산화물(SiO2)로 형성하고, 상기 제 4 식각 마스크 층은 질소화물(SiNx)로 형성하는 것을 특징으로 한다.
상기 (a) 단계에서의 측벽 영역은 질소화물(SiNx)을 이용하여 형성하는 것을 특징으로 한다.
상기 (f) 단계에서의 스페이스 막은 HSQ(hydrogen silsequioxane)을 사용하여 형성하는 것을 특징으로 한다.
또한, 상기 목적을 달성하기 위한 본 발명에 의한 증가형 반도체 탐침을 구비한 정보저장장치는, 특허청구범위 제 1 항 내지 제 9 항 중 어느 한 항에 기재된 방법에 의해 제조된 것을 특징으로 한다.
따라서, 소자의 성능에 대한 공정 변수의 영향을 줄임으로써 대량 생산에 있어 소자의 신뢰도를 높일 수 있고, 또한 이전의 측정 감도를 저해하였던 요소를 해결함으로써 소자 성능을 향상시킬 수 있다.
이하, 첨부도면을 참조하여 본 발명에 의한 측벽 영역과 이등방성 습식 식각을 이용한 증가형 반도체 탐침 및 이를 구비한 정보저장장치와 그의 제조 방법에 대해 상세히 설명하기로 한다.
실시 예
먼저, 종래에는 거대한 마스크를 이용하여 미세한 탐침 끝 부분을 형성하는 과정에서 공정 변수에 의해 소자 성능이 크게 좌지우지되는 문제가 있었다. 이러한 문제를 해결하기 위해 처음부터 팁(tip) 형성을 위한 마스크의 크기를 매우 작은 크기로 제작하였다(도 3g 참조). 그리고, 상용화 가능하면서도 작은 크기의 마스크 형성을 위해서는 측벽 영역을 이용한 방법을 사용하였다.
다음으로, 고농도로 도핑 된 소스, 드레인 영역을 확보하여 저항을 줄이기 위해서 이전의 도핑 후 식각을 하는 방법이 아닌 먼저 식각을 한 후 도핑을 하는 방법을 선택하였다. 이를 위해서 도 3h에서와 같이 우선 측벽 영역을 이용하여 식각 공정을 한 뒤, 도 3i와 같이 측벽 영역을 제거한 후 앞서 만들어 두었던 마스크를 이용하여 얕게 도핑된 소스, 드레인 영역을 형성하는 방법을 도입하였다. 또한 신뢰성 등의 면에서 문제가 있는 등방향성 습식 식각 공정을 사용하지 않고 결정 면에 따른 식각 속도의 차이를 이용하는 이등방성 식각(도 3h 참조)과 HSQ(hydrogen silsequioxane)를 이용한 전사 방법(도 3q)을 이용하였다.
그리고, 앞서 밝혔듯이 감도를 증가시키기 위해서는 탐침 끝의 저항이 아래 부분의 저항보다 훨씬 작은 값을 보여 전류가 대부분 탐침 끝으로 흘러야 한다. 이 를 위해서 종전의 소자와 같은 공핍형의 탐침이 아닌 증가형을 이용한 탐침을 제작하였다. 뿐만 아니라 소스, 드레인 영역의 저항을 줄이고 펀치-스루 전류의 가능성을 배제하며 전하의 감지뿐만 아니라 강유전체 물질에 쓰기 작업에도 보다 유리한 입지를 위해 피라미드 모양의 형태는 유지하도록 하였다.
그러면, 도 3a 내지 도 3q를 참조하여 본 발명에 의한 측벽 영역과 이등방성 습식 식각을 이용한 증가형 반도체 탐침의 제조 방법에 대해 상세히 설명하기로 한다.
우선, 도 3a에 도시된 바와 같이, 실리콘 기판(100)상에 제 1 식각 마스크 층(110)과 제 2 식각 마스크 층(120) 및 감광제(130)를 순차적으로 형성한다. 이때, 상기 제 1 식각 마스크 층(110)과 상기 제 2 식각 마스크 층(120)은 서로 식각 선택비가 다른 물질로 형성하는 것이 바람직하다. 예를 들어, 상기 제 1 식각 마스크 층(110)은 실리콘 산화물(SiO2)로 형성하고, 상기 제 2 식각 마스크 층(120)은 실리콘 질소화물(SiNx)로 형성하는 것이 바람직하다. 여기서, 상기 실리콘 산화물(SiO2)과 질소화물(SiNx)로 마스크를 형성하는 이유는 두 물질이 이후 수행할 이등방성 식각에서 흔히 사용하는 KOH와 TMAH 용액에 대하여 실리콘과의 식각비가 매우 우수하기 때문이다.
그 다음, 도 3b에 도시된 바와 같이, 마스크(미도시)를 사용하여 상기 감광제(130)를 노광, 현상 및 식각 공정을 수행하여 패터닝한다.
그 다음, 도 3c에 도시된 바와 같이, 상기 패터닝된 감광제(130a)를 식각 마 스크로 하여 사진 및 건식 식각 공정을 통해 상기 제 2 식각 마스크 층(120)을 식각한다.
그 다음, 도 3d에 도시된 바와 같이, 상기 감광제(130a)를 제거한 후 상기 제 2 식각 마스크 층(120a)의 측벽 영역에 질화물(Nitride)을 적층하여 스페이스 막(140)을 형성한다.
그 다음, 도 3e에 도시된 바와 같이, 상기 제 2 식각 마스크 층(120a)을 제거한 후 상기 스페이스 막(140)을 식각 마스크로 하여 상기 제 1 식각 마스크 층(110)을 식각한다.
이어서, 상기 스페이스 막(140)을 제거하면 도 3f에 도시된 바와 같이 상기 실리콘(Si) 기판(100)상에 제 1 식각 마스크 패턴 층(110a)이 형성된다.
그 다음, 상기 실리콘 기판(100)상에 형성된 상기 제 1 식각 마스크 패턴 층(110a) 위에 질소화물을 퇴적한 후 다시 식각 공정을 거쳐 상기 제 1 식각 마스크 패턴 층(110a)의 양측에 측벽 영역(150)을 형성한다(도 3g 참조).
그 다음, 도 3h에 도시된 바와 같이, 상기 제 1 식각 마스크 패턴 층(110a)의 양측에 형성된 상기 측벽 영역(150)을 이용하여 건식 또는 습식 공정으로 상기 실리콘 기판(100)을 이등방성 식각하여 탐침의 양쪽 경사면을 형성한다.
그 다음, 도 3i에 도시된 바와 같이, 상기 측벽 영역(150)을 마스크로 사용하여 노출된 상기 실리콘 기판(100b)에 적절한 농도의 불순물을 주입하여 깊은(deep) 소스, 드레인 영역(160)(170)을 형성한다.
그 다음, 도 3j에 도시된 바와 같이, 상기 질소화물로 형성된 상기 측벽 영 역(150)을 제거한 후 상기 제 1 식각 마스크 패턴 층(110a)을 마스크로 이용하여 노출된 상기 실리콘 기판(100b)에 적절한 농도의 불순물을 주입하여 반도체 탐침의 양쪽 경사면에 얕은(shallow) 소스, 드레인 영역(180)(190)을 형성한다.
한편, 도 3k 내지 도 3v는 너비 방향으로 피라미드 모양의 탐침 끝을 형성하기 위한 공정 단면을 나타낸 것이다. 이때, 이등방성 식각이 이미 되어 있는 상태에서 다른 방향으로 또 한번 이를 적용하여 피라미드 모양을 만드는 것에는 어려움이 따르기 때문에 다음과 같은 HSQ 전사의 방법으로 피라미드 형태의 탐침 끝 모양을 형성하게 된다.
먼저, 도 3k에 도시된 바와 같이, 상기 제 1 식각 마스크 패턴 층(110a)을 제거한 후, 도 3l과 같이 상기 실리콘 기판(100c)상에 제 3 식각 마스크 층(210)과 제 4 식각 마스크 층(220) 및 감광제(230)를 순차적으로 형성한다.
이때, 상기 제 3 식각 마스크 층(210)과 상기 제 4 식각 마스크 층(220)은 앞에서와 마찬가지로 서로 식각 선택비가 다른 물질로 형성하는 것이 바람직하다. 예를 들어, 상기 제 3 식각 마스크 층(210)은 실리콘 산화물(SiO2)로 형성하고, 상기 제 4 식각 마스크 층(220)은 실리콘 질소화물(SiNx)로 형성하는 것이 바람직하다. 여기서, 상기 실리콘 산화물(SiO2)과 질소화물(SiNx)로 마스크를 형성하는 이유는 두 물질이 이후 수행할 이등방성 식각에서 흔히 사용하는 KOH와 TMAH 용액에 대하여 실리콘과의 식각비가 매우 우수하기 때문이다.
그 다음, 도 3m은 도 3l에 도시된 A 방향에서 바라본 반도체 탐침의 단면 모 양을 나타낸 것이다.
그 다음, 도 3n에 도시된 바와 같이, 마스크(미도시)를 사용하여 상기 감광제(230)를 노광, 현상 및 식각 공정을 수행하여 패터닝한 다음, 도 3o에 도시된 바와 같이 상기 패터닝된 감광제(230a)를 식각 마스크로 하여 사진 및 건식 식각 공정을 통해 상기 제 4 식각 마스크 층(220)을 식각한다.
그 다음, 도 3p에 도시된 바와 같이, 상기 감광제(230a)를 제거한 후 상기 제 4 식각 마스크 층(220a)의 측벽 영역에 질화물(Nitride)을 적층하여 스페이스 막(240)을 형성한다.
그 다음, 도 3q에 도시된 바와 같이, 상기 제 4 식각 마스크 층(220a)을 제거한 후 상기 스페이스 막(240)을 식각 마스크로 하여 상기 제 3 식각 마스크 층(210)을 식각한다. 이어서, 상기 스페이스 막(240)을 제거하면 도 3r에 도시된 바와 같이, 상기 실리콘(Si) 기판(100c)상에 제 3 식각 마스크 패턴 층(210a)이 만들어진다.
상기 방법을 이용하면, 필름(film) 두께의 치수로부터 패턴 라인 폭(patterned line width)을 결정할 수 있으므로, 대략 10nm 라인 패턴을 용이하게 형성할 수 있다. 또한, 상기의 경우는 스페이서(spacer) 막의 두께로부터 SiO22 패턴을 형성한 예로써, 통상 20 내지 30nm에 해당하는 라인 패턴을 용이하게 형성할 수 있다.
그 다음, 도 3s에 도시된 바와 같이, 상기 제 3 식각 마스크 패턴 층(210a) 이 충분히 매립되도록 HSQ(hydrogen silsequioxane) 용액을 퇴적한다. 이어서, 상기 제 3 식각 마스크 패턴 층(210a)의 양측에 스페이스 막(또는 HSQ)(250)이 형성되도록 하고 나머지 부분은 마스크(미도시)를 이용하여 제거한다.
한편, 상기 스페이스 막(250)은 평탄화(planarization) 특성이 좋고, 실리콘(Si)과의 식각 선택비의 조절이 용이한 물질이면 모두 사용이 가능하다. 상기 HSQ는 평탄하지 않은 기판에서도 실리콘 기판과의 식각 선택비 조절이 용이하여 탐침 구조 형성이 용이하기 때문에 예시로 들어 설명한다.
그 다음, 도 3t에 도시된 바와 같이, HSQ 전사 방법으로 상기 실리콘(Si) 기판(100c)을 식각하면 식각비가 좋지 못한 HSQ(250)가 상기 실리콘 기판(100c)과 같이 깎이면서 도 3u 및 도 3v와 같이 경사를 가진 형태를 취하게 된다.
여기서, HSQ전사의 방법을 사용하는 이유는 이등방성 식각이 이미 되어 있는 상태에서 다른 방향으로 또 한번 이를 적용하여 피라미드 모양을 만드는 것에는 어려움이 따르기 때문에 HSQ전사의 방법으로 피라미드 형태의 탐침 끝 모양을 형성하게 된다.
도 4는 종래 및 본 발명의 시뮬레이션 결과를 비교한 도면이다. 도 4의 실험 결과에서도 알 수 있듯이 소자의 감도 측면에서 이전의 경우에 비하여 약 100배 이상 향상된 모습을 볼 수 있었다.
아울러 본 발명의 바람직한 실시 예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
전술한 바와 같이, 본 발명에 의한 측벽 영역과 이등방성 습식 식각을 이용한 증가형 반도체 탐침의 제조 방법 및 이를 이용한 정보저장장치에 의하면, 소자의 성능에 대한 공정 변수의 영향을 줄임으로써 대량 생산에 있어 소자의 신뢰도를 높일 수 있고, 또한 이전의 측정 감도를 저해하였던 요소를 해결함으로써 소자 성능을 향상시킬 수 있는 효과가 있다.
또한, 본 발명을 통하여 충분한 온(ON)/오프(OFF) 전류 비율을 갖는 탐침을 제작할 수 있으며, 이로 인해 소자의 감도 향상에 커다란 기여를 할 수 있는 효과가 있다.
Claims (10)
- 증가형 반도체 탐침의 제조 방법에 있어서,(a) 실리콘 기판상에 제 1 방향의 탐침 끝(tip) 부분을 형성하기 위한 제 1 식각 마스크 패턴을 형성하고 그 양측에 측벽 영역을 형성하는 단계와;(b) 상기 측벽 영역을 이용하여 상기 실리콘 기판을 이등방성 식각하여 탐침의 양쪽 경사면을 형성하는 단계와;(c) 상기 측벽 영역을 마스크로 불순물을 주입하여 상기 실리콘 기판에 소스 및 드레인 영역을 형성한 후 상기 측벽 영역을 제거하는 단계와;(d) 상기 제 1 식각 마스크 패턴을 마스크로 하여 상기 탐침의 양쪽 경사면에 소스 및 드레인 영역을 형성한 후 상기 제 1 식각 마스크 패턴을 제거하는 단계와;(e) 상기 탐침의 끝 부분 상에 제 2 방향의 탐침 끝(tip) 부분을 형성하기 위한 제 2 식각 마스크 패턴을 형성하는 단계와;(f) 상기 제 2 식각 마스크 패턴의 양측에 스페이스 막을 형성하는 단계; 및(g) 상기 스페이스 막을 사용하여 사진 및 식각 공정으로 상기 실리콘 기판을 일정 깊이로 식각한 후 상기 스페이스 막을 제거하는 단계;를 포함하여 이루어진 것을 특징으로 하는 증가형 반도체 탐침의 제조 방법.
- 제 1 항에 있어서,상기 (a) 단계에서의 상기 제 1 식각 마스크 패턴을 형성하는 방법은:(a1) 상기 실리콘 기판상에 제 1 식각 마스크 층, 제 2 식각 마스크 층, 감광제를 순차적으로 적층하는 단계와;(a2) 상기 감광제를 패터닝한 후 사진 및 식각 공정을 통해 상기 제 2 식각 마스크 층을 식각하는 단계와;(a3) 상기 감광제를 제거한 후 상기 제 2 식각 마스크 층의 측벽에 스페이스 막을 형성하는 단계와;(a4) 상기 제 2 식각 마스크 층을 제거한 후 상기 스페이스 막을 이용하여 상기 제 1 식각 마스크 층을 식각하는 단계; 및(a5) 상기 스페이스 막을 제거하여 상기 제 1 식각 마스크 패턴을 형성하는 단계;를 포함하여 이루어진 것을 특징으로 하는 증가형 반도체 탐침의 제조 방법.
- 제 2 항에 있어서,상기 제 1 식각 마스크 층과 상기 제 2 식각 마스크 층은 서로 식각 선택비가 다른 물질로 형성하는 것을 특징으로 하는 증가형 반도체 탐침의 제조 방법.
- 제 3 항에 있어서,상기 제 1 식각 마스크 층은 실리콘 산화물(SiO2)로 형성하고,상기 제 2 식각 마스크 층은 질소화물(SiNx)로 형성하는 것을 특징으로 하는 증가형 반도체 탐침의 제조 방법.
- 제 1 항에 있어서,상기 (e) 단계에서의 상기 제 2 식각 마스크 패턴을 형성하는 방법은:(e1) 상기 실리콘 기판상에 제 3 식각 마스크 층, 제4 식각 마스크 층, 감광제를 순차적으로 적층하는 단계와;(e2) 상기 감광제를 패터닝한 후 사진 및 식각 공정을 통해 상기 제 4 식각 마스크 층을 식각하는 단계와;(e3) 상기 감광제를 제거한 후 상기 제 4 식각 마스크 층의 측벽에 스페이스 막을 형성하는 단계와;(e4) 상기 제 4 식각 마스크 층을 제거한 후 상기 스페이스 막을 이용하여 상기 제 3 식각 마스크 층을 식각하는 단계; 및(e5) 상기 스페이스 막을 제거하여 상기 제 2 식각 마스크 패턴을 형성하는 단계;를 포함하여 이루어진 것을 특징으로 하는 증가형 반도체 탐침의 제조 방법.
- 제 5 항에 있어서,상기 제 3 식각 마스크 층과 상기 제 4 식각 마스크 층은 서로 식각 선택비가 다른 물질로 형성하는 것을 특징으로 하는 증가형 반도체 탐침의 제조 방법.
- 제 6 항에 있어서,상기 제 3 식각 마스크 층은 실리콘 산화물(SiO2)로 형성하고,상기 제 4 식각 마스크 층은 질소화물(SiNx)로 형성하는 것을 특징으로 하는 증가형 반도체 탐침의 제조 방법.
- 제 1 항에 있어서, 상기 (a) 단계에서의 측벽 영역은:질소화물(SiNx)을 이용하여 형성하는 것을 특징으로 하는 증가형 반도체 탐침의 제조 방법.
- 제 1 항에 있어서, 상기 (f) 단계에서의 스페이스 막은:HSQ(hydrogen silsequioxane)을 사용하여 형성하는 것을 특징으로 하는 증가형 반도체 탐침의 제조 방법.
- 증가형 반도체 탐침을 구비한 정보저장장치에 있어서,제 1 항 내지 제 9 항 중 어느 한 항에 기재된 방법에 의해 제조된 것을 특징으로 하는 증가형 반도체 탐침을 구비한 정보저장장치.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070022550A KR100842923B1 (ko) | 2007-03-07 | 2007-03-07 | 측벽 영역과 이등방성 습식 식각을 이용한 증가형 반도체탐침의 제조 방법 및 이를 이용한 정보저장장치 |
| US12/043,982 US7700393B2 (en) | 2007-03-07 | 2008-03-07 | Method of manufacturing enhancement type semiconductor probe and information storage device having the semiconductor probe using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070022550A KR100842923B1 (ko) | 2007-03-07 | 2007-03-07 | 측벽 영역과 이등방성 습식 식각을 이용한 증가형 반도체탐침의 제조 방법 및 이를 이용한 정보저장장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100842923B1 true KR100842923B1 (ko) | 2008-07-03 |
Family
ID=39742068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070022550A KR100842923B1 (ko) | 2007-03-07 | 2007-03-07 | 측벽 영역과 이등방성 습식 식각을 이용한 증가형 반도체탐침의 제조 방법 및 이를 이용한 정보저장장치 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7700393B2 (ko) |
| KR (1) | KR100842923B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100804738B1 (ko) * | 2007-01-16 | 2008-02-19 | 삼성전자주식회사 | 이온화 충돌 반도체 소자를 이용한 반도체 탐침 및 이를구비한 정보 저장 장치와 그의 제조 방법 |
| EP2524648B1 (en) * | 2011-05-20 | 2016-05-04 | Imec | Method for sharpening microprobe tips |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5618760A (en) | 1994-04-12 | 1997-04-08 | The Board Of Trustees Of The Leland Stanford, Jr. University | Method of etching a pattern on a substrate using a scanning probe microscope |
| JP2000067478A (ja) * | 1998-08-19 | 2000-03-03 | Canon Inc | 情報再生用プローブとその作製方法、及び該再生用プローブを用いた情報再生装置 |
| KR20030087372A (ko) * | 2002-05-08 | 2003-11-14 | 삼성전자주식회사 | 저항성 팁을 구비하는 반도체 탐침 및 그 제조방법 및 이를 구비하는 정보 기록장치, 정보재생장치 및 정보측정장치 |
| KR20050022032A (ko) * | 2003-08-25 | 2005-03-07 | 전자부품연구원 | 수직 종횡비가 큰 원자력 현미경용 전계 효과 트랜지스터캔틸레버의 제조 방법 |
| KR20060019365A (ko) * | 2004-08-27 | 2006-03-03 | 삼성전자주식회사 | 저항성 팁을 구비한 반도체 탐침 제조방법 |
| KR20060022411A (ko) * | 2004-09-07 | 2006-03-10 | 삼성전자주식회사 | 저항성 팁을 구비한 반도체 탐침 및 그 제조방법 |
| KR20060073765A (ko) * | 2004-12-24 | 2006-06-29 | 학교법인 포항공과대학교 | 전계 효과 트랜지스터 채널 구조를 갖는 스캐닝 프로브마이크로 스코프의 탐침 및 그 제조 방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5844251A (en) * | 1994-01-05 | 1998-12-01 | Cornell Research Foundation, Inc. | High aspect ratio probes with self-aligned control electrodes |
| GB9800957D0 (en) * | 1998-01-17 | 1998-03-11 | Process Intelligence Limited | Test probe interface unit and method for manufacturing the same |
-
2007
- 2007-03-07 KR KR1020070022550A patent/KR100842923B1/ko not_active IP Right Cessation
-
2008
- 2008-03-07 US US12/043,982 patent/US7700393B2/en not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5618760A (en) | 1994-04-12 | 1997-04-08 | The Board Of Trustees Of The Leland Stanford, Jr. University | Method of etching a pattern on a substrate using a scanning probe microscope |
| JP2000067478A (ja) * | 1998-08-19 | 2000-03-03 | Canon Inc | 情報再生用プローブとその作製方法、及び該再生用プローブを用いた情報再生装置 |
| KR20030087372A (ko) * | 2002-05-08 | 2003-11-14 | 삼성전자주식회사 | 저항성 팁을 구비하는 반도체 탐침 및 그 제조방법 및 이를 구비하는 정보 기록장치, 정보재생장치 및 정보측정장치 |
| KR20050022032A (ko) * | 2003-08-25 | 2005-03-07 | 전자부품연구원 | 수직 종횡비가 큰 원자력 현미경용 전계 효과 트랜지스터캔틸레버의 제조 방법 |
| KR20060019365A (ko) * | 2004-08-27 | 2006-03-03 | 삼성전자주식회사 | 저항성 팁을 구비한 반도체 탐침 제조방법 |
| KR20060022411A (ko) * | 2004-09-07 | 2006-03-10 | 삼성전자주식회사 | 저항성 팁을 구비한 반도체 탐침 및 그 제조방법 |
| KR20060073765A (ko) * | 2004-12-24 | 2006-06-29 | 학교법인 포항공과대학교 | 전계 효과 트랜지스터 채널 구조를 갖는 스캐닝 프로브마이크로 스코프의 탐침 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7700393B2 (en) | 2010-04-20 |
| US20080220556A1 (en) | 2008-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW560044B (en) | Semiconductor memory device having floating gate and manufacturing method of the same | |
| US6329248B1 (en) | Method for making split gate flash memory cells with high coupling efficiency | |
| US7151034B2 (en) | Semiconductor device and method for manufacturing the same | |
| TWI305669B (en) | Method for making a raised vertical channel transistor device | |
| US6846709B1 (en) | Vertical gate CMOS with lithography-independent gate length | |
| CN100505215C (zh) | 用于制造半导体器件的方法 | |
| JP4369430B2 (ja) | 抵抗性チップを備えた半導体プローブ及びその製造方法 | |
| JP2003224262A (ja) | 垂直型トランジスタ及びその製造方法 | |
| TW200952157A (en) | Data cells with drivers and methods of making and operating the same | |
| JP4050291B2 (ja) | 抵抗性チップを備える半導体探針の製造方法 | |
| KR100842923B1 (ko) | 측벽 영역과 이등방성 습식 식각을 이용한 증가형 반도체탐침의 제조 방법 및 이를 이용한 정보저장장치 | |
| WO2006049707A1 (en) | Lithography-independent fabrication of small openings | |
| JP2004518284A (ja) | 半導体タイリング構造体及びその製造方法 | |
| KR100785036B1 (ko) | 전기장 쉴드를 구비한 전기장 센서의 제조방법 | |
| KR100672138B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
| JP2008102128A (ja) | 凸状の抵抗性チップを備えた半導体探針およびその製造方法 | |
| KR100804738B1 (ko) | 이온화 충돌 반도체 소자를 이용한 반도체 탐침 및 이를구비한 정보 저장 장치와 그의 제조 방법 | |
| JP2940034B2 (ja) | 電荷転送装置およびその製造方法 | |
| TW200913160A (en) | Method of fabricating a semiconductor device | |
| KR100611083B1 (ko) | 모스 트랜지스터 및 그 제조 방법 | |
| JP2002118253A (ja) | 半導体装置およびその製造方法 | |
| JP2007071867A (ja) | 高分解能の抵抗性チップを備えた半導体探針及びその製造方法 | |
| KR100738098B1 (ko) | 도핑 제어층이 형성된 고분해능 저항성 팁을 구비한 반도체탐침 및 그 제조방법 | |
| JP2004247328A (ja) | 半導体装置の製造方法 | |
| CN116097408A (zh) | 双屏蔽氧化物损伤控制 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130522 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20140522 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |