CN102956551B - 阵列基板的制作方法、阵列基板及显示装置 - Google Patents

Abstract

本发明公开了一种阵列基板的制作方法、阵列基板及显示装置，包括：通过一次构图工艺形成栅极、栅线、公共电极线和用于保护栅线、公共电极线的第一保护层的图形；和/或通过一次构图工艺形成所源极、漏极、数据线和用于保护数据线的第二保护层的图形。由于栅极、栅线、公共电极线和第一保护层的图形通过一次构图工艺形成，因此避免了在对用于制作栅线及公共电极线的金属膜层进行湿刻时，刻蚀液渗入PR胶与用于形成所述金属膜层间的缝隙而导致栅线被刻蚀液刻蚀而出现断裂的情况，同样，源极、漏极、数据线和用于保护所述数据线的第二保护层的图形通过一次构图工艺形成，也避免了数据线被刻蚀液刻蚀而出现断裂的情况，提高了阵列基板的成品率。

Description

阵列基板的制作方法、阵列基板及显示装置

技术领域

本发明涉及液晶显示技术领域，尤其涉及一种阵列基板的制作方法、阵列基板及显示装置。

背景技术

目前，液晶显示器的中的阵列基板的制造通常采用4次光刻（Mask）技术或5次光刻（Mask）技术，其中，4Mask技术是以5Mask技术为基准，利用灰色调光刻（Gray Tone Mask）工艺，将有源层光刻（Active Mask）与源漏极（S/D Mask）合并成一个Mask，通过调整刻蚀工艺，完成原来Active Mask和S/D Mask功能。所述5Mask技术包括：栅极光刻（Gate Mask）、有源层光刻（Active Mask）、源漏极光刻（S/D Mask）、过孔光刻（Via Hole Mask）和像素电极层光刻（Pixel Mask），并且在每一次光刻工艺步骤又分别包括一次或多次薄膜沉积工艺和刻蚀工艺，形成5次薄膜沉积→光刻→刻蚀的循环过程。

利用上述4Mask技术或5Mask技术在理想条件下均能形成如图1（a）或图1（b）所示的阵列基板。其中，图1（b）是阵列基板的截面图，图1（a）是阵列基板的俯视图，其中，1为基板、2为栅极及栅线、3为栅极绝缘层、4为构成有源层的非晶硅层（a-Si）、5为构成有源层的磷掺杂非晶硅层（n+a-Si）、6为源漏极及数据线、7为像素电极层、8为源漏极及数据线绝缘层。但在不理想的条件下，制作出的阵列基板中的数据线和/或栅线将会出现断裂，这里以5次光刻技术中数据线出现断裂（Data Open）的原因为例进行说明（5Mask技术下栅线出现断裂的原因与5Mask技术下数据线断裂的原因类似，4Mask技术下中数据线和/或栅线断裂的原因与5次光刻技术下数据线断裂的原因类似）：

假设在经过Gate Mask、Active Mask之后形成的阵列基板的结构如图2所示，则接下来进行S/D Mask，形成阵列基板中的数据线及阵列基板上的TFT中的源漏极的过程具体如下：

第一步：在图2所述的阵列基板上沉积一层金属膜，得到如图3所示的阵列基板。

第二步：在图3所示的阵列基板上涂覆一层光刻（Photo Resist，PR）胶，对所述PR胶进行曝光显影，得到图4所示的阵列基板，图4中标号9为曝光显影后的PR胶层。

第三步：采用湿刻（Wet Etch）技术，利用刻蚀液对对图4所示的阵列基板中的金属膜进行刻蚀，得到图5所示的阵列基板。

第四步：采用干刻（Dry Etch）技术，对图5中所述的阵列基板中的掺磷非晶硅（n+a-Si）层及非晶硅层（a-Si）进行刻蚀，得到图6所示的阵列基板。

第五步：剥离图6所示的阵列基板上的PR胶，即得到图7所示的阵列基板，在图7所示的阵列基板中即形成了源漏极及数据线。

在上述第二步中，若涂覆的PR胶与金属薄膜粘附性很好，它们之间没有空隙，则形成的数据线不会出现断裂。若在第二步中，涂覆PR胶之前的TFT阵列基板清洗不够干净或涂覆的PR胶的本身粘附性不好，则会出现涂覆后的PR胶与金属膜粘附性不好，PR胶层与金属膜层之间出现缝隙，那么，在第三步中，刻蚀液不仅会刻蚀未被PR胶覆盖的金属膜，也会从PR胶与金属膜之间的缝隙渗入刻蚀掉部分被PR胶覆盖下的金属膜，而这时被PR胶覆盖的金属膜正是用于形成源漏极及数据线的金属膜，因此，将会导致在第五步剥离PR胶后，出现形成的数据线断裂的情况，如图8中的椭圆形虚线内所示。

同样的，在进行栅极光刻时，由于栅极及栅线也是用金属膜来制成的，形成阵列基板中的栅线及TFT中的栅极的过程与上述形成阵列基板中的数据线及TFT中的源漏极的过程类似，在涂覆的PR胶与金属膜之间粘附性不好，PR胶与金属膜之间出现缝隙时，刻蚀液也将会刻蚀用于形成栅极及栅线的金属膜，可能导致栅线出现断裂。

上述在阵列基板制作过程中出现的栅线和/或数据线的断裂均会造成制成的阵列基板的成品率降低。

发明内容

本发明实施例提供了一种阵列基板制的作方法、阵列基板及显示装置，用以解决由于在制作阵列基板时，PR胶与金属膜的粘附性不好，使得栅线及公共电极线和/或数据线断裂而导致的阵列基板的成品率较低的问题。

一种阵列基板的制作方法，所述方法包括在基板上形成栅极、栅线、公共电极线、栅极绝缘层的图形；以及形成有源层，源极、漏极、数据线的图形；还包括：

在基板上形成用于保护所述栅线及公共电极线的第一保护层的图形；

和/或

在基板上形成用于保护所述数据线的第二保护层的图形；

其中，所述栅极、栅线、公共电极线和第一保护层的图形通过一次构图工艺形成；

所述源极、漏极、数据线和第二保护层的图形通过一次构图工艺形成。

一种阵列基板，包括：

在基板上形成的栅线及公共电极线，在所述栅线及公共电极线上形成的第一保护层；和/或

在基板上形成的TFT的有源层上形成的数据线，以及在所述数据线上形成的第二保护层。

一种显示装置，包括上述阵列基板。

本发明实施例的方案中，由于在用于制作栅线及公共电极线的金属膜层上形成了第一保护层，而第一保护层与金属膜层之间的附着力大于PR胶层与金属膜层之间的附着力，进而第一保护层与金属膜层紧密接触，不会有缝隙，从而避免了在对金属膜层进行湿刻时出现的刻蚀液渗入PR胶与用于形成栅线的金属膜层间的缝隙而导致栅线被刻蚀液刻蚀而出现断裂的情况，进而提高了阵列基板的成品率，同理，在用于制作数据线的金属膜层上形成第二保护层也能达到同样的效果。

附图说明

图1（a）为背景技术中的阵列基板俯视图的结构示意图；

图1（b）为背景技术中的阵列基板的横截面结构示意图；

图2为背景技术中形成有有源层的阵列基板的结构示意图；

图3为背景技术中在有源层上沉积金属膜层后的阵列基板的结构示意图；

图4为背景技术中对PR胶进行曝光显影后的阵列基板的结构示意图；

图5为背景技术中对金属膜进行刻蚀后得到的阵列基板的结构示意图；

图6为背景技术中对n+a-Si层及a-Si层进行刻蚀后得到的阵列基板的结构示意图；

图7为背景技术中剥离PR胶后的阵列基板的结构示意图；

图8为背景技术中剥离PR胶后的阵列基板的结构示意图；

图9为本发明实施例一中的阵列基板的制作方法的流程图；

图10为本发明实施例一中形成有第一金属膜层和第一保护层的阵列基板的结构示意图；

图11为本发明实施例一中形成对形成在第一保护层的PR胶进行曝光显影后的阵列基板的结构示意图；

图12为本发明实施例一中对第一保护层及第一金属膜层进行刻蚀后的阵列基板的结构示意图；

图13为本发明实施例一中形成有栅极及栅线的阵列基板的结构示意图；

图14为本发明实施例一中形成有第二保护层的阵列基板的结构示意图；

图15为本发明实施例一中对第二保护层上的PR胶进行半曝光显影后的阵列基板的结构示意图；

图16本发明实施例一中对全曝光的PR胶下的保护层进行干刻，对金属层进行湿刻，对有源层进行干刻后的阵列基板的结构示意图；

图17为本发明实施例一中对半曝光的PR胶下的保护层进行干刻，对金属层进行湿刻，对沟道内的有源层进行干刻后的阵列基板的结构示意图；

图18为本发明实施例一中形成有源漏极及数据线的阵列基板的结构示意图；

图19为本发明实施例一中的阵列基板的结构示意图；

图20为本发明实施例二中的像素电极的结构示意图；

图21为本发明实施例三中的阵列基板的结构示意图；

图22为本发明实施例三中的阵列基板的结构示意图。

具体实施方式

本发明实施例提供了一种阵列基板的制作方法、阵列基板及显示装置，通过在形成栅极及栅线的过程中，在形成有用于制作栅极及栅线的金属膜层的基板上沉积第一保护层，由于第一保护层与所述金属膜的附着性较好，有效防止了后续刻蚀过程中刻蚀液刻蚀栅线，提高了阵列基板的成品率，同样的，在形成源漏极及数据线的过程中，在形成有用于制作源漏极及数据线的金属膜层上沉积第二保护层，也提高了阵列基板的成品率。

下面结合附图对本发明实施例进行详细说明。

实施例一

一种阵列基板的制作方法，包括在基板上形成栅极、栅线、公共电极线、栅极绝缘层的图形；以及形成有源层，源极、漏极、数据线的图形；还包括：

在基板上形成用于保护所述栅线及公共电极线的第一保护层的图形；

和/或

在基板上形成用于保护所述数据线的第二保护层的图形；

其中，所述栅极、栅线、公共电极线和第一保护层的图形通过一次构图工艺形成；

所述源极、漏极、数据线和第二保护层的图形通过一次构图工艺形成。

需要说明的是，本发明实施例提供的阵列基板的制作方法，所述栅极、栅线、公共电极线和第一保护层的图形通过一次构图工艺形成，和/或源极、漏极、数据线和第二保护层的图形通过一次构图工艺形成，其余的形成栅极绝缘层、有源层等的过程和现有技术相同。并且，本发明实施例提供的阵列基板可以是任何包括所述栅极、第一保护层、栅极绝缘层、有源层、源漏极和/或第二保护层的阵列基板。

较佳的，所述第一保护层、第二保护层为非金属层；

较佳的，所述非金属层为非晶硅a-Si层、氮化硅SiN_X层或二氧化硅SiO₂层。

较佳的，采用化学气相沉积（Chemical Vapor Deposition，CVD）技术将所述第一保护层沉积到所述第一金属膜层，采用CVD技术将所述第二保护层沉积到所述第二金属膜层。

较佳的，考虑到保护层对于所述栅线、公共电极线、数据线的保护的可靠性，所述第一保护层、第二保护层中的任一保护层的厚度可以为

较佳的，沉积第一保护层、第二保护层中的任一个时，可采用低速沉积方式（如：通入气流速度减小等），实现生成较致密薄膜的目的等。

上述阵列基板的制作方法可适用于采用5Mask工艺制作阵列基板的过程中，也可适用于采用4Mask工艺制作阵列基板的过程中，还可用于采用3Mask工艺或为实现宽视角显示等功能而引入的其他特殊制作阵列基板的过程中。上述本发明实施例提供的阵列基板的制作方法，总的原则是在导电膜层（如：用于形成栅极及栅线的金属膜、用于形成源漏极及数据线的金属膜或用于形成像素电极的像素电极层）上沉积一层保护层，然后利用一次构图工艺形成相应的图案和用于保护该图案的保护层，以达到后续构图工艺的刻蚀过程时，PR胶覆盖下的导电膜层不被刻蚀液刻蚀。

下面以目前广泛使用的4Mask工艺形成包括底栅结构的薄膜晶体管的阵列基板的过程为例，对本发明实施例中的阵列基板的制作方法的步骤进行详细说明。

如图9所示，为本发明实施例一中阵列基板的制作方法的流程图，包括以下步骤：

步骤101：在基板上形成第一金属膜层。

步骤102：在第一金属膜层上沉积第一保护层。

具体可以利用CVD技术沉积第一保护层10，具体结构如图10所示。

步骤103：在第一保护层上涂覆光刻PR胶。

步骤104：利用栅极掩膜板对PR胶层进行曝光显影。

对PR进行曝光显影后得到如图11所示的阵列基板的结构。

步骤105：对第一保护层进行干法刻蚀。

步骤106：对第一金属膜层进行湿法刻蚀，形成栅极、栅线、公共电极线以及用户保护所述栅线及公共电极线的第一保护层的图形。

刻蚀第一金属膜层后得到的阵列基板的结构如图12所示。

在本步骤106中，由于第一金属膜层与第一保护层紧密接触，对第一金属膜层进行湿法刻蚀时，刻蚀液不会从第一金属膜层与第一保护层的接触面渗入第一金属膜层，因此，确保了对第一金属膜层刻蚀后得到的栅线及公共电极线的质量。

步骤107：剥离栅极、栅线及公共电极线上的PR胶层。

此时得到的阵列基板的结构如图13所示。

上述步骤101至步骤107也即为利用一次构图工艺形成栅极、栅线、公共电极线和第一保护层的图形的过程。

完成上述步骤之后，构成阵列基板的其余部分可以采用现有技术的工艺来制作，也可以利用下述步骤108至步骤113来制作，当然，本发明也包括利用现有技术的工艺制作栅极、栅线及公共电极线，利用下述步骤108至步骤113的工艺来制作构成阵列基板的其余部分。

步骤108：在形成有栅极及栅线（此时的栅极、栅线及公共电极线上具有第一保护层）的基板上依次沉积栅极绝缘膜层、非晶硅（a-Si）膜层、磷掺杂非晶硅（n+a-Si）膜层、第二金属膜层、第二保护层11。此时的阵列基板的结构如图14所示。

步骤109：在所述第二保护层上形成PR胶层，采用灰色调掩模板对第二保护层上的PR胶层进行曝光显影。此时全曝光的PR胶被刻蚀掉，半曝光的PR胶未被刻蚀掉。此时的阵列基板的结构如图15所示。

步骤110：依次对全曝光区域的所述第二保护层进行干法刻蚀，对全曝光区域所述第二金属膜层进行湿法刻蚀，对全曝光区域所述磷掺杂非晶硅（n+a-Si）膜层和非晶硅（a-Si）膜层进行干法刻蚀。此时的阵列基板的结构如图16所示。

步骤111：灰化半曝光的PR胶，对该半曝光的PR胶下的第二保护层进行干法刻蚀、第二金属膜层进行湿法刻蚀。此时的阵列基板的结构如图17所示。

在上述步骤110和步骤111中，由于第二金属膜层与第二保护属层紧密接触，对第二金属膜层进行湿法刻蚀时，刻蚀液不会从第二金属膜层与第二保护层的接触面渗入第二金属膜层，因此，确保了对第二金属膜层刻蚀后得到的数据线的质量。

步骤112：依次对所述半曝光的PR胶下的磷掺杂非晶硅（n+a-Si）膜层和非晶硅（a-Si）膜层进行干法刻蚀，对PR胶层进行剥离，形成源漏极层及数据线，此时的阵列基板的结构如图18所示。

上述步骤108至步骤112也即为利用一次构图工艺形成源极、漏极、数据线和第二保护层的图形的过程。

步骤113：在形成有源漏极层及数据线绝缘层后（此时，所述源漏极层及数据线上具有第二保护层）的阵列基板上，采用过孔光刻技术形成过孔，采用像素电极层薄膜沉积、光刻及刻蚀技术，桥接漏极与像素电极层并形成完整的薄膜晶体管显示像素单元，这样阵列基板完成，此时的阵列基板的结构如图19所示。

通过本发明实施例一中制作阵列基板的方法制作的阵列基板，一方面，由于在数据线和栅线时沉积了第一保护层及第二保护层，因此，可以避免由于刻蚀液的刻蚀导致的数据线或栅线断裂的情况，提高了制作出的阵列基板的良率；另一方面，由于栅线上增加了第一保护层，降低了数据线和栅线交叠处的交叠电容（可将所述交叠处看做一个平行板电容器，增加第一保护保护层，平行板电容器中间距离增大，电容减小），进而降低了信号的传输延时，提高了电路中信号传递速度。这是因为：电路中信号传递的快慢，是受到电阻（R）与电容（C）的乘积所左右，RC乘积越大，速度就越慢，反之，RC乘积越小，信号传输速度就能越快。此处电容变小，从而电路中信号传递速度变快，即RC时延降低。

实施例二

考虑到实际制作阵列基板的过程中，会出现较强的静电，为了防止静电对阵列基板中已形成的TFT产生破坏，在制作栅线的过程中，会将栅极与栅线的连接断开，在制作数据线的过程中将数据线与源极的连接断开，后续过孔工艺中，在断开的数据线或栅线上形成孔（此时的过孔为桥接栅线或桥接数据线用），并在接下来的像素电极层沉积与刻蚀工艺时，形成像素电极图形的同时形成用于桥接栅线或数据线的桥接线（桥接线借助在断开的数据线上的孔实现桥接数据线，桥接线借助在断开的栅线上的孔实现桥接栅线）。由于桥接线的宽度与数据线及栅线的宽度基本相同，因此，在湿法刻蚀时，也容易被刻蚀断。

本发明实施例二考虑到这一情况，对形成用于栅线和数据线的桥接线的过程进行了改进，包括以下步骤：

第一步：在已形成有源漏极及数据线绝缘层过孔的基板上形成像素电极层；

第二步：在所述像素电极层上依次形成第七保护层和PR胶层；

第三步：通过光刻和刻蚀工艺，形成用于桥接栅线或桥接数据线的桥接线和用于保护所述桥接线的第七保护层。

较优的，通过光刻和刻蚀工艺，形成用于桥接栅线或桥接数据线的桥接线和用于保护所述桥接线的第七保护层，具体为：

通过对PR胶层曝光显影后，对第七保护层进行干法刻蚀，对像素电极层进行湿法刻蚀，以及对PR胶层进行剥离的过程，形成像素电极图形、桥接线和用于保护所述桥接线的第七保护层、所述桥接线是用于桥接栅线或桥接数据线的。

在上述过程中，桥接线、像素电极和第七保护层的图形是通过一次构图工艺形成的，因此，此时桥接线的材料是用于制作像素电极层的材料，但在桥接线不和像素电极层通过同一次构图工艺形成时，构成该桥接线的材料也可以为用于制作栅线的金属材料或用于制作数据线的金属材料。

第七保护层可以为非金属层；具体可以为非晶硅a-Si层、氮化硅SiN_X层或二氧化硅SiO₂层。

较佳的，为了降低桥接线的电阻，所述桥接线的宽度大于栅线或数据线的宽度。

在本发明的其它实施例中，阵列基板的结构还可以是，像素电极具有狭缝结构，阵列基板进一步包括公共电极，该公共电极位于像素电极的下方并与像素电极绝缘隔离。当阵列基板为ADS模式时，只要保证上面的电极具有狭缝结构，下面的电极具有板状结构即可。公共电极可以位于栅极绝缘层的上方，或者与栅极在一次构图工艺中形成均可。

ADS模式的液晶显示器主要是通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。

考虑到形成狭缝结构的像素电极或狭缝结构的公共电极（如图20所示）的过程也会有刻蚀液刻蚀像素电极的狭缝结构或公共电极的狭缝结构的情形，为了保护这些狭缝结构，使在上电后像素电极产生的电场与理想值接近，能保证液晶显示其具有较好的显示效果，较佳的，在形成有源层，源极、漏极、数据线的步骤之后，所述方法还包括：

在形成有源极、漏极、数据线的图形的基板上，通过一次构图工艺形成板状结构的像素电极的图形，以及用于保护所述像素电极的第三保护层的图形；

和/或

在形成有用于隔离像素电极和公共电极的钝化层的图形的基板上，通过一次构图工艺形成狭缝结构的公共电极的图形，以及用于保护公共电极的第四保护层的图形。

较佳的，在形成有源层，源极、漏极、数据线的图形步骤之后，所述方法还包括：

在形成有源极、漏极、数据线的图形的基板上，通过一次构图工艺形成板状结构的公共电极，以及用于保护所述公共电极的第五保护层；和/或

在形成有用于隔离像素电极和公共电极的钝化层的图形的基板上，通过一次构图工艺形成狭缝结构的像素电极，以及用于保护所述像素电极的第六保护层的图形。

较佳的，考虑到保护层对于所述桥接线、狭缝结构的像素电极或狭缝结构的公共电极的可靠性，所述第三至第七保护层的厚度可以为

较佳的，沉积第三至第七保护层中的任一个时，可采用低速沉积方式（如：通入气流速度减小等），实现生成较致密的薄膜的目的等。

较佳的，所述第三至第七保护层可以为非金属层。

较佳的，所述非金属层为非晶硅a-Si层、氮化硅SiN_X层或二氧化硅SiO₂层。

通过本发明实施例二的方案，由于用于桥接数据线或桥接栅线的桥接线增加了保护层，以及在像素电极或公共电极上也增加了保护层，因此，增强了利用桥接线来桥接数据线及栅线的可靠性，以及狭缝结构的公共电极或狭缝结构的像素电极的可靠性。

需要说明的是，实际在形成像素电极层时，也会同时形成在后续阵列基板维修工艺过程中所需要使用的用于修补数据线或栅线的桥接线，以备后续修复之用，因此，本实施例二中在形成的用于桥接数据线或桥接栅线、以及同时形成的用于修补数据线或栅线的桥接线的过程中，均有第七保护层的保护，使得用于桥接数据线或桥接栅线的桥接线，以及用于修补数据线或栅线的桥接线也具有较好的质量，不会出现断裂的情况，增强了利用桥接线来桥接数据线及桥接栅线的可靠性，以及后续使用用于修复数据线或栅线的桥接线进行修补的成功率。

实施例三

本发明实施例三为采用实施例一及实施例二中所述的阵列基板的制作方法制作成的阵列基板，所述阵列基板包括：

在基板上形成的栅线及公共电极线，在所述栅线及公共电极线上形成的第一保护层；和/或

在基板上形成的TFT的有源层上形成的数据线，以及在所述数据线上形成的第二保护层。

较佳的，所述阵列基板包括：

在已形成源极、漏极、数据线的基板上形成的板状结构的像素电极，以及在所述像素电极上形成的第三保护层；

和/或

在已形成有用于隔离像素电极和公共电极的钝化层的基板上，形成的狭缝结构的公共电极，以及在所述公共电极上形成的第四保护层。

较佳的，所述阵列基板包括：

在已形成源极、漏极、数据线的基板上形成的板状结构的公共电极，以及在所述公共电极上形成的第五保护层；

和/或

在已形成有用于隔离像素电极和公共电极的钝化层的基板上，形成的狭缝结构的像素电极，以及在所述像素电极上形成的第六保护层。

上述阵列基板的结构以具有第一保护层和/或第二保护层的包括底栅结构的薄膜晶体管的阵列基板为例进行说明，其结构示意图分别如图19、图21和图22所示。

针对图19，所述阵列基板包括：基板1；位于基板上的栅极、栅线及公共电极线2；位于栅极、栅线及公共电极线上的第一保护层10；位于所述第一保护层10上的栅极绝缘层3，位于所述栅极绝缘层上的非晶硅层4和磷掺杂非晶硅层5，位于所述磷掺杂非晶硅层上的源漏极和数据线6，位于所述源漏极和数据线6上的第二保护层11；位于所述第二保护层11上的源漏极与数据线绝缘层8，位于所述源漏极与数据线绝缘层8上的像素电极层7。

针对图21中的阵列基板，其相对于图19中的阵列基板少了第二保护层11。

针对图22中的阵列基板，其相对于图19中的阵列基板少了第一保护层10。

需要说明的是，包括所述第三保护层和/或第四保护层的阵列基板的结构可根据本实施例三中的阵列基板的结构及上述实施例二中的制作阵列基板的过程获知，包括所述第五保护层和/或第六保护层的阵列基板的结构可根据本实施例三中的阵列基板的结构及上述实施例二中的制作阵列基板的过程获知，这里不再赘述。

当修复连接断开的栅线或数据线的桥接线后的所述阵列基板还可以包括在已形成用于连接断开的栅线或数据线的桥接线，以及在所述桥接线上形成的第七保护层。第七保护层用于保护所述桥接线；其中，所述桥接线和第七保护层可以通过一次构图工艺形成。

所述桥接线的材料为用于制作像素电极的材料、用于制作栅线的金属材料或用于制作数据线的金属材料。

实施例四

本发明实施例还提供了一种显示装置，其包括上述任意一种阵列基板。所述显示装置可以为：液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

由于本实施例中的显示装置采用实施例三中的阵列基板，实施例三中的阵列基板的栅线公共电极线、数据线、狭缝结构的像素电极以及狭缝结构的公共电极没有断裂，质量较好，因此，本发明实施例四中的显示装置的质量也具有一定程度的提升。

本发明实施例中例举的阵列基板结构是典型的结构，而膜层顺序可以有很多种变化，只要制作出面板驱动必要的元素（比如栅极、源极、漏极和像素电极等），确保面板正常驱动即可。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (13)

1.一种阵列基板的制作方法，所述方法包括在基板上形成栅极、栅线、公共电极线、栅极绝缘层的图形；以及形成有源层，源极、漏极、数据线的图形；其特征在于，还包括：

在基板上形成用于保护所述栅线及公共电极线的第一保护层的图形；

和/或

在基板上形成用于保护所述数据线的第二保护层的图形；

其中，所述栅极、栅线、公共电极线和第一保护层的图形通过一次构图工艺形成；

所述源极、漏极、数据线和第二保护层的图形通过一次构图工艺形成；

其中，所述栅线和数据线具有交叠处，所述第一保护层和第二保护层为非金属层。

2.如权利要求1所述的方法，其特征在于，在形成有源层，源极、漏极、数据线的图形的步骤之后，所述方法还包括：

在形成有源极、漏极、数据线的图形的基板上，通过一次构图工艺形成板状结构的像素电极的图形，以及用于保护所述像素电极的第三保护层的图形；

和/或

在形成有用于隔离像素电极和公共电极的钝化层的图形的基板上，通过一次构图工艺形成狭缝结构的公共电极的图形，以及用于保护公共电极的第四保护层的图形。

3.如权利要求1所述的方法，其特征在于，在形成有源层，源极、漏极、数据线的图形步骤之后，所述方法还包括：

在形成有源极、漏极、数据线的图形的基板上，通过一次构图工艺形成板状结构的公共电极，以及用于保护所述公共电极的第五保护层；和/或

在形成有用于隔离像素电极和公共电极的钝化层的图形的基板上，通过一次构图工艺形成狭缝结构的像素电极，以及用于保护所述像素电极的第六保护层的图形。

4.如权利要求1所述的方法，其特征在于，当所述栅线断开或数据线断开时，所述方法还包括：形成用于连接断开的栅线或数据线的桥接线的图形和用于保护所述桥接线的第七保护层的图形；其中，所述桥接线和第七保护层通过一次构图工艺形成。

5.如权利要求4所述的方法，其特征在于，所述桥接线的材料为用于制作像素电极的材料、用于制作栅线的金属材料或用于制作数据线的金属材料。

6.如权利要求4所述的方法，其特征在于，所述第七保护层为非金属层。

7.如权利要求6所述的方法，其特征在于，所述非金属层为非晶硅a-Si层、氮化硅SiN_X层或二氧化硅SiO₂层。

8.如权利要求4所述的方法，其特征在于，所述第一保护层的厚度为所述第二保护层的厚度为和/或，所述第七保护层的厚度为

9.一种阵列基板，其特征在于，所述阵列基板包括：

在基板上形成的栅线及公共电极线，在所述栅线及公共电极线上形成的第一保护层；和/或

在基板上形成的TFT的有源层上形成的数据线，以及在所述数据线上形成的第二保护层，其中，所述栅线和数据线具有交叠处，所述第一保护层和第二保护层为非金属层。

10.如权利要求9所述的阵列基板，其特征在于，所述阵列基板包括：

在已形成源极、漏极、数据线的基板上形成的板状结构的像素电极，以及在所述像素电极上形成的第三保护层；

和/或

在已形成有用于隔离像素电极和公共电极的钝化层的基板上，形成的狭缝结构的公共电极，以及在所述公共电极上形成的第四保护层。

11.如权利要求9所述的阵列基板，其特征在于，所述阵列基板包括：

在已形成源极、漏极、数据线的基板上形成的板状结构的公共电极，以及在所述公共电极上形成的第五保护层；

和/或

在已形成有用于隔离像素电极和公共电极的钝化层的基板上，形成的狭缝结构的像素电极，以及在所述像素电极上形成的第六保护层。

12.如权利要求9所述的阵列基板，其特征在于，所述阵列基板包括：在已形成用于连接断开的栅线或数据线的基板上形成的桥接线，以及在所述桥接线上形成的第七保护层。

13.一种显示装置，其特征在于，包括上述权利要求9-12任一所述的阵列基板。