CN105448824B - 阵列基板及其制作方法、显示装置 - Google Patents

阵列基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN105448824B
CN105448824B CN201610003708.1A CN201610003708A CN105448824B CN 105448824 B CN105448824 B CN 105448824B CN 201610003708 A CN201610003708 A CN 201610003708A CN 105448824 B CN105448824 B CN 105448824B
Authority
CN
China
Prior art keywords
electrode
layer
photoresist
source electrode
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610003708.1A
Other languages
English (en)
Other versions
CN105448824A (zh
Inventor
卢鑫泓
王珂
齐峰
胡合合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610003708.1A priority Critical patent/CN105448824B/zh
Publication of CN105448824A publication Critical patent/CN105448824A/zh
Application granted granted Critical
Publication of CN105448824B publication Critical patent/CN105448824B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body

Abstract

本发明提供了一种阵列基板及其制作方法、显示装置，属于显示技术领域。其中，阵列基板的制作方法包括：在绝缘层上通过一次构图工艺形成栅电极、栅线、数据线、源电极和漏电极，使栅电极、栅线、数据线、源电极和漏电极同层同材料设置。本发明的技术方案能够减少制备阵列基板时构图工艺的次数，提高生产效率，降低制作成本，同时能够有效降低阵列基板的源电极、漏电极与栅电极之间的耦合电容，从而降低阵列基板的功耗。

Description

阵列基板及其制作方法、显示装置
技术领域
本发明涉及显示技术领域，特别是指一种阵列基板及其制作方法、显示装置。
背景技术
随着TFT(Thin Film Transistor，薄膜晶体管)产业的进步及工艺的改善，ADS(ADvanced Super Dimension Switch，高级超维场转换)广视角技术已被应用到越来越多的产品当中，包括手机、数码相机、平板电脑、笔记本电脑、及液晶电视等，其优良的显示特性已被越来越多的用户所推崇，市场竞争力很强。
ADS技术是通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。高级超维场转换技术可以提高TFT-LCD(Thin Film Transistor-Liquid Crystal Display，薄膜场效应晶体管液晶显示器)产品的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹(push Mura)等优点。
目前Oxide(金属氧化物半导体)技术发展迅速，金属氧化物半导体凭借其简单的制备工艺以及优异的光电学性能而成为TFT阵列基板有源层的理想材料；另外，由于高PPI(像素密度)的要求，顶栅型TFT结构的开发也成为必然，但现有技术至少需要6-8道构图工艺才能制备ADS模式的Oxide顶栅型TFT阵列基板，构图工艺较多，大大制约了产能，同时也增加了阵列基板的制作成本。
发明内容
本发明要解决的技术问题是提供一种阵列基板及其制作方法、显示装置，能够减少制备阵列基板时构图工艺的次数，提高生产效率，降低制作成本，同时能够有效降低阵列基板的源电极、漏电极与栅电极之间的耦合电容，从而降低阵列基板的功耗。
为解决上述技术问题，本发明的实施例提供技术方案如下：
一方面，提供一种阵列基板的制作方法，所述制作方法包括：
在栅绝缘层上通过一次构图工艺形成栅电极、栅线、数据线、源电极和漏电极，使栅电极、栅线、数据线、源电极和漏电极同层同材料设置。
进一步地，在形成栅电极、栅线、数据线、源电极和漏电极的构图工艺中，同时形成公共电极。
进一步地，通过一次构图工艺形成栅电极、栅线、数据线、源电极、漏电极和公共电极包括：
形成第一透明导电层；
在所述第一透明导电层上形成金属层；
在所述金属层上涂覆光刻胶，采用灰色调掩膜板对光刻胶进行曝光，形成光刻胶未保留区域、光刻胶部分保留区域和光刻胶完全保留区域，光刻胶部分保留区域对应公共电极的图形，光刻胶完全保留区域对应栅电极、栅线、数据线、源电极和漏电极的图形；
曝光显影之后完全刻蚀掉光刻胶未保留区域的所述金属层和所述第一透明导电层；
去除光刻胶部分保留区域的光刻胶，完全刻蚀掉光刻胶部分保留区域的所述第一透明导电层，形成所述公共电极；
去除光刻胶完全保留区域的光刻胶，形成所述栅电极、栅线、数据线、源电极和漏电极。
进一步地，通过一次构图工艺形成栅电极、栅线、数据线、源电极、漏电极之前，所述制作方法还包括：
提供一衬底基板；
在所述衬底基板上形成缓冲层；
在所述缓冲层上通过一次构图工艺形成源电极接触区、漏电极接触区和有源层；
形成栅绝缘层。
进一步地，所述在所述缓冲层上通过一次构图工艺形成源电极接触区、漏电极接触区和有源层包括：
在所述缓存层上形成金属氧化物半导体层；
在所述金属氧化物半导体层上涂覆光刻胶，采用灰色调掩膜板对光刻胶进行曝光，形成光刻胶未保留区域、光刻胶部分保留区域和光刻胶完全保留区域，光刻胶部分保留区域对应源电极接触区和漏电极接触区的图形，光刻胶完全保留区域对应有源层的图形；
曝光显影之后完全刻蚀掉光刻胶未保留区域的所述金属氧化物半导体层；
去除光刻胶部分保留区域的光刻胶，对光刻胶部分保留区域的所述金属氧化物半导体层进行等离子体处理，形成所述源电极接触区和漏电极接触区；
去除光刻胶完全保留区域的光刻胶，形成所述有源层。
进一步地，通过一次构图工艺形成栅电极、栅线、数据线、源电极、漏电极之后，所述制作方法还包括：
形成钝化层；
对所述钝化层和所述栅绝缘层进行刻蚀，形成暴露出至少部分所述源电极和至少部分所述源电极接触区的第一半搭接孔，以及暴露出至少部分所述漏电极和至少部分所述漏电极接触区的第二半搭接孔；
沉积第二透明导电层，通过一次构图工艺利用所述第二透明导电层形成第一连接部、第二连接部和像素电极，所述第一连接部通过所述第一半搭接孔连接所述源电极和源电极接触区，所述第二连接部通过所述第二半搭接孔连接所述漏电极和漏电极接触区。
本发明实施例还提供了一种以上述制作方法制作的阵列基板，所述阵列基板的栅电极、栅线、数据线、源电极和漏电极同层同材料设置。
进一步地，所述阵列基板的公共电极与所述阵列基板的栅电极、栅线、数据线、源电极、漏电极同层设置。
进一步地，所述阵列基板的有源层为金属氧化物半导体。
进一步地，所述阵列基板包括：
衬底基板；
位于所述衬底基板上的缓冲层；
位于所述缓冲层上的源电极接触区、漏电极接触区和有源层；
位于所述源电极接触区、漏电极接触区和有源层上的栅绝缘层；
位于所述栅绝缘层上的栅电极、栅线、数据线、源电极、漏电极和公共电极；
位于所述栅电极、栅线、数据线、源电极、漏电极和公共电极上的钝化层；
位于所述钝化层上的第一连接部、第二连接部和像素电极，所述第一连接部通过贯穿所述栅绝缘层和钝化层的第一半搭接孔连接所述源电极和源电极接触区，所述第二连接部通过贯穿所述栅绝缘层和钝化层的第二半搭接孔连接所述漏电极和漏电极接触区。
本发明实施例还提供了一种显示装置，包括上述的阵列基板。
本发明的实施例具有以下有益效果：
上述方案中，栅电极、栅线、数据线、源电极和漏电极为通过一次构图工艺形成，栅电极、栅线、数据线、源电极和漏电极位于同一层，一方面能够减少制备阵列基板时构图工艺的次数，提高生产效率，减少制作成本；另一方面，栅电极与源电极和漏电极之间不存在交叠区域，能够有效降低阵列基板的源电极、漏电极与栅电极之间的耦合电容，从而降低阵列基板的功耗。
附图说明
图1为本发明实施例在金属氧化物半导体层上形成光刻胶之后的示意图；
图2为本发明实施例对金属氧化物半导体层的图形进行等离子体处理的示意图；
图3为本发明实施例形成第一透明导电层和金属层之后的示意图；
图4为本发明实施例形成栅电极、源电极、漏电极和公共电极之后的示意图；
图5为本发明实施例形成钝化层之后的示意图；
图6为本发明实施例形成第一连接部、第二连接部和像素电极之后的示意图。
附图标记
1衬底基板 2缓冲层 3金属氧化物半导体层 4光刻胶
51源电极接触区 52漏电极接触区 6栅绝缘层
7第一透明导电层 8金属层 9源电极 10栅电极
11漏电极 12公共电极 13钝化层 14第二透明导电层
具体实施方式
为使本发明的实施例要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
本发明的实施例针对现有技术中至少需要6-8道构图工艺才能制备ADS模式的Oxide顶栅型TFT阵列基板，构图工艺较多，大大制约了产能，同时也增加了阵列基板的制作成本的问题，提供一种阵列基板及其制作方法、显示装置，能够减少制备阵列基板时构图工艺的次数，提高生产效率，降低制作成本，同时能够有效降低阵列基板的源电极、漏电极与栅电极之间的耦合电容，从而降低阵列基板的功耗。
实施例一
本实施例提供了一种阵列基板的制作方法，所述制作方法包括：
在栅绝缘层上通过一次构图工艺形成栅电极、栅线、数据线、源电极和漏电极，使栅电极、栅线、数据线、源电极和漏电极同层同材料设置。
本实施例中，栅电极、栅线、数据线、源电极和漏电极为通过一次构图工艺形成，栅电极、栅线、数据线、源电极和漏电极位于同一层，一方面能够减少制备阵列基板时构图工艺的次数，提高生产效率，减少制作成本；另一方面，栅电极与源电极和漏电极之间不存在交叠区域，能够有效降低阵列基板的源电极、漏电极与栅电极之间的耦合电容，从而降低阵列基板的功耗。
进一步地，在形成栅电极、栅线、数据线、源电极和漏电极的构图工艺中，同时形成公共电极。这样公共电极与栅电极、栅线、数据线、源电极和漏电极为通过一次构图工艺形成，一方面能够进一步减少制备阵列基板时构图工艺的次数，提高生产效率，减少制作成本；另一方面，公共电极与数据线之间不存在交叠区域，能够有效降低阵列基板的公共电极与数据线之间的耦合电容，从而降低阵列基板的功耗。
具体实施例中，可以利用灰色调掩膜板进行曝光，以通过一次构图工艺来形成栅电极、栅线、数据线、源电极、漏电极和公共电极，通过一次构图工艺形成栅电极、栅线、数据线、源电极、漏电极和公共电极包括：
形成第一透明导电层；
在所述第一透明导电层上形成金属层；
在所述金属层上涂覆光刻胶，采用灰色调掩膜板对光刻胶进行曝光，形成光刻胶未保留区域、光刻胶部分保留区域和光刻胶完全保留区域，光刻胶部分保留区域对应公共电极的图形，光刻胶完全保留区域对应栅电极、栅线、数据线、源电极和漏电极的图形；
曝光显影之后完全刻蚀掉光刻胶未保留区域的所述金属层和所述第一透明导电层；
去除光刻胶部分保留区域的光刻胶，完全刻蚀掉光刻胶部分保留区域的所述第一透明导电层，形成所述公共电极；
去除光刻胶完全保留区域的光刻胶，形成所述栅电极、栅线、数据线、源电极和漏电极。
进一步地，制作方法还包括通过一次构图工艺形成源电极接触区、漏电极接触区和有源层，通过一次构图工艺形成栅电极、栅线、数据线、源电极、漏电极之前，所述制作方法还包括：
提供一衬底基板；
在所述衬底基板上形成缓冲层；
在所述缓冲层上通过一次构图工艺形成源电极接触区、漏电极接触区和有源层；
形成栅绝缘层。
进一步地，源电极接触区、漏电极接触区和有源层利用金属氧化物半导体层形成，源电极接触区、漏电极接触区为对金属氧化物半导体层进行等离子体处理后得到，所述在所述缓冲层上通过一次构图工艺形成源电极接触区、漏电极接触区和有源层包括：
在所述缓存层上形成金属氧化物半导体层；
在所述金属氧化物半导体层上涂覆光刻胶，采用灰色调掩膜板对光刻胶进行曝光，形成光刻胶未保留区域、光刻胶部分保留区域和光刻胶完全保留区域，光刻胶部分保留区域对应源电极接触区和漏电极接触区的图形，光刻胶完全保留区域对应有源层的图形；
曝光显影之后完全刻蚀掉光刻胶未保留区域的所述金属氧化物半导体层；
去除光刻胶部分保留区域的光刻胶，对光刻胶部分保留区域的所述金属氧化物半导体层进行等离子体处理，形成所述源电极接触区和漏电极接触区；
去除光刻胶完全保留区域的光刻胶，形成所述有源层。
进一步地，制作方法还包括通过一次构图工艺第一连接部、第二连接部和像素电极，通过一次构图工艺形成栅电极、栅线、数据线、源电极、漏电极之后，所述制作方法还包括：
形成钝化层；
对所述钝化层和所述栅绝缘层进行刻蚀，形成暴露出至少部分所述源电极和至少部分所述源电极接触区的第一半搭接孔，以及暴露出至少部分所述漏电极和至少部分所述漏电极接触区的第二半搭接孔；
沉积第二透明导电层，通过一次构图工艺利用所述第二透明导电层形成第一连接部、第二连接部和像素电极，所述第一连接部通过所述第一半搭接孔连接所述源电极和源电极接触区，所述第二连接部通过所述第二半搭接孔连接所述漏电极和漏电极接触区。
实施例二
本实施例还提供了一种以上述制作方法制作的阵列基板，所述阵列基板的栅电极、栅线、数据线、源电极和漏电极同层同材料设置。
本实施例中，栅电极、栅线、数据线、源电极和漏电极位于同一层，可以采用同一次构图工艺形成，一方面能够减少制备阵列基板时构图工艺的次数，提高生产效率，减少制作成本；另一方面，栅电极与源电极和漏电极之间不存在交叠区域，能够有效降低阵列基板的源电极、漏电极与栅电极之间的耦合电容，从而降低阵列基板的功耗。
进一步地，所述阵列基板的公共电极与所述阵列基板的栅电极、栅线、数据线、源电极、漏电极同层设置。一方面，可以采用同一次构图工艺形成，能够进一步减少制备阵列基板时构图工艺的次数，提高生产效率，减少制作成本；另一方面，公共电极与数据线之间不存在交叠区域，能够有效降低阵列基板的公共电极与数据线之间的耦合电容，从而降低阵列基板的功耗。
进一步地，所述阵列基板的有源层为金属氧化物半导体，具有良好的迁移率。
进一步地，所述阵列基板包括：
衬底基板；
位于所述衬底基板上的缓冲层；
位于所述缓冲层上的源电极接触区、漏电极接触区和有源层；
位于所述源电极接触区、漏电极接触区和有源层上的栅绝缘层；
位于所述栅绝缘层上的栅电极、栅线、数据线、源电极、漏电极和公共电极；
位于所述栅电极、栅线、数据线、源电极、漏电极和公共电极上的钝化层；
位于所述钝化层上的第一连接部、第二连接部和像素电极，所述第一连接部通过贯穿所述栅绝缘层和钝化层的第一半搭接孔连接所述源电极和源电极接触区，所述第二连接部通过贯穿所述栅绝缘层和钝化层的第二半搭接孔连接所述漏电极和漏电极接触区。
实施例三
本发明实施例还提供了一种显示装置，包括上述的阵列基板。所述显示装置可以为：OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
实施例四
如图1-图6所示，本实施例的阵列基板的制作方法包括以下步骤：
步骤1、如图1所示，提供一衬底基板1，衬底基板1可以为玻璃基板或石英基板。在衬底基板1上依次沉积缓冲层2和金属氧化物半导体层3，其中，缓冲层2可以采用SiOx，还可以采用SiNx、SiNx/SiOx或SiNx/SiON/SiOx，厚度范围为金属氧化物半导体层3可以采用IGZO或者ITZO，本实施例中金属氧化物半导体层采用IGZO，厚度范围为
在金属氧化物半导体层3上形成一层光刻胶4，采用灰色调掩膜板对光刻胶4进行曝光，形成光刻胶未保留区域、光刻胶部分保留区域和光刻胶完全保留区域，光刻胶部分保留区域对应源电极接触区51和漏电极接触区52的图形，光刻胶完全保留区域对应有源层的图形。
如图2所示，曝光显影之后完全刻蚀掉光刻胶未保留区域的金属氧化物半导体层3，去除光刻胶部分保留区域的光刻胶，对光刻胶部分保留区域的金属氧化物半导体层3进行等离子体处理，形成源电极接触区51和漏电极接触区52。
步骤2、如图3所示，在经过步骤1的衬底基板1上依次沉积栅绝缘层6、第一透明导电层7和金属层8，其中栅金属层6可以采用SiOx，厚度范围是第一透明导电层7可以采用ITO，厚度可以为金属层8可以采用Mo、Cu等常规金属电极材料，厚度范围是
在金属层8上涂覆光刻胶，采用灰色调掩膜板对光刻胶进行曝光，形成光刻胶未保留区域、光刻胶部分保留区域和光刻胶完全保留区域，光刻胶部分保留区域对应公共电极12的图形，光刻胶完全保留区域对应栅电极10、栅线、数据线、源电极9和漏电极11的图形；曝光显影之后完全刻蚀掉光刻胶未保留区域的金属层8和第一透明导电层7；去除光刻胶部分保留区域的光刻胶，完全刻蚀掉光刻胶部分保留区域的第一透明导电层7，形成公共电极12；去除光刻胶完全保留区域的光刻胶，如图4所示，形成栅电极10、栅线、数据线、源电极9和漏电极11。
步骤3、如图5所示，在经过步骤2的衬底基板1上沉积一层钝化层13，钝化层13可以采用SiOx、B_SiOx/T_SiNx或B_SiOx/SiON/T_SiNx，厚度范围是对钝化层13和栅绝缘层6进行刻蚀，形成暴露出至少部分源电极9和至少部分源电极接触区51的第一半搭接孔，以及暴露出至少部分漏电极11和至少部分漏电极接触区52的第二半搭接孔。
步骤4、如图6所示，在经过步骤3的衬底基板1上沉积第二透明导电层14，第二透明导电层14可以采用ITO，厚度可以为通过一次构图工艺利用第二透明导电层14形成第一连接部、第二连接部和像素电极，第一连接部通过第一半搭接孔连接源电极9和源电极接触区51，第二连接部通过第二半搭接孔连接漏电极11和漏电极接触区52。
本实施例中，栅电极、栅线、数据线、源电极、漏电极、公共电极为通过一次构图工艺形成，通过四次构图工艺即可形成本实施例的阵列基板，大大降低了生产阵列基板的构图次数。栅电极、栅线、数据线、源电极、漏电极和公共电极位于同一层，一方面能够减少制备阵列基板时构图工艺的次数，提高生产效率，减少制作成本；另一方面，栅电极与源电极和漏电极之间不存在交叠区域，公共电极与数据线之间不存在交叠区域，能够有效降低阵列基板的源电极、漏电极与栅电极之间的耦合电容，阵列基板的公共电极与数据线之间的耦合电容，从而降低阵列基板的功耗。
以上是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (9)

1.一种阵列基板的制作方法，其特征在于，所述制作方法包括：
在栅绝缘层上通过一次构图工艺形成栅电极、栅线、数据线、源电极和漏电极，使栅电极、栅线、数据线、源电极和漏电极同层同材料设置；
在形成栅电极、栅线、数据线、源电极和漏电极的构图工艺中，同时形成公共电极；
通过一次构图工艺形成栅电极、栅线、数据线、源电极、漏电极和公共电极包括：
形成第一透明导电层；
在所述第一透明导电层上形成金属层；
在所述金属层上涂覆光刻胶，采用灰色调掩膜板对光刻胶进行曝光，形成光刻胶未保留区域、光刻胶部分保留区域和光刻胶完全保留区域，光刻胶部分保留区域对应公共电极的图形，光刻胶完全保留区域对应栅电极、栅线、数据线、源电极和漏电极的图形；
曝光显影之后完全刻蚀掉光刻胶未保留区域的所述金属层和所述第一透明导电层；
去除光刻胶部分保留区域的光刻胶，完全刻蚀掉光刻胶部分保留区域的所述第一透明导电层，形成所述公共电极；
去除光刻胶完全保留区域的光刻胶，形成所述栅电极、栅线、数据线、源电极和漏电极。
2.根据权利要求1所述的阵列基板的制作方法，其特征在于，通过一次构图工艺形成栅电极、栅线、数据线、源电极、漏电极之前，所述制作方法还包括：
提供一衬底基板；
在所述衬底基板上形成缓冲层；
在所述缓冲层上通过一次构图工艺形成源电极接触区、漏电极接触区和有源层；
形成栅绝缘层。
3.根据权利要求2所述的阵列基板的制作方法，其特征在于，所述在所述缓冲层上通过一次构图工艺形成源电极接触区、漏电极接触区和有源层包括：
在所述缓冲层上形成金属氧化物半导体层；
在所述金属氧化物半导体层上涂覆光刻胶，采用灰色调掩膜板对光刻胶进行曝光，形成光刻胶未保留区域、光刻胶部分保留区域和光刻胶完全保留区域，光刻胶部分保留区域对应源电极接触区和漏电极接触区的图形，光刻胶完全保留区域对应有源层的图形；
曝光显影之后完全刻蚀掉光刻胶未保留区域的所述金属氧化物半导体层；
去除光刻胶部分保留区域的光刻胶，对光刻胶部分保留区域的所述金属氧化物半导体层进行等离子体处理，形成所述源电极接触区和漏电极接触区；
去除光刻胶完全保留区域的光刻胶，形成所述有源层。
4.根据权利要求2所述的阵列基板的制作方法，其特征在于，通过一次构图工艺形成栅电极、栅线、数据线、源电极、漏电极之后，所述制作方法还包括：
形成钝化层；
对所述钝化层和所述栅绝缘层进行刻蚀，形成暴露出至少部分所述源电极和至少部分所述源电极接触区的第一半搭接孔，以及暴露出至少部分所述漏电极和至少部分所述漏电极接触区的第二半搭接孔；
沉积第二透明导电层，通过一次构图工艺利用所述第二透明导电层形成第一连接部、第二连接部和像素电极，所述第一连接部通过所述第一半搭接孔连接所述源电极和源电极接触区，所述第二连接部通过所述第二半搭接孔连接所述漏电极和漏电极接触区。
5.一种以权利要求1-4中任一项所述制作方法制作的阵列基板，其特征在于，所述阵列基板的栅电极、栅线、数据线、源电极和漏电极同层同材料设置。
6.根据权利要求5所述的阵列基板，其特征在于，所述阵列基板的公共电极与所述阵列基板的栅电极、栅线、数据线、源电极、漏电极同层设置。
7.根据权利要求5所述的阵列基板，其特征在于，所述阵列基板的有源层为金属氧化物半导体。
8.根据权利要求6所述的阵列基板，其特征在于，所述阵列基板包括：
衬底基板；
位于所述衬底基板上的缓冲层；
位于所述缓冲层上的源电极接触区、漏电极接触区和有源层；
位于所述源电极接触区、漏电极接触区和有源层上的栅绝缘层；
位于所述栅绝缘层上的栅电极、栅线、数据线、源电极、漏电极和公共电极；
位于所述栅电极、栅线、数据线、源电极、漏电极和公共电极上的钝化层；
位于所述钝化层上的第一连接部、第二连接部和像素电极，所述第一连接部通过贯穿所述栅绝缘层和钝化层的第一半搭接孔连接所述源电极和源电极接触区，所述第二连接部通过贯穿所述栅绝缘层和钝化层的第二半搭接孔连接所述漏电极和漏电极接触区。
9.一种显示装置，其特征在于，包括如权利要求5-8中任一项所述的阵列基板。
CN201610003708.1A 2016-01-04 2016-01-04 阵列基板及其制作方法、显示装置 Active CN105448824B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610003708.1A CN105448824B (zh) 2016-01-04 2016-01-04 阵列基板及其制作方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610003708.1A CN105448824B (zh) 2016-01-04 2016-01-04 阵列基板及其制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN105448824A CN105448824A (zh) 2016-03-30
CN105448824B true CN105448824B (zh) 2019-04-02

Family

ID=55558865

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610003708.1A Active CN105448824B (zh) 2016-01-04 2016-01-04 阵列基板及其制作方法、显示装置

Country Status (1)

Country Link
CN (1) CN105448824B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105957872A (zh) 2016-07-18 2016-09-21 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板及显示装置
CN109786391B (zh) * 2017-11-10 2021-08-03 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
WO2021016745A1 (zh) * 2019-07-26 2021-02-04 京东方科技集团股份有限公司 显示基板、显示装置、显示基板的制作方法及驱动方法
CN110600424B (zh) * 2019-08-20 2023-08-01 武汉华星光电技术有限公司 阵列基板的制备方法及阵列基板
CN110931510B (zh) * 2019-11-26 2022-07-12 深圳市华星光电半导体显示技术有限公司 阵列基板、显示面板及阵列基板的制备方法
CN111293127B (zh) * 2020-02-25 2022-04-26 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956551A (zh) * 2012-11-02 2013-03-06 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板及显示装置
CN104022076A (zh) * 2014-05-27 2014-09-03 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI325639B (en) * 2007-03-15 2010-06-01 Au Optronics Corp Semiconductor structure and fabricating method thereof for liquid crystal display device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956551A (zh) * 2012-11-02 2013-03-06 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板及显示装置
CN104022076A (zh) * 2014-05-27 2014-09-03 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Also Published As

Publication number Publication date
CN105448824A (zh) 2016-03-30

Similar Documents

Publication Publication Date Title
CN105448824B (zh) 阵列基板及其制作方法、显示装置
US9859304B2 (en) Manufacturing method of array substrate, array substrate and display device
US20190051667A1 (en) An array substrate and a manufacturing method thereof, a display panel, as well as a display device
CN103236440B (zh) 薄膜晶体管、阵列基板及其制造方法、显示装置
US10998353B2 (en) Array substrate and display device
CN106024809B (zh) 一种阵列基板的制作方法、阵列基板及显示装置
CN105633016A (zh) Tft基板的制作方法及制得的tft基板
WO2013155830A1 (zh) 阵列基板的制造方法、阵列基板及显示装置
WO2015027632A1 (zh) 一种阵列基板、显示装置及阵列基板的制造方法
CN103151359A (zh) 一种显示装置、阵列基板及其制作方法
WO2015000255A1 (zh) 阵列基板、显示装置及阵列基板的制造方法
CN104934443A (zh) 阵列基板及其制造方法、显示装置
US10254609B2 (en) Array substrate including pixel electrode and drain electrode in direct contact to each other, and method of manufacturing the same, display panel, and display device
CN105070684A (zh) 阵列基板的制备方法、阵列基板及显示装置
CN103456744A (zh) 阵列基板及其制备方法、显示装置
US20180337202A1 (en) Tft substrate manufacturing method
US9281325B2 (en) Array substrate, manufacturing method thereof and display device
CN102654703A (zh) 一种阵列基板及其制造方法、以及显示设备
GB2556762A (en) Manufacturing method for IPS TFT-LCD array substrate, and IPS TFT-LCD array substrate
US10403761B2 (en) Array substrate and manufacturing method thereof, and display device
CN102723309B (zh) 一种阵列基板及其制造方法和显示装置
CN102931138B (zh) 阵列基板及其制造方法、显示装置
WO2015021720A1 (zh) 一种阵列基板及其制备方法及显示装置
CN103456747A (zh) 阵列基板及其制作方法、显示装置
CN104617039A (zh) 阵列基板及其制作方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant