CN1904742A - 光刻胶去除剂组合物以及用该组合物形成布线结构和制造薄膜晶体管基片的方法 - Google Patents

光刻胶去除剂组合物以及用该组合物形成布线结构和制造薄膜晶体管基片的方法 Download PDF

Info

Publication number
CN1904742A
CN1904742A CNA2006101035111A CN200610103511A CN1904742A CN 1904742 A CN1904742 A CN 1904742A CN A2006101035111 A CNA2006101035111 A CN A2006101035111A CN 200610103511 A CN200610103511 A CN 200610103511A CN 1904742 A CN1904742 A CN 1904742A
Authority
CN
China
Prior art keywords
photoresist pattern
concentration
layer
photoresist
remover composition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101035111A
Other languages
English (en)
Other versions
CN1904742B (zh
Inventor
朴弘植
金时烈
郑钟铉
申原硕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1904742A publication Critical patent/CN1904742A/zh
Application granted granted Critical
Publication of CN1904742B publication Critical patent/CN1904742B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/422—Stripping or agents therefor using liquids only
    • G03F7/425—Stripping or agents therefor using liquids only containing mineral alkaline compounds; containing organic basic compounds, e.g. quaternary ammonium compounds; containing heterocyclic basic compounds containing nitrogen
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Materials For Photolithography (AREA)
  • Organic Low-Molecular-Weight Compounds And Preparation Thereof (AREA)

Abstract

一种光刻胶去除剂组合物、以及用该组合物形成布线结构和制造薄膜晶体管基片的方法。该光刻胶去除剂组合物包括约50WT％至约70WT％的二乙二醇丁醚、约20WT％至约40WT％的烷基吡咯烷酮、约1WT％至约10WT％的有机胺化合物、约1WT％至约5WT％的氨基丙基吗啉、以及约0.01WT％至约0.5WT％的巯基化合物。

Description

光刻胶去除剂组合物以及用该组合物形成布线结构 和制造薄膜晶体管基片的方法
相关申请
本申请要求于2005年7月25日向韩国知识产权局提交的韩国专利申请第10-2005-0067479号的优先权，其披露的全部内容结合于本文中以供参考。
技术领域
本发明涉及光刻胶去除剂组合物(phtoresist strippercomposition，光刻胶剥离剂组合物)，更具体地说，涉及用于形成铜布线结构的光刻胶去除剂组合物、使用该组合物形成铜布线结构的方法、以及使用该组合物制造薄膜晶体管基片的方法。
背景技术
半导体集成的电路、装置和设备在现代社会中起着越来越重要的作用，并被广泛应用于许多行业。尤其是，日益信息化的社会不断推动着新的电子显示器的发展，设计和增加了新的显示功能，以满足显示器用户的日益多样化的需求。通常，阴极射线管(CRT)在电子显示器工业中起了重要作用。然而，CRT具有比同等显示尺寸的平板显示器分量重、体积大和耗能高的劣势。因此，诸如液晶显示器(LCD)、有机电致发光(EL)显示器、等离子体显示面板等等的平板显示器作为CRT的替代品正在得到广泛普及，并且日渐需求大尺寸、高分辨率的屏幕。
一些平板显示器(例如LCD和有机EL显示器)采用薄膜晶体管(TFT)作为开关和/或驱动装置。TFT通常由在栅极线和数据上传送的信号来控制。该TFT、栅极线和数据线需要精确的图样，其是通过使用光刻胶的光蚀刻工艺形成的。
由于较长的信号线具有减小的横截面，所以使用精确地图样化的TFT的较大屏幕的显示器面临着克服严重的信号延迟的难题。这个问题的一个解决办法是利用低电阻率的布线结构。低电阻布线结构通常由诸如铜(Cu)或银(Ag)的材料制成。与银相比，铜表现出相似的电阻率，并且更节省成本。然而，铜不易粘附到下层的结构，因此，其易于与下层的结构分离或脱落。而且，即使能使铜粘附于在下层的结构上，它也易于在图样化过程中通过光刻胶去除剂材料的氧化或腐蚀而用于去除光刻胶膜。铜的降解减小了作为低电阻率布线结构的铜导电层的优势，因为它增加了布线结构的总电阻。所提出的解决这些问题的技术包括稀释光刻胶去除剂，以及减少铜布线结构在光刻胶去除剂中的暴露。然而，这些技术可能降低铜布线线路的可靠性，因为它们倾向于降低光刻胶去除剂的去除能力(剥离能力)，并允许形成残留的光刻胶膜。因此，对具有好的去除能力又能抑制铜导电层的氧化和腐蚀的光刻胶去除剂组合物有着不断增加的需求。
发明内容
本发明提供了光刻胶去除剂组合物的实施例；利用该光刻胶去除剂组合物实施例形成布线结构的方法；以及利用该光刻胶去除剂组合物实施方案制造薄膜晶体管基片的方法。根据本发明独创的光刻胶去除剂组合物的实施例表现出好的去除性能，同时充分防止布线结构(包括铜布线结构)的氧化和腐蚀。根据本发明的一个方面，提供了一种光刻胶去除剂组合物，其包括：浓度在约50％ WT％(重量百分比浓度)至约70WT％之间的二乙二醇丁醚(butyldiglycol)；浓度在约20WT％至约40WT％之间的烷基吡咯烷酮；浓度在约1WT％至约10WT％之间的有机胺化合物；浓度在约1WT％至约5WT％之间的氨基丙基吗啉；以及浓度在约0.01WT％至约0.5WT％之间的巯基化合物。
本发明的另一方面提供了形成布线结构的方法，该方法包括：在下层的下部结构上沉积含铜导电层；在该导电层上形成限定布线结构的光刻胶图样；用光刻胶图样作为蚀刻掩模蚀刻导电层；以及用光刻胶去除剂组合物去除该光刻胶图样，该光刻胶去除剂组合物包含浓度在约50WT％至约70WT％之间的二乙二醇丁醚、浓度在约20WT％至约40WT％之间的烷基吡咯烷酮、浓度在约1WT％至约10WT％之间的有机胺化合物、浓度在约1WT％至约5WT％之间的氨基丙基吗啉、以及浓度在约0.01WT％至约0.5WT％之间的巯基化合物的组分。
本发明的再一个方面提供了一种制造薄膜晶体管基片的方法，包括：在绝缘基片上形成栅极布线结构，其中，所述栅极布线结构包括在第一方向上延伸的栅极线和连接至该栅极线的栅电极；以及在绝缘基片上形成与所述栅极布线结构绝缘的数据布线结构，其中，所述数据布线结构包括在第二方向上延伸以与栅极线交叉的的数据线、连接至该数据线的源电极、以及与该源电极隔开的漏电极。栅极布线结构和数据布线结构中的一个或两个的形成包括：在下层的下部结构上沉积含铜导电层；在该导电层上形成分别限定栅极布线结构和栅极布线结构中的一种的光刻胶图样；用光刻胶图样作为蚀刻掩模蚀刻该导电层；以及用光刻胶去除剂组合物去除该光刻胶图样，该光刻胶去除剂组合物包含下列组分：浓度在约50WT％至约70WT％之间的二乙二醇丁醚、浓度在约20WT％至约40WT％之间的烷基吡咯烷酮，浓度在约1WT％至约10WT％之间的有机胺化合物，浓度在约1WT％至约5WT％之间的氨基丙基吗啉，以及浓度在约0.01WT％至约0.5WT％之间的巯基化合物。
附图说明
通过结合附图详细地描述本发明的典型实施例，本发明的上述和其它特征以及优点将变得更加显而易见，附图中：
图1至图3是示出根据本发明具体实施例形成布线结构的方法的顺序剖视图；
图4是利用根据本发明具体实施例的方法形成的布线结构的剖视图；
图5是利用根据本发明具体实施例的方法形成的布线结构的平面图像视图；
图6A是利用根据本发明具体实施例的制造方法制造的薄膜晶体管基片的布置图；
图6B是沿着图6A中B-B’线的剖视图；
图7A、图9A、图10A和图11A是示出根据本发明具体实施例用于制造薄膜晶体管基片的方法的顺序布置图；
图7B和图8是沿着图7A中的B-B’线的顺序剖视图；
图9B、图10B和图11B是分别沿着图9A、图10A和图11A中的B-B’线的顺序剖视图；
图12A是根据本发明具体实施例制造的薄膜晶体管基片的实例的布置图；
图12B是沿着图12A中的B-B’线的剖视图；
图13A是利用根据本发明一个具体实施例用于制造薄膜晶体管基片的方法而制造的薄膜晶体管基片的布置图；
图13B和图13C分别是沿着图13A中的B-B’线和C-C’线的剖视图；
图14A、图15A、图16A、图17A、图18A和图19A是示出根据本发明具体实施例的薄膜晶体管基片的制造方法的顺序布置图；
图14B、图15B、图16B、图17B、图18B和图19B是分别沿着图14A、图15A、图16A、图17A、图18A和图19A中的B-B’线的顺序剖视图；以及
图14C、图15C、图16C、图17C、图18C和图19C是分别沿着图14A、图15A、图16A、图17A、图18A和图19A中的C-C’线的顺序剖视图。
具体实施方式
下文将参考附图更充分地描述本发明，其中，在整个说明书中，相同的参考标号表示相同的部件。在附图中，为了清楚起见，层的厚度和区域可能被放大。还应该理解，当层被提及“在”另一层或基片“之上”时，其可以是直接在该另一层或基片之上，或者也可以存在中间层。相反，当元件被提及“直接在”另一层“之上”时，则不存在中间层。现在将结合附图更详细地描述根据本发明实施例用于形成布线结构的方法，其中，图1至图3是示出根据本发明具体实施例的布线结构形成的方法的顺序剖视图；参照图1，制备下部结构1用作下层结构，该下层结构提供用于形成三层结构2表面。下层结构1可以是简单的单层结构，也可以是复杂的多层结构。典型的下层结构可以是(但不限于)由玻璃制成的绝缘基片、由非晶硅制成的半导体、或者绝缘层。
将含铜导电层2b(例如，作为多层结构中的一层)沉积在下层结构1上，包括由铜(Cu)或铜合金制成的中间层2b，其设置在下层2a和上层2c之间。下层2a和上层2c可以由除铜或铜合金以外的导电材料构成。在示出的本发明的实施例中，三层导电结构2包括钼(Mo)或钼合金导电下层2a、铜(Cu)或铜合金导电层2b、以及氮化钼(MoN)上层2c。然而，本发明并不局限于示出的实例，并且结构2还可以是铜(Cu)或铜合金的单层、具有不同组分的单层铜导电层、或另一个导电的单层或多层结构。此外，名称“上层”和“下层”是相对于结构视图而言的，仅仅用于图示描述的目的，并不指代绝对的方向。
优选地，三层结构可以通过溅射形成。例如，将下层结构1置于充有氩(Ar)气的溅射反应室中，然后向钼靶(molybdenum target)加电，使得钼层2a沉积在下层结构1上。接下来，将电能从钼靶上撤去，而施加到铜靶上，使得铜层2b沉积到层2a上。然后，从铜靶上撤去电能。当反应室被供以氮源气体时，在钼靶上再一次加电，使得钼和氮之间发生反应，以沉积氮化钼(MoN)层2c。氮源气体包括但不限于氮气(N2)、氧化氮(N2O)、或氨气(NH3)。优选地，以Ar∶N比率约40∶60的供应氩气和氮源气体的混合物。可替换地，可以单独供应氮源气体。
参照图2，三层结构2涂覆有由感光化合物(PAC)、有机溶剂和线型酚醛树脂或丙烯酸树脂制成的光刻胶膜(未示出)。该光刻胶膜还可以包括其它添加剂。该光刻胶膜可以通过例如印刷涂布、浸渍涂布、辊涂、刮板涂布、或者(优选地)旋转涂布而涂覆在结构2上。光刻胶膜可以在约90℃至约120℃间退火，以蒸发掉有机溶剂，此后，将光掩模(未示出)排列在光刻胶膜上，用来限定布线结构。该光刻胶膜通过暴光(例如，紫外光)而显影，从而形成限定布线结构的光刻胶图样。然后使该限定在下层结构1上的光刻胶图样干燥，并通过在约110℃至约130℃间的二次退火而使光刻胶图样3固化。如果二次退火的温度太高，则光刻胶图样3的后继去除过程将会比较困难，因此，优选地，调节二次退火的温度不超过约130℃。
参照图2和图3，将光刻胶图样3用作蚀刻掩模，以便通过蚀刻三层结构2形成三层布线结构2’。该三层布线结构2’可以通过由钼(Mo)或钼合金制成的导电层2a’、由铜(Cu)或铜合金制得的导电层2b’、以及由氮化钼(MoN)制成的导电层2c’形成。使用含有过氧化氢的蚀刻剂对三层结构2进行湿法蚀刻。它有利地防止铜导电层在蚀刻过程中的起皱(lifting)、剥落、或腐蚀，并确保形成具有良好侧剖面的布线结构。因此，蚀刻剂由过氧化氢(在约10WT％至约20WT％之间)、有机酸(在约1WT％至约5WT％之间)、基于三唑的化合物(在约0.1WT％至约1WT％之间)、氟化物(在约0.01WT％至约0.5WT％之间)、其余为去离子水的混合物制成。
图3和图4示出了利用根据本发明的光刻胶去除剂组合物除去光刻胶图样3，该组合物有利于光刻胶的去除，并防止三层结构2’在光刻胶去除期间的腐蚀。根据本发明的光刻胶去除剂组合物包括二乙二醇丁醚、烷基吡咯烷酮、有机胺化合物、氨基丙基吗啉、以及巯基化合物。浓度在约50％WT％至约70WT％之间的二乙二醇丁醚用于防止光刻胶去除剂组合物的蒸发，并使得去除过程中的组分变化减到最小。而且，该比例的二乙二醇丁醚有助于降低光刻胶去除剂组合物的熔点，进而提高该光刻胶去除剂组合物的存储稳定性。浓度至少为约20WT％的烷基吡咯烷酮用作溶解光刻胶的溶剂，通过降低光刻胶去除剂组合物的表面张力来提高光刻胶的润湿能力。为了降低成本并保持其它的去除剂组合物组分的有效浓度，优选在去除剂组合物中使用不多于约40WT％的烷基吡咯烷酮。典型的烷基吡咯烷酮包括而不限于N-甲基吡咯烷酮、N-乙基吡咯烷酮、N-丙基吡咯烷酮、N-辛基吡咯烷酮、N-环己基吡咯烷酮、1-羟乙基-2-吡咯烷酮、N-十二烷基吡咯烷酮、2-吡咯烷酮、以及1-羟丙基-2-吡咯烷酮。然而，在去除剂组合物中使用N-甲基吡咯烷酮作为烷基吡咯烷酮被认为是有优势的。当有机胺化合物的使用浓度至少为约1WT％时，其可以去除光刻胶。通过使用浓度不高于约10WT％的有机胺化合物，可以获得高的去除效率，同时充分防止铜导电层的腐蚀。适宜的有机胺化合物的实例包括而不限于：脂肪胺和芳香胺，例如单乙醇胺；单异丙醇胺；二乙醇胺；2-氨基-1-丙醇；3-氨基-1-丙醇；2-氨基-1-丙醇；N-甲基乙醇胺；3-乙氧基丙胺；2-(2-氨基乙氧基)乙醇；二亚乙基三胺；三亚乙基四胺；环己胺；羟胺；杂环胺；三乙醇胺；二丙醇胺；三丙醇胺；2-(2-氨基乙氧基氨基)乙醇；以及2-(2-氨基乙氧基氨基)乙胺。优选地，使用有机胺化合物二乙醇胺。可以使用浓度在约1WT％至约5WT％之间的氨基丙基吗啉，通过其与光刻胶的PAC的结合来去除光刻胶。以符号R-SH表示的巯基化合物通过-SH基团的作用有助于防止铜导电层的腐蚀。这里R可以是烷基基团。通常基于光刻胶去除剂组合物的总重量，巯基化合物的使用浓度可以在约0.01WT％至约0.5WT％之间。本发明的上述光刻胶去除剂组合物的具体实施例具有良好的光刻胶去除能力，并且同时，通过倾向于较弱地腐蚀铜导电层而保持铜导电层2b’的剖面(profile)。因此，本发明的光刻胶去除剂组合物可以用来在低电阻铜布线结构的图样化时清除光刻胶膜。参照图4，以下将描述使用本发明的光刻胶去除剂组合物具体实施例的去除光刻胶膜的方法。通过将载有光刻胶图样3的下层结构1浸入光刻胶去除剂组合物，或者通过将光刻胶去除剂组合物喷射到光刻胶图样3上，而使形成在三层布线结构2’上的光刻胶图样3与典型的光刻胶去除剂组合物相接触。去除剂组合物的喷射能有利于满足经济和效率的需求。可以出于对诸如光刻胶去除能力、对三层布线结构2’的腐蚀程度等等的考虑而适当地调节光刻胶去除剂组合物的接触时间。例如，尽管为了避免过度腐蚀和减少工艺时间，将接触时间限制在不多于180秒是理想的，但是为了确保充分的去除，至少约60秒的接触时间会是理想的。通常，接触温度可以是约70℃。然而，即使在去除光刻胶图样3之后，残留的光刻胶可能留在三层布线结构2’或下部结构1上，因此，希望进行清洗以除去光刻胶图样残留和光刻胶去除剂组合物。清洗可以在约70℃进行约60秒至约180秒。在清洗步骤中，包含在光刻胶去除剂组合物中的胺与水反应，形成强碱性氢氧离子，该离子腐蚀铜导电层2b’。因此，清洗通常以两步进行：使用异丙醇的第一清洗步骤，接着是使用去离子水的第二清洗步骤。然而，由于包含在去除剂组合物中的巯基化合物可以防止铜导电层的腐蚀，所以本发明的光刻胶去除剂组合物实施方式允许省去异丙醇的第一清洗步骤。
图5是利用根据本发明具体实施例用于形成布线结构的方法而形成的布线结构的平面图视图，其中示出了轮廓清晰的铜布线结构光刻胶图样，表明根据本发明的光刻胶去除剂组合物具有优良的线性和良好的光刻胶去除能力，同时即使在清除光刻胶图样之后也能防止铜腐蚀。根据本发明的上述布线结构及其制造方法可以适用于例如：LCD或者有机EL显示器的TFT基片；半导体装置、半导体设备；以及任何其它需要形成精确的布线图样的应用中。虽然下面的实施例是针对TFT基片描述的，但是本领域的技术人员应该明了，本发明不限于此。正如本文所用的，术语“薄膜晶体管”通常是指包括至少一个TFT的基片，但并不排除在TFT和基片之间有其它结构的插入，或者存在形成在它上面的其它结构。图6A和6B示出了用本发明的一个具体实施方式的方法制造的薄膜晶体管基片结构，其中图6A是制造的薄膜晶体管基片的布置图。在图6A和图6B中，多个用于栅极信号传输的栅极布线结构被设置在绝缘基片10上。栅极布线结构(22，24，26，27，28)包括：在横向方向上延伸的栅极线22；连接至栅极线22末端的栅极焊盘(gatepad)24；TFT栅电极26；存储电极27；以及平行于栅极线22的存储电极线28。栅极焊盘24接收来自外部源极的栅极信号并将接收的栅极信号传输到栅极线22。栅电极26连接至栅极线22，并且形成为突起形状。存储电极线28在横向方向上延伸跨过像素区，并连接至比存储电极线28更宽的存储电极27。与漏电极延伸部分67(其与像素电极82相连)重叠的存储电极27形成可增大像素的电荷存储量的存储电容器。典型的栅极布线结构(22、24、26、27、28)设置在基片10上，并且具有由钼层(221、241、261、271)、铜层(222、242、262、272)和氮化钼层(223、243、263、273)组成的三层结构。虽然没有直接示出，但存储电极线28也具有三层结构，其基本与栅极布线结构(22、24、26、27)相同。在基片10上形成栅极布线结构(22、24、26、27、28)之后，在栅极布线结构(22、24、26、27、28)和基片10上设置由氮化硅(SiNx)等制成的栅极绝缘层30。由诸如氢化非晶硅的半导体制成的岛型半导体层40设置在栅极绝缘层30对应于栅电极26的部分上。由n+氢化非晶硅制成的、并且重掺有n-型杂质的欧姆接触层55和56设置在半导体层40上。数据布线结构(62、65、66、67、68)设置在欧姆接触层55和56以及栅极绝缘层30上。数据布线结构(62、65、66、67、68)包括：基本在纵向方向上延伸并与栅极线22相交以限定像素的数据线62；连接至数据线62并在欧姆接触层55上延伸的源电极65；连接至数据线62的端部并接收来自外部电路的图片信号的数据焊盘(data pad)68；与源电极65隔开的漏电极66；以及从漏电极66延伸并具有与存储电极27较大面积重叠的漏极延伸部分67。漏电极66形成在欧姆接触层56上，其设置在相对于栅电极26的源电极65的对面。数据布线结构(62、65、66、67、68)具有由钼层(621、651、661、671、681)、铜层(622、652、662、672、682)和氮化钼层(623、653、663、673、683)构成的三层结构。源电极65与半导体层40的至少一部分重叠。漏电极66位于相对于栅电极26的源电极65的对面，并与半导体层40的至少一部分重叠。欧姆接触层55和56设置在下层的半导体层40和上层的源电极65及漏电极66之间，以减小它们之间的接触电阻。漏电极延伸部分67与存储电极27重叠以形成支撑电容(sustaincapacitor)，且栅极绝缘层30插入漏电极延伸部分67和存储电极27之间。在本实例中，TFT的组成元件包括栅电极26、欧姆接触层55和56、源电极65、以及漏电极66。半导体层40构成TFT的通道部分。在示出的本发明的实施方案中，提供了底部门型(gate-tape)TFT，其中，在半导体层40(包括层40的通道部分)之下形成栅电极26。钝化层70设置在数据布线结构(62、65、66、67、68)、以及半导体层40保持裸露且靠近源电极65和漏电极66的部分之上。优选地，钝化层70由具有良好的平坦特性(flatnesscharacteristic)和低介电常数的光敏性有机绝缘材料制成，例如可通过等离子体增强化学气相沉积法(PECVD)形成的a-Si:C:F材料和a-Si:O:F材料。钝化层70也可以由无机绝缘材料如氮化硅制成。接触孔77和78穿过钝化层70，以分别露出漏电极延伸部分67和数据焊盘68，并且形成暴露栅极焊盘24的接触孔74，以穿过钝化层70和数据绝缘层30。像素电极82通过接触孔77电连接至漏电极66，并设置在钝化层70对应于每一像素的部分上。当在上部的显示基片和像素电极82的共用电极上施加数据电压时，产生的电场通常决定其之间的液晶层中的液晶分子的取向。在钝化层70上还设置有辅助栅极焊盘84和辅助数据焊盘88。焊盘84通过接触孔74连接至栅极焊盘24，而焊盘88通过接触孔78连接至数据焊盘68。优选地，像素电极82、辅助栅极焊盘86、辅助数据焊盘88由诸如ITO的透明导电体制成。
图6A、图6B和图7A至图11B示出了本发明提供用于制造上述薄膜晶体管基片的方法的具体实施方式。本领域普通技术人员会很容易将关于本发明用于形成布线结构的方法实施方式的前述内容应用到用于制造上述薄膜晶体管基片的方法实施方式中。因此，对被本领域技术人员理解为是重复内容的细节将不再详细叙述。参照图7A和7B，利用例如溅射工艺在绝缘基片10上顺序沉积钼或钼合金的第一层、铜或铜合金的第二层、以及氮化钼的第三层，以形成三层的栅极结构。为了限定栅极布线结构，由涂覆在三层的栅极结构上的光刻胶膜(该膜被曝光并显影)形成光刻胶图样200。当用光刻胶图样200作为蚀刻掩模、优选采用蚀刻液和湿法蚀刻技术来蚀刻栅极结构时，产生该三层的布线结构。图7B和图8示出了使用根据本发明的光刻胶去除剂组合物去除光刻胶图样200的情形，该光刻胶去除剂组合物由二乙二醇丁醚、烷基吡咯烷酮、有机胺化合物、氨基丙基吗啉、以及巯基化合物组成。通过喷射超纯水、暴露该形成的栅极布线结构(22、24、26、27、28)来清洗该光刻胶去除剂组合物和光刻胶图样残留物。如图7A和图8所示，根据本发明实施方式形成的栅极布线结构(22、24、26、27、28)包括栅极线22、栅电极26、栅极焊盘24、存储电极27和存储电极线28。如此形成的栅极布线结构(22、24、26、27、28)包括铜导电层(222、242、262、272)，该铜导电层即使在湿法蚀刻和去除光刻胶图样200之后，仍很好地粘附在下层的下部结构上，并且该铜导电层具有显示出良好锥角而没有突出物(overhang)的侧剖面。
图9A和图9B示出了由氮化硅制成的栅极绝缘层30的形成，在其上面顺序形成本征(纯)非晶硅层和掺杂的非晶硅层。这些层(包括层30)可以利用例如化学气相沉积(CVD)法连续沉积。采用光蚀刻法蚀刻该本征(纯)非晶硅层和掺杂的非晶硅层，以在栅极绝缘层30上分别形成岛型的半导体层40和对应于栅电极26的掺杂的非晶硅层图样50。图10A和图10B示出了通常由钼层、铜层和氮化钼层构成的三层的数据布线结构的形成。在栅极绝缘层30和掺杂的非晶硅层图样50上可以顺序沉积钼或钼合金层、铜或铜合金层、以及氮化钼层。可以通过例如溅射进行该顺序沉积。然后以与上述形成栅极布线结构相类似的方式，该三层数据布线结构可以涂覆有光刻胶膜、曝光并显影，以形成限定数据布线结构的光刻胶图样。该光刻胶图样在三层的栅极布线结构的蚀刻过程中可以作为掩模。然后利用根据本发明的光刻胶去除剂组合物(即包括二乙二醇丁醚、烷基吡咯烷酮、有机胺化合物、氨基丙基吗啉、和巯基化合物的去除剂组合物)去除光刻胶图样，并将得到的结构用去离子水清洗。这样，形成的数据布线结构(62、65、66、67、68)包括与栅极线22相交的数据线62；连接至数据线62并与栅电极26部分重叠的源电极65；连接至栅极线62端部的数据焊盘68；相对于栅电极26在源电极65的对面并与之隔开的漏电极66；以及从漏电极66延伸、并与存储电极27重叠的大面积漏电极延伸部分67。如以上参照图5所述的，本发明的光刻胶去除剂组合物具有很好的光刻胶去除能力，并且，即使在去除了光刻胶图样200之后，能够防止三层的数据布线结构(62、65、66、67、68)的含铜层的腐蚀，以致数据布线结构(62、65、66、67、68)能够保持低电阻，并能表现出优异的线性。欧姆接触层55和56可以从掺杂的非晶硅层图样50的部分进行蚀刻，通过源电极65和漏电极66进行曝光(暴露)。因此，源电极65和漏电极66相对于栅电极26隔开，使得半导体层40的一部分暴露。图11A和图11B示出了钝化层70可以由一层或多层绝缘材料形成的情况。当使用有机绝缘材料时，优选具有优异的平坦特性(flatness characteristic)和光敏性的材料。同样，当使用绝缘材料时，优选使用一层或多层具有低介电常数并通过等离子体增强化学气相沉积(PECVD)法形成的材料，例如a-Si:C:O材料和a-Si:O:F材料。可替换地，可使用诸如SiNx的无机材料。利用光蚀刻法将钝化层70和栅极绝缘层30图样化，以形成接触孔74、77和78，这些孔又可以分别用于暴露栅极焊盘24、漏电极延伸部分67、和数据焊盘68。再次参照图6A和图6B，沉积并利用光蚀刻法蚀刻氧化铟锡(ITO)膜，以形成像素电极82，其通过接触孔77连接至漏电极66。还形成有通过接触孔74连接至栅极焊盘24的辅助栅极焊盘84，以及通过接触孔78连接至数据焊盘68的辅助数据焊盘88。尽管前面示出的实例已经表明，本文的半导体层和数据布线结构可以采用不同的掩模通过光蚀刻法而形成，但本发明还可以应用于具有半导体层以及其图样基本相似的布线结构的TFT基片。因此，下面将参照图12A和图12B描述用于制造其TFT基片的方法。
图12A是与图6A和图6B示出的并且关于图6A和图6B描述的实施方式相似的薄膜晶体管基片的典型的布置图。图12B是沿着图12A中的线B-B’的TFT基片的剖视图。由于图12A和图12B中所示的薄膜晶体管基片具有与图6A和图6B中所示的基本上相同的结构，只是其有利地用与数据布线结构(62、65、66、67、68)中所使用的基本上相同的图样来形成半导体层42、44和48(除了半导体层44的部分形成通道区域)、以及欧姆接触层52、55、56和58。根据本发明的TFT基片制造方法的实施方式使得可以使用单掩模、或者可替换地使用不同的掩模来形成半导体层和数据布线结构。在使用单掩模将半导体层和数据布线结构图样化的情况下，使用裂隙膜(slit membrane)或半渗透膜也是有利的。鉴于前述教导，本领域技术人员能够很容易实施与和所披露的TFT基片及其制造方法相关的本发明实施方式相同或者基本相似的其它步骤、技术和方法。
图13A-13C示出了根据本发明用于制造可用在例如有机电致发光(EL)显示器中的薄膜晶体管基片的方法的实施方式。图13A是制造的薄膜晶体管基片的典型布置图，图13B和13C分别是沿着图13A中的B-B’线和C-C’线的剖视图。参照图13A至图13C，描述了根据本发明具体实施方式制造的薄膜晶体管基片的典型结构，其中，阻挡层11设置在绝缘基片10上，并由氧化硅或氮化硅制成。第一半导体层40a和第二半导体层40b设置在阻挡层11上，并且可以由例如多晶硅制成。第二半导体层40b连接至电容半导体层40c，其也可以由多晶硅制成。第一半导体层40a包括第一薄膜晶体管(TFT)部分405a、406a和402a；而第二半导体层40b包括第二薄膜晶体管(TFT)部分405b、406b和402b。TFT部分405a(下文称为第一源极区域)和TFT部分406a(下文称为第一漏极区域)掺杂有n-型杂质。类似地，TFT部分405b(下文称为第二源极区域)和TFT部分406b(下文称为第二漏极区域)掺杂有p-型杂质。可替换地，第一源极区域405a和第一漏极区域406a可以掺杂有p-型杂质；而第而源极区域405b和第二漏极区域406b可以掺杂有n-型杂质。由例如氧化硅或氮化硅制成的栅极绝缘层30可以设置在半导体层40a、40b和40c上。在栅极绝缘层30上设置有栅极布线结构(22、26a、26b、27)，包括：在横向方向上延伸的栅极线22；连接至栅极线22的第一栅电极26a；与栅极线22分开并与第二TFT的通道区域402b重叠的第二栅电极26b；以及连接至第二栅电极26b并与下层的电容半导体层40c重叠的存储电极27。电极26a具有突起形状并与第一TFT的通道区域402a重叠。栅极布线结构(22、26a、26b、27)具有通常由钼层(261a、261b、271)、铜层(262a、262b、272)、以及氮化钼层(263a、263b、273)构成的三层结构。虽然没有直接示出，但栅极线22可以具有与多层的栅极布线结构(26a、26b、27)基本相同的结构。栅极布线结构(22、26a、26b、27)设置在栅极绝缘层30上，而第一夹层绝缘层71设置在结构(22、26a、26b、27)和层30上。在第一夹层绝缘层71上形成有数据布线结构(62、63、65a、65b、66a、66b)，其包括：在纵向方向上延伸并与栅极线22相交从而限定像素的数据线62；提供驱动电压的驱动电压线63；通过接触孔75a连接至第一源极区域405a、作为数据线62的分支的第一源电极65a；与第一源电极65a隔开并连接至第一漏极区域406a的第一漏电极66a；通过接触孔75b连接至第二源极区域406a、作为驱动电压线63的分支的第二源电极65b；以及与第二源电极65b隔开、并且连接至第二漏极区域406b的第二漏电极66b。接触孔76a用于穿过第一夹层绝缘层71和栅极绝缘层30，并用于将第一漏电极66a电连接至第一漏极区域406a。类似地，接触孔73用于穿过第一夹层绝缘层71，并用于将第一漏电极66a电连接至第二栅电极26b。接触孔76b穿过第一夹层绝缘层71和栅极绝缘层30，并用于使第二漏电极66b与第二漏极区域406b电连接。与栅极布线结构(22、26a、26b、27)类似，数据布线结构(62、63、65a、65b、66a、66b)具有由钼层(621、631、651a、651b、661a、661b)、铜层(622、632、652a、652b、662a、662b)、以及氮化钼层(623、633、653a、653b、663a、663b)构成的三层结构。这里，半导体层40a、第一栅电极26a、第一源电极65a和第一漏电极66a构成第一TFT；半导体层40b、第二栅电极26b、第二源电极65b和第二漏电极66b构成第二TFT。第一TFT可以是开关TFT(switching TFT)，第二TFT可以是驱动TFT(driving TFT)。第一和第二TFT可以具有上栅极型TFT(top gate-type TFT)，其中，栅电极26a和26b形成在半导体层40a和40b之上，并且其分别包括通道部分402a和402b。第二夹层绝缘层72可以置在数据布线结构(62、63、65a、65b、66a、66b)上，并且由例如氮化硅、氧化硅、或者有机绝缘材料制成。第二夹层绝缘层72包括接触孔72b，由此暴露第二漏电极66b。像素电极82设置在第二夹层绝缘层72上，并通过接触孔72b连接至第二漏电极66b。优选地，像素电极82由高反射率材料(例如铝(Al)、铝合金、银(Ag)、或银合金)制成。有利地，像素82可以由诸如ITO或IZO的透明导电材料制成，并且根据显示设备是下发射型还是上发射型来适当地选择形成像素电极82的材料。在下发射型显示器中，图像被相对于TFT基片向下显示；相反，在上发射型显示器中，图像被相对于TFT基片向上显示。
由有机绝缘材料制成的隔板(partition wall)91形成于第二夹层绝缘层72上，以分隔有机发光单元。隔板91通过使光敏剂(包括黑色颜料)曝光并显影而形成，以起到阻挡层的作用，并且简化了隔板91的形成过程。有机发光层92形成在像素电极82上被隔板91环绕的区域中。有机发光层92由发出红光、绿光、蓝光之一的有机层制成，红色、绿色、蓝色有机发光层92分别顺序地布置。尽管有可能省去缓冲层95，但缓冲层95设置在有机发光层92和隔板91之上。共用电极100可以形成在缓冲层95上，并且可以由诸如ITO或IZO的透明导电材料制成。当像素电极82由诸如ITO或IZO的透明导电材料制成时，由诸如Al、Al合金、Ag、或Ag合金的高反射率材料制备共用电极100将是有利的。在有关TFT基片部分描述的本发明的其它实施方式也可以用于有机EL显示设备。
图13A至图13C和图14A至图19C示出了根据本发明用于制备TFT基片的方法的其它实施方式。如前所述，本发明的前述教导和具体实施方式可以用于充分理解图13A-19C中所示方法的内容，而无需重复性描述。图14A至图14C示出了可以使用例如氧化硅在基片10上形成阻挡层11。利用包括(但不限于)低压CVD(LPCVD)和等离子体增强CVD(PECVD)的沉积工艺在阻挡层上沉积非晶硅，然后采用例如激光辐照或者退火将沉积的非晶硅图样化并结晶成多晶硅，以便形成多晶硅半导体层40a、40b和40c。图15A至图15C示出了栅极绝缘层30可以通过在阻挡层11和设置在阻挡层11上的半导体层40a、40b及40c上沉积绝缘层而形成。适宜的典型的绝缘层可以由氮化硅形成，并且可以采用例如CVD而沉积。接下来，采用例如溅射沉积法，通过顺序沉积钼或钼合金层、铜或铜合金层、以及氮化钼层而在栅极绝缘层30上形成三层栅极结构。然后通过在该三层栅极结构上形成第一光刻胶图样可以限定第一栅电极26a和栅极线22。有利地，覆盖和保护基片的区域(例如其中形成有第二栅电极26b和存储电极27的区域，包括第二TFT的通道部分402a)，以便能够例如使用第一光刻胶图样作为蚀刻掩模来依次或者分批蚀刻氮化钼层263a、铜层262a和钼层261a。通道区域402a可以限定在第一栅电极26a之下，并且通过将n-型杂质离子注入第一薄膜晶体管半导体层40a来形成第一源极区域405a和第一漏极区域406a。第一光刻胶图样可以利用例如本发明的光刻胶去除剂组合物被去除，该组合物包括二乙二醇丁醚、烷基吡咯烷酮、有机胺化合物、氨基丙基吗啉、以及巯基化合物。残留的去除剂组合物和光刻胶图样可以用去离子水清洗而去除。因此，栅极线22、第一栅电极26a、以及第一源极区域405a和第一漏极区域406a被限定在半导体层40a上，作为通道区域402a。形成的第二光刻胶图样限定第二栅电极26b和存储电极27。这时，优选使用第二光刻胶图样覆盖和保护第一薄膜晶体管的第一栅电极26a、栅极线22和通道区域402a。能够使用第二光刻胶图样作为蚀刻掩模来依次或者分批蚀刻氮化钼层263b、273、铜层262b、272和钼层261b、271。通过将p-型杂质注入第二薄膜晶体管的半导体层40b，能够形成第二源极区域405b和第二漏极区域406b，而通道区域402b可以限定在第二栅电极26b之下。然后，采取例如本发明的光刻胶去除剂组合物实施方式可以去除第二光刻胶图样。如前所述，优选使用根据本发明具体实施方式的光刻胶去除剂组合物，该组合物包括二乙二醇丁醚、烷基吡咯烷酮、有机胺化合物、氨基丙基吗啉、以及巯基化合物。残留的去除剂组合物和光刻胶图样可以用去离子水清洗而去除。从而，第二栅电极26b、存储电极27、第二源极区域405b、以及第二漏极区域406b被限定在半导体层40b上，作为通道区域402b。正如以上结合图5所描述的，本发明的光刻胶去除剂组合物提供很好的光刻胶去除能力，并且，即使在去除光刻胶图样200之后，仍能防止三层的栅极布线结构(22、26a、26b、27)的含铜层的腐蚀。得到的栅极布线结构(22、26a、26b、27)能够保持低电阻并能表现出优异的线性。参照图16A至图16C，第一夹层绝缘层71沉积在其上具有栅极布线结构(22、26a、26b、27)的栅极绝缘层30上。分别暴露第一源极区域405a、第一漏极区域406a、第二源极区域405b和第二漏极区域406b的接触孔75a、76a、75b和76b、以及暴露第二栅电极26b的部分的接触孔73是利用光蚀刻法对层71进行蚀刻而形成的。参照图17A至图17C，利用溅射沉积技术在第一夹层绝缘层71上顺序沉积钼或钼合金的第一层、铜或铜合金的第二层、以及氮化钼的第三层来形成三层的数据布线结构。半导体层40a和40b通过接触孔75a、76a、75b、76b暴露的那些部分也具有顺序地溅射在其上的数据布线结构层。该三层数据布线结构被涂布以光刻胶膜、曝光、并显影，进而形成限定数据布线结构(62、63、65a、65b、66a、66b)的光刻胶图样。使用该光刻胶图样作为蚀刻掩模，采取依次或分批蚀刻，可以将该三层数据布线结构图样化，然后可以采用例如本发明的光刻胶去除剂组合物的实施方式来去除光刻胶图样，该组合物包括二乙二醇丁醚、烷基吡咯烷酮、有机胺化合物、氨基丙基吗啉、以及巯基化合物。残留的去除剂组合物和光刻胶图样可以用去离子水清洗而去除。结果，形成的数据布线结构包括：数据线62，在列方向上延伸并将像素限定在其与栅极线22的相交处；驱动电压线63，用于驱动电源电压；第一源电极65a，其是数据线62的分支，通过接触孔75a连接至第一源极区域405a；第一漏电极66a，其与第一源电极65a隔开，并通过接触孔76a连接至第一漏极区域406a；第二源电极65b，其是驱动电压线63的分支，通过接触孔75b连接至第二源极区域405b；以及第二漏电极66b，其与第二源电极65b隔开，并通过接触孔76b连接至第二漏极区域406b。正如以上结合图5所描述的，本发明的光刻胶去除剂组合物提供很好的光刻胶去除能力，并且，即使在去除光刻胶图样200之后，仍能防止三层的栅极线结构(22、26a、26b、27)的含铜层的腐蚀，使得得到的栅极线结构(22、26a、26b、27)能够保持低电阻并能表现出优异的线性。这样，该第一和第二薄膜晶体管以及类似的实施例被制造为上栅极型的薄膜晶体管，其中，栅电极26a和26b、源电极65a和65b、以及漏电极66a和66b设置在半导体层40a和40b上。图18A至图18C示出了第二夹层绝缘层72被沉积并图样化以形成暴露第二源电极66b的接触孔72b。图19A至图19C示出了诸如铝、铝合金、银、或银合金的具有良好反射性的金属被沉积和图样化以形成像素电极82。回到图13A至图13C，将含有黑色颜料的有机膜涂覆在其上具有像素电极82的第二夹层绝缘层72上、曝光并显影，形成隔板91，其覆盖除了有机发光区之外的所有区域。有机发光层92是利用例如沉积或者喷墨印刷而在有机发光区中形成的。然后，隔板91和有机发光层92被涂覆以导电有机材料，以形成缓冲层95。接着，可以通过在缓冲层95上沉积ITO或氧化铟锌(IZO)而形成共用电极100。也可以优选由诸如ITO或IZO的透明导电材料制成像素电极82。在这种情形下，共用电极100可以由包括而不限于铝、铝合金、银、或银合金的高反射性材料制成。
已经关于三层栅极布线结构和三层数据布线结构中的一个或两个描述了根据本发明几种具体实施方式的TFT基片及其制造方法。正如所描述的，每个三层数据布线结构通常包括钼层、铜层、以及氮化钼层。不过，也可以将三层栅极布线结构和三层数据布线结构中的一个或两个设置为具有单层、双层或三层以上的结构。这些不同的层以及用于形成和制造这些层的方法皆在本发明的范围之内。同样，本发明的实施方式不要求栅极布线结构和数据布线结构具有在组成上或在层数上相同的结构；也不要求栅极布线结构和三层数据布线结构都与本发明的实施方式一致；或者不要求为了属于本发明的范围，在制造过程中在每一点或任何特定点使用本文所描述的独创的去除剂组合物。前述具体实施方式及其可预见的等效替换可以与本领域技术人员所熟知的其它基片、结构、或组合物结合，该结合也在本发明的范围之内。虽然已经按照液晶显示器(无论是否为反射型)所使用的一个或多个切换TFT、驱动TFT、上栅极型TFT、和下栅极型TFT(bottom gate-type TFT)描述了根据本发明具体实施例的结构(包括TFT基片)和基片，但应该理解，本发明的装置和制造实施方式还可以有效地用于有机电致发光型显示器。同样，如果希望根据本发明有机电致发光具体实施方式的特定的实现方式，则对于所有有机EL显示器、或液晶显示器，诸如隔板和有机EL层的元件可以并不是必需的。
已经描述了许多本发明的具体实施方式，但本发明不应该被认为局限于这些具体实施方式。应该理解，除非另有说明，这里所提供的任何或所有的实例、或典型的术语都仅仅是出于更好地说明本发明的目的，而并不限制本发明的范围。不过，应该理解，在不偏离本发明的精神和范围的前提下，可以做出很多不同的修改。因此，应该明了，本发明不限于具体描述的实施方式，而仅由权利要求的范围所限定。

Claims (20)

1.一种光刻胶去除剂组合物，包括。
浓度在约50WT％至约70WT％之间的二乙二醇丁醚；
浓度在约20WT％至约40WT％之间的烷基吡咯烷酮；
浓度在约1WT％至约10WT％之间的有机胺化合物；
浓度在约1WT％至约5WT％之间的氨基丙基吗啉；以及
浓度在约0.01WT％至约0.5WT％之间的巯基化合物。
2.根据权利要求1所述的光刻胶去除剂组合物，其中，所述烷基吡咯烷酮是N-甲基吡咯烷酮，以及所述有机胺化合物是二乙醇胺。
3.一种用于形成布线结构的方法，所述方法包括：
在下部结构上沉积含铜导电层；
在所述导电层上形成限定布线结构的光刻胶图样；
用所述光刻胶图样作为蚀刻掩模来蚀刻所述导电层；以及
用光刻胶去除剂组合物去除所述光刻胶图样，所述光刻胶去除剂组合物包含：
浓度在约50WT％至约70WT％之间的二乙二醇丁醚；
浓度在约20WT％至约40WT％之间的烷基吡咯烷酮；
浓度在约1WT％至约10WT％之间的有机胺化合物；
浓度在约1WT％至约5WT％之间的氨基丙基吗啉；以及
浓度在约0.01WT％至约0.5WT％之间的巯基化合物。
4.根据权利要求3所述的方法，其中，所述烷基吡咯烷酮是N-甲基吡咯烷酮，以及所述有机胺化合物是二乙醇胺。
5.根据权利要求3所述的方法，其中，所述光刻胶图样的去除进一步包括将所述光刻胶去除剂组合物喷射在所述光刻胶图样上。
6.根据权利要求3所述的方法，其中，所述光刻胶图样的去除进一步包括在约60秒至约180秒之间去除所述光刻胶图样。
7.根据权利要求3所述的方法，进一步包括在去除了所述光刻胶图样之后去除所述光刻胶图样的残留物。
8.根据权利要求7所述的方法，其中，所述光刻胶图样的残留物的去除进一步包括通过喷射去离子水来清洗所述光刻胶图样的残留物。
9.根据权利要求3所述的方法，其中，所述含铜导电层和所述布线结构中的每一个均包括包含钼层、铜层和氮化钼层的多层结构。
10.根据权利要求3所述的方法，其中，所述下部结构包括绝缘材料和半导体材料中的一种。
11.一种用于制造薄膜晶体管基片的方法，包括：
在绝缘基片上形成栅极布线结构，其中，形成所述栅极布线结构包括形成在第一方向上延伸的所述栅极布线结构的栅极线、以及形成连接至所述栅极线的栅电极；
在所述绝缘基片上形成数据布线结构，其中，形成所述数据布线结构包括：形成与所述栅极线结构绝缘的数据线；形成在第二方向上延伸以与所述栅极线相交的数据布线结构的数据线；形成连接至所述数据线的源电极；以及形成与所述源电极隔开的漏电极，
其中，所述形成栅极布线结构和数据布线结构中的一种包括：
在下部结构上沉积含铜导电层；
在所述导电层上形成限定所述栅极布线结构和所述数据布线结构之一的光刻胶图样；
用所述光刻胶图样作为蚀刻掩模来蚀刻所述导电层；以及
用光刻胶去除剂组合物去除所述光刻胶图样，
其中，所述光刻胶去除剂组合物包含：
浓度在约50WT％至约70WT％之间的二乙二醇丁醚；
浓度在约20WT％至约40WT％之间的烷基吡咯烷酮；
浓度在约1WT％至约10WT％之间的有机胺化合物；
浓度在约1WT％至约5WT％之间的氨基丙基吗啉；以及
浓度在约0.01WT％至约0.5WT％之间的巯基化合物。
12.根据权利要求11所述的方法，其中，所述烷基吡咯烷酮是N-甲基吡咯烷酮，以及所述有机胺化合物是二乙醇胺。
13.根据权利要求11所述的方法，其中，所述光刻胶图样的去除进一步包括将所述光刻胶去除剂组合物喷射在所述光刻胶图样上。
14.根据权利要求11所述的方法，其中，所述光刻胶图样的去除进一步包括在约60秒至约180秒之间去除所述光刻胶图样。
15.根据权利要求11所述的方法，进一步包括在去除所述光刻胶图样之后去除所述光刻胶图样的残留物。
16.根据权利要求15所述的方法，其中，所述光刻胶图样的残留物的去除包括通过喷射去离子水来清洗所述光刻胶图样的残留物。
17.根据权利要求11所述的方法，其中，所述含铜导电层具有由钼层、铜层和氮化钼层构成的多层结构，并且其中，所述布线结构具有由钼层、铜层和氮化钼层构成的多层结构。
18.一种制造薄膜晶体管基片的方法，包括：用光刻胶去除剂组合物去除形成在下部结构上的光刻胶图样，所述光刻胶去除剂组合物包含：
浓度在约50WT％至约70WT％之间的二乙二醇丁醚；
浓度在约20WT％至约40WT％之间的烷基吡咯烷酮；
浓度在约1WT％至约10WT％之间的有机胺化合物；
浓度在约1WT％至约5WT％之间的氨基丙基吗啉；以及
浓度在约0.01WT％至约0.5WT％之间的巯基化合物，
其中，所述光刻胶图样限定形成在所述下部结构上的布线结构，并且其中，所述布线结构是TFT栅极布线结构和TFT数据布线结构中的一种。
19.根据权利要求18所述的方法，其中，所述布线结构包括钼层、铜层和氮化钼层。
20.根据权利要求18所述的方法，进一步包括在约60秒至约180秒之间去除所述光刻胶图样。
CN2006101035111A 2005-07-25 2006-07-19 光刻胶去除剂组合物以及用该组合物形成布线结构和制造薄膜晶体管基片的方法 Active CN1904742B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2005-0067479 2005-07-25
KR1020050067479 2005-07-25
KR1020050067479A KR101191402B1 (ko) 2005-07-25 2005-07-25 포토레지스트 스트리퍼 조성물, 이를 이용하는 배선 형성방법 및 박막 트랜지스터 기판의 제조 방법

Publications (2)

Publication Number Publication Date
CN1904742A true CN1904742A (zh) 2007-01-31
CN1904742B CN1904742B (zh) 2011-08-10

Family

ID=37674029

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101035111A Active CN1904742B (zh) 2005-07-25 2006-07-19 光刻胶去除剂组合物以及用该组合物形成布线结构和制造薄膜晶体管基片的方法

Country Status (4)

Country Link
US (1) US7820368B2 (zh)
KR (1) KR101191402B1 (zh)
CN (1) CN1904742B (zh)
TW (1) TWI452445B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101750916A (zh) * 2008-12-17 2010-06-23 三星电子株式会社 光刻胶剥离剂用组合物及薄膜晶体管阵列基板的制造方法
CN101373343B (zh) * 2007-08-20 2012-05-23 株式会社东进世美肯 用于薄膜晶体管液晶显示器的彩色光阻剂剥离溶液组合物
CN102956551A (zh) * 2012-11-02 2013-03-06 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板及显示装置
CN101971349B (zh) * 2008-04-25 2013-03-27 株式会社爱发科 薄膜晶体管的制造方法、薄膜晶体管
CN107419282A (zh) * 2016-11-29 2017-12-01 广东剑鑫科技股份有限公司 一种金属剥离剂及其制备方法
CN110277428A (zh) * 2019-03-29 2019-09-24 云谷（固安）科技有限公司 一种柔性有机发光显示面板及显示装置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4846301B2 (ja) * 2004-08-30 2011-12-28 サムスン エレクトロニクス カンパニー リミテッド 薄膜トランジスタ基板の製造方法及びストリッピング組成物
KR20070075808A (ko) * 2006-01-16 2007-07-24 삼성전자주식회사 표시 기판의 제조 방법 및 이를 이용하여 제조한 표시 기판
KR101240651B1 (ko) * 2006-04-12 2013-03-08 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US8012883B2 (en) * 2006-08-29 2011-09-06 Rohm And Haas Electronic Materials Llc Stripping method
TWI312578B (en) * 2006-09-29 2009-07-21 Innolux Display Corp Thin film transistor substrate
US20080233718A1 (en) * 2007-03-21 2008-09-25 Jia-Xing Lin Method of Semiconductor Thin Film Crystallization and Semiconductor Device Fabrication
US20090042388A1 (en) * 2007-08-10 2009-02-12 Zhi-Qiang Sun Method of cleaning a semiconductor substrate
TWI479574B (zh) * 2009-03-16 2015-04-01 Hannstar Display Corp Ｔｆｔ陣列基板及其製造方法
KR101626899B1 (ko) * 2009-04-21 2016-06-03 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR101692954B1 (ko) * 2010-05-17 2017-01-05 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
CN103745955B (zh) * 2014-01-03 2017-01-25 京东方科技集团股份有限公司 显示装置、阵列基板及其制造方法
KR102412493B1 (ko) * 2015-09-08 2022-06-23 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조방법
KR20190070380A (ko) * 2017-12-12 2019-06-21 삼성디스플레이 주식회사 표시 장치
KR102067248B1 (ko) * 2018-05-11 2020-01-16 한국자재산업 주식회사 에어로졸 타입의 도막 또는 가스켓 제거용 조성물
CN110634795B (zh) 2019-10-23 2022-12-02 京东方科技集团股份有限公司 阵列基板的制备方法、阵列基板及显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3916334B2 (ja) 1999-01-13 2007-05-16 シャープ株式会社 薄膜トランジスタ
JP2001223365A (ja) 2000-02-10 2001-08-17 Fujitsu Ltd 薄膜トランジスタ及びその製造方法
DE60108286T2 (de) * 2000-03-27 2005-12-29 Shipley Co., L.L.C., Marlborough Entfernungsmittel für Polymer
KR100883769B1 (ko) 2002-11-08 2009-02-18 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
US8236485B2 (en) * 2002-12-20 2012-08-07 Advanced Technology Materials, Inc. Photoresist removal
KR100544888B1 (ko) 2003-05-15 2006-01-24 주식회사 엘지화학 구리 배선용 포토레지스트 스트리퍼 조성물
KR100964801B1 (ko) * 2003-06-26 2010-06-22 동우 화인켐 주식회사 포토레지스트 박리액 조성물 및 이를 이용한 포토레지스트박리방법
US6946396B2 (en) * 2003-10-30 2005-09-20 Nissan Chemical Indusries, Ltd. Maleic acid and ethylene urea containing formulation for removing residue from semiconductor substrate and method for cleaning wafer

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101373343B (zh) * 2007-08-20 2012-05-23 株式会社东进世美肯 用于薄膜晶体管液晶显示器的彩色光阻剂剥离溶液组合物
CN101971349B (zh) * 2008-04-25 2013-03-27 株式会社爱发科 薄膜晶体管的制造方法、薄膜晶体管
CN101750916A (zh) * 2008-12-17 2010-06-23 三星电子株式会社 光刻胶剥离剂用组合物及薄膜晶体管阵列基板的制造方法
CN101750916B (zh) * 2008-12-17 2013-08-14 三星显示有限公司 光刻胶剥离剂用组合物及薄膜晶体管阵列基板的制造方法
CN102956551A (zh) * 2012-11-02 2013-03-06 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板及显示装置
CN102956551B (zh) * 2012-11-02 2015-01-07 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板及显示装置
CN107419282A (zh) * 2016-11-29 2017-12-01 广东剑鑫科技股份有限公司 一种金属剥离剂及其制备方法
CN110277428A (zh) * 2019-03-29 2019-09-24 云谷（固安）科技有限公司 一种柔性有机发光显示面板及显示装置
CN110277428B (zh) * 2019-03-29 2022-05-20 云谷（固安）科技有限公司 一种柔性有机发光显示面板及显示装置

Also Published As

Publication number Publication date
CN1904742B (zh) 2011-08-10
US7820368B2 (en) 2010-10-26
KR101191402B1 (ko) 2012-10-16
TW200707131A (en) 2007-02-16
US20070020910A1 (en) 2007-01-25
TWI452445B (zh) 2014-09-11
KR20070013111A (ko) 2007-01-30

Similar Documents

Publication Publication Date Title
CN1904742B (zh) 光刻胶去除剂组合物以及用该组合物形成布线结构和制造薄膜晶体管基片的方法
CN1752852B (zh) 用于剥离光刻胶的组合物及薄膜晶体管阵列面板制造方法
KR101199533B1 (ko) 식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터기판의 제조 방법
KR100875101B1 (ko) 유기 발광 표시장치 및 유기 발광 표시장치의 제조방법
TWI382259B (zh) 可撓性主動式矩陣顯示器背板及其製作方法
US9312277B2 (en) Array substrate for display device and method of fabricating the same
KR100344846B1 (ko) 박막트랜지스터와 그 제조방법
KR101019048B1 (ko) 어레이 기판 및 이의 제조방법
KR101171175B1 (ko) 도전체용 식각액 및 이를 이용한 박막 트랜지스터표시판의 제조 방법
CN102117826A (zh) 有机发光显示装置及其制造方法
KR20120126950A (ko) 유기발광표시장치 및 이의 제조방법
CN103094305A (zh) 薄膜晶体管阵列基板及其制造方法以及有机发光显示器
US7816159B2 (en) Method for fabricating pixel structure
US20070020836A1 (en) Method for manufacturing thin film transistor substrate
US9082791B2 (en) Method of forming low-resistance wire and method of manufacturing thin film transistor using the same
KR100964222B1 (ko) 박막 트랜지스터 기판, 이를 포함하는 유기발광 표시장치및 이의 제조방법
JP4902299B2 (ja) 表示装置の製造方法
KR20110061419A (ko) 산화물 박막 트랜지스터의 제조방법
KR20080057878A (ko) 어레이 기판 및 그 제조 방법
KR20070080721A (ko) 박막 트랜지스터 어레이 기판의 제조 방법
KR20050075520A (ko) Ｔｆｔ ｌｃｄ 기판의 다중층 배선 형성방법과 이에 의한ｔｆｔ ｌｃｄ 기판

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20130104

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130104

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co., Ltd.