KR102412493B1 - 액정 표시 장치 및 그 제조방법 - Google Patents

액정 표시 장치 및 그 제조방법 Download PDF

Info

Publication number
KR102412493B1
KR102412493B1 KR1020150126808A KR20150126808A KR102412493B1 KR 102412493 B1 KR102412493 B1 KR 102412493B1 KR 1020150126808 A KR1020150126808 A KR 1020150126808A KR 20150126808 A KR20150126808 A KR 20150126808A KR 102412493 B1 KR102412493 B1 KR 102412493B1
Authority
KR
South Korea
Prior art keywords
gate electrode
sub
electrode
protrusion
substrate
Prior art date
Application number
KR1020150126808A
Other languages
English (en)
Other versions
KR20170030105A (ko
Inventor
정형기
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150126808A priority Critical patent/KR102412493B1/ko
Priority to US15/238,380 priority patent/US9798201B2/en
Publication of KR20170030105A publication Critical patent/KR20170030105A/ko
Application granted granted Critical
Publication of KR102412493B1 publication Critical patent/KR102412493B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133302—Rigid substrates, e.g. inorganic substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/4763—Deposition of non-insulating, e.g. conductive -, resistive -, layers on insulating layers; After-treatment of these layers
    • H01L21/47635—After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background

Abstract

본 발명의 일 실시예에 따른 액정 표시 장치는 제1 기판, 상기 제1 기판 상에 위치하는 게이트 전극, 상기 게이트 전극 상에 위치하는 반도체 패턴층, 상기 반도체 패턴층 상에 위치하며, 서로 이격된 소스 전극 및 드레인 전극을 포함하되, 상기 게이트 전극은 기준면 및 상기 기준면으로부터 수평 방향으로 연장되는 돌출부를 포함한다.

Description

액정 표시 장치 및 그 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은 액정 표시 장치 및 그 제조방법에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 액정 표시 장치(Liquid Crystal Display, LCD), 유기 발광 표시 장치(Organic Light Emitting Display, OLED) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
그 중 액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극(field generating electrode)이 형성되어 있는 두 장의 기판과 그 사이에 들어 있는 액정층을 포함한다. 액정 표시 장치는 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고, 이를 통하여 액정층의 액정 분자들의 방향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
한편, 액정 표시 장치는 해상도 등이 커짐에 따라 유리 등의 기판 크기의 대형화 및 우수한 성능을 가진 박막 트랜지스터(TFT: Thin Film Transistor)가 요구된다.
본 발명이 해결하고자 하는 과제는 백라이트 유닛으로부터 제공되는 광에 의해 반도체 패턴층의 특성 저하가 발생하는 것을 방지하는 액정 표시 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는 백라이트 유닛으로부터 제공되는 광에 의해 반도체 패턴층의 특성 저하가 발생하는 것을 방지하는 액정 표시 장치의 제조 방법을 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 액정 표시 장치는 제1 기판, 상기 제1 기판 상에 위치하는 게이트 전극, 상기 게이트 전극 상에 위치하는 반도체 패턴층, 상기 반도체 패턴층 상에 위치하며, 서로 이격된 소스 전극 및 드레인 전극을 포함하되, 상기 게이트 전극은 기준면 및 상기 기준면으로부터 수평 방향으로 연장되는 돌출부를 포함한다.
또한, 게이트 전극은 제1 서브 게이트 전극 및 상기 제1 서브 게이트 전극 상에 배치되는 제2 서브 게이트 전극을 포함하고,
상기 제1 서브 게이트 전극은 상기 제2 서브 전극과 중첩되는 중첩 영역 및 상기 제2 서브 게이트 전극과 중첩되지 않는 미중첩 영역을 포함하되,
상기 돌출부는 상기 미중첩 영역을 포함할 수 있다.
또한, 상기 제1 서브 게이트 전극과 상기 제2 서브 게이트 전극은 서로 상이한 물질로 이루어질 수 있다.
또한, 상기 게이트 전극은 제1 서브 게이트 전극, 상기 제1 서브 게이트 전극 상에 배치되는 제2 서브 게이트 전극 및 상기 제2 서브 게이트 전극 상에 배치되는 제3 서브 게이트 전극을 포함하고,
상기 제1 서브 게이트 전극 및 상기 제2 서브 게이트 전극은 상기 제3 서브 게이트 전극과 중첩되는 중첩 영역 및 상기 제3 서브 게이트 전극과 중첩되지 않는 미중첩 영역을 포함하고, 상기 돌출부는 상기 제1 서브 게이트 전극 및 상기 제2 서브 게이트 전극의 미중첩 영역을 포함할 수 있다.
또한, 상기 제3 서브 게이트 전극과 상기 제2 서브 게이트 전극은 서로 상이한 물질로 이루어질 수 있다.
또한, 상기 제3 서브 게이트 전극과 상기 제1 서브 게이트 전극은 동일한 물질로 이루어질 수 있다.
또한, 상기 돌출부의 폭은 상기 돌출부와 중첩되는 상기 소스 전극 또는 상기 드레인 전극의 폭과 동일할 수 있다.
또한, 상기 소스 전극은 바(bar) 형상을 갖는 부분과 U자 형상을 갖는 부분을 포함하고, 상기 돌출부는 상기 바(bar) 형상을 갖는 부분과 중첩될 수 있다.
또한, 상기 소스 전극 및 상기 드레인 전극은 각각 복수개이고, 상기 돌출부는 상기 소스 전극 및 상기 드레인 전극에 대응되도록 복수개 배치될 수 있다.
또한, 상기 소스 전극은 제1 소스 전극 내지 제3 소스 전극을 포함하고, 상기 드레인 전극은 상기 제1 소스 전극 내지 상기 제3 소스 전극과 대응하도록 제1 드레인 전극 내지 제3 드레인 전극을 포함하며, 상기 돌출부는 제1 돌출부 내지 제5 돌출부를 포함하되, 상기 제1 돌출부 내지 상기 제5 돌출부는 각각 대응되는 상기 제1 소스 전극 내지 제3 소스 전극 및 상기 제1 드레인 전극 내지 상기 제3 드레인 전극과 중첩될 수 있다.
또한, 상기 제1 기판과 대향되는 제2 기판 및 상기 제2 기판 상에 배치되는 공통 전극을 더 포함할 수 있다.
본 발명의 일 실시예에 따른 액정 표시 장치의 제조 방법은 제1 도전막, 상기 제1 도전막 상에 배치되는 제2 도전막을 구비하는 제1 기판을 준비하는 단계;
상기 제2 도전막 상에 제1 감광막 패턴을 형성하는 단계, 상기 제1 감광막 패턴을 식각마스크로 상기 제1 도전막 및 상기 제2 도전막을 식각하여 제1 서브 게이트 전극 및 제2 서브 게이트 전극을 포함하는 게이트 전극을 형성하는 단계를 포함하되, 상기 게이트 전극은 기준면 및 상기 기준면으로부터 수평 방향으로 돌출된 돌출부를 포함한다.
또한, 상기 제1 도전막과 상기 제2 도전막은 소정의 식각액에 대해 식각률이 서로 상이한 물질로 이루어질 수 있다.
또한, 상기 제1 감광막 패턴을 식각마스크로 상기 제1 도전막 및 상기 제2 도전막을 식각하여 제1 서브 게이트 전극 및 제2 서브 게이트 전극을 포함하는 게이트 전극을 형성하는 단계는 상기 제1 도전막 및 상기 제2 도전막을 습식 식각하는 단계를 포함할 수 있다.
또한, 상기 제1 감광막 패턴을 식각마스크로 상기 제1 도전막 및 상기 제2 도전막을 식각하여 제1 서브 게이트 전극 및 제2 서브 게이트 전극을 포함하는 게이트 전극을 형성하는 단계는 상기 제1 도전막 및 상기 제2 도전막을 식각하여 상기 제1 서브 게이트 전극 및 상기 제2 서브 게이트 전극을 형성한 이후에 상기 제2 서브 게이트 전극을 과식각하여 상기 제1 서브 게이트 전극으로 이루어지는 상기 돌출부를 형성하는 단계를 포함할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 의하면 적어도 다음과 같은 효과가 있다.
액정 표시 장치에서 백라이트 유닛으로부터 제공되는 광에 의해 반도체 패턴의 특성이 저하되는 것을 방지할 수 있다.
액정 표시 장치에서 백라이트 유닛으로부터 제공되는 광에 의해 반도체 패턴에 leakage가 발생하는 것을 방지할 수 있다.
본 발명의 실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 평면도이다.
도 2는 도 1의 일부 구성만을 도시한 평면도이다.
도 3은 도 1의 Ⅰ-Ⅰ'라인을 따라 절단한 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 액정 표시 장치의 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 액정 표시 장치의 평면도이다.
도 6은 본 발명의 다른 실시예에 따른 액정 표시 장치의 평면도이다.
도 7은 도 6의 일부 구성만을 도시한 평면도이다.
도 8은 본 발명의 다른 실시예에 따른 액정 표시 장치의 단면도이다.
도 9는 본 발명의 다른 실시예에 따른 액정 표시 장치의 단면도이다.
도 10 내지 도 15는 본 발명의 일 실시예에 따른 액정 표시 장치의 제조 방법을 설명하기 위한 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이며, 단지 하나의 구성요소를 다른 구성요소와 구별하기 위해 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수 있음은 물론이다.
이하, 첨부된 도면을 참조로 하여 본 발명의 실시예들에 대해 설명한다. 다만, 본 명세서에서는 본 발명에 따른 표시 장치를 액정 표시 장치를 예로 들어 설명하나, 이에 제한되는 것은 아니며 유기 발광 표시 장치의 경우에도 적용될 수 있다.
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 평면도이다. 도 2는 도 1의 일부 구성만을 도시한 평면도이다. 도 3은 도 1의 Ⅰ-Ⅰ'라인을 따라 절단한 단면도이다.
도 1 내지 도 3을 참조하면, 본 발명의 일 실시예에 따른 액정 표시 장치는 제1 기판(500), 제1 기판(500) 상에 위치하는 게이트 전극(GE), 게이트 전극(GE) 상에 위치하는 반도체 패턴층(700), 반도체 패턴층(700) 상에 위치하며 서로 이격된 소스 전극(SE1) 및 드레인 전극(DE)을 포함하되, 게이트 전극(GE)은 기준면(RP) 및 기준면(RP)으로부터 수평 방향으로부터 연장된 돌출부(P1)를 포함한다.
제1 기판(500)은 내열성 및 투과성을 가진 물질로 형성될 수 있다. 제1 기판(500)은 예컨대, 투명 유리 또는 플라스틱으로 형성될 수 있으나, 이에 제한되는 것은 아니다.
제1 기판(500) 상에는 게이트 배선(GL, GE)이 배치될 수 있다. 게이트 배선(GL, GE)은 구동에 필요한 신호를 전달받는 게이트 라인(GL), 게이트 라인(GL)으로부터 돌기 형태로 돌출된 게이트 전극(GE) 및 게이트 라인(GL)의 적어도 일단에 배치되는 게이트 끝단(도시하지 않음)을 포함할 수 있다.
게이트 라인(GL)은 제1 방향으로 연장될 수 있다. 제1 방향은 도 1의 x축 방향과 실질적으로 동일할 수 있다. 게이트 전극(GE)은 후술하는 소스 전극(SE1) 및 드레인 전극(DE)과 함께 박막 트랜지스터의 삼단자를 구성할 수 있다.
게이트 배선(GL, GE)은 알루미늄 합금을 포함하는 알루미늄(Al) 계열의 금속, 은 합금을 포함하는 은(Ag) 계열의 금속, 구리 합금을 포함하는 구리(Cu)계열의 금속, 몰리브덴 합금을 포함하는 몰리브덴(Mo) 계열 금속, 크롬(Cr), 티타늄(Ti), 및 탄탈륨(Ta) 중 어느 하나 이상을 포함할 수 있다. 다만, 이는 예시적인 것으로 게이트 배선(GL, GE)의 재질이 이에 제한되는 것은 아니며, 원하는 표시장치를 구현하기 위해 요구되는 성능을 가진 금속 또는 고분자 물질이 게이트 배선(GL, GE)의 재료로서 이용될 수 있다.
게이트 배선(GL, GE)은 단일막 구조일 수 있으나, 이에 제한되지 않으며, 이중막, 삼중막 또는 그 이상의 다중막일 수 있다.
본 발명의 일 실시예에 따른 액정 표시 장치의 게이트 전극(GE)은 기준면(RP) 및 기준면(RP)으로부터 연장된 돌출부(P1)를 포함할 수 있다.
기준면(RP)은 도 1에 도시된 바와 같이 게이트 전극(GE)의 외주 중 소스 전극(SE1) 및 드레인 전극(DE)과 중첩되지 않는 변으로부터 수직 방향 및 수평 방향으로 연장되는 면일 수 있다. 예시적인 실시예에서, 기준면(RP)은 게이트 전극(GE)의 측면을 포함할 수 있다. 다만, 게이트 전극(GE)의 측면이 경사를 이루는 경우(도 3 참조) 기준면(RP)은 게이트 전극(GE)의 최외곽 테두리 부분 중 소스 전극(SE1) 및 드레인 전극(DE)과 중첩되지 않은 변이 수직 방향 및 수평 방향으로 연장되어 형성된 면일 수 있다. 참고로 본 명세서에서 수직 방향은 도 3에서 z축 방향이며, 수평 방향은 도 1 의 xy 평면과 나란한 어느 한 방향일 수 있다.
즉, 상술한 제1 방향 및 제2 방향은 수평 방향에 포함되는 것으로 이해될 수 있다.
돌출부(P1)는 기준면(RP)으로부터 돌출되어 형성될 수 있다. 돌출부(P1)는 기준면으로부터 수평 방향으로 돌출될 수 있다. 소스 전극(SE1)과 드레인 전극(DE)이 도 1과 같이 x축 양의 방향 또는 x축 음의 방향으로 연장되는 경우 돌출부(P1)는 x축 양의 방향 및/또는 x축 음의 방향으로 연장될 수 있다.
돌출부(P1)는 후술하는 소스 전극(SE1) 및 드레인 전극(DE)과 중첩될 수 있다. 설명의 편의를 위해 용어를 정의한다. 돌출부(P1)가 기준면(RP)으로부터 돌출된 길이, 즉 기준면과 돌출부(P1)의 단부까지의 거리를 제1 길이(s1)로 정의한다. 이에 더하여, 돌출부(P1)의 폭, 즉, 기준면의 연장 방향과 나란한 방향의 폭을 제1 폭(w1)으로 정의한다.
돌출부(P1)의 제1 폭(w1)은 후술하는 소스 전극(SE1) 및 드레인 전극(DE)의 폭과 실질적으로 동일할 수 있다. 다만, 이에 제한되는 것은 아니며, 돌출부(P1)의 제1 폭(w1)은 소스 전극(SE1) 및 드레인 전극(DE)의 폭보다 클 수도 있다. 다만, 돌출부(P1)의 제1 폭(w1)이 소스 전극(SE1) 및 드레인 전극(DE)의 폭과 실질적으로 동일한 경우, 돌출부(P1)의 존재로 인해 개구율이 감소되는 것을 방지할 수 있다.
소스 전극(SE1)과 중첩되는 돌출부(P1)의 제1 길이(s1)는 도 1에서 데이터 라인(DL)과 게이트 전극(GE) 사이의 거리 보다 짧을 수 있다. 드레인 전극(DE)과 중첩되는 돌출부(P1)의 제1 길이(s1)는 도 1에서 게이트 전극(GE)과 드레인 전극 확장부(150) 사이의 거리보다 짧을 수 있다.
즉, 소스 전극(SE1)과 중첩되는 돌출부(P1)의 단부는 데이터 라인(DL)과 게이트 전극(GE)사이에 배치될 수 있으며, 드레인 전극(DE)과 중첩되는 돌출부(P1)의 단부는 게이트 전극(GE)과 드레인 전극(150) 사이에 배치될 수 있다.
본 발명의 몇몇 실시예에 따른 액정 표시 장치의 게이트 전극(GE)에 대해 보다 자세히 설명하기 위해 도 3이 참조된다.
게이트 전극(GE)은 제1 기판(500) 상에 배치되는 제1 서브 게이트 전극(SG1), 제1 서브 게이트 전극(SG1) 상에 배치되는 제2 서브 게이트 전극(SG2)을 포함할 수 있다.
앞서 설명한 바와 같이 제1 서브 게이트 전극(SG1) 및 제2 서브 게이트 전극(SG2) 다만, 제1 서브 게이트 전극(SG1)과 제2 서브 게이트 전극(SG2)은 서로 상이한 재질로 이루어질 수 있다. 예시적으로 제1 서브 게이트 전극(SG1)과 제2 서브 게이트 전극(SG2)은 서로 상이한 재질로 이루어질 수 있다. 구체적으로, 제1 서브 게이트 전극(SG1)과 제2 서브 게이트 전극(SG2)은 동일 에천트(etchant)에 대해 서로 상이한 식각율(etch rate)을 갖도록 서로 상이한 재질로 이루어질 수 있다.
제1 서브 게이트 전극(SG1)과 제2 서브 게이트 전극(SG2)은 부분적으로 중첩될 수 있다. 제1 서브 게이트 전극(SG1)의 폭은 제2 서브 게이트 전극(SG2)의 폭보다 클 수 있다. 이에 따라, 제1 서브 게이트 전극(SG1)은 제2 서브 게이트 전극(SG2)과 중첩되는 중첩 영역(A1) 및 제2 서브 게이트 전극(SG2)과 중첩되지 않는 미중첩 영역(A2)을 포함할 수 있다. 미중첩 영역(A2)은 중첩 영역(A1)의 양측에 배치될 수 있다. 즉, 미중첩 영역(A2)은 제2 서브 게이트 전극(SG2)의 측면으로부터 수평 방향으로 돌출될 수 있다. 다시 말하면, 게이트 전극(GE)의 돌출부(P1)는 제1 서브 게이트 전극(SG1)의 미중첩 영역(A2)을 포함할 수 있다. 즉, 돌출부(P1)는 제1 서브 게이트 전극(SG1)과 일체로 형성될 수 있다. 다시 말하면, 돌출부(P1)는 제1 서브 게이트 전극(SG1)과 실질적으로 동일한 물질로 이루어질 수 있다.
이 경우, 기준면(RP)은 제2 서브 게이트 전극(SG2)의 외주로부터 수직 및 수평 방향으로 연장된 가상의 면일 수 있다.
반도체 패턴층(700)은 비정질 규소 또는 다결정 규소를 포함할 수 있다. 다만, 이에 제한되는 것은 아니며, 반도체 패턴층(700)은 산화물 반도체를 포함하여 이루어질 수도 있다.
반도체 패턴층(700)은 섬형, 선형 등과 같은 다양한 형상을 가질 수 있다. 반도체 패턴층(700)이 선형을 갖는 경우, 반도체 패턴층(700)은 데이터 라인(DL) 아래에 위치하여 게이트 전극(GE) 상부까지 연장될 수 있다.
예시적인 실시예에서 반도체 패턴층(700)은 채널부를 제외한 영역에서 후술하는 데이터 배선(DL, SE, DE, 150)과 실질적으로 동일한 형상으로 패터닝될 수 있다. 다시 말하면, 반도체 패턴층(700)은 채널부를 제외한 전 영역에서 데이터 배선(DL, SE, DE, 150)과 중첩되도록 배치될 수 있다. 채널부는 대향하는 소스 전극(SE)과 드레인 전극(DE)사이에 배치될 수 있다. 채널부는 소스 전극(SE)와 드레인 전극(DE)를 전기적으로 이어주는 역할을 하며, 그 구체적인 형상은 제한되지 않는다.
반도체 패턴층(700) 상부에는 n형 불순물이 고농도로 도핑되어 있는 오믹 컨택층(도시하지 않음)이 배치될 수 있다. 오믹 컨택층은 반도체 패턴층(700)의 전부 또는 일부와 중첩될 수 있다. 다만, 반도체 패턴층(700)이 산화물 반도체를 포함하는 예시적인 실시예에서 오믹 컨택층은 생략될 수도 있다.
반도체 패턴층(700) 상에는 데이터 배선(DL, SE, DE, 150)이 배치될 수 있다. 데이터 배선(DL, SE, DE, 150)은 제2 방향, 예컨대 도 1에서 y축 방향으로 연장되어 게이트 라인(GL)과 교차하는 데이터 라인(DL), 데이터 라인(DL)으로부터 가지 형태로 분지되어 반도체 패턴층(700)의 상부까지 연장되어 있는 소스 전극(SE), 소스 전극(SE)과 이격되어 있으며, 게이트 전극(GE) 또는 채널부를 중심으로 반도체 패턴층(700) 상부에 소스 전극(SE)과 대향하도록 배치되는 드레인 전극(DE) 및 드레인 전극(DE)으로부터 연장되어 후술하는 화소 전극(PE)와 전기적으로 연결되는 드레인 전극 확장부(150)을 포함할 수 있다. 드레인 전극 확장부(150)는 드레인 전극(DE)에 비해 상대적으로 넓은 폭을 가져, 화소 전극(PE)과의 전기적 접촉을 보다 용이하게 할 수 있다.
데이터 배선(DL, SE, DE, 150)은 니켈(Ni), 코발트(Co), 티탄(Ti), 은(Ag), 구리(Cu), 몰리브덴(Mo), 알루미늄(Al), 베릴륨(Be), 니오브(Nb), 금(Au), 철(Fe), 셀렌(Se) 또는 탄탈(Ta) 등으로 이루어진 단일막 또는 다중막 구조를 가질 수 있다. 또한, 상기 금속에 티탄(Ti), 지르코늄(Zr), 텅스텐(W), 탄탈(Ta), 니오브(Nb), 백금(Pt), 하프늄(Hf), 산소(O) 및 질소(N)로 이루어진 군에서 선택된 하나 이상의 원소를 포함시켜 형성한 합금도 적용할 수 있다. 다만, 상기한 재료는 예시적인 것으로, 데이터 배선(DL, SE, DE, 150)의 재질이 이에 제한되는 것은 아니다.
도 1은 하나의 화소에 하나의 박막 트랜지스터가 배치되는 경우를 예시하지만, 본 발명의 범위가 이에 제한되지 않음은 물론이다. 즉, 다른 예시적인 실시예에서 하나의 화소에 배치되는 박막 트랜지스터의 개수는 복수일 수 있다.
데이터 배선(DL, SE, DE, 150) 및 반도체 패턴층(700) 상부에는 패시베이션막(600)이 배치될 수 있다. 패시베이션막(600)은 무기 절연 물질을 포함할 수 있다. 예를 들어, 패시베이션막(600)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 산질화 알루미늄, 산질화 티탄, 산질화 지르코늄, 산질화 하프늄, 산질화 탄탈 및 산질화 텅스텐 등으로 이루어질 수 있다. 다만, 이는 예시적인 것으로 패시베이션막(600)의 재질이 이제 제한되는 것은 아니다.
패시베이션막(600) 상에는 드레인 전극 확장부(150)을 노출시키는 컨택홀이 형성될 수 있다.
패시베이션막(600) 상에는 화소 전극(PE)가 배치될 수 있다. 화소 전극(PE)은 패시베이션막(600)에 형성된 컨택홀을 통해 드레인 전극(DE)와 전기적으로 연결될 수 있다.
예시적인 실시예에서 화소 전극(PE)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 투명 도전체 또는 알루미늄 등의 반사성 도전체로 형성될 수 있다.
도 1은 화소 전극(PE)이 평판 형상을 가지는 경우를 예시하지만, 화소 전극의 형상은 이에 제한되지 않는다. 즉, 다른 예시적인 실시예에서 화소 전극은 하나 이상의 슬릿을 갖는 구조일 수 있다. 또한, 또 다른 예시적인 실시예에서 화소 전극은 하나 이상 배치될 수 있으며, 이 경우, 복수의 화소 전극에 서로 다른 전압이 인가될 수도 있다.
상술한 바와 같이 게이트 전극(GE)이 돌출부(P1)를 포함하는 경우 백라이트 유닛으로부터 제1 기판(500)을 향해 제공되는 광이 게이트 전극의 측면을 타고 올라가 반도체 패턴층에 데미지를 주는 것을 방지할 수 있다. 이를 통해, 백라이트 유닛으로부터 제공되는 광에 의해 반도체 패턴층의 특성이 저하되는 것을 방지할 수 있으며, 박막 트랜지스터에 leakage가 발생하는 것을 억제할 수 있다.
이하에서는 본 발명의 다른 실시예에 따른 액정 표시 장치에 대해 설명하기로 한다. 이하의 실시예에서 이미 설명한 구성과 동일한 구성에 대해서는 동일한 참조 번호로서 지칭하며, 중복 설명은 생략하거나 간략화하기로 한다.
도 4는 본 발명의 다른 실시예에 따른 액정 표시 장치의 단면도이다.
도 4를 참조하면, 본 발명의 다른 실시예에 따른 액정 표시 장치는 제1 서브 게이트 전극(SG1), 제2 서브 게이트 전극(SG2) 및 제3 서브 게이트 전극(SG3)을 포함하는 점이 도 3과 다른 점이다.
게이트 전극(GE)은 삼중막 구조를 가질 수 있다. 구체적으로, 게이트 전극(GE)은 제1 기판(500) 상에 배치되는 제1 서브 게이트 전극(SG1), 제1 서브 게이트 전극(SG2) 상에 배치되는 제2 서브 게이트 전극 및 제2 서브 게이트 전극(SG2) 상에 배치되는 제3 서브 게이트 전극(SG3)을 포함할 수 있다.
앞서 설명한 바와 같이 제1 서브 게이트 전극(SG1), 제2 서브 게이트 전극(SG2) 및 제3 서브 게이트 전극(SG3)은 알루미늄 합금을 포함하는 알루미늄(Al) 계열의 금속, 은 합금을 포함하는 은(Ag) 계열의 금속, 구리 합금을 포함하는 구리(Cu)계열의 금속, 몰리브덴 합금을 포함하는 몰리브덴(Mo) 계열 금속, 크롬(Cr), 티타늄(Ti), 및 탄탈륨(Ta) 중 어느 하나 이상을 포함하여 이루어질 수 있다. 다만, 제1 서브 게이트 전극(SG1), 제2 서브 게이트 전극(SG2) 및 제3 서브 게이트 전극(SG3)은 서로가 상이한 물질로 이루어질 수 있다. 다만, 다른 예시적인 실시예에서 제3 서브 게이트 전극(SG3)과 제2 서브 게이트 전극(SG2)은 서로 상이한 물질로 이루어지고, 제3 서브 게이트 전극(SG3)과 제1 서브 게이트 전극(SG1)은 동일한 물질로 이루어질 수도 있다.
제1 서브 게이트 전극(SG1), 제2 서브 게이트 전극(SG2) 및 제3 서브 게이트 전극(SG3)은 적어도 부분적으로 중첩될 수 있다. 다만, 제1 서브 게이트 전극(SG1) 및 제2 서브 게이트 전극(SG2)의 폭은 제3 서브 게이트 전극(SG3)의 폭보다 클 수 있다. 또한, 제1 서브 게이트 전극(SG1)과 제2 서브 게이트 전극(SG2)의 폭은 실질적으로 동일할 수 있다.
이 경우, 제1 서브 게이트 전극(SG1) 및 제2 서브 게이트 전극(SG2)은 제3 서브 게이트 전극(SG3)과 중첩되는 중첩 영역(A1)과 제3 서브 게이트 전극(SG3)과 중첩되지 않는 미중첩 영역(A2)을 포함할 수 있다. 미중첩 영역(A2)은 중첩 영역(A1)의 양측에 배치될 수 있다. 즉, 미중첩 영역(A2)은 제3 서브 게이트 전극(SG3)의 측면으로부터 수평 방향으로 돌출될 수 있다. 다시 말하면, 게이트 전극(GE)의 돌출부(P2)는 제1 서브 게이트 전극(SG1) 및 제2 서브 게이트 전극(SG2)의 미중첩 영역(A2)를 포함할 수 있다. 즉, 돌출부(P2)는 이중막으로 형성되며, 제1 서브 게이트 전극(SG1) 및 제2 서브 게이트 전극(SG2)과 일체로 형성될 수 있다. 다시 말하면, 돌출부(P2)는 제1 서브 게이트 전극(SG1) 및 제2 서브 게이트 전극(SG2)와 실질적으로 동일한 물질로 이루어질 수 있다.
이 경우, 기준면(RP)은 제3 서브 게이트 전극(SG2)의 외주로부터 수직 및 수평 방향으로 연장된 가상의 면일 수 있다.
도 5는 본 발명의 다른 실시예에 따른 액정 표시 장치의 평면도이다.
도 5를 참조하면, 본 발명의 다른 실시예에 따른 액정 표시 장치는 U자 형상을 갖는 소스 전극(SE2)을 포함하는 점이 도 1의 실시예와 다른 점이다.
소스 전극(SE2)은 말발굽 형태, 즉 U자 형태를 갖는 전극을 포함할 수 있다. 이 경우, 소스 전극(SE2)에 대향하는 드레인 전극(DE)은 U자 형상의 소스 전극(SE2)에 의해 정의되는 내측 공간, 즉, U자 형상의 만입된 부분에 배치될 수 있다.
구체적으로 소스 전극(SE2)은 데이터 라인(DL)로부터 연장되되, 그 단부가 U자 형상을 가질 수 있다. 즉, 소스 전극(SE2)의 일단부는 바(bar) 형상을 갖고 일단부는 U자 형상을 가질 수 있다. 돌출부(P1)는 소스 전극(SE2)의 바(bar) 형상을 갖는 부분과 중첩될 수 있다. 즉, 소스 전극(SE2)에서 U자 형상을 갖는 부분은 게이트 전극(GE)과 완전하게 중첩되며, 바(Bar) 형상을 갖는 부분은 부분적으로 중첩될 수 있다. 이 경우, 돌출부(P1)는 바(Bar) 형상을 갖는 부분과 중첩될 수 있으며, 돌출부(P1)의 제1 폭(w1)과 바(Bar) 형상을 갖는 부분의 폭은 실질적으로 동일할 수 있다.
도 6은 본 발명의 다른 실시예에 따른 액정 표시 장치의 평면도이다. 도 7은 도 6의 일부 구성만을 도시한 평면도이다.
도 6 및 도 7을 참조하면, 본 발명의 다른 실시예에 따른 액정 표시 장치는 한 화소에 복수개의 박막 트랜지스터를 포함하는 점이 도 1의 실시예와 다른 점이다.
앞서 설명한 바와 같이 한 화소에는 복수개의 박막 트랜지스터가 배치될 수도 있다.
도 6 및 도 7은 한 화소에 3개의 박막 트랜지스터가 배치되는 경우를 예시한다.
이에 대해 설명하면, 본 발명의 다른 실시예에 따른 액정 표시 장치는 데이터 라인(DL)으로부터 연장되는 제1 드레인 전극(DE_a)을 포함한다. 제1 드레인 전극(DE_a)은 바(bar) 형상으로 연장되는 부분과 바(bar) 형상으로 연장되는 부분의 단부에 배치되는 U자 형상을 갖는 부분을 포함할 수 있다.
제1 드레인 전극(DE_a)과 대응되도록 제1 소스 전극(SE_a)가 배치될 수 있다. 제1 소스 전극(SE_a)은 제1 드레인 전극(DE_a)에서 U자 형상을 갖는 부분의 만입된 공간에 배치될 수 있다. 다시 말하면, 제1 드레인 전극(DE_a)은 제1 소스 전극(SE_a)의 적어도 일부를 둘러 싸는 형상일 수 있다.
제1 드레인 전극(DE_a)과 인접하도록 제2 드레인 전극(DE_b)이 배치될 수 있다. 제2 드레인 전극(DE_b)은 제1 드레인 전극(DE_b)과 일체로 형성될 수 있다. 또한, 제2 드레인 전극(DE_b)은 U자 형상을 갖는 부분을 포함할 수 있다.
제2 드레인 전극(DE_b)과 대향되도록 제2 소스 전극(SE_b)가 배치될 수 있다. 제2 드레인 전극(DE_b)은 제2 소스 전극(SE_b)의 적어도 일부를 둘러싸는 형태르 가질 수 있다. 제2 소스 전극(SE-b)은 바(bar) 형상을 가지며 연장될 수 있다. 제2 소스 전극(SE_b)과 인접하게 제3 소스 전극(SE_c)이 배치될 수 있다.
제3 소스 전극(SE_c)은 제2 소스 전극(SE_b)과 일체로 형성될 수 있다. 제3 소스 전극(SE_c)은 길이방향으로 연장되는 바(bar) 형상을 포함할 수 있다. 제3 소스 전극(SE_c)과 대향되도록 제3 드레인 전극(DE_c)이 배치될 수 있다. 제3 드레인 전극(DE-c)는 길이 방향으로 연장되는 바(bar) 형상을 포함할 수 있다.
제3 소스 전극(SE_c)과 제3 드레인 전극(DE_c)은 수평 방향으로 중첩될 수 있다. 즉, 제3 소스 전극(SE_c)의 측면의 일부와 제3 드레인 전극(DE_c)의 측면의 일부는 서로 마주볼 수 있다.
기준면(RP)은 게이트 전극(GE1)의 외주 중 소스 전극 및드레인 전극과 중첩되지 않는 변이 수평 및 수직 방향으로 연장된 면일 수 있다. 하기의 돌출부는 기준면(RP)으로부터 일정 간격 돌출 형성될 수 있음은 본 발명의 몇몇 실시예에 따른 액정 표시 장치에서 설명한 바와 같다.
이 경우, 본 발명의 다른 실시예에 따른 액정 표시 장치는 제1 내지 제5 돌출부(Pa~Pf)를 포함할 수 있다.
제1 돌출부(Pa)는 제1 드레인 전극(DE_a)의 바(bar) 형상을 갖는 부분과 중첩되도록 배치될 수 있다. 제2 돌출부(Pb)는 제1 소스 전극(SE_a)의 바(bar) 형상을 갖는 부분과 중첩되도록 배치될 수 있다. 제3 돌출부(Pc)는 제2 소스 전극(SE_b)의 바(bar) 형상을 갖는 부분과 중첩되도록 배치될 수 있다. 제4 돌출부(Pd)는 제3 소스 전극(SE_c)의 바(bar) 형상을 갖는 부분과 중첩될 수 있다. 제5 돌출부(Pf)는 제3 드레인 전극(DE_c)의 바(bar) 형상을 갖는 부분과 중첩될 수 있다.
예시적인 실시예에서 게이트 전극(GE)이 제1 서브 게이트 전극(SG1) 및 제2 서브 게이트 전극(SG2)을 포함할 수 있음은 앞서 설명한 바와 같다. 이 경우, 제1 돌출부(Pa) 내지 제5 돌출부(Pf)는 제1 서브 게이트 전극(SG1)과 일체로 형성될 수 있다. 즉, 제1 서브 게이트 전극(SG1)과 실질적으로 동일한 물질로 형성될 수 있다.
본 실시예에서는 액정 표시 장치가 5개의 돌출부(Pa~Pf)를 갖는 것을 예시하였지만, 돌출부의 개수는 예시적인 것으로 이에 제한되지 않는다. 즉, 다른 예시적인 실시예에서 위 5개의 돌출부의 일부는 생략될 수도 있다. 또한, 다른 예시적인 실시예에서 돌출부의 개수는 5개를 초과할 수도 있다.
상기와 같이 돌출부를 배치함으로써, 백라이트 유닛으로부터 제1 기판(500)을 향해 제공되는 빛이 게이트 전극(GE)의 측면을 따라 반도체 패턴층(700)에 침입하여 반도체 패턴층(700)의 특성을 저하시키는 것을 방지할 수 있다.
도 8은 본 발명의 다른 실시예에 따른 액정 표시 장치의 단면도이다.
도 8을 참조하면, 본 발명의 다른 실시예에 따른 액정 표시 장치는 제1 기판(500)과 대향되는 제2 기판(1000)을 더 포함할 수 있다.
제1 기판(500) 상에 소스 전극(SE) 및 드레인 전극(DE)이 배치될 수 있음은 앞서 도 3에서 설명한 바와 같으므로, 이에 대한 자세한 설명은 생략하기로 한다.
데이터 배선(DL, SE, DE, 150) 및 반도체 패턴층(700) 상부에는 패시베이션막(600)이 배치될 수 있다. 패시베이션막(600)은 무기 절연 물질을 포함할 수 있다. 예를 들어, 패시베이션막(600)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 산질화 알루미늄, 산질화 티탄, 산질화 지르코늄, 산질화 하프늄, 산질화 탄탈 및 산질화 텅스텐 등으로 이루어질 수 있다. 다만, 이는 예시적인 것으로 패시베이션막(600)의 재질이 이제 제한되는 것은 아니다.
패시베이션막(600) 상에는 드레인 전극 확장부(150)을 노출시키는 컨택홀이 형성될 수 있다.
패시베이션막(600) 상에는 화소 전극(PE)가 배치될 수 있다. 화소 전극(PE)은 패시베이션막(600)에 형성된 컨택홀을 통해 드레인 전극(DE)와 전기적으로 연결될 수 있다.
예시적인 실시예에서 화소 전극(PE)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 투명 도전체 또는 알루미늄 등의 반사성 도전체로 형성될 수 있다.
제2 기판(1000)은 내열성 및 투과성을 가진 물질로 형성될 수 있다. 제2 기판(1000)은 예컨대, 투명 유리 또는 플라스틱으로 형성될 수 있으나, 이에 제한되는 것은 아니다.
제2 기판(1000) 상에는 빛샘과 인접한 화소 영역들 사이의 광 간섭을 방지하기 위한 차광 부재로서 블랙 매트릭스(BM1)가 배치될 수 있다. 또한, 각 단위 화소 마다 적색, 청색, 및 녹색의 컬러 필터(CF1)가 배치될 수 있다.
블랙 매트릭스(BM1)와 컬러 필터(CF1) 상에는 유기 물질로 이루어진 오버코트막(OC)가 배치될 수 있다. 본 실시예에서 오버코트막(OC)는 기 공지된 오버코트막(OC) 또는 이들의 자명한 조합일 수 있으므로, 이에 대한 자세한 설명은 생략하기로 한다.
오버코트막(OC) 상에는 공통 전극(CE)이 배치될 수 있다. 공통 전극(CE)은 전면 전극일 수 있으며, ITO(Indium Tin Oxide)또는 IZO(Indium Zinc Oxide) 등의 투명 도전체 또는 알루미늄 등의 반사성 도전체로 형성될 수 있다.
도 9는 본 발명의 다른 실시예에 따른 액정 표시 장치의 단면도이다.
도 9를 참조하면, 본 발명의 다른 실시예에 따른 액정 표시 장치는 블랙 매트릭스(BM2)와 컬러 필터(CF2)가 제1 기판(500) 상에 배치된 점이 도 9의 실시예와 다른 점이다.
제1 기판(500) 상에 소스 전극(SE) 및 드레인 전극(DE)이 배치될 수 있음은 앞서 도 3에서 설명한 바와 같으므로, 이에 대한 자세한 설명은 생략하기로 한다.
데이터 배선(DL, SE, DE, 150) 및 반도체 패턴층(700) 상부에는 패시베이션막(600)이 배치될 수 있다. 패시베이션막(600)은 무기 절연 물질을 포함할 수 있다. 예를 들어, 패시베이션막(600)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 산질화 알루미늄, 산질화 티탄, 산질화 지르코늄, 산질화 하프늄, 산질화 탄탈 및 산질화 텅스텐 등으로 이루어질 수 있다. 다만, 이는 예시적인 것으로 패시베이션막(600)의 재질이 이제 제한되는 것은 아니다.
패시베이션막(600) 상에는 드레인 전극 확장부(150)를 노출시키는 컨택홀이 형성될 수 있다.
패시베이션막(600) 상에는 컬러 필터(CF)가 형성될 수 있다. 컬러 필터(CF)는 청색 컬러 필터, 녹색 컬러 필터 및 적색 컬러 필터로 이루어진 군에서 선택된 하나 이상의 컬러 필터를 포함할 수 있다. 예시적인 실시예에서 청색 컬러 필터, 녹색 컬러 필터 및 적색 컬러 필터 각각의 높이는 서로 상이할 수 있다.
컬러 필터(CF) 상에는 드레인 전극(DE)을 노출시키는 컨택홀이 배치될 수 있다. 컬러 필터(CF) 상에 배치되는 컨택홀은 상술한 패시베이션막(600) 상에 형성되는 컨택홀과 중첩될 수 있다. 이에 따라 드레인 전극(DE)이 노출되며, 후술하는 화소 전극(PE)이 노출된 드레인 전극(DE)과 전기적으로 연결될 수 있다.
컬러 필터(CF) 상에는 화소 전극(PE)이 배치될 수 있다. 화소 전극(PE)은 패시베이션막(600) 및 컬러 필터(CF) 상에 형성된 컨택홀을 통해 드레인 전극(DE)과 전기적으로 연결될 수 있다.
예시적인 실시예에서 화소 전극(PE)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 투명 도전체 또는 알루미늄 등의 반사성 도전체로 형성될 수 있다.
패시베이션막(600) 상에는 블랙 매트릭스(BM2)가 배치될 수 있다. 블랙 매트릭스(BM2)는 데이터 라인(DL)을 따라 연장되어 배치될 수 있다. 블랙 매트릭스(BM2)의 폭은 데이터 라인(DL)과 실질적으로 동일하거나, 이보다 클 수 있다. 또한, 블랙 매트릭스(BM2)는 소스 전극(SE), 드레인 전극(DE) 및 채널부를 커버할 수 있다. 다시 말하면, 블랙 매트릭스(BM2)는 박막 트랜지스터와 중첩되며, 박막 트랜지스터가 형성된 부분을 커버할 수 있다.
블랙 매트릭스(BM2)는 외부로부터 입사되는 광을 차단하는 역할을 할 수 있다. 이를 위해 블랙 매트릭스(BM2)는 검정색 안료를 포함하는 감광성 수지로 형성될 수 있다. 다만, 이는 예시적인 것으로 블랙 매트릭스(BM)의 재질이 이에 제한되는 것은 아니며, 외부로부터 입사되는 광을 차단하기 위해 필요한 물성을 가진 물질이라면 블랙 매트릭스의 재료로 이용될 수 있다.
제2 기판(1000)은 제1 기판(500)과 대향되어 배치될 수 있다. 제2 기판(1000) 상에는 공통 전극(CE)가 전면 전극으로서 배치될 수 있으며, 이는 앞서 도 8에서 설명한 것과 실질적으로 동일하므로, 이에 대한 자세한 설명은 생략하기로 한다.
도 8 및 도 9는 공통 전극(CE)이 제2 기판(1000) 상에 배치되는 경우를 예시하나 이에 본 발명의 범위가 이에 제한되는 것은 아니다. 즉, 다른 예시적인 실시예에서 공통 전극(CE)은 제1 기판(500) 상에 배치될 수도 있다. 즉, 다른 예시적인 실시예에서 액정 표시 장치는 PLS 또는 IPS 모드의 액정 표시 장치일 수도 있다.
이하에서는, 본 발명의 일 실시예에 따른 액정 표시 장치의 제조 방법에 대해 설명하기로 한다. 이하에서 설명하는 구성의 일부는 앞서 본 발명의 몇몇 실시예에 따른 액정 표시 장치의 구성과 동일할 수 있으며, 중복 설명을 피하기 위해 일부 구성에 대한 설명은 생략될 수도 있다.
도 10 내지 도 15는 본 발명의 일 실시예에 따른 액정 표시 장치의 제조 방법을 설명하기 위한 단면도이다.
도 10 내지 도 15를 참조하면, 본 발명의 일 실시예에 따른 액정 표시 장치의 제조 방법은 제1 도전막(250), 제1 도전막(250) 상에 배치되는 제2 도전막(350)이 구비되는 제1 기판(500)을 준비하는 단계, 제2 도전막(350) 상에 제1 감광막 패턴(PR1)을 형성하는 단계, 제1 감광막 패턴(PR1)을 식각마스크로 하여 제1 서브 게이트 전극(SG1) 및 제2 서브 게이트 전극(SG2)를 포함하는 게이트 전극(GE)를 형성하는 단계를 포함한다.
먼저, 제1 기판(500) 상에 제1 도전막(350)을 형성한다. 제1 도전막(350)은 앞서 설명한 게이트 전극(GE)을 이루는 금속 물질과 실질적으로 동일할 수 있다. 제1 도전막(350)은 화학 기상 증착 방식 또는 스퍼터링 방식 등에 의해 형성될 수 있다.
제1 도전막(350) 상에는 제2 도전막(250)이 형성될 수 있다. 제2 도전막(350)은 앞서 설명한 게이트 전극(GE)을 이루는 금속 물질과 실질적으로 동일할 수 있다. 제2 도전막(250)은 화학 기상 증착 방식 또는 스퍼터링 방식 등에 의해 형성될 수 있다. 다만, 제1 도전막(350)과 제2 도전막(250)은 서로 상이한 재질로 형성된다. 즉, 제1 도전막(350)과 제2 도전막(250)은 동일한 에천트(etchant)에 대해 서로 상이한 식각율(etch rate)를 가진 물질로 형성될 수 있다. 이는 후술하는 바와 같이 양자의 식각율 차이를 이용하여 돌출부를 형성하는 방법과 관련이 된다.
이어서, 제2 도전막(250) 상에 제1 감광막 패턴(PR1)을 형성하는 단계가 진행된다. 제1 감광막 패턴(PR1)은 감광막을 도포하고, 감광막을 마스크를 이용하여 노광 및 현상함으로써 얻어질 수 있다.
이어서, 도 11을 참조하면, 제1 감광막 패턴(PR1)을 식각 마스크로 하여 제1 도전막(350) 및 제2 도전막(250)을 식각하여 게이트 전극(GE)을 형성하는 단계가 진행된다. 앞서 설명한 바와 같이 게이트 전극(GE)는 제1 서브 게이트 전극(SG1) 및 제2 서브 게이트 전극(SG2)를 포함할 수 있다.
제1 도전막(350) 및 제2 도전막(250)을 식각하여 게이트 전극(GE)을 형성하는 단계는 제1 도전막(350)및 제2 도전막(250)을 식각하여, 제1 서브 게이트 전극(SG1) 및 제2 서브 게이트 전극(SG2)을 형성하는 단계를 포함할 수 있다.
제1 도전막(350) 및 제2 도전막(250)을 식각하여 게이트 전극(GE)을 형성하는 단계는 습식 식각을 이용하여 제1 도전막(350) 및 제2 도전막(250)을 식각하는 단계를 포함할 수 있다. 즉, 제1 도전막(350) 및 제2 도전막(250)은 습식 식각 방식을 통해 등방성 식각될 수 있다.
이어서, 도 10을 참조하면, 형성된 제1 서브 게이트 전극(SG1) 및 제2 서브 게이트 전극(SG2)을 과식각하여 돌출부(P1)를 형성하는 단계가 진행될 수 있다. 즉, 앞서 설명한 바와 같이 제1 서브 게이트 전극(SG1)과 제2 게이트 전극(SG2)의 특정 에천트에 대한 식각율은 상이할 수 있다. 구체적으로, 본 발명의 일 실시예에 따른 액정 표시 장치의 제조 방법에 사용되는 식각액에 대해 제1 서브 게이트 전극(SG1)의 식각율이 제2 서브 게이트 전극(SG2)의 식각률보다 작을 수 있다. 이 경우, 도 10과 같이 제1 서브 게이트 전극(SG1) 및 제2 서브 게이트 전극(SG2)를 식각액에 노출시키면, 제1 감광막 패턴(PR1) 하부에 배치되는 제2 서브 게이트 전극(SG2)의 양측에 스쿠(skew) 현상이 발생하며, 이에 따라 제1 서브 게이트 전극(SG1)의 단부가 제2 서브 게이트 전극(SG2)의 단부에 비해 상대적으로 돌출될 수 있다. 즉, 게이트 전극(GE)의 돌출부(P1)가 제1 서브 게이트 전극(SG1)으로 형성될 수 있다.
제1 서브 게이트 전극(SG1) 및 제2 서브 게이트 전극(SG2)은 앞서 도 3에서 설명한 바와 실질적으로 동일할 수 있으며, 따라서, 이에 대한 자세한 설명은 생략하기로 한다.
이어서, 도 13을 참조하면, 게이트 전극(GE) 상에 게이트 절연막(200)이 배치될 수 있다. 게이트 절연막(200)은 예컨대 화학 기상 증착 등의 방법으로 형성될 수 있다.
이어서, 도 14를 참조하면, 게이트 절연막(200) 상에 반도체 패턴층(700), 소스 전극(SE) 및 드레인 전극(DE)를 배치하는 단계가 진행될 수 있다.
이어서, 소스 전극(SE), 드레인 전극(DE) 및 반도체 패턴층(700) 상에 패시베이션막(600)이 배치될 수 있다.
이어서, 패시베이션막(600) 상에 화소 전극(PE)가 배치될 수 있다. 소스 전극(SE), 드레인 전극(DE), 반도체 패턴층(700) 및 패시베이션막(600)은 앞서 본 발명의 몇몇 실시예에 따른 액정 표시 장치에서 설명한 것과 실질적으로 동일할 수 있다. 따라서, 이에 대한 자세한 설명은 생략하기로 한다.
이어서, 도 15를 참조하면, 제1 기판(500)과 대향하도록 블랙매트릭스(BM), 컬러필터(CF), 오버코트막(OC) 및 공통 전극(CE)가 배치되는 제2 기판(1000)을 제1 기판(500)과 대향시켜 합착시키는 단계가 진행될 수 있다.
블랙매트릭스(BM), 컬러필터(CF), 오버코트막(OC) 및 공통 전극(CE)은 앞서 본 발명의 몇몇 실시예에 따른 액정 표시 장치에서 설명한 것과 실질적으로 동일할 수 있다. 따라서, 이에 대한 자세한 설명은 생략하기로 한다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이지 않는 것으로 이해해야 한다.
DL: 데이터 라인
DE: 드레인 전극
GE: 게이트 전극
GL: 게이트 라인
SE: 소스 전극
DE: 드레인 전극
P: 돌출부
RP: 기준선
PE: 화소 전극
A1: 중첩 영역
A2: 미중첩 영역
SG: 서브 게이트 전극
500: 제1 기판
700: 반도체 패턴층
200: 게이트 절연막
1000: 제2 기판
BM: 블랙 매트릭스
CF: 컬러 필터
250: 제1 도전막
350: 제2 도전막

Claims (15)

  1. 제1 기판;
    상기 제1 기판 상에 위치하는 게이트 전극;
    상기 게이트 전극 상에 위치하는 반도체 패턴층; 및
    상기 반도체 패턴층 상에 위치하며 서로 이격된 소스 전극과 드레인 전극을 포함하되,
    상기 게이트 전극은 기준면 및 상기 기준면으로부터 수평 방향으로 돌출되는 돌출부를 포함하고, 상기 돌출부는 상기 소스 전극 및 상기 드레인 전극과 중첩하고,
    상기 소스 전극 및 상기 드레인 전극은 각각 복수개이고, 상기 돌출부는 상기 소스 전극 및 상기 드레인 전극에 대응되도록 복수개 배치되는 액정 표시 장치.
  2. 제1 항에 있어서,
    상기 게이트 전극은 제1 서브 게이트 전극 및 상기 제1 서브 게이트 전극 상에 배치되는 제2 서브 게이트 전극을 포함하고,
    상기 제1 서브 게이트 전극은 상기 제2 서브 전극과 중첩되는 중첩 영역 및 상기 제2 서브 게이트 전극과 중첩되지 않는 미중첩 영역을 포함하되,
    상기 돌출부는 상기 미중첩 영역을 포함하는 액정 표시 장치.
  3. 제2 항에 있어서,
    상기 제1 서브 게이트 전극과 상기 제2 서브 게이트 전극은 서로 상이한 물질로 이루어진 액정 표시 장치.
  4. 제1 기판;
    상기 제1 기판 상에 위치하는 게이트 전극;
    상기 게이트 전극 상에 위치하는 반도체 패턴층; 및
    상기 반도체 패턴층 상에 위치하며 서로 이격된 소스 전극과 드레인 전극을 포함하되,
    상기 게이트 전극은 기준면 및 상기 기준면으로부터 수평 방향으로 돌출되는 돌출부를 포함하고, 상기 돌출부는 상기 소스 전극 및 상기 드레인 전극과 중첩하고,
    상기 게이트 전극은,
    제1 서브 게이트 전극;
    상기 제1 서브 게이트 전극 상에 배치되는 제2 서브 게이트 전극; 및
    상기 제2 서브 게이트 전극 상에 배치되는 제3 서브 게이트 전극; 을 포함하고,
    상기 제1 서브 게이트 전극 및 상기 제2 서브 게이트 전극은 상기 제3 서브 게이트 전극과 중첩되는 중첩 영역 및 상기 제3 서브 게이트 전극과 중첩되지 않는 미중첩 영역을 포함하고, 상기 돌출부는 상기 제1 서브 게이트 전극 및 상기 제2 서브 게이트 전극의 미중첩 영역을 포함하는 액정 표시 장치.
  5. 제4 항에 있어서,
    상기 제3 서브 게이트 전극과 상기 제2 서브 게이트 전극은 서로 상이한 물질로 이루어진 액정 표시 장치.
  6. 제5 항에 있어서,
    상기 제3 서브 게이트 전극과 상기 제1 서브 게이트 전극은 동일한 물질로 이루어진 액정 표시 장치.
  7. 제1 기판;
    상기 제1 기판 상에 위치하는 게이트 전극;
    상기 게이트 전극 상에 위치하는 반도체 패턴층; 및
    상기 반도체 패턴층 상에 위치하며 서로 이격된 소스 전극과 드레인 전극을 포함하되,
    상기 게이트 전극은 기준면 및 상기 기준면으로부터 수평 방향으로 돌출되는 돌출부를 포함하고, 상기 돌출부는 상기 소스 전극 및 상기 드레인 전극과 중첩하고,
    상기 돌출부의 폭은 상기 돌출부와 중첩되는 상기 소스 전극 또는 상기 드레인 전극의 폭과 동일한 액정 표시 장치.
  8. 제1 항에 있어서,
    상기 소스 전극은 바(bar) 형상을 갖는 부분과 U자 형상을 갖는 부분을 포함하고, 상기 돌출부는 상기 바(bar) 형상을 갖는 부분과 중첩되는 액정 표시 장치.
  9. 삭제
  10. 제1 항에 있어서,
    상기 소스 전극은 제1 소스 전극 내지 제3 소스 전극을 포함하고, 상기 드레인 전극은 상기 제1 소스 전극 내지 상기 제3 소스 전극과 대응하도록 제1 드레인 전극 내지 제3 드레인 전극을 포함하며,
    상기 돌출부는 제1 돌출부 내지 제5 돌출부를 포함하되,
    상기 제1 돌출부 내지 상기 제5 돌출부는 각각 대응되는 상기 제1 소스 전극 내지 제3 소스 전극 및 상기 제1 드레인 전극 내지 상기 제3 드레인 전극과 중첩되는 액정 표시 장치.
  11. 제1 항에 있어서,
    상기 제1 기판과 대향되는 제2 기판 및 상기 제2 기판 상에 배치되는 공통 전극을 더 포함하는 액정 표시 장치.

  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
KR1020150126808A 2015-09-08 2015-09-08 액정 표시 장치 및 그 제조방법 KR102412493B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150126808A KR102412493B1 (ko) 2015-09-08 2015-09-08 액정 표시 장치 및 그 제조방법
US15/238,380 US9798201B2 (en) 2015-09-08 2016-08-16 Liquid crystal display device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150126808A KR102412493B1 (ko) 2015-09-08 2015-09-08 액정 표시 장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20170030105A KR20170030105A (ko) 2017-03-17
KR102412493B1 true KR102412493B1 (ko) 2022-06-23

Family

ID=58190931

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150126808A KR102412493B1 (ko) 2015-09-08 2015-09-08 액정 표시 장치 및 그 제조방법

Country Status (2)

Country Link
US (1) US9798201B2 (ko)
KR (1) KR102412493B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210108542A (ko) * 2020-02-25 2021-09-03 삼성디스플레이 주식회사 표시장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0851210A (ja) * 1994-08-08 1996-02-20 Toshiba Corp 半導体装置
KR100905472B1 (ko) 2002-12-17 2009-07-02 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 액정 표시장치
KR101191402B1 (ko) * 2005-07-25 2012-10-16 삼성디스플레이 주식회사 포토레지스트 스트리퍼 조성물, 이를 이용하는 배선 형성방법 및 박막 트랜지스터 기판의 제조 방법
KR20070100443A (ko) 2006-04-07 2007-10-11 삼성전자주식회사 스위칭 소자 및 이를 포함하는 액정 표시판
KR20090073772A (ko) * 2007-12-31 2009-07-03 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
TWI402596B (zh) * 2009-10-01 2013-07-21 Chunghwa Picture Tubes Ltd 具有電容補償的畫素結構
JP6019329B2 (ja) * 2011-03-31 2016-11-02 株式会社Ｊｏｌｅｄ 表示装置および電子機器
DE112011106006B4 (de) 2011-12-23 2021-01-14 Intel Corp. Nanodrahtstrukturen mit Rundumkontakten und zugehöriges Herstellungsverfahren
US8841188B2 (en) 2012-09-06 2014-09-23 International Business Machines Corporation Bulk finFET with controlled fin height and high-K liner
US9385044B2 (en) 2012-12-31 2016-07-05 Texas Instruments Incorporated Replacement gate process
US9331201B2 (en) 2013-05-31 2016-05-03 Globalfoundries Inc. Multi-height FinFETs with coplanar topography background

Also Published As

Publication number Publication date
US20170068135A1 (en) 2017-03-09
KR20170030105A (ko) 2017-03-17
US9798201B2 (en) 2017-10-24

Similar Documents

Publication Publication Date Title
KR101216688B1 (ko) 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 장치
US8754415B2 (en) High light transmittance in-plane switching liquid crystal display device and method for manufacturing the same
CN106802519B (zh) 液晶显示装置及其制造方法
KR101163622B1 (ko) 박막 트랜지스터 표시판
CN106298801B (zh) 掩模、显示装置以及制造显示装置的方法
KR20100058976A (ko) 액정 표시 장치 및 이의 제조 방법
KR101981279B1 (ko) 액정표시장치 및 그 제조방법
JP5950638B2 (ja) 配線構造及びそれを備える薄膜トランジスタアレイ基板並びに表示装置
KR20150132610A (ko) 표시 기판 및 이의 제조 방법
KR20110116803A (ko) 표시 기판, 이를 포함하는 액정 표시 장치 및 이의 제조 방법
JP2013101232A (ja) 配線構造及びそれを備える薄膜トランジスタアレイ基板並びに表示装置
KR20170087574A (ko) 액정 표시 장치 및 그 제조 방법
JP6501514B2 (ja) 薄膜トランジスタ基板およびその製造方法
KR20110114906A (ko) 표시기판 및 그 제조방법
KR20160128518A (ko) 표시장치 및 그 제조방법
KR20040013548A (ko) 횡전계형 액정표시장치 및 그의 제조방법
KR101320651B1 (ko) 수평 전계 인가형 액정표시패널의 제조방법
KR20130033676A (ko) 프린지 필드 스위칭 모드 액정표시장치
KR20160125598A (ko) 박막트랜지스터 어레이 기판 및 그의 제조방법, 박막트랜지스터 어레이 기판을 구비한 표시장치
JP5090133B2 (ja) 液晶表示装置
JP2009151285A (ja) 液晶表示装置及びその製造方法
KR102412493B1 (ko) 액정 표시 장치 및 그 제조방법
KR20080073573A (ko) 액정패널과 이의 제조방법
KR102390430B1 (ko) 액정 표시 장치 및 그의 제조 방법
KR20120113430A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant