DE112011106006B4 - Nanodrahtstrukturen mit Rundumkontakten und zugehöriges Herstellungsverfahren - Google Patents

Nanodrahtstrukturen mit Rundumkontakten und zugehöriges Herstellungsverfahren Download PDF

Info

Publication number
DE112011106006B4
DE112011106006B4 DE112011106006.8T DE112011106006T DE112011106006B4 DE 112011106006 B4 DE112011106006 B4 DE 112011106006B4 DE 112011106006 T DE112011106006 T DE 112011106006T DE 112011106006 B4 DE112011106006 B4 DE 112011106006B4
Authority
DE
Germany
Prior art keywords
nanowires
source
drain regions
silicon
nanowire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112011106006.8T
Other languages
English (en)
Other versions
DE112011106006T5 (de
Inventor
Stephen M. Cea
Cory E. Weber
Patrick H. Keys
Seiyon Kim
Michael G. Haverty
Sadasivan Shankar
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Google LLC
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112011106006T5 publication Critical patent/DE112011106006T5/de
Application granted granted Critical
Publication of DE112011106006B4 publication Critical patent/DE112011106006B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Ein Nanodraht (104A, 104B, 104C)-Halbleiterbauelement, aufweisend:einen über dem Substrat (102) angeordneten Stapel von übereinander angeordneten Nanodrähten (104A, 104B, 104C);ein in jedem Nanodraht (104A, 104B, 104C) des Stapels von Nanodrähten angeordnetes Kanal-Gebiet (106), wobei das jeweilige Kanal-Gebiet (106) eine Länge und einen Umfang hat, der orthogonal zur Länge ist;einen Gateelektrodenstapel (108), der den gesamten Umfang der Kanal-Gebiete (106) umgibt;ein Paar in jedem Nanodraht (104A, 104B, 104C) des Stapels von Nanodrähten angeordnete Source- und Drain-Gebiete (110, 112) auf beiden Seiten des jeweiligen Kanal-Gebiets (106), wobei jedes der Source- und Drain-Gebiete (110,112) einen Umfang hat, der orthogonal zur Länge des Kanal-Gebiets (106) ist;ein Kontaktpaar (114), wobei ein erster Kontakt des Kontaktpaares (114) den Umfang der Source-Gebiete (110) komplett umgibt und ein zweiter Kontakt des Kontaktpaares (114) den Umfang der Drain-Gebiete (112) komplett umgibt;ein Paar Abstandselemente (116), das zwischen dem Gateelektrodenstapel (108) und dem Kontaktpaar (114) angeordnet ist, undein an der Position unterhalb der Abstandselemente (116) vorhandenes Halbleitermaterial (118) in Kontakt mit den Nanodrähten (104A, 104B, 104C) darüber und darunter, derart dass das Halbleitermaterial (118) nicht entlang der Seitenwände der Nanodrähte (104A, 104B, 104C) sondern ausschließlich unmittelbar zwischen den Nanodrähten (104A, 104B, 104C) ausgebildet ist,wobei das Halbleitermaterial Silizium-Germanium ist und die Nanodrähte (104A, 104B, 104C) Silizium-Nanodrähte sind oder umgekehrt das Halbleitermaterial Silizium ist und die Nanodrähte (104A, 104B, 104C) Silizium-Germanium-Nanodrähte sind.

Description

  • TECHNISCHES GEBIET
  • Ausführungsformen der Erfindung liegen im Bereich der Nanodraht-Halbleiterbaulelemente und im Einzelnen bei Nanodrahtstrukturen mit Rundumkontakten.
  • HINTERGRUND
  • In den letzten Jahrzehnten war die Skalierung von Merkmalen in integrierten Schaltungen eine treibende Kraft hinter einer stetig wachsenden Halbleiterindustrie. Das Skalieren auf immer kleinere Merkmale ermöglicht eine erhöhte Dichte von funktionalen Einheiten auf der begrenzten Fläche von Halbleiterchips. Beispielsweise erlaubt die kleiner werdende Transistorgröße die Einbindung einer erhöhten Anzahl von Speichergeräten auf einem Chip, was die Herstellung von Produkten mit erhöhter Kapazität ermöglicht. Das Streben nach immer mehr Kapazität wirft jedoch Probleme auf. Die Notwendigkeit, die Leistung jedes Bauelementes zu optimieren, wird in zunehmendem Maße signifikant.
  • Das Aufrechterhalten der Mobilitätsverbesserung und Kurzkanalkontrolle als Bemessungsmaßstäbe mikroelektronischer Bauelemente nach dem 15 Nanometer (mm)-Knoten, stellt eine Herausforderung bei der Bauelementeherstellung dar. Nanodrähte, die benutzt werden, um Bauelemente zu fertigen, bieten verbesserte Kurzkanalkontrolle. Zum Beispiel bieten Silizium-Germanium (SixGe1-x) Nanodrahtkanalstrukturen (mit x < 0,5) Mobilitätssteigerungen bei beträchtlichen Energielücken, die für die Nutzung in vielen konventionellen Produkten geeignet sind, die einen Betrieb mit höheren Spannungen nutzen. Weiterhin bieten Silizium-Germanium (SixGe1-x) Nanodrahtkanalstrukturen (mit x < 0,5) Mobilität, die bei niedrigeren Energielücken gesteigert wird (was zum Beispiel für Niedrigspannungsprodukte auf dem mobilen/tragbaren Gebiet geeignet ist).
  • Viele verschiedene Techniken wurden versucht, um den Außenwiderstand (Rext) der Transistoren zu verbessern, einschließlich verbesserter Kontaktmetalle, erhöhter Aktivierung des Dotiermittels und verminderter Barrieren zwischen Halbleiter und Kontaktmetall. Dennoch sind weitere signifikante Verbesserungen auf dem Gebiet der Außenwiderstandsreduzierung Rextnötig.
  • US 2007 / 0 072 335 A1 offenbart eine Halbleitervorrichtung, die ein Substrat, eine Gate-Elektrode auf dem Substrat und Source- und Drain-Elektroden umfasst, die auf den jeweiligen Seiten der Gate-Elektrode angeordnet sind. Die Vorrichtung enthält ferner eine durch die Gate-Elektrode verlaufende und sich in die Source- und Drain-Elektroden erstreckende Nanolinie mit Halbleitereigenschaften. Die Nanolinie kann einen Nanodraht und/oder ein Nanoröhrchen enthalten. Zwischen der Nanolinie und der Gate-Elektrode kann eine isolierende Gate-Schicht eingefügt werden. Die Source- und Drain-Elektroden können neben den jeweils gegenüberliegenden Seitenwänden der Gate-Elektrode angeordnet werden, und die Gate-Isolierschicht kann weiter zwischen der Source- und der Drain-Elektrode und der Gate-Elektrode angeordnet werden.
  • US 2011 / 0 062 421 A1 offenbart eine Halbleitervorrichtung mit ersten Halbleiterschichten, die sich in Source / Drain-Bereichen auf dem Halbleitersubstrat befinden, wobei eine zweite Halbleiterschicht erste Abschnitte auf den ersten Halbleiterschichten und einen zweiten Abschnitt in linearer Form in einem Kanalbereich zwischen den Source- / Drain-Bereichen umfasst. Eine Gateelektrode befindet sich über einen Isolierfilm um den zweiten Teil der zweiten Halbleiterschicht. Eine Filmdicke des zweiten Abschnitts der zweiten Halbleiterschicht ist kleiner als eine Filmdicke des ersten Abschnitts der zweiten Halbleiterschicht.
  • Die Erfindung ist definiert im Hauptanspruch sowie dem nebengeordneten Anspruch 12. Ausführungsformen der Erfindung sind in den Unteransprüchen angegeben.
  • ZUSAMMENFASSUNG
  • Ausführungsformen der vorliegenden Erfindung schließen Nanodrahtstrukturen mit Rundumkontakten ein.
  • Bei einer weiteren Ausführungsform schließt ein Nanodraht-Halbleiterbauelement einen über einem Substrat angeordneten Nanodraht ein. Ein Kanal-Gebiet wird im Nanodraht angeordnet. Das Kanal-Gebiet hat eine Länge und einen Umfang orthogonal zur Länge. Ein Gateelektrodenpacket umgibt den gesamten Umfang des Kanal-Gebiets. Ein Paar aus Source- und Drain-Gebieten wird im Nanodraht auf beiden Seiten des Kanal-Gebiets angeordnet. Jedes der Source- und Drain-Gebiete hat einen Umfang, der orthogonal zur Länge des Kanal-Gebiets ist. Ein erster Kontakt umgibt den Umfang des Source-Gebiets komplett. Ein zweiter Kontakt umgibt den Umfang des Drain-Gebiets komplett.
  • Bei einer weiteren Ausführungsform schließt ein Halbleiterbauelement eine Vielzahl von über einem Substrat übereinander angeordneten Nanodrähten ein. Jeder der Nanodrähte enthält ein diskrete, im Nanodraht angeordnetes Kanal-Gebiet, wobei das Kanal-Gebiet eine Länge und einen Umfang hat, der orthogonal zur Länge ist. Jeder der Nanodrähte enthält ein Paar aus diskreten Source- und Drain-Gebieten, das im Nanodraht auf beiden Seiten des Kanal-Gebiets angeordnet. Jedes der Source- und Drain-Gebiete hat einen Umfang, der orthogonal zur Länge des Kanal-Gebiets ist. Ein Gateelektrodenpacket umgibt den gesamten Umfang der Kanal-Gebiete. Ein Kontaktpaar ist enthalten. Ein erster Kontakt des Kontaktpaares umgibt den Umfang jedes der Source-Gebiete komplett und ein zweiter Kontakt des Kontaktpaares umgibt den Umfang jedes der Drain-Gebiete komplett.
  • In einer anderen Ausführungsform enthält ein Verfahren zur Herstellung eines Nanodraht-Halbleiterbauelementes die Bildung eines Nanodrahtes über dem Substrat. Ein Kanal-Gebiet wird im Nanodraht gebildet, wobei das Kanal-Gebiet eine Länge und einen Umfang orthogonal zur Länge hat. Eine Gateelektrodenstapel wird gebildet, der den gesamten Umfang des Kanal-Gebiets umgibt. Ein Paar aus Source- und Drain-Gebieten wird im Nanodraht auf beiden Seiten des Kanal-Gebiets gebildet, wobei jedes der Source- und Drain-Gebiete einen Umfang hat, der orthogonal zur Länge des Kanal-Gebiets ist. Ein Kontaktpaar wird gebildet, wobei der erste Kontakt des Kontaktpaares den Umfang jedes der Source-Gebiete komplett umgibt und der zweite Kontakt des Kontaktpaares den Umfang des Drain-Gebiete komplett umgibt.
  • Figurenliste
    • 1 A veranschaulicht einen dreidimensionalen Querschnitt einer auf Nanodraht basierenden Halbleiterstrukturansicht gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 1B veranschaulicht einen Querschnitt einer Source-/Drainansicht der auf Nanodraht basierenden Halbleiterstruktur von 1A entlang der Achse a-a' gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 1C veranschaulicht einen Querschnitt einer Kanalansicht der auf Nanodraht basierenden Halbleiterstruktur von 1A entlang der Achse b-b' gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 2A veranschaulicht einen Querschnitt einer Source-/Drainansicht einer anderen auf Nanodraht basierenden Halbleiterstruktur gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 2B veranschaulicht einen Querschnitt einer Kanalansicht der auf Nanodraht basierenden Halbleiterstruktur von 2A gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 3A veranschaulicht einen Querschnitt einer anderen Source-/Drainansicht einer auf Nanodraht basierenden Halbleiterstruktur gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 3B veranschaulicht einen Querschnitt einer Kanalansicht der auf Nanodraht basierenden Halbleiterstruktur von 3A gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 4A veranschaulicht einen Querschnitt einer Source-/Drainansicht einer auf Nanodraht basierenden Halbleiterstruktur gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 4B veranschaulicht eine Querschnitt einer Kanalansicht der auf Nanodraht basierenden Halbleiterstruktur von 4A gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 4C veranschaulicht einen Querschnitt einer Source-/Drainansicht von 4A, die gemäß einer Ausführungsform der vorliegenden Erfindung auf eine Kanalansicht überlagert wurde.
    • 5 veranschaulicht einen Querschnitt einer Ansicht eines Abstandselements einer auf Nanodraht basierenden Halbleiterstruktur gemäß einer anspruchsgemäßen Ausführungsform der vorliegenden Erfindung.
    • Die 6A-6E veranschaulichen dreidimensionale Querschnittansichten, die verschiedene Arbeitsvorgänge in einem Verfahren der Herstellung von verschiedenen Nanodraht-Halbleiterbauelementen gemäß einer Ausführungsform der vorliegenden Erfindung darstellen.
    • 7 veranschaulicht ein Computergerät gemäß einer Implementierung der Erfindung.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Nanodrahtstrukturen mit Rundumkontakten werden beschrieben. In der folgenden Beschreibung werden zahlreiche spezielle Details, wie spezifische Nanodrahtintegration und Materialsysteme dargelegt, um ein genaues Verständnis von Ausführungsformen der vorliegenden Erfindung darzulegen. Für einen Fachmann ist es offensichtlich, dass Ausführungsformen der vorliegenden Erfindung ohne diese spezifischen Details ausgeübt werden können. In anderen Fällen werden wohlbekannte Merkmale, wie Layouts des integrierten Schaltungsdesigns nicht im Detail beschrieben, um Ausführungsformen der vorliegenden Erfindung nicht unnötigerweise zu verkomplizieren. Des Weiteren ist es selbstverständlich, dass die verschiedenen in den Figuren gezeigten Ausführungsformen veranschaulichende Repräsentationen und nicht zwangsläufig maßstäblich gezeichnet sind.
  • Nanodrahtstrukturen mit verbessertem (vermindertem) Kontaktwiderstand und Verfahren zur Herstellung solcher Strukturen, z. B. mit Rundumkontakten, werden hierin beschrieben. Eine oder mehrere Ausführungsformen der vorliegenden Erfindung sind auf Ansätze zum Verbessern (durch Vergrößern) der Kontaktflächen im Source- und Drain-Gebiet eines Nanodraht-Bauelements oder zum Verbessern von Source oder Drain und Kontaktbarriere durch Orientation-Engineering gerichtet, oder auf beides. Insgesamt kann die Bauelementeleistung durch das Verringern des Kontaktwiderstandes durch entweder die Vergrößerung der Kontaktfläche oder die Verringerung der Barriere zwischen Metall und Halbleiter verbessert werden.
  • Bei einer Ausführungsform wird eine Nanodrahtstruktur mit einer Kontaktfläche versehen (z.B im Source- und Drain-Gebiet), die mit der Anzahl von Nanodrähten positiv skaliert. Zum Beispiel verfügt bei einer Ausführungsform eine auf Nanodraht basierenden Struktur eine Kontaktfläche, die sich um jeden Draht wickelt und große Kontaktfläche für die gleichen Kanalabstände bietet. Verfahren zur Herstellung solcher Strukturen werden ebenfalls bereitgestellt. Bei einer Ausführungsform hat ein Bauelement Kontakte zu Halbleitern mit <111> oder <110> Orientierung. Der Kontaktwiderstand solcher Bauelemente kann deutliche Verbesserungen zeigen, da die Barriere zwischen Metall und Halbleiter in solchen Fällen reduziert ist.
  • Im Besonderen enthalten ein oder mehrere Ausführungsformen eine oder mehrere Nanodrahtstrukturen, die so gebildet sind, dass (1) sich die Kontakte um die Source- und Drain-Gebiete wickeln, um die Kontaktfläche zu maximieren, (2) die Geometrien des Drahtes im Kanal im Vergleich zu den Source- und Drain-Gebieten unabhängig darauf eingestellt sind, den Kanal und die Source- und Drain-Kontaktgebiete oder (3) beide (1) und (2) zu optimieren.
  • Eine Vielzahl von Verfahren können genutzt werden, um Nanodraht-Bauelemente zu fertigen, die Source-Drains mit <111> oder <110> Oberflächenorientierungen enthalten. Bei einer Ausführungsform verbessern solche Oberflächenorientierungen die Barriere zwischen Metall und Halbleiter und bspw. durch Nachfolgendes gefertigt werden: (1) indem die Herstellung mit einem größeren Nanodraht-Radius initiiert wird und ein orientierungsselektives Ätzen genutzt wird, um <111> Facetten zu bilden, (2) indem ein Halbleitermaterial wie Silizium oder Silizium-Germanium epigrafisch abgeschieden wird, um <111> Facetten zu bilden, (3) durch Abscheiden und Ätzen, um die <111> Facetten zu bilden, oder (4) die Herstellung mit einer <110> indem die Waferoberflächenorientierungen initiieren wird, um eine Situation zu schaffen, in der der Hauptteil der Nanodrahtkontakte mit <110> Silizium gefertigt wird. Solche Ausführungsformen werden nachfolgend noch eingehender beschrieben.
  • Insgesamt können einer oder mehrere der hier beschriebenen Ansätze genutzt werden, um den Treiberstrom in einem auf Nanodraht basierenden Bauelement zu verbessern, indem der Kontaktwiderstand des Bauelements verringert wird. Wie in den nachstehenden Ausführungsformen illustriert wird, kann dies erreicht werden, indem die Kontaktfläche vergrößert wird, die Metall/Halbleiter Barriere verringert wird, oder beides. Bei einer Ausführungsform wird eine Bauelementenarchitektur aufgezeigt, um die Kontaktfläche verglichen mit dem Kanal-Gebiet der Nanodrahtstruktur zu maximieren, zusammen mit den Ansätzen, um ein solches Bauelement zu fertigen. Die hierin beschriebenen Bauelementenstrukturen und deren Herstellungsverfahren können bei einer Ausführungsform die Optimierung des Kanals und der Kontaktdurchmesser unabhängig voneinander ermöglichen. Zusätzlich werden bei einer Ausführungsform passende Verfahren für die Herstellung von passenden Strukturen aufgezeigt, die für die Ausnutzung der niedrigeren Barrieren zwischen <111> oder <110> Silizium und Kontaktmetallen geeignet sind.
  • 1A veranschaulicht eine dreidimensionalen Querschnittansicht einer auf Nanodraht basierenden Halbleiterstruktur gemäß einer Ausführungsform der vorliegenden Erfindung. 1B veranschaulicht einen Querschnitt einer Source/Drainansicht der auf Nanodraht basierenden Halbleiterstruktur von 1A entlang der Achse a-a'. 1C veranschaulicht einen Querschnitt des Kanalansicht einer auf Nanodraht basierenden Halbleiterstruktur von 1A entlang der Achse b-b'.
  • Unter Bezugnahme auf 1A schließt ein Halbleiterbauelement 100 einen oder mehrere vertikal gestapelte Nanodrähte (104 Satz) ein, die über einem Substrat 102 angeordnet sind. Ausführungsformen hierin richten sich sowohl an Bauelemente mit einzelnen Drähten als auch an Bauelemente mit mehreren Drähten. Als ein Beispiel wird ein auf drei Nanodrähten basierendes Bauelement mit den Nanodrähten 104A, 104B und 104C für veranschaulichende Zwecke gezeigt. Der Einfachheit halber wird Nanodraht 104A als ein Beispiel verwendet, wobei sich die Beschreibung auf nur einen der Nanodrähte konzentriert. Es ist selbstverständlich, dass Ausführungsformen, die auf einer Vielzahl von Nanodrähten basieren, die gleichen Attribute für jeden der Nanodrähte aufweisen können, wo Attribute von einem Nanodraht beschrieben werden.
  • Jeder der Nanodrähte 104 schließt ein im Nanodraht angeordnetes Kanal-Gebiet 106 ein. Das Kanal-Gebiet 106 weist eine Länge (L) auf. Unter Bezugnahme auf 1C weist das Kanal-Gebiet auch einen Umfang (Pc) auf, der orthogonal zur Länge (L) ist. In Bezug auf beide 1A und 1C umgibt ein Gateelektrodenstapel 108 den gesamten Umfang (Pc) eines jeden der Kanal-Gebiete 106. Der Gateelektrodenstapel 108 schließt eine Gateelektrode zusammen mit einer dielektrischen Gateschicht ein, die zwischen dem Kanal-Gebiet 106 und der Gateelektrode (nicht gezeigt) angeordnet ist. Das Kanal-Gebiet ist diskret, indem es vollständig durch den Gateelektrodenstapel 108 umgeben ist, ohne jedes Zwischenmaterial, wie darunterliegendes Trägermaterial oder darüberliegende Kanalherstellungsmaterialien. Dementsprechend sind in den Ausführungsformen mit einer Vielzahl von Nanodrähten 104 die Kanal-Gebiete 106 der Nanodrähte relativ zueinander gesehen ebenfalls diskret.
  • Jeder der Nanodrähte 104 schließt auch die Source- und Drain-Gebiete 110 und 512 ein, die im Nanodraht auf beiden Seiten des Kanal-Gebiets 104 angeordnet sind. Unter Bezugnahme auf 1B weisen die Source-/Drain-Gebiete 110/112 einen Umfang (Psd) auf, der zur Länge (L) des Kanal-Gebiets orthogonal ist. Unter Bezugnahme auf beide 1A und 1B umgibt ein Kontaktpaar 114 den gesamten Umfang (Psd) beider Source-/Drain-Gebiete 110/112. Die Source-/Drain-Gebiete 110/112 sind diskret, indem sie vollständig durch den Kontakte 114 umgeben sind, ohne jedes Zwischenmaterial, wie darunterliegendes Trägermaterial oder darüberliegende Kanalherstellungsmaterialien. Dementsprechend sind in den Ausführungsformen mit einer Vielzahl von Nanodrähten 104 die Source/Drain-Gebiete 110/112 der Nanodrähte relativ zueinander gesehen ebenfalls diskret. Unter nochmaliger Bezugnahme auf 1A enthält bei einer Ausführungsform das Halbleiterbauelement 100 weiterhin ein Paar aus Abstandselementen 116. Die Abstandselemente 116 sind zwischen dem Gateelektrodenstapel 108 und dem Kontaktpaar 114 angeordnet. Bei einer Ausführungsform, obwohl nicht dargestellt, sind die Source-/Drain-Gebiete 110/112 der Nanodrähte 104 uniform um den Umfang (Psd) jedes der Gebiete herum dotiert. Bei einer solchen Ausführungsform (ebenfalls nicht gezeigt) wird eine Dotierschicht auf jedes der Source-/Drain-Gebiete 110/112, und deren Umfänge komplett umschließend, zwischen den Source-/Drain-Gebieten 110/112 und den Kontakt-Gebieten 114 angeordnet. In einer solchen speziellen Ausführungsform ist die Dotierschicht eine bordotierte Silizium-Germaniumschicht, z. B. für ein PMOS-Bauelement. In einer anderen spezifischen Ausführungsform ist die Dotierschicht eine phosphordotierte Siliziumschicht, z. B. für ein NMOS-Bauelement.
  • Substrat 102 kann aus einem Material bestehen, das für die Herstellung von Halbleiterbauelementen geeignet ist. Bei einer Ausführungsform enthält Substrat 102 ein unteres Bulk-Substrat, das aus einem Einzelkristal eines Materials besteht, das unter anderem Silizium, Germanium, Silizium-Germanium oder ein III-V-Verbindungshalbleitermaterial enthalten kann. Eine obere Isolierschicht, die aus einem Material wie unter anderem Siliziumdioxid, Siliziumnitrid oder Siliziumoxynitrid bestehen kann, wird auf das untere Bulk-Substrat aufgebracht. Daher kann die Struktur 100 aus einem Ausgangs-Halbleiter-auf-Isolator Substrat gefertigt werden. Alternativ wird die Struktur 100 direkt aus einem Bulk-Substrat gebildet und lokale Oxidation wird genutzt, um elektrisch isolierende Bereiche anstelle der vorangegangen beschriebenen oberen Isolierschicht zu bilden. Bei einer anderen alternativen Ausführungsform wird die Struktur 100 direkt aus dem Bulk-Substrat gebildet und die Dotierung wird genutzt, um elektrisch isolierende aktive Bereiche, wie Nanodrähte, darauf zu bilden. Bei einer solchen Ausführungsform weist der erste Nanodraht (d.h. dem Substrat angenähert) die Form einer Omega-FET Typenstruktur auf.
  • Bei einer Ausführungsform können die Nanodrähte 104 als Drähte oder Bänder dimensioniert sein und können rechtwinklig abgeschnittene oder abgerundete Ecken aufweisen. Bei einer Ausführungsform bestehen die Nanodrähte 104 aus einem Material wie unter anderem Silizium, Germanium oder einer Kombination davon. Bei einer solchen Ausführungsform sind die Nanodrähte einkristallin. Zum Beispiel kann für einen Silizium-Nanodraht 104 ein einkristalliner Nanodraht auf einer (100) globalen Orientierung, d.h. mit einer <100>-Ebene in der z-Richtung, beruhen. Wie nachfolgende beschrieben, können auch andere Orientierungen in Betracht kommen. Bei einer Ausführungsform sind die Abmessungen der Nanodrähte 104 aus einer Querschnittperspektive auf dem Nanomaßstab. Beispielsweise ist bei einer speziellen Ausführungsform die kleinste Abmessung der Nanodrähte 104 kleiner als etwa 20 Nanometer. Bei einer Ausführungsform bestehen die Nanodrähte 104 aus einem gespannten Material, besonders in den Kanal-Gebieten 106.
  • Bei einer Ausführungsform besteht die Gateelektrode des Gateelektrodenstapels 108 aus einem Metallgate und die dielektrische Gateschicht besteht aus einem High-K-Material. Beispielsweise besteht bei einer Ausführungsform die dielektrische Gateschicht aus einem Material wie unter anderem aus Hafniumoxid, Hafnium-Oxynitrid, Hafnium-Silikat, Lanthanoxid, Zirkonoxid, Zirkoniumsilicat, Tantaloxid, Barium-Strontium-Titanat, Bariumtitanat, Strontium-Titanat, Yttriumoxid, Aluminiumoxid, Blei-Scandium-Tantaloxid, Blei-Zink-Niobat oder einer Kombination davon. Des Weiteren kann ein Teil der dielektrischen Gateschicht eine Schicht aus natürlichem Oxid einschließen, das aus den oberen Schichten der Nanodrahtes 104 gebildet wird. Bei einer Ausführungsform besteht die dielektrische Gateschicht aus einem oberen High-K-Teil und einem aus einem Oxid eines Halbleitermaterials bestehenden unteren Teil. Bei einer Ausführungsform besteht die dielektrische Gateschicht aus einem oberen Teil aus Hafniumoxid und einem unteren Teil aus Siliziumdioxid oder Siliziumoxynitrid.
  • Bei einer Ausführungsform besteht die Gateelektrode aus einer Metallschicht wie unter anderem aus Metallnitriden, Metallcarbiden, metallischen Siliziden, metallischen Aluminiden, Hafnium, Zirconium, Titan, Tantal, Aluminium, Ruthenium, Palladium, Platin, Kobalt, Nickel oder leitenden Metalloxiden. Bei einer speziellen Ausführungsform besteht die Gateelektrode aus einem Non-Workfunction-Setting-Verfüllmaterial, das über einer Metall-workfunction-Setting-Schicht gebildet ist.
  • Bei einer Ausführungsform bestehen die Abstandselemente 116 aus einem isolierenden dielektischen Material wie unter anderem aus Siliziumdioxid, Siliziumoxynitrid oder Siliziumnitrid. Die Kontakte 114 sind bei einer Ausführungsform aus einer Metallspezies gefertigt. Die Metallspezies kann ein reines Metall wie Nickel oder Kobalt oder eine Legierung wie eine Metall-Metall Legierung oder eine Metall-Halbleiter Legierung (z. B. ein Silizidmaterial) sein. Unter Bezugnahme auf 1B und 1C hat bei einer Ausführungsform jedes der Kanal-Gebiete 106 eine Breite (Wc) und eine Höhe (Hc), wobei die Breite (Wc) ungefähr gleich der Höhe (Hc) ist und jedes der Source/Drain-Gebiete 110/112 hat eine Breite (Wsd) und eine Höhe (Hsd), wobei die Breite (Wsd) ungefähr gleich der Höhe (Hsd) ist. Weiterhin sind in beiden Fällen die Kanal-Gebiete 106 und die Source/Drain-Gebiete 110/112 quadratisch oder, wenn die Ecken abgerundet sind, kreisförmig im Querschnittprofil. Bei einer solchen Ausführungsform sind Wc und Wsd ungefähr gleich und Hc und Hsd sind ungefähr gleich, wie in 1B und 1C dargestellt.
  • Dennoch kann bei einem weiteren Aspekt der Umfang des Kanal-Gebiets (Pc) kleiner sein als der Umfang der Source-/Drain-Gebiete 110/112 (Psd). Zum Beispiel veranschaulicht 2A gemäß einer Ausführungsform der vorliegenden Erfindung, einen Querschnitt einer Source-/Drain-Ansicht einer anderen auf Nanodraht basierenden Halbleiterstruktur. 2B veranschaulicht einen Querschnitt der Kanalansicht der auf Nanodraht basierenden Halbleiterstruktur von 2A.
  • Unter Bezugnahme auf 2A und 2B hat bei einer Ausführungsform jedes der Kanal-Gebiete 106 eine Breite (Wc) und eine Höhe (Hc), wobei die Breite (Wc) ungefähr gleich der Höhe (Hc) ist. Jedes der Source/Drain-Gebiete 110/112 hat eine Breite(Wsd) und eine Höhe (Hsd), wobei die Breite (Wsd) ungefähr gleich der Höhe (Hsd) ist. Weiterhin sind in beiden Fällen die Kanal-Gebiete 106 und die Source/Drain-Gebiete 110/112 quadratisch oder, wenn die Ecken abgerundet sind, kreisförmig im Querschnittprofil. Dennoch ist bei einer solchen Ausführungsform Wc kleiner als Wsd und Hc ist kleiner als Hsd, wie in 2A und 2B dargestellt. In einer spezifischen Ausführungsform sind die Umfänge des Source-Gebiets 110 und des Drain-Gebiets 112 ungefähr gleich. Dementsprechend sind die Umfänge jedes der Source-/Drain-Gebiete 110/112 größer als die Umfänge des Kanal-Gebiets 106. Verfahren zur Herstellung einer solchen Anordnung sind im Detail nachfolgend in Verbindung mit 6A-6E beschrieben.
  • Bei einem weiteren Aspekt brauchen Breite und Höhe des Kanal-Gebiets nicht gleich und ebenso die Breite und Höhe der Source-/Drain-Gebiete nicht gleich zu sein. Zum Beispiel veranschaulicht 3A gemäß einer anderen Ausführungsform der vorliegenden Erfindung einen Querschnitt einer Source-/Drainansicht einer auf Nanodraht basierenden Halbleiterstruktur. 3B veranschaulicht einen Querschnitt einer Kanalansicht der auf Nanodraht basierenden Halbleiterstruktur von 1A entlang der Achse a-a'.
  • Unter Bezugnahme auf 3A und 3B haben bei einer Ausführungsform jedes der Kanal-Gebiete 106 die Breite (Wc) und die Höhe (Hc). Die Breite (Wc) ist substanziell größer als die Höhe (Hc). Zum Beispiel ist in einer spezifischen Ausführungsform die Breite Wc ungefähr 2-10 mal größer als die Höhe Hc. Weiterhin hat jede des Source-/Drain-Gebiete 110/112 eine Breite (Wsd) und eine Höhe (Hsd), wobei die Breite (Wsd) substanziell größer als die Höhe (Hsd) ist. Weiterhin haben in beiden Fällen die Kanal-Gebiete 106 und das Source-/Drain-Gebiet 110/112 im Querschnittprofil eine rechteckige Form oder wenn die Ecken abgerundet sind, eine ovalförmige Form. Nanodrähte mit einer solchen Geometrie können als Nanobänder bezeichnet werden. Bei einer solchen Ausführungsform sind Wc und Wsd ungefähr gleich und Hc und Hsd ungefähr gleich, wie in 3A und 3B dargestellt. Dennoch ist in einer anderen Ausführungsform der Umfang der Source-/Drain-Gebiete 110/112 größer als der Umfang des Kanal-Gebiets 106.
  • Der Kontaktwiderstand kann von beidem abhängen, der Grenzfläche und der Barriere zwischen dem Metall und dem Halbleiter. Bei einer Ausführungsform werden Verfahren aufgezeigt, um den Kontaktwiderstand zu verbessern, indem die Barriere zwischen dem Metall und dem Halbleiter durch die vorteilhaftesten Halbleiterorientierungen für das zu kontaktierende Metall gewählt werden. Zum Beispiel wird bei einer Ausführungsform eine Ausgangs-Silizium (Si)-Waferorientierung genutzt, die dazu geeignet ist, eine Rundumkontaktstruktur zu bilden, in der mehr des Metall/Siliziumkontaktes mit <110> orientiertem Silizium vorhanden sein wird. Als eine beispielhafte Ausführungsform, um dieses Konzept zu veranschaulichen, sei wieder auf 3A verwiesen.
  • Unter Bezugnahme auf 3A hat die Oberfläche des Source/Drain-Gebiets 110/112 die mit Hsd orientiert ist, eine <q>-Kristallorientierung. Die Oberfläche des Source-/Drain-Gebiets 110/112, die mit Wsd orientiert ist, hat eine <r>-Kristallorientierung. Bei einer Ausführungsform besteht jeder der Nanodrähte aus Silizium, <q> ist eine <110>-Orientierung und <r> ist eine <100>-Orientierung. Weiterhin besteht der Umfang entlang der Breite jedes dieser Source- und Drain-Gebiete aus freiliegenden <110>-Siliziumoberflächen und der Umfang entlang der Höhe jedes dieser Source- und Drain-Gebiete aus freiliegenden <100>-Siliziumoberflächen. Daher basiert ein größerer Teil des Source/Drain-Gebiets 110/112 zum Kontaktieren der Oberfläche 114 auf einer Interaktion mit den <110>-Siliziumoberflächen als auf den <100>-Siliziumoberflächen. Bei einer Ausführungsform wird eine solche Orientierung erreicht, indem mit einem Basis-Siliziumsubstrat oder einer Basis-Siliziumschicht mit globaler (110)-Orientierung begonnen wird, im Gegensatz zur konventionellen (100)-Orientierung.
  • Bei einer alternativen Ausführungsform (nicht gezeigt) sind die Nanobänder vertikal orientiert. Weiterhin hat jedes der Kanal-Gebiete eine Breite und eine Höhe, wobei die Breite substanziell kleiner als die Höhe ist und jedes der Source- und Drain-Gebiete hat eine Breite und eine Höhe, wobei die Breite substanziell kleiner als die Höhe ist. Bei einer solchen Ausführungsform besteht jeder Nanodrähte aus Silizium, wobei der Umfang entlang der Breite jedes dieser Source- und Drain-Gebiete aus freiliegenden <110>-Siliziumoberflächen und der Umfang entlang der Höhe jedes dieser Source- und Drain-Gebiete aus freiliegenden <100>-Siliziumoberflächen besteht.
  • Bei einem weiteren Aspekt wird eine selektive Orientierung nach der Formation eines diskreten Teils des Drahtes gebildet. Zum Beispiel veranschaulicht die 4A gemäß einer anderen Ausführungsform der vorliegenden Erfindung einen Querschnitt einer Source-/Drainansicht einer anderen auf Nanodraht basierenden Halbleiterstruktur. 4B veranschaulicht einen Querschnitt einer Kanalansicht von auf Nanodraht basierenden Halbleiterstrukturen von 4A. 4C veranschaulicht die Source-/Drainansicht von 4A, die auf eine Kanalansicht überlagert ist.
  • Unter Bezugnahme auf 4A hat die Oberfläche des Source/Drain-Gebiets 110/112 vier Ebenen, die alle mit der <s>-Typen-Kristallorientierung orientiert sind. Bei einer Ausführungsform besteht jeder der Nanodrähte aus Silizium und <s> ist eine <111>-Orientierung. Weiterhin besteht der Umfang der gesamten Source/Drain-Gebiete 110/112 aus freiliegenden <111>-Siliziumoberflächen. Daher basiert nahezu das gesamte, wenn nicht sogar das gesamte Source/Drain-Gebiet 110/112 zum Kontaktieren der Oberfläche 114 auf einer Interaktion mit den<111>-<110>-Siliziumoberflächen als auf den <100>-Siliziumoberflächen. Bei einer Ausführungsform wird eine solche Orientierung erreicht, indem mit einem Basis-Siliziumsubstrat oder einer Basis-Siliziumschicht mit globaler (100) oder (110)-Orientierung begonnen wird. Bei einer solchen Ausführungsform wird so eine Ausgangsorientierung in den Kanal-Gebieten 106 beibehalten, wie in 4B dargestellt und in 4C hervorgehoben (beachten, dass die Ecken der Kanal-Gebiete 106 eckig wie in 4B oder gerundet wie in 4C sein können). Verfahren zur Herstellung einer solchen Anordnung von Source-/Drain-Gebieten <111> sind im Detail nachfolgend in Verbindung mit 6A-6E beschrieben. Wie vorangegangen beschrieben sind die Kanal-Gebiete und die Source-/Drain-Gebiete in wenigstens mehreren Ausführungsformen diskret gestaltet. Jedoch müssen oder gar können nicht alle Gebiete des Nanodrahtes diskret gestaltet werden. 5 veranschaulicht anspruchsgemäß einen Querschnitt einer Abstandselement-Ansicht einer auf Nanodraht basierenden Halbleiterstruktur gemäß einer Ausführungsform der vorliegenden Erfindung.
  • Unter Bezugnahme auf 5 sind die Nanodrähte 104A-104C an der Position unter den Abstandselementen 116 nicht diskret. Bei einer Ausführungsform hat der Stapel von Nanodrähten 104A-104C dazwischenliegendes Halbleitermaterial 118 wie Silizium-Germanium, das zwischen Silizium-Nanodrähten liegend, oder umgekehrt, wie nachfolgend in Zusammenhang mit 6B beschrieben. Bei einer Ausführungsform ist der unten liegende Nanodraht 104A noch in Kontakt mit einem Teil des Substrats 102. Deshalb ist bei einer Ausführungsform ein Teil der Vielzahl der vertikal gestapelten Nanodrähte unter einem oder beiden der Abstandselemente nicht diskret.
  • Bei einem weiteren Aspekt werden Verfahren zur Herstellung eines Nanodraht-Halbleiterbauelementes aufgezeigt. Beispielsweise veranschaulichen die 6A-6E dreidimensionale Querschnittansichten, die verschiedene Arbeitsvorgänge in einem Herstellungsverfahren eines Nanodraht-Halbleiterbauelementes gemäß einer Ausführungsform der vorliegenden Erfindung darstellen.
  • Ein Herstellungsverfahren eines Nanodraht-Halbleiterbauelementes kann die Bildung eines Nanodrahtes über dem Substrat beinhalten. In einem spezifischen Beispiel, das die Bildung von zwei Silizium-Nanodrähten zeigt, veranschaulicht 6A ein Substrat 602 (z. B. bestehend aus einem Bulk-Substrat aus SiliziumSubstrat 602A mit einer isolierenden Siliziumdioxidschicht 602B darauf), das einen Stapel von Siliziumschicht 604/Silizium-Germaniumschicht 606/Silizium 608 darauf angeordnet hat. Es ist selbstverständlich, dass bei einer anderen Ausführungsform ein Stapel aus Silizium-Germaniumschicht/Siliziumschicht/Silizium-Germaniumschicht benutzt werden kann, um letzlich zwei Silizium-Germanium Nanodrähte zu bilden.
  • Unter Bezugnahme auf 6B ist ein Teil des Stapels aus Siliziumschicht 604/Silizium-Germaniumschicht 606/Siliziumschicht 608 sowie der oberste Teil der Siliziumdioxidschicht 602B in eine finnenartige Struktur 610 gemustert, z. B. mit einem Masken- und Plasmaätzverfahren.
  • Das Verfahren kann auch die Bildung eines Kanal-Gebiets im Nanodraht einschließen, wobei das Kanal-Gebiet eine Länge und einen Umfang orthogonal zur Länge hat. Bei einem speziellen Beispiel, das die Bildung von drei Gatestrukturen über den zwei Silizium-Nanodrähten zeigt, veranschaulicht 6C die finnenartige Struktur 610 mit drei Opfer-Gates 612A, 612B und 612C, die darauf angeordnet sind. Bei einer solchen Ausführungsform bestehen die drei Opfer-Gates 612A, 612B und 612C aus einer Opfer-Gateoxidschicht 614 und einer Opfer-Polysilizium-Gateschicht 616, die mit einem Plasmaätzverfahren ganzflächig abgeschieden und gemustert sind.
  • Nach dem Mustern können, um die drei Opfer-Gates 612A, 612B und 612C zu bilden, Abstandselemente an den Seitenwänden der drei Opfer-Gates 612A, 612B und 612C gebildet werden und Dotieren kann ausgeführt werden (z. B. Endstück- und/oder Source- und Draindotierung) und eine dielektrische Zwischenschicht kann gebildet werden, um die drei Opfer-Gates 612A, 612B und 612C abzudecken. Die dielektrische Zwischenschicht kann dann abgeschliffen werden, um die drei Opfer-Gates 612A, 612B und 612C für ein Austauschgate- oder Gate-Last-Verfahren freizulegen. Unter Bezugnahme auf 6D wurden die drei Opfer-Gates 612A, 612B und 612C entfernt, was die Abstandselemente 618 und einen Teil der dielektrische Zwischenschicht 620 hinterlässt.
  • Zusätzlich, wieder unter Bezugnahme auf 6D, sind die Teile der Silizium-Germaniumschicht 606 und die isolierende Siliziumdioxidschicht 602B der Finnen-Struktur 610 in den Teilen entfernt, die ursprünglich von den Opfer-Gates 612A, 612B und 612C abgedeckt waren. Diskrete Teile der Siliziumschichten 604 und 608 verbleiben daher wie in 6D dargestellt.
  • Die diskreten Teile der Siliziumschichten 604 und 608 werden bei einer Ausführungsform letztlich zu Kanal-Gebieten in einem auf Nanodraht basierenden Bauelement. Deshalb kann bei der in 6D dargestellten Verfahrensstufe Kanal-Engineering oder -Tuning erfolgen. Beispielsweise werden bei einer Ausführungsform die diskreten Teile der Siliziumschichten 604 und 608 unter Verwendung in (6D dargestellt) von Oxidations- und Ätzverfahren dünner gemacht. Solch ein Ätzprozess kann zur gleichen Zeit ausgeführt werden zu der die Drähte durch Ätzen der Silizium-Germaniumschicht 606 separiert werden. Dementsprechend können die anfänglichen Drähte, die von den Siliziumschichten 604 und 608 gebildet werden, dicker beginnen und auf einer Größe verdünnt werden, die für ein Kanal-Gebiet in einem Nanodrahtbauelement geeignet ist, unabhängig von der Dimensionierung der Source- und Drain-Gebiete des Bauelementes. Daher umfasst bei dieser Ausführungsform die Bildung des Kanal-Gebiets das Entfernen eines Teils des Nanodrahtes und die sich ergebenden Umfänge der Source- und Drain-Gebiete (nachfolgend beschrieben) sind größer als die Umfänge des sich ergebenden Kanal-Gebiets.
  • Das Verfahren kann auch die Bildung eines Gateelektrodenstapels einschließen, der den gesamten Umfang des Kanal-Gebiets umgibt. In dem spezifischen Beispiel, das die Bildung von drei Gatestrukturen über den zwei Silizium-Nanodrähten zeigt, veranschaulicht 6E die Struktur, die nach der Abscheidung einer dielektrischen Gateschicht 622 (wie zum Beispiel eine High-K-dielektrische Schicht) und einer Gateelektrodenschicht 624 (wie zum Beispiel eine Metall-Gateelektrodenschicht) sowie dem anschließenden Abschleifen zwischen den Abstandselementen 618 entsteht. Weiterhin werden Gatestrukturen in den Gräben 621 von 6D gebildet. Zusätzlich stellt 6E das Ergebnis der anschließenden Entfernung der dielektrischen Zwischenschicht 620 nach der Bildung eines permanenten Gatestapels dar. Die Teile der Silizium-Germaniumschicht 606 und der Teil der isolierenden Siliziumdioxidschicht 602B der Finne-Struktur 610 werden auch in den Gebieten entfernt, die ursprünglich von den Teilen der dielektrische Zwischenschicht 620 abgedeckt wurden, die in 6D dargestellt ist. Diskrete Teile der Siliziumschicht 604 und 608 verbleiben daher wie in 6E dargestellt.
  • Das Verfahren kann auch die Bildung eines Paares aus Source- und Drain-Gebieten im Nanodraht auf beiden Seiten des Kanal-Gebiets einschließen, wobei jedes der Source- und Drain-Gebiete einen Umfang hat, der orthogonal zur Länge des Kanal-Gebiets ist. Im Besonderen werden die diskreten Teile der Siliziumschicht 604 und 608, die in 6E gezeigt werden, bei einer Ausführungsform letztlich wenigstens teilweise, wenn nicht sogar ganz, Source- und Drain-Gebiete in einem auf Nanodraht basierenden Bauelement. Daher können in der in 6E dargestellten Prozessphase Source- und Drain-Gebiets-Engineering oder Tuning vorgenommen werden. Ein Beispiel dessen wird folgen. Es ist selbstverständlich, dass anstelle dessen ähnliches Engineering oder Tuning früher im Prozessablauf ausgeführt werden kann, z. B. vor der Abscheidung einer dielektrische Zwischenschicht und der Bildung von permanenten Gateelektroden.
  • Bei einer Ausführungsform schließt die Bildung des Paares aus Source- und Drain-Gebieten (z. B. durch epitaktisches Wachstum) das Wachsen zum Ausdehnen eines Teils des Nanodrahtes ein. Die Umfänge der Source- und Drain-Gebiete können auf diese Art so gefertigt werden, dass sie größer als der Umfang des Kanal-Gebiets sind. Bei einer solchen Ausführungsform besteht der Nanodraht aus Silizium und das Wachsen des Teils des Nanodrahtes schließt die Bildung freiliegender <111>-Siliziumoberflächen entlang des gesamten Umfanges jedes der Source- und Drain-Gebiete ein. In einer spezifischen Ausführungsform schließt die Bildung der freiliegenden <111>-Siliziumoberflächen die Nutzung einer Abscheidung und anschließenden selektiven Facettenätzprozesses ein. Daher können <111> orientierte Oberflächen entweder durch das Abscheiden epiphytischen Siliziums zur direkten Bildung von <111>-Facetten oder das Aufbringen von Silizium und der Nutzung einer orientierungsabhängigen Siliziumätzung hergestellt werden. Bei noch einer anderen Ausführungsform beginnt der Prozess mit einem dickeren Nanodraht, gefolgt von anschließender Ätzung unter Nutzung einer orientierungsabhängigen Siliziumätzung. Bei einer Ausführungsform schließt die Bildung eines Paares aus Source- und Drain-Gebieten die Bildung einer Dotierschicht auf und rund um den Umfang jedes der Source- und Drain-Gebiete ein, z. B. eine bordotierte Silizium-Germaniumschicht. Diese Schicht kann die Bildung eines Nanodrahtes mit einem einheitlich dotierten Umfang ermöglichen.
  • Dieses Verfahren kann auch die Bildung eines Kontaktpaares einschließen, wobei der erste Kontakt des Kontaktpaares den Umfang des Source-Gebiets komplett umschließt und ein zweiter Kontakt des Kontaktpaares den Umfang des Drain-Gebiets komplett umschließt. Im Besonderen werden Kontakte in den Gräben 625 von 6E gebildet. Die sich ergebenden Strukturen können ähnlich oder gleich den Strukturen 100 in 1A sein. Bei einer Ausführungsform werden die Kontakte aus Metallspezies gebildet. Bei einer solchen Ausführungsform werden die Metallspezies durch konformes Abscheiden eines Kontaktmetalls und dem anschließendem Füllen jeglicher verbleibender Grabenvolumen gebildet. Der konforme Aspekt der Abscheidung kann durch die Nutzung chemischer Gasphasenabscheidung (chemical vapor deposition-CVD), Atomlagenabscheidung (atomic layer depostion-ALD) oder Metall-Reflow ausgeführt werden.
  • Daher beinhalten Ausführungsformen der vorliegenden Erfindung Verfahren zur Herstellung von Nanodrahtstrukturen mit Rundumkontakten, Verfahren zum verschiedenen Tuning des Kanals und der Kontakt-Gebiete (z. B. Source- und Drain-Gebiete) oder Verfahren, die beides im gleichen Prozess vornehmen. Strukturen, die durch solche Verfahren gebildet werden, können Verbesserungen der Außenwiderstände (Reduzierung) gegenüber konventionellen Strukturen bieten. Bei einer Ausführungsform ist das Kontaktmetall in Source und Drain um den Nanodraht gewunden, was eine maximierte Kontaktfläche ermöglicht. Eine andere Ausführungsform bietet die Fähigkeit, die Drahtgrößen oder Geometrien, oder beide, in Source/Drain unabhängig vom Kanal oder umgekehrt, maßzuschneidern. Solche Herangehensweisen können die bestmögliche Transistorleistung in einem auf Nanodraht basierenden Bauelement erreichen. Da der Kontaktwiderstand in einem Bauelement umgekehrt proportional zur Kontaktfläche ist, können hierin beschriebene Ausführungsformen genutzt werden, um die Kontaktfläche zu vergrößern und den Kontaktwiderstand des Bauelements zu verkleinern. Bei einer spezifischen Ausführungsform wird <111> oder <110> orientiertes Silizium benutzt, um die Interaktion der Metall/Halbleiter-Barriere zu verbessern. Bei solchen Orientierungen ergaben sich große Minderung der Kontaktwiderstände. Im Besonderen zeigt der Vergleich der Stromstärke gegenüber dem Ruhestrom für drei Oberflächenorientierungen, dass Si (111)- und Si (110)-Orientierungen sowohl eine verminderte Schottky-Barrierehöhe, als auch Veränderungen in der Zustandsdichte haben, was zu einer höheren Stromstärke im Vergleich zur Si (100)-Orientierung führt.
  • 7 veranschaulicht ein Computergerät 700 gemäß einer Implementierung der Erfindung. Das Computergerät 700 beinhaltet eine Platine 702. Die Platine 702 kann eine Anzahl von Komponenten einschließen, unter anderem einen Prozessor 704 und wenigstens einen Kommunikationschip 706. Der Prozessor 704 ist physikalisch und elektrisch mit der Platine 702 gekoppelt. Bei einigen Implementierungen ist wenigstens ein Kommunikationschip 706 auch physikalisch und elektrisch mit der Platine 702 gekoppelt. Bei weiteren Implementierungen ist der Kommunikationschip 706 Teil des Prozessors 704.
  • Abhängig von seinen Anwendungen kann Computergerät 700 andere Komponenten einschließen, die physikalisch und elektrisch mit der Platine 702 gekoppelt sein können oder nicht. Diese anderen Komponenten können unter anderem flüchtige Speicher (z. B. DRAM), nichtflüchtige Speicher (z. B. ROM), Flash-Speicher, ein Grafikprozessor, Digitalsignal-Prozessor, Geheimprozessor, Chipsatz, eine Antenne, ein Display, ein Touchscreen-Display, ein Touchscreen-Controller, eine Batterie, ein Audiocodec, Videocodec, Leistungsverstärker, globales Positionsbestimmungssystem (GPS), einen Kompass, Beschleunigungsmesser, ein Gyroskop, einen Lautsprecher, eine Kamera und ein Massenspeichergerät (wie ein Festplattenlaufwerk, eine Compact-Disc (CD), Digital Versatile Disk (DVD) usw.) sein.
  • Der Kommunikationschip 706 ermöglicht drahtlose Kommunikationen für die Datenübertragung von und zum Computergerät 700. Der Begriff „drahtlos“ und seine Ableitungen kann verwendet sein, um Schaltungen, Geräte, Systeme, Verfahren, Techniken, Kommunikationskanäle usw. zu beschreiben, die Daten unter Verwendung von modulierter elektromagnetischer Strahlung durch ein nicht festes Medium kommunizieren können. Der Begriff deutet nicht an, dass die verbundenen Geräte nicht irgendwelche Drähte enthalten, obwohl sie in einigen Ausführungsformen keine enthalten könnten. Der Kommunikationschip 706 kann eine jede Anzahl von drahtlosen Standards oder Protokollen implementieren, unter anderem Wi-Fi (IEEE 802.11-Familie), WiMAX (IEEE 802.16-Familie), IEEE 802.20, Long Term Evolution (LTE), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, Bluetooth, Ableitungen davon sowie jedwede andere drahtlosen Protokolle, die als 3G, 4G, 5G bezeichnet werden, und darüber hinaus. Das Computergerät 700 kann eine Vielzahl von Kommunikationschips 706 einschließen. Zum Beispiel kann ein erster Kommunikationschip 706 für drahtlose Kommunikationen mit kürzerer Reichweite wie WiFi und Bluetooth zugeordnet sein, und ein zweiter Kommunikationschip 706 kann zu drahtlosen Kommunikationen mit größerer Reichweite wie GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO und anderen zugeordnet sein.
  • Der Prozessor 704 des Computergeräts 700 schließt eine IC-Chiplage ein, die innerhalb des Prozessors 704 gepackt ist. Bei einigen Implementierungen der Erfindung umfasst die IC-Chiplage des Prozessors ein oder mehrere Bauelemente, wie Nanodrahttransistoren, die gemäß den Implementierungen der Erfindung eingebaut sind. Der Begriff „Prozessor“ kann auf jedes Bauelement oder jeden Teil eines Bauelementes verweisen, der elektronische Daten von Registern und/oder Speicher verarbeitet, um diese elektronischen Daten in andere elektronische Daten zu transformieren, die in Registern und/oder Speicher gespeichert werden können. Der Kommunikationschip 706 schließt auch eine IC-Chiplage ein, die innerhalb des Kommunikationschips 706 gepackt ist. Gemäß einer weiteren Implementierung der Erfindung, umfasst die IC-Chiplage des Kommunikationschips ein oder mehrere Bauelemente wie Nanodrahttransistoren, die gemäß den Implementierungen der Erfindung eingebaut sind.
  • Bei weiteren Implementierungen kann eine andere Komponente, die innerhalb des Computergeräts 700 untergebracht ist, eine IC-Chiplage enthalten, die ein oder mehrere Bauelemente wie Nanodrahttransistoren umfasst, die gemäß den Implementierungen der Erfindung eingebaut sind.
  • Bei verschiedenen Implementierungen kann das Computergerät 700 ein Laptop, ein Netbook, ein Notebook, ein Ultrabook, ein Smartphone, ein Tablet, ein Personal Digital Assistant (PDA), ein ultramobiler PC, ein Mobiltelefon, ein Desktop-Computer, ein Server, ein Drucker, ein Scanner, ein Monitor, eine Set-Top-Box, eine Unterhaltungssteuereinheit, eine Digitalkamera, ein tragbares Musikwiedergabegerät oder ein digitaler Videorekorder sein. Bei weiteren Implementierungen kann das Computergerät 700 jedes andere elektronische Gerät sein, das Daten verarbeitet.
  • Somit wurden Nanodrahtstrukturen mit Rundumkontakten offengelegt. Bei einer Ausführungsform umfasst ein Nanodraht-Halbleiterbauelement einen über einem Substrat angeordneten Nanodraht. Ein Kanal-Gebiet wird im Nanodraht angeordnet. Das Kanal-Gebiet hat eine Länge und einen Umfang orthogonal zur Länge. Ein Gateelektrodenpacket umgibt den gesamten Umfang des Kanal-Gebiets. Ein Paar aus Source- und Drain-Gebieten wird im Nanodraht auf beiden Seiten des Kanal-Gebiets angeordnet. Jedes der Source- und Drain-Gebiete hat einen Umfang, der orthogonal zur Länge des Kanal-Gebiets ist. Ein erster Kontakt umgibt den Umfang des Source-Gebiets komplett. Ein zweiter Kontakt umgibt den Umfang des Drain-Gebiets komplett. Bei einer Ausführungsform sind die Umfänge der Source- und Drain-Gebiete ungefähr gleich und größer als der Umfang des Kanal-Gebiets.

Claims (18)

  1. Ein Nanodraht (104A, 104B, 104C)-Halbleiterbauelement, aufweisend: einen über dem Substrat (102) angeordneten Stapel von übereinander angeordneten Nanodrähten (104A, 104B, 104C); ein in jedem Nanodraht (104A, 104B, 104C) des Stapels von Nanodrähten angeordnetes Kanal-Gebiet (106), wobei das jeweilige Kanal-Gebiet (106) eine Länge und einen Umfang hat, der orthogonal zur Länge ist; einen Gateelektrodenstapel (108), der den gesamten Umfang der Kanal-Gebiete (106) umgibt; ein Paar in jedem Nanodraht (104A, 104B, 104C) des Stapels von Nanodrähten angeordnete Source- und Drain-Gebiete (110, 112) auf beiden Seiten des jeweiligen Kanal-Gebiets (106), wobei jedes der Source- und Drain-Gebiete (110,112) einen Umfang hat, der orthogonal zur Länge des Kanal-Gebiets (106) ist; ein Kontaktpaar (114), wobei ein erster Kontakt des Kontaktpaares (114) den Umfang der Source-Gebiete (110) komplett umgibt und ein zweiter Kontakt des Kontaktpaares (114) den Umfang der Drain-Gebiete (112) komplett umgibt; ein Paar Abstandselemente (116), das zwischen dem Gateelektrodenstapel (108) und dem Kontaktpaar (114) angeordnet ist, und ein an der Position unterhalb der Abstandselemente (116) vorhandenes Halbleitermaterial (118) in Kontakt mit den Nanodrähten (104A, 104B, 104C) darüber und darunter, derart dass das Halbleitermaterial (118) nicht entlang der Seitenwände der Nanodrähte (104A, 104B, 104C) sondern ausschließlich unmittelbar zwischen den Nanodrähten (104A, 104B, 104C) ausgebildet ist, wobei das Halbleitermaterial Silizium-Germanium ist und die Nanodrähte (104A, 104B, 104C) Silizium-Nanodrähte sind oder umgekehrt das Halbleitermaterial Silizium ist und die Nanodrähte (104A, 104B, 104C) Silizium-Germanium-Nanodrähte sind.
  2. Das Halbleiterbauelement nach Anspruch 1, wobei die Umfänge jedes der Source-Gebiete und der Drain-Gebiete ungefähr gleich sind und größer als die Umfänge jedes der Kanal-Gebiete (106) sind.
  3. Das Halbleiterbauelement nach Anspruch 1, wobei jedes der Kanal-Gebiete (106) eine Breite und eine Höhe hat, wobei die Breite ungefähr gleich der Höhe ist, und wobei jedes der Source- und Drain-Gebiete (110,112) eine Breite und eine Höhe hat, wobei die Breite ungefähr gleich der Höhe ist.
  4. Das Halbleiterbauelement nach Anspruch 1, wobei jedes der Kanal-Gebiete (106) eine Breite und eine Höhe hat, wobei die Breite substanziell größer als die Höhe ist, und wobei jedes der Source- und Drain-Gebiete (110, 112) eine Breite und eine Höhe hat, wobei die Breite substanziell größer als die Höhe ist.
  5. Das Halbleiterbauelement nach Anspruch 4, wobei jeder der Nanodrähte essenziell aus Silizium besteht, der Umfang entlang der Breite jedes der Source- und Drain-Gebiete (110,112) freiliegende <110>-Siliziumoberflächen aufweist und der Umfang entlang der Höhe jedes der Source- und Drain-Gebiete (110, 112) freiliegende <100>-Siliziumoberflächen aufweist.
  6. Das Halbleiterbauelement nach Anspruch 1, wobei jedes der Kanal-Gebiete (106) eine Breite und eine Höhe hat, die Breite substanziell kleiner als die Höhe ist, und wobei jedes der Source- und Drain-Gebiete (110,112) eine Breite und eine Höhe hat, wobei die Breite substanziell kleiner als die Höhe ist.
  7. Das Halbleiterbauelement nach Anspruch 6, wobei jeder der Nanodrähte essenziell aus Silizium besteht, der Umfang entlang der Breite jedes der Source- und Drain-Gebiete (110,112) freiliegende <100>-Siliziumoberflächen aufweist und der Umfang entlang der Höhe jedes der Source- und Drain-Gebiete (110, 112) freiliegende <110>-Siliziumoberflächen aufweist.
  8. Das Halbleiterbauelement nach Anspruch 1, wobei jeder der Nanodrähte essenziell aus Silizium besteht und der gesamte Umfang jedes der Source- und Drain-Gebiete (110, 112) eine freiliegende <111>-Siliziumoberfläche ist.
  9. Halbleiterbauelement nach Anspruch 1, weiter umfassend: eine Dotierschicht, die auf den Umfängen der Source- und Drain-Gebiete (110, 112) angeordnet ist und dieselben komplett umschließt, zwischen den Source- und Drain-Gebieten (110,112) und den Kontakt-Gebieten.
  10. Das Halbleiterbauelement nach Anspruch 1, wobei ein Teil der Vielzahl der vertikal gestapelten Nanodrähte unter einem oder beiden Abstandselementen (116) nicht diskret ist.
  11. Das Halbleiterbauelement nach Anspruch 1, wobei die Kontakte eine Metallspezies enthalten und der Gateelektrodenstapel (108) ein Metallgate und ein High-K-Gate-Dielektrikum aufweist.
  12. Ein Herstellungsverfahren eines Nanodraht (104A, 104B, 104C)-Halbleiterbauelementes, wobei das Verfahren umfasst: Bilden eines Stapel von übereinander angeordneten Nanodrähten (104A, 104B, 104C) über einem Substrat (102); Bilden eines Kanal-Gebiets (106) in jedem Nanodraht (104A, 104B, 104C) des Stapels von Nanodrähten, wobei das jeweilige Kanal-Gebiet (106) eine Länge und einen Umfang hat, der orthogonal zur Länge ist; Bilden eines Gateelektrodenstapels (108), der den gesamten Umfang des Kanal-Gebiets (106) umgibt; Bilden eines Paares aus Source- und Drain-Gebieten (110,112) in jedem Nanodraht (104A, 104B, 104C) des Stapels von Nanodrähten auf beiden Seiten des Kanal-Gebiets (106), wobei jedes der Source- und Drain-Gebiete (110, 112) einen Umfang hat, der orthogonal zur Länge des Kanal-Gebiets (106) ist; Bilden eines Kontaktpaars (114), wobei ein erster Kontakt des Kontaktpaars (114) den Umfang der Source-Gebiete (110) komplett umgibt und ein zweiter Kontakt des Kontaktpaars (114) den Umfang der Drain-Gebiete (112) komplett umgibt; Bilden eines Paares von Abstandselementen (116), das zwischen dem Gateelektrodenstapel (108) und dem Kontaktpaar (114) angeordnet ist, wobei ein an der Position unterhalb der Abstandselemente (116) vorhandenes Halbleitermaterial (118) in Kontakt mit dem Nanodrähten (104A, 104B, 104C) darüber und darunter ist, derart dass das Halbleitermaterial (118) nicht entlang der Seitenwände der Nanodrähte (104A, 104B, 104C) sondern ausschließlich unmittelbar zwischen den Nanodrähten (104A, 104B, 104C) ausgebildet ist, wobei das Halbleitermaterial Silizium-Germanium ist und die Nanodrähte (104A, 104B, 104C) Silizium-Nanodrähte sind oder umgekehrt das Halbleitermaterial Silizium ist und die Nanodrähte (104A, 104B, 104C) Silizium-Germanium-Nanodrähte sind.
  13. Das Verfahren nach Anspruch 12, wobei das Bilden des Kanal-Gebiets (106) das Entfernen eines Teils des Nanodrahts (104A, 104B, 104C) aufweist und wobei die Umfänge der Source- und Drain-Gebiete (110, 112) ungefähr gleich und größer als die Umfänge des Kanal-Gebiets (106) sind.
  14. Das Verfahren nach Anspruch 12, wobei das Bilden des Paares aus Source- und Drain-Gebieten (110,112) das Wachsen eines Teils des Nanodrahts (104A, 104B, 104C) beinhaltet und wobei die Umfänge der Source- und Drain-Gebiete (110,112) ungefähr gleich und größer als der Umfang des Kanal-Gebiets (106) sind.
  15. Das Verfahren nach Anspruch 14, wobei der Nanodraht (104A, 104B, 104C) essenziell aus Silizium besteht und das Wachsen des Teils des Nanodrahts (104A, 104B, 104C) das Bilden von freiliegenden <111>-Siliziumoberflächen entlang des gesamten Umfangs jedes der Source- und Drain-Gebiete (110, 112) beinhaltet.
  16. Das Verfahren nach Anspruch 15, wobei das Bilden der freiliegenden <111> Siliziumoberflächen ein Abscheiden und einen selektiven Ätzprozess enthält.
  17. Das Verfahren nach Anspruch 12, wobei das Bilden eines Paares aus Source- und Drain-Gebieten (110,112) die Bilden einer auf den Umfängen der Source- und Drain-Gebieten (110, 112) angeordneten Dotierschicht aufweist, die dieselben komplett umschließt.
  18. Verfahren nach Anspruch 12, weiter umfassend: Bilden eines Paares von an den Gateelektrodenstapel (108) angrenzenden Abstandselementen (116), was vor dem Bilden eines Paares aus Source- und Drain-Gebieten (110,112) sowie des Kontaktpaares (114) erfolgt.
DE112011106006.8T 2011-12-23 2011-12-23 Nanodrahtstrukturen mit Rundumkontakten und zugehöriges Herstellungsverfahren Active DE112011106006B4 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2011/067226 WO2013095647A1 (en) 2011-12-23 2011-12-23 Nanowire structures having wrap-around contacts

Publications (2)

Publication Number Publication Date
DE112011106006T5 DE112011106006T5 (de) 2014-09-11
DE112011106006B4 true DE112011106006B4 (de) 2021-01-14

Family

ID=48669285

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112011106006.8T Active DE112011106006B4 (de) 2011-12-23 2011-12-23 Nanodrahtstrukturen mit Rundumkontakten und zugehöriges Herstellungsverfahren

Country Status (6)

Country Link
US (3) US10483385B2 (de)
KR (2) KR101791368B1 (de)
CN (1) CN104137228A (de)
DE (1) DE112011106006B4 (de)
TW (1) TWI474965B (de)
WO (1) WO2013095647A1 (de)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112011106006B4 (de) * 2011-12-23 2021-01-14 Intel Corp. Nanodrahtstrukturen mit Rundumkontakten und zugehöriges Herstellungsverfahren
US9224810B2 (en) 2011-12-23 2015-12-29 Intel Corporation CMOS nanowire structure
US9184269B2 (en) * 2013-08-20 2015-11-10 Taiwan Semiconductor Manufacturing Company Limited Silicon and silicon germanium nanowire formation
US11404325B2 (en) 2013-08-20 2022-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Silicon and silicon germanium nanowire formation
EP3123515B1 (de) * 2014-03-24 2021-04-28 Intel Corporation Integrationsverfahren zur herstellung von internen abstandshaltern für nanodrahtvorrichtungen und nanodrahtvorrichtung mit internen abstandshaltern
US9590105B2 (en) * 2014-04-07 2017-03-07 National Chiao-Tung University Semiconductor device with metal alloy over fin, conductive layer over channel region of fin, and semiconductive layer over conductive layer and formation thereof
US9306019B2 (en) * 2014-08-12 2016-04-05 GlobalFoundries, Inc. Integrated circuits with nanowires and methods of manufacturing the same
US10199502B2 (en) * 2014-08-15 2019-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Structure of S/D contact and method of making same
US9343529B2 (en) 2014-09-05 2016-05-17 International Business Machines Corporation Method of formation of germanium nanowires on bulk substrates
US9871101B2 (en) 2014-09-16 2018-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
CN105762190B (zh) * 2014-12-19 2019-04-19 中国科学院微电子研究所 半导体器件及其制造方法
KR102412493B1 (ko) 2015-09-08 2022-06-23 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조방법
CN113611610A (zh) 2015-09-10 2021-11-05 英特尔公司 具有腔间隔器的半导体纳米线装置和制造半导体纳米线装置的腔间隔器的方法
US10411090B2 (en) 2015-09-24 2019-09-10 Intel Corporation Hybrid trigate and nanowire CMOS device architecture
US9496263B1 (en) 2015-10-23 2016-11-15 International Business Machines Corporation Stacked strained and strain-relaxed hexagonal nanowires
US9899387B2 (en) * 2015-11-16 2018-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate device and method of fabrication thereof
US9754840B2 (en) 2015-11-16 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Horizontal gate-all-around device having wrapped-around source and drain
CN108292672B (zh) * 2015-12-23 2022-04-12 英特尔公司 用于igzo非平面器件的环绕式导电金属氧化物接触部的制作
KR102413782B1 (ko) 2016-03-02 2022-06-28 삼성전자주식회사 반도체 장치
CN107623033A (zh) * 2016-07-13 2018-01-23 中芯国际集成电路制造(上海)有限公司 多沟道全包围栅极器件及其制造方法
US10074727B2 (en) 2016-09-29 2018-09-11 International Business Machines Corporation Low resistivity wrap-around contacts
WO2018182655A1 (en) * 2017-03-30 2018-10-04 Intel Corporation Removal of a bottom-most nanowire from a nanowire device stack
CN109216454A (zh) * 2017-07-07 2019-01-15 中芯国际集成电路制造(北京)有限公司 纳米线晶体管及其形成方法
US10867866B2 (en) 2017-10-30 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10332809B1 (en) * 2018-06-21 2019-06-25 International Business Machines Corporation Method and structure to introduce strain in stack nanosheet field effect transistor
US11233152B2 (en) 2018-06-25 2022-01-25 Intel Corporation Self-aligned gate endcap (SAGE) architectures with gate-all-around devices
US10886182B2 (en) * 2018-07-31 2021-01-05 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device
US10832954B2 (en) 2019-03-25 2020-11-10 International Business Machines Corporation Forming a reliable wrap-around contact without source/drain sacrificial regions
US11296226B2 (en) 2019-10-16 2022-04-05 International Business Machines Corporation Transistor having wrap-around source/drain contacts and under-contact spacers
US11362194B2 (en) 2020-01-22 2022-06-14 International Business Machines Corporation Transistor having confined source/drain regions with wrap-around source/drain contacts
US11211452B1 (en) 2020-06-30 2021-12-28 International Business Machines Corporation Transistor having stacked source/drain regions with formation assistance regions and multi-region wrap-around source/drain contacts
TW202230452A (zh) * 2020-08-02 2022-08-01 美商應用材料股份有限公司 用於環繞式閘極奈米片輸出入裝置之共形氧化
KR102563569B1 (ko) * 2021-07-12 2023-08-04 한양대학교 산학협력단 컴팩트 드레인 및 이종 물질 구조에 기반하는 트랜지스터
US20230163191A1 (en) * 2021-11-22 2023-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor Device and Method of Forming the Same
US20230420574A1 (en) * 2022-06-23 2023-12-28 Intel Corporation Mobility improvement in gate all around transistors based on substrate orientation

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050142766A1 (en) * 2003-07-28 2005-06-30 Hareland Scott A. Method of fabricating an ultra-narrow channel semiconductor device
WO2005119753A2 (en) * 2004-04-30 2005-12-15 Nanosys, Inc. Systems and methods for nanowire growth and harvesting
DE102005038943A1 (de) * 2004-09-07 2006-03-23 Samsung Electronics Co., Ltd., Suwon Feldeffekttransistor (FET) mit Leitungskanälen und Verfahren zum Herstellen desselben
US20070072335A1 (en) * 2005-06-08 2007-03-29 Seung-Jae Baik Semiconductor Devices Having Nano-Line Channels and Methods of Fabricating the Same
US20070262397A1 (en) * 2004-07-16 2007-11-15 Koninklijke Philips Electronics N.V. Nanoscale Fet
WO2011009762A1 (en) * 2009-07-20 2011-01-27 International Business Machines Corporation Multiple orientation nanowires with gate stack stressors
US20110062421A1 (en) * 2009-09-16 2011-03-17 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4141022A (en) * 1977-09-12 1979-02-20 Signetics Corporation Refractory metal contacts for IGFETS
US4803173A (en) * 1987-06-29 1989-02-07 North American Philips Corporation, Signetics Division Method of fabrication of semiconductor device having a planar configuration
US7051945B2 (en) * 2002-09-30 2006-05-30 Nanosys, Inc Applications of nano-enabled large area macroelectronic substrates incorporating nanowires and nanowire composites
TWI248681B (en) 2004-03-29 2006-02-01 Imec Inter Uni Micro Electr Method for fabricating self-aligned source and drain contacts in a double gate FET with controlled manufacturing of a thin Si or non-Si channel
US20060149895A1 (en) * 2005-01-04 2006-07-06 Pocrass Alan L Flash memory with integrated male and female connectors and wireless capability
KR100594327B1 (ko) * 2005-03-24 2006-06-30 삼성전자주식회사 라운드 형태의 단면을 가지는 나노와이어를 구비한 반도체소자 및 그 제조 방법
US7279375B2 (en) * 2005-06-30 2007-10-09 Intel Corporation Block contact architectures for nanoscale channel transistors
WO2007022359A2 (en) * 2005-08-16 2007-02-22 The Regents Of The University Of California Vertical integrated silicon nanowire field effect transistors and methods of fabrication
TW200913264A (en) 2006-06-09 2009-03-16 Nat Applied Res Laboratories Planar surrounding gate field effect transistor and its manufacturing method
US20080247214A1 (en) 2007-04-03 2008-10-09 Klaus Ufert Integrated memory
US7892956B2 (en) 2007-09-24 2011-02-22 International Business Machines Corporation Methods of manufacture of vertical nanowire FET devices
US7682917B2 (en) * 2008-01-18 2010-03-23 International Business Machines Corporation Disposable metallic or semiconductor gate spacer
WO2009151001A1 (ja) * 2008-06-09 2009-12-17 独立行政法人産業技術総合研究所 ナノワイヤ電界効果トランジスタ及びその作製方法、並びにこれを含む集積回路
US8169031B2 (en) * 2008-08-26 2012-05-01 International Business Machines Corporation Continuous metal semiconductor alloy via for interconnects
US7884004B2 (en) * 2009-02-04 2011-02-08 International Business Machines Corporation Maskless process for suspending and thinning nanowires
US7893492B2 (en) * 2009-02-17 2011-02-22 International Business Machines Corporation Nanowire mesh device and method of fabricating same
US7943530B2 (en) 2009-04-03 2011-05-17 International Business Machines Corporation Semiconductor nanowires having mobility-optimized orientations
US8216902B2 (en) * 2009-08-06 2012-07-10 International Business Machines Corporation Nanomesh SRAM cell
CN101783367B (zh) 2010-02-11 2012-10-17 复旦大学 一种基于三五族元素的纳米线mos晶体管及其制备方法
CN102214577B (zh) 2010-04-09 2012-12-26 中国科学院微电子研究所 一种制作纳米开关的方法
US8361907B2 (en) * 2010-05-10 2013-01-29 International Business Machines Corporation Directionally etched nanowire field effect transistors
US8519479B2 (en) * 2010-05-12 2013-08-27 International Business Machines Corporation Generation of multiple diameter nanowire field effect transistors
DE112011106006B4 (de) * 2011-12-23 2021-01-14 Intel Corp. Nanodrahtstrukturen mit Rundumkontakten und zugehöriges Herstellungsverfahren

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050142766A1 (en) * 2003-07-28 2005-06-30 Hareland Scott A. Method of fabricating an ultra-narrow channel semiconductor device
WO2005119753A2 (en) * 2004-04-30 2005-12-15 Nanosys, Inc. Systems and methods for nanowire growth and harvesting
US20070262397A1 (en) * 2004-07-16 2007-11-15 Koninklijke Philips Electronics N.V. Nanoscale Fet
DE102005038943A1 (de) * 2004-09-07 2006-03-23 Samsung Electronics Co., Ltd., Suwon Feldeffekttransistor (FET) mit Leitungskanälen und Verfahren zum Herstellen desselben
US20070072335A1 (en) * 2005-06-08 2007-03-29 Seung-Jae Baik Semiconductor Devices Having Nano-Line Channels and Methods of Fabricating the Same
WO2011009762A1 (en) * 2009-07-20 2011-01-27 International Business Machines Corporation Multiple orientation nanowires with gate stack stressors
US20110062421A1 (en) * 2009-09-16 2011-03-17 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
US20200035818A1 (en) 2020-01-30
KR20160074013A (ko) 2016-06-27
TW201341298A (zh) 2013-10-16
KR101631778B1 (ko) 2016-06-24
US20140209855A1 (en) 2014-07-31
DE112011106006T5 (de) 2014-09-11
KR20140099306A (ko) 2014-08-11
US11757026B2 (en) 2023-09-12
CN104137228A (zh) 2014-11-05
US10483385B2 (en) 2019-11-19
TWI474965B (zh) 2015-03-01
US10840366B2 (en) 2020-11-17
KR101791368B1 (ko) 2017-10-27
US20210036137A1 (en) 2021-02-04
WO2013095647A1 (en) 2013-06-27

Similar Documents

Publication Publication Date Title
DE112011106006B4 (de) Nanodrahtstrukturen mit Rundumkontakten und zugehöriges Herstellungsverfahren
DE112013006527B4 (de) Nanodrahttransistor mit Unterschicht-Ätzstopps
DE112011106004B4 (de) Halbleiterstruktur und Verfahren zum Herstellen einer CMOS-Nanodraht-Halbleiterstruktur
DE112013006525B4 (de) Herstellung eines Nanodrahttransistors Hartmaskenschichten
DE112011106023T5 (de) Nanodrahtstrukturen mit nicht diskreten Source- und Drain-Gebieten
DE112011106033B4 (de) Halbleiterbauelemente mit einer aktiven Germaniumschicht mit darunterliegender Diffusionssperrschicht
DE112011106031B4 (de) Einaxial gespannte Nanodrahtstrukturen
DE112011106049B4 (de) Halbleiterbauelement und verfahren zur herstellung desselben
DE112011105970B4 (de) CMOS-Implementierung aus Germanium und lll-V-Nanodrähten und -Nanobändern in Gate-Rundum-Architektur
DE112011105972B4 (de) III-V Schichten für N-Typ- und P-Typ-MOS-Source/Drain-Kontakte
DE112011105979B4 (de) Halbleiterbauelement mit isolierten Halbleiterkörperteilen und Herstellungsverfahren
DE112016007299T5 (de) Rückseiten-source/drain-austausch für halbleiterbauelemente mit metallisierung auf beiden seiten
DE102020129973A1 (de) Einzelgate-3d-nanodraht-inverter für dickes-gate-soc-anwendungen mit hoher dichte
DE102019122949A1 (de) Verspannte abstimmbare nanodrahtstrukturen und prozess
DE112011105973T5 (de) Halbleitervorrichtung mit metallischen Quellen- und Senkenregionen
DE102020103517A1 (de) Gate-All-Around-Strukturen für integrierte Schaltungen mit Source- oder Drain-Strukturen mit epitaktischen Noppen
DE102019132137A1 (de) Integrierte gate-all-around-schaltungsstrukturen mit oxid-teilfinnen
DE112014000536T5 (de) Tiefe Gate-Rundherum-Halbleitervorrichtung mit aktiver Germanium- oder Gruppe-III-V-Schicht
DE112011105996T5 (de) Halbleiterbauelement mit einem verengten Halbleiterkörper und Verfahren zum Ausbilden von Halbleiterkörpern variierender Breite
DE112011105995T5 (de) Nicht-planare Rundum-Gate-Schaltung und deren Herstellungsverfahren
DE112015006962T5 (de) Hybride tri-gate- und nanodraht-cmos-vorrichtungsarchitektur
DE102020134411A1 (de) Integrierte gate-all-around-strukturen mit germaniumdotierten nanoband-kanalstrukturen
DE102020103736A1 (de) Nichtplanare transistoren mit kanalgebieten, die variierende breiten aufweisen
DE112020005273B4 (de) Verfahren zum Bilden eines Nanosheet-Transistors mit selbstausgerichteter dielektrischer Säule
DE102019122644A1 (de) Integrierte gate-all-around-schaltungsstrkturen mit dezimierten kanalstrukturen unter verwendung eines von unten nach oben wirkenden ansatzes

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R081 Change of applicant/patentee

Owner name: GOOGLE LLC, MOUNTAIN VIEW, US

Free format text: FORMER OWNER: INTEL CORP., SANTA CLARA, CALIF., US

R082 Change of representative

Representative=s name: BETTEN & RESCH PATENT- UND RECHTSANWAELTE PART, DE

R020 Patent grant now final