KR20080057878A - 어레이 기판 및 그 제조 방법 - Google Patents

어레이 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20080057878A
KR20080057878A KR1020060131736A KR20060131736A KR20080057878A KR 20080057878 A KR20080057878 A KR 20080057878A KR 1020060131736 A KR1020060131736 A KR 1020060131736A KR 20060131736 A KR20060131736 A KR 20060131736A KR 20080057878 A KR20080057878 A KR 20080057878A
Authority
KR
South Korea
Prior art keywords
self
substrate
group
gate
organic semiconductor
Prior art date
Application number
KR1020060131736A
Other languages
English (en)
Other versions
KR101325665B1 (ko
Inventor
김경록
김민주
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060131736A priority Critical patent/KR101325665B1/ko
Publication of KR20080057878A publication Critical patent/KR20080057878A/ko
Application granted granted Critical
Publication of KR101325665B1 publication Critical patent/KR101325665B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Abstract

본 발명은 기판과; 상기 기판 상에 서로 이격하며 형성된 소스 및 드레인 전극 및 상기 소스 전극과 연결되며 형성된 데이터 배선과; 상기 드레인 전극의 일끝단 접촉하며 형성된 화소전극과; 상기 소스 및 드레인 전극 상부에 형성된 제 1 자기 조립 단분자막과; 상기 소스 및 드레인 전극 사이로 이격된 영역에 대응되는 상기 기판 상에 그 엔드그룹이 상기 제 1 자기조립단분자막과 동일한 것으로 이루어진 것이 특징인 제 2 자기 조립 단분자막과; 상기 제 1, 2 자기조립단분자막 상부에 형성된 유기 반도체층과; 상기 유기 반도체층 상부로 순차 적층된 게이트 절연막 및 게이트 전극과; 상기 게이트 전극을 노출시키는 게이트 콘택홀 및 상기 화소전극을 노출시키는 오픈부를 가지며 형성된 보호층과; 상기 보호층 위로 상기 게이트 콘택홀을 통해 상기 게이트 전극과 접촉하며 상기 데이터 배선과 교차하며 형성된 게이트 배선을 포함하는 어레이 기판 및 이의 제조 방법을 제공한다.
유기 반도체층, 유기 박막트랜지스터, 자기조립단분자막, 표면처리

Description

어레이 기판 및 그 제조 방법{Array substrate and method for fabricating the same}
도 1은 일반적인 액정표시장치의 분해사시도.
도 2는 종래의 유기 반도체 물질을 이용한 유기 반도체층을 갖는 어레이 기판을 제조하는 과정 중, 유기 반도체 물질을 이용하여 유기 반도체층 및 게이트 절연막을 형성한 단계까지를 도시한 단면도.
도 3은 종래의 어레이 기판의 제조에 있어 유기 반도체 물질을 코팅하여 유기 반도체 물질층을 형성하는 단계를 도시한 공정 단면도.
도 4a 내지 도 4h는 본 발명에 따른 유기 박막트랜지스터를 포함하는 어레이 기판의 하나의 화소영역에 대한 제조 단계별 공정 단면도.
도 5는 기판 또는 금속재질의 표면상에 형성된 자기조립단분자막의 기본 구조를 개략적으로 나타낸 도면.
<도면의 주요부분에 대한 부호의 설명>
101 : 기판 110 : 데이터 배선
113 : 소스 전극 115 : 드레인 전극
118 : 화소전극 120 : 제 1 자기조립단분자막
185 : 제 1 화학물질 용액
P : 화소영역 TrA : 스위칭 영역
본 발명은 액정표시장치용 어레이 기판에 관한 것으로, 좀 더 자세하게는 유기 반도체 물질을 반도체층으로 하는 액정표시장치용 어레이 기판 및 이의 제조방법에 관한 것이다.
근래에 들어 사회가 본격적인 정보화 시대로 접어듦에 따라 대량의 정보를 처리 및 표시하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 최근에는 특히 박형화, 경량화, 저소비전력화의 우수한 성능을 지닌 박막트랜지스터(Thin Film Transistor : TFT)형 액정표시장치(TFT-LCD)가 개발되어 기존의 브라운관(Cathode Ray Tube : CRT)을 대체하고 있다.
액정표시장치의 화상 구현원리는 액정의 광학적 이방성과 분극성질을 이용하는 것으로, 주지된 바와 같이 액정은 분자구조가 가늘고 길며 배열에 방향성을 갖는 광학적 이방성과 전기장 내에 놓일 경우에 그 크기에 따라 분자배열 방향이 변화되는 분극성질을 띤다. 이에 액정표시장치는 액정층을 사이에 두고 서로 마주보는 면으로 각각 화소전극과 공통전극이 형성된 어레이 기판(array substrate)과 컬 러필터 기판(color filter substrate)을 합착시켜 구성된 액정패널을 필수적인 구성요소로 하며, 이들 전극 사이의 전기장 변화를 통해서 액정분자의 배열방향을 인위적으로 조절하고 이때 변화되는 빛의 투과율을 이용하여 여러 가지 화상을 표시하는 비발광 소자이다.
최근에는 특히 화상표현의 기본단위인 화소(pixel)를 행렬 방식으로 배열하고 스위칭 소자를 각 화소에 배치시켜 독립적으로 제어하는 능동행렬방식(active matrix type)이 해상도 및 동영상 구현능력에서 뛰어나 주목받고 있는데, 이 같은 스위칭 소자로 박막 트랜지스터(Thin Film Transistor : TFT)를 사용한 것이 잘 알려진 TFT-LCD(Thin Firm Transistor Liquid Crystal Display device)이다.
좀 더 자세히, 일반적인 액정표시장치의 분해사시도인 도 1을 참조하여 설명하면, 도시한 바와 같이, 액정층(30)을 사이에 두고 어레이 기판(10)과 컬러필터 기판(20)이 대면 합착된 구성을 갖는데, 이중 하부의 어레이 기판(10)은 제 1 투명한 기판(12)의 상면으로 종횡 교차 배열되어 다수의 화소영역(P)을 정의하는 복수개의 게이트 배선(14)과 데이터 배선(16)을 포함하며, 이들 두 배선(14, 16)의 교차지점에는 박막트랜지스터(T)가 구비되어 각 화소영역(P)에 마련된 화소전극(18)과 일대일 대응 접속되어 있다.
또한, 상기 어레이 기판(10)과 마주보는 상부의 컬러필터 기판(20)은 제 2 투명기판(22)의 배면으로 상기 게이트 배선(14)과 데이터 배선(16) 그리고 박막트랜지스터(T) 등의 비표시영역을 가리도록 각 화소영역(P)을 테두리하는 격자 형상의 블랙매트릭스(25)가 형성되어 있으며, 이들 격자 내부에서 각 화소영역(P)에 대 응되게 순차적으로 반복 배열된 적, 녹, 청색 컬러필터층(26)이 형성되어 있으며, 상기 블랙매트릭스(25)와 적, 녹 ,청색 컬러필터층(26)의 전면에 걸쳐 투명한 공통전극(28)이 구비되어 있다.
그리고, 도면상에 도시되지는 않았지만, 이들 두 기판(10, 20)은 그 사이로 개재된 액정층(30)의 누설을 방지하기 위하여 가장자리 따라 실란트(sealant)로써 씰패턴이 형성됨으로써 봉함(封函)된 상태를 이루고 있으며, 각 기판(10, 20)과 액정층(30)의 경계부분에는 액정의 분자배열 방향에 신뢰성을 부여하는 상, 하부 배향막이 개재되며, 각 기판(10, 20)의 적어도 하나의 외측면에는 편광판이 구비되어 있다.
또한, 상기 어레이 기판(10)의 외측면으로는 백라이트(back-light)가 구비되어 빛을 공급하는 바, 게이트 배선(14)으로 박막트랜지스터(T)의 온(on)/오프(off) 신호가 순차적으로 스캔 인가되어 선택된 화소영역(P)의 화소전극(18)에 데이터 배선(16)의 화상신호가 전달되면 이들 사이의 수직전계에 의해 그 사이의 액정분자가 구동되고, 이에 따른 빛의 투과율 변화로 여러 가지 화상을 표시할 수 있다.
한편, 이 같은 액정표시장치(1)에 있어 상기 어레이 기판(10)과 컬러필터 기판(20)의 모체가 되는 제 1 및 제 2 투명기판(12, 22)은 전통적으로 유리 기판이 사용되었지만, 최근 들어 노트북이나 PDA와 같은 소형의 휴대용 단말기가 널리 보급됨에 따라 이들에 적용 가능하도록 유리보다 가볍고 경량임과 동시에 유연한 특성을 지니고 있어 파손위험이 적은 플라스틱 기판을 이용한 액정패널이 소개된 바 있다.
하지만, 플라스틱 기판을 이용한 액정패널은 액정표시장치의 제조 특성상 특히 스위칭 소자인 박막 트랜지스터가 형성되는 어레이 기판의 제조에는 200℃ 이상의 고온을 필요로 하는 공정이 많아 내열성 및 내화학성이 유리 기판보다 떨어지는 플라스틱 기판으로 상기 어레이 기판을 제조하는 데에는 어려움이 있어, 상부의 컬러필터 기판만을 플라스틱 기판으로 제조하고 하부의 어레이 기판은 통상적인 유리 기판을 이용하여 액정표시장치를 제조하고 있는 실정이다.
특히, 반도체층의 형성에 있어 일반적으로 반도체층으로 이용되는 비정질실리콘(a-Si)이나 폴리실리콘(Poly-Si)을 이용하여 200℃이하의 저온 공정에 의해 형성하게 될 경우 그 반도체적 특성이 저하되고, 자체 결함이 많아 스위칭 소자로서의 역할을 제대로 실행하지 못하는 문제가 있다.
따라서, 이러한 문제를 해결하고자 최근에는 유기 반도체 물질을 반도체층으로 형성함으로써 200℃ 이하의 저온 공정을 진행하여 플라스틱 재질의 기판을 이용하여 플랙서블(flexible)한 특성을 갖는 박막트랜지스터 어레이 기판을 제조 하는 기술이 제안되었다.
이후에는 유기 반도체 물질을 이용하여 200℃이하의 저온 공정을 진행되는 유기 반도체층을 갖는 액정표시장치용 어레이 기판의 제조 방법에 대해 설명한다.
200℃ 이하의 저온 공정으로 박막 트랜지스터를 포함하는 어레이 기판을 형성함에 있어서, 전극과 배선을 이루는 금속물질과 절연막과 보호층 등의 형성은 저온 증착 또는 코팅의 방법 등을 통해 형성하여도 박막 트랜지스터의 특성에 별 영향을 주지 않지만, 채널을 형성하는 반도체층을 일반적인 반도체 물질인 비정질실 리콘을 사용하여 저온 공정에 의해 형성하게 되면, 내구 구조가 치밀하지 못하여 전기 전도도 등의 중요 특성이 저하되는 문제가 발생한다.
따라서, 이를 극복하고자 실리콘 등의 종래의 비정질 실리콘 등의 반도체물질 대신 반도체 특성을 가진 유기 물질을 이용하여 반도체층을 형성하고 있다.
이하, 도면을 참조하여 일례로서 종래의 유기 반도체 물질을 이용한 유기 반도체층을 갖는 액정표시장치용 어레이 기판의 제조 방법에 대해 설명한다.
도 2는 종래의 유기 반도체 물질을 이용한 유기 반도체층을 갖는 액정표시장치용 어레이 기판을 제조하는 과정 중, 유기 반도체 물질을 이용하여 유기 반도체층 및 게이트 절연막을 형성한 단계까지를 도시한 단면도이다.
우선, 플라스틱 또는 유리 재질의 투명한 절연기판(51) 상에 일함수 값이 매우 높은 금(Au)을 증착하고 패터닝하여 서로 이격하는 소스 및 드레인 전극(55, 57)과 상기 소스 전극(57)과 연결되며 일방향으로 연장하는 데이터 배선(미도시)을 형성한다.
다음, 상기 금(Au)으로 이루어진 소스 및 드레인 전극(55, 57)과 데이터 배선(미도시) 위로 투명 도전성 물질을 증착하고 패터닝하여 상기 드레인 전극(57)과 접촉하는 화소전극(60)을 형성하고, 연속하여 쉐도우 마스크를 이용하여 유기 반도체 물질을 증착(도 2참조)하거나 또는 액상의 유기 반도체 물질을 도포(도 3참조)함으로써 상기 소스 및 드레인 전극(55, 57)과 동시에 접촉하며 이들 두 전극(55, 57)의 이격영역에 유기 반도체층(63)을 형성하고 그 위로 게이트 절연막(67)을 형 성한다.
이때, 상기 소스 및 드레인 전극(55, 57)과 데이터 배선(미도시)을 금(Au)으로서 형성하는 것은, 금(Au)은 일반적인 여러 금속물질 중 일함수 값이 가장 높은 금속물질 중 하나이며, 전기 저항이 작기 때문이다.
조금 더 상세히 설명하면, 일반적으로 어레이 기판의 배선 형성에 이용되는 금속물질 예를들면, 은(Ag), 알루미늄(Al), 구리(Cu) 등은 그 일함수 값이 각각 4.26eV, 4.28eV, 4.5eV 정도의 값을 갖는 반면 금(Au)은 5.1eV의 일함수 값을 갖고 있다.
200℃이하의 저온 공정으로 진행되는 어레이 기판의 제조에 있어서, 반도체층을 형성하는 유기 반도체 물질로서는 펜타신(pentacene) 또는 폴리사이오펜(polythiophene)이 이용되고 있으며, 이러한 펜타신(pentacene) 또는 폴리사이오펜(polythiophene)과 접촉하는 소스 및 드레인 전극을 이루는 금속물질과의 계면에는 에너지 장벽(energy barrier)이 존재하게 되는데, 이러한 에너지 장벽은 상기 소스 및 드레인 전극을 이루는 금속물질이 일함수 값이 높을수록 그 크기가 줄어들게 됨을 실험적으로 알 수 있었다.
따라서, 금속물질 중 일함수 값이 가장 높은 금속 중 하나인 금(Au)으로서 상기 소스 및 드레인 전극을 형성함으로써 반도체층과 소스 및 드레인 전극과의 계면에서의 에너지 장벽을 낮추어 박막트랜지스터의 특성을 향상시키고 있는 것이다.
한편, 유기 반도체층을 쉐도우 마스크를 이용하여 증착법에 의해 형성할 경우, 해상도의 제한이 있는 바, 고해상도 제품을 형성하기에는 문제가 있으므로 최 근에는 액상의 유기 반도체 물질을 이용하여 코팅함으로써 형성하고 있다.
종래의 액상의 유기 반도체물질을 데이터 배선과 소스 및 드레인 전극이 형성된 기판 상에 코팅하는 단계를 도시한 단면도인 도 3을 참조하면, 유기 반도체 물질을 포함하여 유기 물질을 코팅 시 금(Au) 등의 금속재료로 이루어진 소스 및 드레인 전극(75, 77)과 노출된 기판(71) 면과의 계면 상태가 서로 다른 환경을 갖는 바, 액상의 유기 반도체 물질을 상기 기판(71) 상에 코팅할 경우, 기판(71)과, 데이터 배선(미도시)과 소스 및 드레인 전극(75, 77) 등에서의 계면 특성이 서로 달라 유기 반도체 물질을 코팅할 경우, 상기 데이터 배선(미도시)이나 소스 및 드레인 전극(75, 77) 주변에 형성된 부분이 상기 배선(미도시) 또는 전극(75, 77) 위로 말려 올라감으로써 상기 데이터 배선(미도시)이나 소스 및 드레인 전극(75, 77) 주변의 기판(71) 상부에는 형성되지 않는 부분이 발생하는 현상이 나타나고 있다.
이러한 현상에 의해 소스 및 드레인 전극(75, 77)과 접촉함과 동시에 이 두 전극(75, 77)이 이격한 영역(A) 전체에 끊김없이 형성되어야 할 유기 반도체 물질층(90)이 분리되어 유기 박막트랜지스터를 완성 시 채널이 형성되지 않고, 이에 따라 박막트랜지스터 구동이 되지 않는 구동 불량의 문제가 빈번히 발생함으로써 생산 수율이 저하되고 있는 실정이다.
이러한 문제를 해결하고자 고가의 진공장비를 이용하여 산소(O2) 플라즈마 처리를 실시함으로써 상기 기판(71)과 금(Au) 등의 금속 표면에 산소 막을 형성 한 후 유기 반도체 물질의 코팅을 실시하는 방법이 제안되고 있지만, 고가의 진공장비 를 사용함으로써 제조 비용의 상승을 초래하여 가격 경쟁력을 저하시키는 문제가 있다.
전술한 문제를 해결하기 위해서 본 발명은 고가의 진공장비를 사용하지 않고 유기 반도체 물질을 코팅하기 전 기판 전면에 대해 동일 또는 유사한 계면 특성을 갖는 환경을 만들어 주는 것을 특징으로 하는 어레이 기판의 제조 방법을 제공함으로써 제조 비용을 저감시키며, 동시에 유기 반도체 물질의 코팅성을 개선시키는 것을 그 목적으로 하며, 나아가 유기 반도체층과 기판과 접합력을 개선시키는 것을 또 다른 목적으로 한다.
또한, 이러한 유기 반도체층과 기판간의 접합력 약화에 의한 뜯김 등을 개선함으로써 박막트랜지스터의 구동불량을 방지하여 생산 수율을 향상시키는 것을 또 다른 목적으로 한다.
상기와 같은 목적을 달성하기 위한 유기 반도체 반도체층을 포함하는 어레이 기판은, 기판과; 상기 기판 상에 서로 이격하며 형성된 소스 및 드레인 전극 및 상기 소스 전극과 연결되며 형성된 데이터 배선과; 상기 드레인 전극의 일끝단 접촉하며 형성된 화소전극과; 상기 소스 및 드레인 전극 상부에 형성된 제 1 자기 조립 단분자막과; 상기 소스 및 드레인 전극 사이로 이격된 영역에 대응되는 상기 기판 상에 그 엔드그룹이 상기 제 1 자기조립단분자막과 동일한 것으로 이루어진 것이 특징인 제 2 자기 조립 단분자막과; 상기 제 1, 2 자기조립단분자막 상부에 형성된 유기 반도체층과; 상기 유기 반도체층 상부로 순차 적층된 게이트 절연막 및 게이트 전극과; 상기 게이트 전극을 노출시키는 게이트 콘택홀 및 상기 화소전극을 노출시키는 오픈부를 가지며 형성된 보호층과; 상기 보호층 위로 상기 게이트 콘택홀을 통해 상기 게이트 전극과 접촉하며 상기 데이터 배선과 교차하며 형성된 게이트 배선을 포함한다.
이때, 상기 제 1 자기조립단분자막은 그 엔드그룹이 사이올기(-SH)나 시안기(-CN) 또는 아민기(-NH2)로 이루어진 것이 특징이다.
또한, 상기 제 1, 2 자기조립단분자막 각각은, 그 하부의 표면과 반응하는 헤드그룹과, 상기 헤드그룹과 연결된 긴 주사슬부분과, 상기 주사슬부분과 연결된 상기 엔드그룹으로 이루어진 것이 특징이며, 상기 제 1 자기 조립 단분자막의 헤드그룹은 금속재질과 잘 반응하는 사이올기(-SH) 또는 시안기(-CN)로 이루어진 것이 특징이며, 이때, 상기 제 2 자기조립단분자막의 헤드그룹은 기판을 이루는 재질과 잘 반응하는 실리콘(Si)과 메틸기(CH3)를 포함하는 실란계 계통의 물질(CH3-Si-X, X는 여러 메틸기를 포함하는 여러 가지 기)로 이루어지며, 이때 상기 제 2 자기조립단분자막을 이루는 화학물질은, ㄱ)MPTMS, MMDMES, MMMDES, MPMDMS 이나, 또는 ㄴ)아민기(-NH2)를 포함하는 APMDES, APTMS 이나, 또는 ㄷ)시안기(-CN)를 포함하는 CPTES, CPDMMS 중에서 선택되는 하나인 것이 특징이다.
또한, 상기 소스 및 드레인 전극은 금(Au)으로 이루어진 것이 특징이다.
본 발명에 따른 유기 반도체 반도체층을 포함하는 어레이 기판의 제조 방법은, 기판 상에 제 1 금속물질을 증착하고 이를 패터닝함으로써 서로 이격하는 소스 및 드레인 전극과 상기 소스 전극과 연결되는 데이터 배선을 형성하는 단계와; 상기 드레인 전극의 일끝단과 연결되는 화소전극을 형성하는 단계와; 제 1 화학물질을 이용한 1차 SAMs(self-assembled monolayers)처리를 실시하여 상기 소스 및 드레인 전극 상에 제 1 자기조립단분자막을 형성하는 단계와; 제 2 화학물질을 이용한 2차 SAMs(self-assembled monolayers)처리를 실시하여 상기 소스 및 드레인 전극 사이로 노출된 상기 기판의 표면에 제 2 자기조립단분자막을 형성하는 단계와; 상기 제 1, 2 자기조립단분자막 위로 순차적으로 유기 반도체층과 게이트 절연막과 게이트 전극을 형성하는 단계와; 상기 게이트 전극 위로 상기 게이트 전극을 노출시키는 게이트 콘택홀과 상기 화소전극을 노출시키는 오픈부를 갖는 보호층을 형성하는 단계와; 상기 보호층 위로 상기 게이트 콘택홀을 통해 상기 게이트 전극과 접촉하는 게이트 배선을 형성하는 단계를 포함한다.
이때, 상기 제 1, 2 자기조립단분자막의 엔드그룹(end group)을 동일한 물질로 이루어지도록 하는 것이 특징이다.
또한, 상기 제 1 화학물질은 상기 제 1 차 SAMs(self-assembled monolayers)처리 시 금속의 표면과 반응하는 것을 특징으로 하며, 상기 제 1 화학물질은 사이올기(-SH)나 시안기(-CN)를 포함하는 것이 특징이다.
또한, 상기 제 2 화학물질은 상기 제 2 차 SAMs(self-assembled monolayers) 처리 시 기판의 표면과 반응하는 것을 특징으로 하며, 이때, 상기 제 2 화학물질은 MPTMS, MMDMES, MMMDES, MPMDMS, APMDES, APTMS, CPTES, CPDMMS 중에서 선택되는 하나인 것이 특징이다.
또한, 상기 1, 2 차 SAMs(self-assembled monolayers) 처리는 각각 제 1, 2 화학물질로 이루어지 용액에 상기 기판을 담구는 디핑(dipping) 방식으로 진행하는 것이 특징이다.
또한, 상기 유기 반도체층과 게이트 절연막과 게이트 전극을 형성하는 단계는, 상기 제 1, 2 자기조립단분자막 위로 전면에 유기 반도체 물질을 코팅하여 유기 반도체 물질층을 형성하는 단계와; 상기 유기 반도체 물질층 위로 유기 절연물질을 코팅하여 유기 절연 물질층을 형성하는 단계와; 상기 유기 절연물질층 위로 금속물질을 증착하여 금속물질층을 형성하는 단계와; 상기 금속물질층 위로 유기패턴을 형성하는 단계와; 상기 유기패턴 외부로 노출된 상기 금속물질층과 그 하부의 상기 유기 절연 물질층과 그 하부의 유기 반도체 물질층 및 제 1, 2 자기조립단분자막을 제거하는 단계와; 상기 유기패턴을 제거하는 단계를 포함하며, 이때, 상기 유기 반도체 물질층 및 게이트 절연 물질층은 잉크젯 장치, 노즐(nozzle) 코팅 장치, 바(bar) 코팅 장치, 슬릿(slit) 코팅장치, 스핀(spin) 코팅장치 또는 프린팅 장치 중 하나를 이용하여 코팅함으로써 형성하는 것이 특징이다.
이하 도면을 참조하여 본 발명을 보다 상세하게 설명한다.
도 4a 내지 도 4h는 본 발명의 실시예에 따른 액정표시장치용 어레이 기판의 하나의 화소영역에 대한 제조 단계별 공정 단면도이다.
우선, 도 4a에 도시한 바와같이, 투명한 절연기판(101) 상에 열증착 등의 방법을 이용하여 저저항 특성을 가지며 비교적 일함수 값이 높은 금속물질인 금(Au)을 전면에 증착함으로써 금(Au) 재질의 금속층(미도시)을 형성한다.
이후, 상기 금(Au) 재질의 금속층(미도시) 위로 감광성 특성을 갖는 포토레지스트의 도포를 통한 포토레지스트층의 형성, 노광 마스크를 이용한 노광, 노광된 포토레지스트층의 현상 및 제거된 포토레지스트층 외부로 노출된 상기 금(Au) 재질의 금속층의 식각 등 일련의 단계를 포함하는 마스크 공정을 진행함으로써 일방향으로 연장하는 데이터 배선(110)을 형성하고, 동시에 각 화소영역(P) 내의 스위칭 영역(TrA)에는 서로 이격하는 소스 전극(113) 및 드레인 전극(115)을 형성한다. 이때 상기 데이터 배선(110)과 상기 소스 전극(113)은 서로 연결되도록 형성한다.
다음, 도 4b에 도시한 바와 같이, 상기 소스 및 드레인 전극(113, 115) 위로 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 전면에 증착하고 이를 패터닝함으로써 각 화소영역(P)별로 상기 드레인 전극(115)의 타끝단과 접촉하는 화소전극(118)을 형성한다.
다음, 도 4c에 도시한 바와같이, 상기 노출된 금(Au) 재질의 소스 및 드레인 전극(113, 115)과 데이터 배선(110) 및 화소전극(118)이 형성된 기판(101)을 금속과 우선적으로 반응하는 제 1 화학물질 예를들면, 사이올기(-SH)나 시안기(-CN)를 구조식의 양끝단에 갖는 화학물질 용액 또는 전술한 금속과 잘 반응하는 사이올 기(-SH)나 시안기(-CN)를 일끝단으로 그리고 타끝단에는 아민기(-NH2)를 갖는 화학물질 용액(185)에 노출(도면에서는 디핑(dipping)방식으로 진행됨을 보임)시키는 1차 SAMs(self-assembled monolayers) 처리를 실시함으로써 상기 금속재질의 소스 및 드레인 전극(113, 115)과 데이터 배선(110) 및 화소전극(118)의 표면에, 그 표면에 사이올기(-SH)나 시안기(-CN) 또는 아민기(-NH2) 환경을 갖는 제 1 자기조립단분자막(120)을 형성한다.
이때, 전술한 제 1 화학물질은 유리 또는 플라스틱 재질의 기판(101)과는 반응하지 않으므로 예들들어 사이올기(-SH) 이나 시안기(-CN)는 유리 또는 플라스틱 재질과는 전혀 반응하지 않으므로 금속의 표면에 대해서만 그 최상부가 사이올기(-SH)나 시안기(-CN) 또는 아민기(-NH2)가 달린 제 1 자기조립단분자막(120)이 형성되게 된다.
다음, 도 4d에 도시한 바와 같이, 상기 금속재질의 배선(110) 및 전극(113, 115, 118) 상에 제 1 자기조립단분자막(120)이 형성된 기판(101)에 대해 이번에는 기판(101)과만 반응하는 제 2 화학물질, 상기 기판(101)이 유리재질인 경우, 실리콘(Si) 주변에 메틸기(-CH3)를 갖는 것이 특징으로 실란(CH3-Si-)계통의 화학물질 예를들면 사이올기(-SH)를 포함하는 MPTMS, MMDMES, MMMDES, MPMDMS 이나 또는 아민기(-NH2)를 포함하는 APMDES, APTMS 이나 또는 시안기(-CN)를 포함하는 CPTES, CPDMMS 등의 화학물질 등을 포함하는 화학물질 용액(187)에 노출(도면에서는 디 핑(dipping) 방식으로 진행됨을 보임)시키는 2차 SAMs(self-assembled monolayers) 처리를 실시함으로써 상기 금속재질의 배선(110) 및 전극(113, 115, 118) 사이로 노출된 기판(101)의 표면에 제 2 자기조립단분자막(122)을 형성한다.
이때 상기 기판(101)과만 작용하여 상기 제 2 자기조립단분자막(122)을 이루게 되는 각 화학물질의 분자식은 아래와 같다.
Figure 112006094923951-PAT00001
Figure 112006094923951-PAT00002
Figure 112006094923951-PAT00003
Figure 112006094923951-PAT00004
여기서 SAMs(self-assembled monolayers) 처리되어 형성된 자기조립단분자막의 구조에 대해 설명한다.
자기조립단분자막의 기본적인 구조는 도 5에 도시한 바와 같이, 크게 3부분으로 이루어지고 있다. 특정 물질층의 표면과 결합할 수 있는 작용기를 갖는 헤드 그룹(head group)(210)과 길게 늘어진 구조의 주사슬부분(220)과, 마지막으로 상기 주사슬 부분(220)의 끝단에 붙어있는 기능성을 부여할 수 있는 기능(functional)기로 이루어진 엔드그룹(230)로 구성된다.
이때 본 발명에 있어서는 금속재질의 표면과 기판의 표면상에 각각 형성되는 제 1, 2 자기조립단분자막의 엔드그룹(220)이 서로 동일한 기를 갖도록 하는 것이 특징이 된다.
이렇게 3부분으로 구성되는 구조적 특징을 갖는 제 1, 2 자기조립단분자막(120, 122)이 형성된 기판(101)을 살펴보면, 우선, 금속재질의 소스 및 드레인 전극(113, 115)과 데이터 배선(110) 및 화소전극(118)의 표면에 형성된 제 1 자기조립단분자막(120)은 금속재질의 표면과 작용하는 헤드그룹으로써 사이올기(-SH)나 시안기(-CN)가 형성되고 있으며, 이들 헤드그룹과 연결되어 주사슬부분이 형성되고 있으며, 상기 주사슬부분의 끝단에는 엔드그룹으로써 사이올기(-SH)나 시안기(-CN) 또는 아민기(-NH2)가 형성되고 있는 것이 특징이다.
한편, 기판(101)의 표면에 형성된 제 2 자기조립단분자막(122)은 상기 기판(101)의 표면과 작용하는 헤드그룹으로써 실리콘(Si) 및 메틸기(CH3)를 포함하여 구성되는 실란계 물질(X-Si-CH3 또는 X-Si-OCH3, 상기 X는 여러 가지 다른 기 예를들어 CH3, CH3CH2O가 될 수 있음)이 형성되고 있으며, 이들 실란계 물질(X-Si-CH3 또는 X-Si-OCH3)의 헤드그룹과 연결되어 주사슬부분이 형성되고 있으며, 상기 주사슬부분의 끝단에는 엔드그룹으로써 사이올기(-SH)나 시안기(-CN) 또는 아민기(-NH2)가 형성되고 있는 것이 특징이다.
따라서, 상기 금속 배선(110) 및 전극(113, 115, 118)과 기판(101) 상에 각각 형성된 제 1, 2 자기조립단분자막(120, 122)은 그 엔드그룹이 모두 동일한 기능기 즉, 사이올기(-SH)나 시안기(-CN) 또는 아민기(-NH2)를 갖는 구조를 갖게 됨으로써 그 상부에 코팅하게 되는 유기 반도체 물질층이 동일한 표면 환경을 갖게 되는 바, 접하게 되는 계면 특성을 달리함으로써 발생되는 코팅 불량을 방지할 수 있다.
이 경우, 기판(101)을 이러한 화학물질에 노출시키는 것은 고가의 진공챔버 등을 사용하지 않고 베스(bath) 등을 이용한 디핑(dipping) 또는 노즐을 통한 화학용액의 분사(spray) 등의 방법으로 간단히 형성할 수 있는 바, 종래의 고가의 진공장비를 이용한 플라즈마 처리보다 제조 비용적 측면 및 제조 시간적 측면에서 매우 효과적이라 할 수 있다. 진공장비의 경우 매우 고가이며, 진공을 형성하는 과정에 서 비교적 긴 시간을 소비하게 되지만, 본 발명의 경우 단지 베스(bath)에 소정시간 디핑(dipping)하는 방식으로 짧은 시간내에 진행되는 바, 제조 공정 진행상 효율적이라 할 것이다. 더욱이 디핑(dipping)방식의 경우 도면에서는 기판 한 장만이 디핑(dipping)되는 것을 보이고 있지만, 여러 장의 기판을 소정의 간격을 가지며 적층시킨 카세트 형태로 디핑(dipping)을 실시할 수도 있는 바, 제조 시간을 더욱 단축시킬 수 있다.
한편, 전술한 실시예에 있어서는 금속재질과 반응하는 제 1 화학물질을 이용하여 금속재질의 전극 및 배선에 제 1 자기조립단분자막을 형성한 것을 보이고 있으나, 변형예로서 우선적으로 상기 기판을 이루는 재질과 반응하는 제 2 화학물질을 이용하여 SAMs처리를 실시함으로써 기판표면에 제 2 자기조립단분자막을 먼저 형성하고, 이후에 상기 제 1 화학물질을 이용하여 상기 금속재질의 전극 및 배선의 표면에 제 1 자기조립단분자막을 형성할 수도 있다.
이 경우, 상기 기판과 반응하는 제 2 화학물질이 사이올기(-SH)나 시안기(-CN)를 갖는 물질인 경우는 실란 계통(CH3-Si-X)의 작용기가 기판에 흡착될 수도 있고, 상기 사이올기(-SH)나 시안기(-CN)가 우선적으로 금속재질에 흡착될 수도 있는 바, 이 경우는 실시예에서와 같이 제 1 화학물질을 이용하여 금속재질에 제 1 자기조립단분자막을 우선적으로 형성한 후 진행하는 것이 바람직하다. 하지만, 상기 제 2 화학물질인 아민기(-NH2)를 갖는 물질인 경우는 실시예에 따른 방법이든 아니면 변형예에 따른 방법이든 문제되지 않는다.
다음, 도 4e에 도시한 바와 같이, 상기 제 1, 2 자기조립단분자막(120, 122) 위로 액상의 유기 반도체 물질 예를들면 액상의 펜타신(pentacene) 또는 폴리사이오펜(polythiophene)을 잉크젯 장치, 노즐(nozzle) 코팅 장치, 바(bar) 코팅 장치, 슬릿(slit) 코팅장치, 스핀(spin) 코팅장치 또는 프린팅 장치 등을 이용하여 전면에 코팅함으로써 유기 반도체 물질층(130)을 형성하고, 연속하여 상기 유기 반도체 물질층(130) 위로 유기 절연물질 예를들면 플루오루폴리머(fluoropolymer)를 전술한 코팅장치 중 하나의 장치를 이용하여 전면에 코팅함으로써 게이트 절연 물질층(135)을 형성한다.
이 경우, 상기 금속재질인 소스 및 드레인 전극(113, 115)과 데이터 배선(110)과 화소전극(118) 상부로는 그 엔드그룹을 사이올기(-SH)나 시안기(-CN) 또는 아민기(-NH2)로 하는 제 1 자기조립단분자막(120)이 형성되며, 이들 전극(113, 115, 118) 및 배선(110) 외부로 노출된 기판(101)의 표면에 대응해서도 상기 제 1 자기조립단분자막(120)과 같이 그 엔드그룹을 사이올기(-SH)나 시안기(-CN) 또는 아민기(-NH2)로 하는 제 2 자기조립단분자막(122)이 형성되게 된다. 따라서, 상기 유기 반도체 물질을 이용하여 코팅 진행시 기판(101) 전면에 대해 동일한 상태를 갖는 계면 상에 코팅됨으로써 계면 특성 차이에 따른 코팅 불량 및 끊김 등의 발생없이 상기 유기 반도체 물질층(130)이 형성되게 된다.
또한, 상기 유기 반도체 물질은 금속 또는 기판(101) 자체와의 결합보다 상기 제 1, 2 자기조립단분자막(120, 122)과의 결합력이 더욱 강한 특성을 갖는 바, 결합력이 증가함으로서 계면에서의 특성 또한 상승되는 효과가 있다.
이후, 상기 게이트 절연 물질층(135) 위로 건식식각이 용이한 금속물질 예를들면 몰리브덴(Mo) 또는 크롬(Cr)을 증착함으로써 제 2 금속층(140)을 형성한다.
다음, 도 4f에 도시한 바와 같이, 상기 제 2 금속층(도 4e의 140) 위로 포지티브 타입의 감광성 특성을 갖는 유기 절연물질인 포토아크릴 또는 PVA(poly vinyl alcohol)를 도포하여 감광성 유기절연층(미도시)을 형성하고 이를 노광, 현상함으로써 감광성 유기패턴(181)을 형성한다.
이후, 상기 감광성 유기패턴(181)을 식각 마스크로하여 드라이 에칭을 진행하여 상기 감광성 유기패턴(181) 외부로 노출된 상기 제 2 금속층(도 4e의 140)과 그 하부의 게이트 절연물질층(도 4e의 135)과 유기 반도체 물질층(도 4e의 130)을 동시에 제거함으로써 상기 스위칭 영역(TrA)에 아일랜드 형상의 게이트 전극(141)을 형성하고, 동시에 그 하부로 동일한 패턴 형태를 갖는 게이트 절연막(136)과 유기 반도체층(131)을 형성한다.
이때, 상기 드라이 에칭에 의해 상기 유기패턴(181)이 형성된 이외의 영역 에 형성된 제 1, 2 자기조립단분자막(120, 122)까지 제거됨으로써 상기 화소전극(118)과 소스 및 드레인 전극(113, 115) 일부 및 데이터 배선(110)은 노출되게 된다.
다음, 도 4g에 도시한 바와같이, 전면 노광을 한 후 현상하거나 또는 애싱(ashing)을 진행함으로써 상기 게이트 전극(141) 상부에 남아있는 감광성 유기패턴(도 4f의 181)을 제거한다. 이때, 유기 박막트랜지스터 제조 특성상, 유기 반도 체층의 측면이 최종적으로 노출되므로 스트립액을 이용하여 상기 유기패턴(도 4f의 181)을 스트립하여 제거하는 방법은 진행할 수 없다.
하지만, 전면 노광 후 현상의 방법으로 상기 유기패턴(도 4f의 181)을 제거하는 경우, 상기 감광성 유기패턴(도 4f의 181)은 그 현상액이 KOH(포토아크릴의 현상액) 또는 순수(DI, PVA의 현상액)가 되므로 이는 상기 유기 반도체층(131)의 측면과 접촉하게 되지만 영향을 주지 않는 바, 문제되지 않는다.
이때, 만약 애싱(ashing)을 통해 상기 감광성 유기패턴(도 4f의 181)을 제거하는 경우, 상기 감광성 유기패턴(도 4f의 181)은 일반적인 패터닝 시 주로 이용하는 포토레지스트로 형성할 수도 있다.
이후 상기 노출된 게이트 전극(141) 위로 감광성 유기 절연물질인 포토아크릴 또는 PVA(poly vinyl alcohol)를 상기 게이트 전극(141) 위로 전면에 전술한 코팅장치 중 하나를 이용하여 코팅함으로써 보호층(150)을 형성한 후, 이를 패터닝함으로써 각 화소영역(P)내의 상기 게이트 전극(141) 일부로 노출시키는 게이트 콘택홀(153)과 상기 화소전극(118)을 노출시키는 오픈부(op)를 형성한다.
다음 도 4h에 도시한 바와같이, 상기 게이트 콘택홀(153)을 갖는 보호층(150) 위로 저저항 금속물질 예를들면, 은(Ag), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 구리(Cu), 구리합금 중에서 선택되는 하나의 물질을 스퍼터링을 통해 증착하고, 이를 마스크 공정을 진행하여 패터닝함으로써 상기 게이트 콘택홀(153)을 통해 게이트 전극(141)과 접촉하며, 상기 데이터 배선(110)과 교차하여 상기 화소영역(P)을 정의하는 게이트 배선(160)을 형성한다.
이때, 상기 게이트 배선(160)은 상기 화소전극(118)의 끝단부와 일부 중첩하도록 형성함으로써 더욱 정확히는 상기 게이트 배선(160)이 형성되는 부분에 대응하여 상기 화소전극(118) 형성 시 그 일끝단부가 상기 게이트 배선(160)이 형성되는 부분과 대응되는 영역까지 연장 형성되도록 함으로써 이들 중첩되는 부분이 스토리지 커패시터(StgC)를 이루도록 하여 본 발명에 따른 유기 반도체층(131)을 갖는 어레이 기판(101)을 완성한다.
본 발명에 의한 유기 박막트랜지스터를 갖는 액정표시장치용 어레이 기판은 유기 반도체층을 형성 전 1, 2 차 SAMs(self-assembled monolayers) 처리에 의해 금속재질의 표면과 기판의 표면상에 각각 그 엔드그룹이 동일한 물질로 이루어진 제 1, 2 자기조립단분자막이 형성됨으로써 기판 전면에 대해 그 표면상태가 동일한 환경이 되도록 함으로써 유기 반도체 물질을 코팅 시 계면 특성 차이로 발생하는 끊김 및 코팅성 저하를 방지하는 효과가 있다.
또한 유기 반도체층이 끊김 없이 형성되며 더욱이 그 계면에서의 접합력이 향상됨으로써 최종적으로는 박막트랜지스터의 특성을 향상시키는 효과가 있다.

Claims (16)

  1. 기판과;
    상기 기판 상에 서로 이격하며 형성된 소스 및 드레인 전극 및 상기 소스 전극과 연결되며 형성된 데이터 배선과;
    상기 드레인 전극의 일끝단 접촉하며 형성된 화소전극과;
    상기 소스 및 드레인 전극 상부에 형성된 제 1 자기 조립 단분자막과;
    상기 소스 및 드레인 전극 사이로 이격된 영역에 대응되는 상기 기판 상에 그 엔드그룹이 상기 제 1 자기조립단분자막과 동일한 것으로 이루어진 것이 특징인 제 2 자기 조립 단분자막과;
    상기 제 1, 2 자기조립단분자막 상부에 형성된 유기 반도체층과;
    상기 유기 반도체층 상부로 순차 적층된 게이트 절연막 및 게이트 전극과;
    상기 게이트 전극을 노출시키는 게이트 콘택홀 및 상기 화소전극을 노출시키는 오픈부를 가지며 형성된 보호층과;
    상기 보호층 위로 상기 게이트 콘택홀을 통해 상기 게이트 전극과 접촉하며 상기 데이터 배선과 교차하며 형성된 게이트 배선
    을 포함하는 어레이 기판.
  2. 제 1 항에 있어서,
    상기 제 1 자기조립단분자막은 그 엔드그룹이 사이올기(-SH)나 시안기(-CN) 또는 아민기(-NH2)로 이루어진 것이 특징인 어레이 기판.
  3. 제 1 항에 있어서,
    상기 제 1, 2 자기조립단분자막 각각은, 그 하부의 표면과 반응하는 헤드그룹과, 상기 헤드그룹과 연결된 긴 주사슬부분과, 상기 주사슬부분과 연결된 상기 엔드그룹으로 이루어진 것이 특징인 어레이 기판.
  4. 제 3 항에 있어서,
    상기 제 1 자기 조립 단분자막의 헤드그룹은 금속재질과 잘 반응하는 사이올기(-SH) 또는 시안기(-CN)로 이루어진 것이 특징인 어레이 기판.
  5. 제 4 항에 있어서,
    상기 제 2 자기조립단분자막의 헤드그룹은 기판을 이루는 재질과 잘 반응하는 실리콘(Si)과 메틸기(CH3)를 포함하는 실란계 계통의 물질(CH3-Si-X, X는 여러 메틸기를 포함하는 여러 가지 기)로 이루어진 어레이 기판.
  6. 제 5 항에 있어서,
    상기 제 2 자기조립단분자막을 이루는 화학물질은,
    ㄱ)MPTMS, MMDMES, MMMDES, MPMDMS 이나,
    또는 ㄴ)아민기(-NH2)를 포함하는 APMDES, APTMS 이나,
    또는 ㄷ)시안기(-CN)
    를 포함하는 CPTES, CPDMMS 중에서 선택되는 하나인 어레이 기판.
  7. 제 1 항에 있어서,
    상기 소스 및 드레인 전극은 금(Au)으로 이루어진 것이 특징인 어레이 기판.
  8. 기판 상에 제 1 금속물질을 증착하고 이를 패터닝함으로써 서로 이격하는 소스 및 드레인 전극과 상기 소스 전극과 연결되는 데이터 배선을 형성하는 단계와;
    상기 드레인 전극의 일끝단과 연결되는 화소전극을 형성하는 단계와;
    제 1 화학물질을 이용한 1차 SAMs(self-assembled monolayers)처리를 실시하여 상기 소스 및 드레인 전극 상에 제 1 자기조립단분자막을 형성하는 단계와;
    제 2 화학물질을 이용한 2차 SAMs(self-assembled monolayers)처리를 실시하여 상기 소스 및 드레인 전극 사이로 노출된 상기 기판의 표면에 제 2 자기조립단분자막을 형성하는 단계와;
    상기 제 1, 2 자기조립단분자막 위로 순차적으로 유기 반도체층과 게이트 절연막과 게이트 전극을 형성하는 단계와;
    상기 게이트 전극 위로 상기 게이트 전극을 노출시키는 게이트 콘택홀과 상기 화소전극을 노출시키는 오픈부를 갖는 보호층을 형성하는 단계와;
    상기 보호층 위로 상기 게이트 콘택홀을 통해 상기 게이트 전극과 접촉하는 게이트 배선을 형성하는 단계
    를 포함하는 어레이 기판의 제조 방법.
  9. 제 8 항에 있어서,
    상기 제 1, 2 자기조립단분자막의 엔드그룹(end group)을 동일한 물질로 이루어지도록 하는 것이 특징인 어레이 기판의 제조 방법.
  10. 제 8 항에 있어서,
    상기 제 1 화학물질은 상기 제 1 차 SAMs(self-assembled monolayers)처리 시 금속의 표면과 반응하는 것을 특징으로 하는 어레이 기판의 제조 방법.
  11. 제 10 항에 있어서,
    상기 제 1 화학물질은 사이올기(-SH)나 시안기(-CN)를 포함하는 것이 특징인 어레이 기판의 제조 방법.
  12. 제 8 항에 있어서,
    상기 제 2 화학물질은 상기 제 2 차 SAMs(self-assembled monolayers)처리 시 기판의 표면과 반응하는 것을 특징으로 하는 어레이 기판의 제조 방법.
  13. 제 12 항에 있어서,
    상기 제 2 화학물질은 MPTMS, MMDMES, MMMDES, MPMDMS, APMDES, APTMS, CPTES, CPDMMS 중에서 선택되는 하나인 어레이 기판의 제조 방법.
  14. 제 8 항에 있어서,
    상기 1, 2 차 SAMs(self-assembled monolayers) 처리는 각각 제 1, 2 화학물질로 이루어지 용액에 상기 기판을 담구는 디핑(dipping) 방식으로 진행하는 것이 특징인 어레이 기판의 제조 방법.
  15. 제 8 항에 있어서,
    상기 유기 반도체층과 게이트 절연막과 게이트 전극을 형성하는 단계는,
    상기 제 1, 2 자기조립단분자막 위로 전면에 유기 반도체 물질을 코팅하여 유기 반도체 물질층을 형성하는 단계와;
    상기 유기 반도체 물질층 위로 유기 절연물질을 코팅하여 유기 절연 물질층을 형성하는 단계와;
    상기 유기 절연물질층 위로 금속물질을 증착하여 금속물질층을 형성하는 단계와;
    상기 금속물질층 위로 유기패턴을 형성하는 단계와;
    상기 유기패턴 외부로 노출된 상기 금속물질층과 그 하부의 상기 유기 절연 물질층과 그 하부의 유기 반도체 물질층 및 제 1, 2 자기조립단분자막을 제거하는 단계와;
    상기 유기패턴을 제거하는 단계
    를 포함하는 어레이 기판의 제조 방법.
  16. 제 15 항에 있어서,
    상기 유기 반도체 물질층 및 게이트 절연 물질층은 잉크젯 장치, 노즐(nozzle) 코팅 장치, 바(bar) 코팅 장치, 슬릿(slit) 코팅장치, 스핀(spin) 코팅장치 또는 프린팅 장치 중 하나를 이용하여 코팅함으로써 형성하는 것이 특징인 어레이 기판의 제조 방법.
KR1020060131736A 2006-12-21 2006-12-21 어레이 기판 및 그 제조 방법 KR101325665B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060131736A KR101325665B1 (ko) 2006-12-21 2006-12-21 어레이 기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060131736A KR101325665B1 (ko) 2006-12-21 2006-12-21 어레이 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20080057878A true KR20080057878A (ko) 2008-06-25
KR101325665B1 KR101325665B1 (ko) 2013-11-05

Family

ID=39803606

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060131736A KR101325665B1 (ko) 2006-12-21 2006-12-21 어레이 기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101325665B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130123983A (ko) * 2012-05-04 2013-11-13 삼성전자주식회사 유기 박막 트랜지스터 및 그 제조 방법
US9368515B2 (en) 2012-12-21 2016-06-14 Samsung Display Co., Ltd. Thin film transistor array panel and method of manufacturing the same
KR20160087477A (ko) * 2015-01-13 2016-07-22 삼성디스플레이 주식회사 편광 소자 및 이를 포함하는 표시장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7285440B2 (en) * 2002-11-25 2007-10-23 International Business Machines Corporation Organic underlayers that improve the performance of organic semiconductors
KR100968560B1 (ko) * 2003-01-07 2010-07-08 삼성전자주식회사 박막 트랜지스터 기판 및 박막 트랜지스터 기판의금속배선 형성방법
KR100659103B1 (ko) * 2005-10-24 2006-12-19 삼성에스디아이 주식회사 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치및 유기 박막 트랜지스터의 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130123983A (ko) * 2012-05-04 2013-11-13 삼성전자주식회사 유기 박막 트랜지스터 및 그 제조 방법
US9368515B2 (en) 2012-12-21 2016-06-14 Samsung Display Co., Ltd. Thin film transistor array panel and method of manufacturing the same
KR20160087477A (ko) * 2015-01-13 2016-07-22 삼성디스플레이 주식회사 편광 소자 및 이를 포함하는 표시장치

Also Published As

Publication number Publication date
KR101325665B1 (ko) 2013-11-05

Similar Documents

Publication Publication Date Title
JP5847061B2 (ja) アレイ基板及びその製造方法
KR101163576B1 (ko) 유기 반도체물질을 이용한 액정표시장치용 어레이 기판 및그 제조 방법
KR101279927B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
JP4733005B2 (ja) 有機半導体物質を利用した液晶表示装置用アレイ基板及びその製造方法
KR101251376B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR101198218B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR101747391B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조 방법
KR101325665B1 (ko) 어레이 기판 및 그 제조 방법
KR101357214B1 (ko) 액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판 및 그 제조 방법
KR101205767B1 (ko) 액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판의 제조방법
KR101198219B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101875940B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR20080057877A (ko) 어레이 기판 및 그 제조방법
KR20080080772A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101381204B1 (ko) 액정표시장치용 어레이 기판의 제조 방법
KR20080056388A (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR101350408B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101221950B1 (ko) 유기 반도체물질을 이용한 액정표시장치용 어레이 기판 및그 제조 방법
KR101380225B1 (ko) 액정표시장치용 어레이 기판
KR101377673B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101366025B1 (ko) 어레이 기판 및 그 제조방법
KR101250317B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR20090059511A (ko) 유기박막트랜지스터 제조방법
KR101236240B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR101257733B1 (ko) 액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 7