KR101357214B1 - 액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판 및 그 제조 방법 - Google Patents
액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판 및 그 제조 방법 Download PDFInfo
- Publication number
- KR101357214B1 KR101357214B1 KR1020070020317A KR20070020317A KR101357214B1 KR 101357214 B1 KR101357214 B1 KR 101357214B1 KR 1020070020317 A KR1020070020317 A KR 1020070020317A KR 20070020317 A KR20070020317 A KR 20070020317A KR 101357214 B1 KR101357214 B1 KR 101357214B1
- Authority
- KR
- South Korea
- Prior art keywords
- alignment layer
- source
- electrode
- gate
- organic semiconductor
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
- H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/10—Deposition of organic active material
- H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
Abstract
본 발명은 기판과; 상기 기판 상에 형성되며, 그 표면이 러빙 처리되지 않은 제 1 배향막과, 러빙 처리되어 그 표면의 고분자 사슬이 일정한 방향으로 정렬된 제 2 배향막과; 상기 제 1 배향막 위로 형성된 데이터 배선과, 상기 데이트 배선과 연결된 소스 전극과, 상기 소스 전극과 이격하여 러빙 처리된 상기 제 2 배향막을 노출시키며 형성된 드레인 전극과; 상기 제 1 배향막 위로 상기 드레인 전극과 접촉하며 형성된 화소전극과; 서로 마주하는 상기 소스 및 드레인 전극의 끝단부를 포함하여 이들 두 전극 사이로 노출된 상기 제 2 배향막 위로 형성된 유기 반도체층과; 상기 유기 반도체층 위로 순차적으로 형성된 게이트 절연막 및 게이트 전극과; 상기 게이트 전극 위로 상기 게이트 전극을 노출시키는 게이트 콘택홀과 상기 화소전극을 노출시키는 오픈부를 가지며 형성된 보호층과; 상기 보호층 위로 상기 데이터 배선과 교차하여 화소영역을 정의하며 상기 게이트 콘택홀을 통해 상기 게이트 전극과 접촉하며 형성된 게이트 배선을 포함하는 액정표시장치용 어레이 기판 및 이의 제조 방법을 제공한다.
Description
도 1은 일반적인 액정표시장치의 분해사시도.
도 2a 내지 2h는 본 발명의 제 1 실시예에 따른 유기 반도체층을 갖는 유기 박막트랜지스터를 포함하는 액정표시장치용 어레이 기판을 제조하는 방법을 도시한 제조 공정별 도면.
도 3은 본 발명의 제 1 실시예에 따른 유기 반도체층을 갖는 유기 박막트랜지스터를 포함하는 액정표시장치용 어레이 기판에 있어 러빙된 배향막 상에 형성된 유기 반도체 물질층을 내부 분자 구조를 간략히 도시한 도면.
도 4a 내지 4f는 본 발명의 제 2 실시예에 따른 유기 반도체층을 갖는 유기 박막트랜지스터를 포함하는 액정표시장치용 어레이 기판을 제조하는 방법을 도시한 제조 공정별 도면.
도 5는 본 발명의 제 2 실시예의 변형예(제 3 변형예)에 따른 유기 반도체층을 갖는 유기 박막트랜지스터를 포함하는 액정표시장치용 어레이 기판의 하나의 화소영역에 대한 단면도.
<도면의 주요부분에 대한 부호의 설명>
101 : 기판 108 : 데이터 배선
110 : 소스 전극 113 : 드레인 전극
117 : 화소전극 190 : 러빙롤
193 : 러빙포
ax : 소스 및 드레인 전극을 연결한 가상의 축
rd : 러빙 방향
본 발명은 액정표시장치에 관한 것으로, 좀 더 자세하게는 유기 반도체 물질을 이용한 액정표시장치용 어레이 기판 및 이의 제조방법에 관한 것이다.
근래에 들어 사회가 본격적인 정보화 시대로 접어듦에 따라 대량의 정보를 처리 및 표시하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 최근에는 특히 박형화, 경량화, 저소비전력화의 우수한 성능을 지닌 박막트랜지스터(Thin Film Transistor : TFT)형 액정표시장치(TFT-LCD)가 개발되어 기존의 브라운관(Cathode Ray Tube : CRT)을 대체하고 있다.
액정표시장치의 화상구현원리는 액정의 광학적 이방성과 분극성질을 이용하 는 것으로, 주지된 바와 같이 액정은 분자구조가 가늘고 길며 배열에 방향성을 갖는 광학적 이방성과 전기장 내에 놓일 경우에 그 크기에 따라 분자배열 방향이 변화되는 분극성질을 띤다. 이에 액정표시장치는 액정층을 사이에 두고 서로 마주보는 면으로 각각 화소전극과 공통전극이 형성된 어레이 기판(array substrate)과 컬러필터 기판(color filter substrate)을 합착시켜 구성된 액정패널을 필수적인 구성요소로 하며, 이들 전극 사이의 전기장 변화를 통해서 액정분자의 배열방향을 인위적으로 조절하고 이때 변화되는 빛의 투과율을 이용하여 여러 가지 화상을 표시하는 비발광 소자이다.
최근에는 특히 화상표현의 기본단위인 화소(pixel)를 행렬 방식으로 배열하고 스위칭 소자를 각 화소에 배치시켜 독립적으로 제어하는 능동행렬방식(active matrix type)이 해상도 및 동영상 구현능력에서 뛰어나 주목받고 있는데, 이 같은 스위칭 소자로 박막 트랜지스터(Thin Film Transistor : TFT)를 사용한 것이 잘 알려진 TFT-LCD(Thin Firm Transistor Liquid Crystal Display device)이다.
좀 더 자세히, 일반적인 액정표시장치의 분해사시도인 도 1에 나타낸 바와 같이 액정층(30)을 사이에 두고 어레이 기판(10)과 컬러필터 기판(20)이 대면 합착된 구성을 갖는데, 이중 하부의 어레이 기판(10)은 제 1 투명기판(12) 및 이의 상면으로 종횡 교차 배열되어 다수의 화소영역(P)을 정의하는 복수개의 게이트 배선(14)과 데이터 배선(16)을 포함하며, 이들 두 배선(14, 16)의 교차지점에는 박막 트랜지스터(T)가 구비되어 각 화소영역(P)에 마련된 화소전극(18)과 일대일 대응 접속되어 있다.
또한 이와 마주보는 상부의 컬러필터 기판(20)은 제 2 투명기판(22) 및 이의 배면으로 상기 게이트 배선(14)과 데이터 배선(16) 그리고 박막 트랜지스터(T) 등의 비표시영역을 가리도록 각 화소영역(P)을 테두리하는 격자 형상의 블랙매트릭스(25)가 형성되어 있으며, 이들 격자 내부에서 각 화소영역(P)에 대응되게 순차적으로 반복 배열된 적, 녹, 청색 컬러필터층(26)이 형성되어 있으며, 상기 블랙매트릭스(25)와 적, 녹 ,청색 컬러필터층(26)의 전면에 걸쳐 투명한 공통전극(28)이 마련되어 있다.
그리고 도면상에 명확하게 도시되지는 않았지만, 이들 두 기판(10, 20)은 그 사이로 개재된 액정층(30)의 누설을 방지하기 위하여 가장자리 따라 실링제 등으로 봉함(封函)된 상태에서 각 기판(10, 20)과 액정층(30)의 경계부분에는 액정의 분자배열 방향에 신뢰성을 부여하는 상, 하부 배향막이 개재되며, 각 기판(10, 20)의 적어도 하나의 외측면에는 편광판이 부착된다.
더불어 액정패널 배면으로는 백라이트(back-light)가 구비되어 빛을 공급하는 바, 게이트배선(14)으로 박막트랜지스터(T)의 온(on)/오프(off) 신호가 순차적으로 스캔 인가되어 선택된 화소영역(P)의 화소전극(18)에 데이터배선(16)의 화상신호가 전달되면 이들 사이의 수직전계에 의해 그 사이의 액정분자가 구동되고, 이에 따른 빛의 투과율 변화로 여러 가지 화상을 표시할 수 있다.
한편, 이 같은 액정표시장치에 있어 어레이 기판(10)과 컬러필터 기판(20)의 모체가 되는 제 1 및 제 2 절연기판(12, 22)은 전통적으로 유리 기판이 사용되었지만, 최근 들어 노트북이나 PDA(personal digital assistant)와 같은 소형의 휴대용 단말기가 널리 보급됨에 따라 이들에 적용 가능하도록 유리보다 가볍고 경량임과 동시에 유연한 특성을 지니고 있어 파손위험이 적은 플라스틱 기판을 이용한 액정패널이 소개된 바 있다.
하지만, 플라스틱 기판을 이용한 액정패널은 액정표시장치의 제조 특성상 특히 스위칭 소자인 박막 트랜지스터가 형성되는 어레이 기판의 제조에는 200℃ 이상의 고온을 필요로 하는 고온 공정이 많아 내열성 및 내화학성이 유리기판 보다 떨어지는 플라스틱 기판으로 상기 어레이 기판을 제조하는 데에는 어려움이 있어, 상부기판을 이루는 컬러필터 기판만을 플라스틱 기판으로 제조하고 하부기판인 어레이 기판은 통상적인 유리 기판을 이용하여 액정표시장치를 제조하고 있는 실정이다.
이러한 문제를 해결하고자 최근에는 유기 반도체 물질 등을 이용하여 200℃ 이하의 저온 공정을 진행하여 박막트랜지스터를 형성하는 것을 특징으로 하는 어레이 기판을 제조 하는 기술이 제안되었다. 이러한 저온 공정에 의한 어레이 기판의 제조는 값비싼 진공 증착 장비를 이용하여 제조하는 것보다 코팅 장치를 이용하게 됨으로써 초기 설비비용이 매우 저렴하여 결과적으로 제조비용의 절감을 달성할 수 있는 바, 플라스틱 기판을 이용한 제조에만 한정되는 것이 아니라 유기 기판을 이용하여 제작할 수 있음은 당연하다.
이후에는 200℃이하의 저온 공정을 진행되는 유기 반도체 물질을 이용한 어레이 기판의 제조 방법에 대해 설명한다.
200℃ 이하의 저온 공정으로 박막트랜지스터를 포함하는 화소를 형성함에 있 어서, 전극과 배선을 이루는 금속물질과 절연막과 보호층등의 형성은 저온 증착 또는 코팅의 방법 등을 통해 형성하여도 박막트랜지스터의 특성에 별 영향을 주지 않는다. 하지만, 채널을 이루는 반도체층을 일반적으로 이용되는 반도체 물질인 비정질 실리콘을 사용하여 저온 공정에서 증착 형성하게 되면, 상기 반도체층 내부 구조가 치밀하지 못하여 이동도 등의 중요 특성이 스위칭 소자로소의 역할을 할 수 없을 정도로 저하되는 문제가 발생한다.
따라서, 이를 극복하고자 비정질 실리콘 등의 종래의 비정질 실리콘 등의 반도체 물질 대신 반도체 특성을 갖는 유기 물질을 이용하여 유기 반도체층을 형성하는 것이 제안되고 있으며, 특히, 최근에는 액상 타입의 유기 반도체물질이 개발됨으로써 이를 코팅 등의 방법에 의해 기판 상에 형성하는 것을 특징으로 하는 유기 박막트랜지스터를 포함하는 액정표시장치가 제안되고 있다.
하지만, 이러한 액상의 유기 반도체 물질을 이용한 유기 박막트랜지스터를 포함하는 액정표시장치의 제조에 있어, 200℃이하의 저온의 분위기에서 상기 액상의 유기반도체물질을 코팅하여 기판 상에 형성할 경우, 상기 유기 반도체 물질의 결정성이 좋지 않아 이를 반도체층으로 하는 박막트랜지스터의 이동도 특성이 비록 액정표시장치의 스위칭 소자로서 역할을 수행할 수 있을 정도(0.1 ㎠/V·s 내지 0.5 ㎠/V·s)는 되지만, 제조 공정상의 제조 오차에 의해 스위칭 소자로서 역할을 할 수 없을 정도 즉 그 이동도가 0.1㎠/V·s 미만의 수치를 갖는 박막트랜지스터가 형성되어 액정표시장치로서의 양품 처리가 불가한 제품이 제조됨으로써 수율 및 생산성이 저하되는 문제가 발생하고 있다.
따라서, 본 발명은 액상의 유기 반도체 물질을 이용한 유기 박막트랜지스터를 포함하는 액정표시장치용 어레이 기판의 제조에 있어, 특히 유기 반도체층을 형성 시 상기 반도체층 내부의 결정성을 향상시킴으로써 제조 공정상의 오차가 발생하더라도 유기 박막트랜지스터의 스위칭 소자로서의 역할을 충분히 수행할 수 있을 정도의 이동도 특성을 갖는 유기 박막트랜지스터를 포함하는 액정표시장치용 어레이 기판의 제조 방법을 제공하는 것을 그 목적으로 하며, 나아가 제품 수율 향상을 통한 생산성을 향상시키는 것을 또 다른 목적으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명의 제 1 특징에 따른 유기 반도체층을 갖는 액정표시장치용 어레이 기판은, 기판과; 상기 기판 상에 형성되며, 그 표면이 러빙 처리되지 않은 제 1 배향막과, 러빙 처리되어 그 표면의 고분자 사슬이 일정한 방향으로 정렬된 제 2 배향막과; 상기 제 1 배향막 위로 형성된 데이터 배선과, 상기 데이트 배선과 연결된 소스 전극과, 상기 소스 전극과 이격하여 러빙 처리된 상기 제 2 배향막을 노출시키며 형성된 드레인 전극과; 상기 제 1 배향막 위로 상기 드레인 전극과 접촉하며 형성된 화소전극과; 서로 마주하는 상기 소스 및 드레인 전극의 끝단부를 포함하여 이들 두 전극 사이로 노출된 상기 제 2 배향막 위로 형성된 유기 반도체층과; 상기 유기 반도체층 위로 순차적으로 형성된 게이트 절연막 및 게이트 전극과; 상기 게이트 전극 위로 상기 게이트 전극을 노출시키는 게이트 콘택홀과 상기 화소전극을 노출시키는 오픈부를 가지며 형성된 보호층과; 상기 보호층 위로 상기 데이터 배선과 교차하여 화소영역을 정의하며 상기 게이트 콘택홀을 통해 상기 게이트 전극과 접촉하며 형성된 게이트 배선을 포함하며, 상기 러빙처리는 그 방향이 서로 마주하며 이격하는 상기 소스 및 드레인 전극을 연결하는 가상의 축에 대해 수직한 방향인 것이 특징이다.
또한 본 발명의 제 2 특징에 따른 유기 반도체층을 갖는 액정표시장치용 어레이 기판은, 기판과; 상기 기판 상에 형성된 게이트 배선 및 상기 게이트 배선과 연결된 게이트 전극과; 상기 게이트 배선과 상기 게이트 전극 위로 형성되며, 그 표면이 러빙 처리되지 않은 제 1 배향막 및 러빙 처리되어 그 표면의 고분자 사슬이 일정한 방향으로 정렬된 제 2 배향막과; 상기 제 1 배향막 위로 형성된 데이터 배선과, 상기 데이트 배선과 연결된 소스 전극과, 상기 소스 전극과 이격하여 러빙 처리된 상기 제 2 배향막을 노출시키며 형성된 드레인 전극과; 상기 제 1 배향막 위로 상기 드레인 전극과 접촉하며 형성된 화소전극과; 상기 소스 및 드레인 전극 사이로 노출된 상기 제 2 배향막 상부 및 상기 서로 마주하는 소스 및 드레인 전극 일끝단 위로 순차적으로 형성된 유기 반도체층 및 보호패턴을 포함하며, 상기 러빙처리는 그 방향이 서로 마주하며 이격하는 상기 소스 및 드레인 전극을 연결하는 가상의 축에 대해 수직한 방향인 것이 특징이다.
또한 본 발명의 제 3 특징에 따른 유기 반도체층을 갖는 액정표시장치용 어레이 기판은, 기판과; 상기 기판 상에 형성된 게이트 배선 및 상기 게이트 배선과 연결된 게이트 전극과; 상기 게이트 배선과 상기 게이트 전극 위로 형성되며, 그 표면이 러빙 처리되지 않은 제 1 배향막 및 러빙 처리되어 그 표면의 고분자 사슬이 일정한 방향으로 정렬된 제 2 배향막과; 상기 제 2 배향막 위로 순차적으로 그 측면이 노출되며 형성된 유기 반도체층 및 보호패턴과; 상기 제 1 배향막 위로 형성된 화소전극과; 상기 제 2 배향막 위로 상기 게이트 배선과 교차하여 형성된 데이터 배선과; 상기 유기 반도체층의 제 1 측면과 접촉하며 상기 데이터 배선과 연결된 소스 전극과; 상기 소스 전극과 마주하여 이격하며 상기 유기 반도체층의 제 2 측면과 접촉하며 동시에 상기 화소전극과 접촉하며 형성된 드레인 전극을 포함한다.
제 2 및 제 3 특징에 따른 액정표시장치용 어레이 기판에 있어서, 상기 제 1, 2 배향막과 상기 게이트 배선 및 전극 사이에는 게이트 절연막이 더욱 형성된 것이 특징이다.
또한, 제 1 내지 제 3 특징에 따른 액정표시장치용 어레이 기판에 있어서, 상기 제 1, 2 배향막은 그 표면이 평탄한 것이 특징이다.
본 발명의 제 4 특징에 따른 유기 반도체층을 갖는 액정표시장치용 어레이 기판 기판의 제조 방법은, 상에 고분자 물질을 코팅하여 제 1, 2 배향막을 형성하는 단계와; 상기 제 1 배향막 위로 데이터 배선과, 상기 데이트 배선과 연결된 소스 전극과, 상기 소스 전극과 이격하여 상기 제 2 배향막을 노출시키는 드레인 전극을 형성하는 단계와; 상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계와; 상기 소스 및 드레인 전극 사이로 노출된 상기 제 2 배향막에 대해 일 방향으로 러빙(rubbing)처리하는 단계와; 서로 마주하는 상기 소스 및 드레인 전극의 끝단부를 포함하여 이들 두 전극 사이로 노출된 러빙 처리된 상기 제 2 배향막 위로 순차적으로 유기 반도체층과 게이트 절연막과 게이트 전극을 형성하는 단계와; 상기 게이트 전극 위로 상기 게이트 전극을 노출시키는 게이트 콘택홀과 상기 화소전극을 노출시키는 오픈부를 갖는 보호층을 형성하는 단계와; 상기 보호층 위로 상기 데이터 배선과 교차하여 화소영역을 정의하며 상기 게이트 콘택홀을 통해 상기 게이트 전극과 접촉하는 게이트 배선을 형성하는 단계를 포함하며, 상기 러빙처리의 일 방향은 서로 마주하며 이격하는 상기 소스 및 드레인 전극을 연결하는 가상의 축에 대해 수직한 방향인 것이 특징이다.
본 발명의 제 5 특징에 따른 유기 반도체층을 갖는 액정표시장치용 어레이 기판 기판의 제조 방법은, 기판 상에 게이트 배선과 상기 게이트 배선과 연결된 게이트 전극을 형성하는 단계와; 상기 게이트 배선과 상기 게이트 전극 위로 고분자 물질을 코팅하여 제 1, 2 배향막을 형성하는 단계와; 상기 제 1 배향막 위로 상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터 배선과, 서로 이격하며 마주하며 상기 제 2 배향막을 노출시키는 소스 및 드레인 전극을 형성하는 단계와; 상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계와; 상기 소스 및 드레인 전극 사이로 노출된 상기 제 2 배향막에 대해 일 방향으로 러빙(rubbing)처리하는 단계와; 상기 러빙 처리된 제 2 배향막 상부 및 서로 마주하는 상기 소스 및 드레인 전극 일끝단 위로 순차적으로 유기 반도체층과 보호패턴을 형성하는 단계를 포함하며, 상기 러빙처리의 일 방향은 서로 마주하며 이격하는 상기 소스 및 드레인 전극을 연결하는 가상의 축에 대해 수직한 방향인 것이 특징이다. 이때, 상기 보호패턴 위로 상기 화소전극을 노출시키는 오픈부를 갖는 보호층을 형성하는 단계를 더욱 포함한다.
본 발명의 제 6 특징에 따른 유기 반도체층을 갖는 액정표시장치용 어레이 기판 기판의 제조 방법은, 기판 상에 게이트 배선과 상기 게이트 배선과 연결된 게이트 전극을 형성하는 단계와; 상기 게이트 배선과 상기 게이트 전극 위로 고분자 물질을 코팅하여 제 1, 2 배향막을 형성하는 단계와; 상기 제 1 배향막 위로 화소전극을 형성하는 단계와; 상기 화소전극 외부로 노출된 상기 제 2 배향막에 대해 일 방향으로 러빙(rubbing)처리하는 단계와; 상기 러빙 처리된 제 2 배향막 위로 순차적으로 그 측면이 노출된 유기 반도체층과 보호패턴을 형성하는 단계와; 상기 제 2 배향막 위로 상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터 배선과, 상기 보호패턴 상에서 서로 이격하며 마주하며 각각 상기 유기 반도체층의 측면과 각각 접촉하는 소스 및 드레인 전극을 형성하는 단계를 포함한다.
제 4 내지 6 특징에 따른 액정표시장치용 어레이 기판의 제조 방법에 있어서, 상기 고분자 물질은, 폴리이미드(polyimide) 계열의 배향성 고분자 물질, 측쇄의 탄소수가 3개 이상인 배향성 고분자 물질, 자기정렬단분자 물질 중 하나인 것이 특징이며, 상기 측쇄의 탄소수가 3개 이상인 배향성 고분자 물질은, poly propyl ethylene 또는 poly butenyl ethylene인 것이 특징이다.
또한, 상기 자기정렬단분자 물질은, 알킬 사슬의 탄소수가 20 내지 30개인 실란(silane) 또는 사이올(thiol) 계열의 물질인 것이 특징이다.
또한, 상기 유기 반도체층은, 액상의 펜타신(pentacene), 폴리사이오펜(polythiophene) 계열의 고분자 반도체 물질, 폴리페닐렌비닐린(polyphenylenevinylene) 계열의 고분자 반도체 물질 중 하나인 것이 특징이며, 상기 폴리사이오펜(polythiophene) 계열의 유기 반도체 물질은, poly (3-hexylthiophene), poly (2,5)-bis3-alkylthiophen-2-yl thieno [3,2-b] thiophene, poly (p-phenylenevinylene), poly (phenylene), poly (fluorene), poly (2-methoxy) -5- (2'-ethylhexyloxy)-1,4 phenylenevinylene 중 하나인 것이 특징이다.
또한, 본 발명의 제 6 특징에 따른 유기 반도체층을 갖는 액정표시장치용 어레이 기판 기판의 제조 방법에 있어 상기 러빙처리의 일 방향은, 상기 서로 마주하며 이격하는 소스 및 드레인 전극을 연결하는 가상의 축에 대해 수직한 방향인 것이 특징이다.
본 발명의 제 7 특징에 따른 유기 반도체층을 갖는 유기 박막트랜지스터는, 그 표면이 러빙 처리되지 않은 제 1 배향막과, 러빙 처리되어 그 표면의 고분자 사슬이 일정한 방향으로 정렬된 제 2 배향막과; 상기 제 1 배향막 위로 서로 마주하며 이격하여 러빙 처리된 상기 제 2 배향막을 노출시키며 형성된 소스 및 드레인 전극과; 서로 마주하는 상기 소스 및 드레인 전극의 끝단부를 포함하여 이들 두 전극 사이로 노출된 러빙 처리된 상기 제 2 배향막 위로 형성된 유기 반도체층과; 상기 유기 반도체층 위로 순차적으로 형성된 게이트 절연막 및 게이트 전극을 포함하며, 상기 러빙처리는 그 방향이 서로 마주하며 이격하는 상기 소스 및 드레인 전극을 연결하는 가상의 축에 대해 수직한 방향인 것이 특징이다.
본 발명의 제 8 특징에 따른 유기 반도체층을 갖는 유기 박막트랜지스터는, 게이트 전극과; 상기 게이트 전극 위로 형성되며, 그 표면이 러빙 처리되지 않은 제 1 배향막 및 러빙 처리되어 그 표면의 고분자 사슬이 일정한 방향으로 정렬된 제 2 배향막과; 상기 제 1 배향막 위로 형성되며, 서로 마주하며 이격하여 러빙 처리된 상기 제 2 배향막을 노출시키며 형성된 소스 및 드레인 전극과; 상기 소스 및 드레인 전극 사이로 노출된 상기 제 2 배향막 상부 및 상기 서로 마주하는 소스 및 드레인 전극 일끝단 위로 순차적으로 형성된 유기 반도체층 및 보호패턴을 포함하며, 상기 러빙처리는 그 방향이 서로 마주하며 이격하는 상기 소스 및 드레인 전극을 연결하는 가상의 축에 대해 수직한 방향인 것이 특징이다.
본 발명의 제 9 특징에 따른 유기 반도체층을 갖는 유기 박막트랜지스터는, 게이트 전극과; 상기 게이트 전극 위로 형성되며, 그 표면이 러빙 처리되지 않은 제 1 배향막 및 러빙 처리되어 그 표면의 고분자 사슬이 일정한 방향으로 정렬된 제 2 배향막과; 상기 제 2 배향막 위로 그 측면을 노출시키며 순차 적층된 유기 반도체층 및 보호패턴과; 상기 보호패턴 상에서 서로 이격하며 각각 상기 유기 반도체층의 측면과 접촉하며 형성된 소스 및 드레인 전극을 포함한다.
본 발명의 제 8 및 9 특징에 따른 유기 박막트랜지스터에 있어서, 상기 게이트 전극과 상기 제 1, 2 배향막 사이에는 게이트 절연막이 더욱 형성된 것이 특징이다.
본 발명의 제 10 특징에 따른 유기 박막트랜지스터의 제조 방법은, 기판 상에 고분자 물질을 코팅하여 제 1, 2 배향막을 형성하는 단계와; 상기 제 1 배향막 위로 서로 이격하며 마주하여 상기 제 2 배향막을 노출시키는 소스 및 드레인 전극을 형성하는 단계와; 상기 소스 및 드레인 전극 사이로 노출된 상기 제 2 배향막에 대해 일 방향으로 러빙(rubbing)처리하는 단계와; 서로 마주하는 상기 소스 및 드레인 전극의 끝단부를 포함하여 이들 두 전극 사이로 노출된 러빙 처리된 상기 제 2 배향막 위로 순차적으로 유기 반도체층과 게이트 절연막과 게이트 전극을 형성하는 단계를 포함하며, 상기 러빙처리의 일 방향은 서로 마주하며 이격하는 상기 소스 및 드레인 전극을 연결하는 가상의 축에 대해 수직한 방향인 것이 특징이다.
본 발명의 제 11 특징에 따른 유기 박막트랜지스터의 제조 방법은, 기판 상에 게이트 전극을 형성하는 단계와; 상기 게이트 전극 위로 고분자 물질을 코팅하여 제 1, 2 배향막을 형성하는 단계와; 상기 제 1 배향막 위로 서로 이격하여 마주하며 상기 제 2 배향막을 노출시키는 소스 및 드레인 전극을 형성하는 단계와; 상기 소스 및 드레인 전극 사이로 노출된 제 2 배향막에 대해 일 방향으로 러빙(rubbing) 처리하는 단계와; 상기 러빙된 제 2 배향막 상부 및 서로 마주하는 상기 소스 및 드레인 전극 일끝단 위로 순차적으로 유기 반도체층과 보호패턴을 형성하는 단계를 포함하며, 상기 러빙처리의 일 방향은 서로 마주하며 이격하는 상기 소스 및 드레인 전극을 연결하는 가상의 축에 대해 수직한 방향인 것이 특징이다.
본 발명의 제 12 특징에 따른 유기 박막트랜지스터의 제조 방법은, 기판 상에 게이트 전극을 형성하는 단계와; 상기 게이트 전극 위로 고분자 물질을 코팅하여 제 1, 2 배향막을 형성하는 단계와; 상기 제 2 배향막에 대해 일 방향으로 러빙 처리하는 단계와; 상기 그 표면이 러빙 처리된 제 2 배향막 위로 순차 적층되며 그 측면이 노출된 유기 반도체층 및 보호패턴을 형성하는 단계와; 상기 유기 반도체층의 측면과 각각 접촉하며 상기 보호패턴 상부에서 서로 이격하는 소스 및 드레인 전극을 형성하는 단계를 포함하며, 상기 러빙처리의 일 방향은 서로 마주하며 이격하는 상기 소스 및 드레인 전극을 연결하는 가상의 축에 대해 수직한 방향인 것이 특징이다.
본 발명의 제 10 내지 제 12 특징에 따른 유기 박막트랜지스터의 제조 방법에 있어서, 상기 게이트 전극과 상기 제 1 및 제 2 배향막 사이에 게이트 절연막을 형성하는 단계를 더욱 포함하는 것이 특징이다.
또한 본 발명의 제 2 특징에 따른 유기 반도체층을 갖는 액정표시장치용 어레이 기판은, 기판과; 상기 기판 상에 형성된 게이트 배선 및 상기 게이트 배선과 연결된 게이트 전극과; 상기 게이트 배선과 상기 게이트 전극 위로 형성되며, 그 표면이 러빙 처리되지 않은 제 1 배향막 및 러빙 처리되어 그 표면의 고분자 사슬이 일정한 방향으로 정렬된 제 2 배향막과; 상기 제 1 배향막 위로 형성된 데이터 배선과, 상기 데이트 배선과 연결된 소스 전극과, 상기 소스 전극과 이격하여 러빙 처리된 상기 제 2 배향막을 노출시키며 형성된 드레인 전극과; 상기 제 1 배향막 위로 상기 드레인 전극과 접촉하며 형성된 화소전극과; 상기 소스 및 드레인 전극 사이로 노출된 상기 제 2 배향막 상부 및 상기 서로 마주하는 소스 및 드레인 전극 일끝단 위로 순차적으로 형성된 유기 반도체층 및 보호패턴을 포함하며, 상기 러빙처리는 그 방향이 서로 마주하며 이격하는 상기 소스 및 드레인 전극을 연결하는 가상의 축에 대해 수직한 방향인 것이 특징이다.
또한 본 발명의 제 3 특징에 따른 유기 반도체층을 갖는 액정표시장치용 어레이 기판은, 기판과; 상기 기판 상에 형성된 게이트 배선 및 상기 게이트 배선과 연결된 게이트 전극과; 상기 게이트 배선과 상기 게이트 전극 위로 형성되며, 그 표면이 러빙 처리되지 않은 제 1 배향막 및 러빙 처리되어 그 표면의 고분자 사슬이 일정한 방향으로 정렬된 제 2 배향막과; 상기 제 2 배향막 위로 순차적으로 그 측면이 노출되며 형성된 유기 반도체층 및 보호패턴과; 상기 제 1 배향막 위로 형성된 화소전극과; 상기 제 2 배향막 위로 상기 게이트 배선과 교차하여 형성된 데이터 배선과; 상기 유기 반도체층의 제 1 측면과 접촉하며 상기 데이터 배선과 연결된 소스 전극과; 상기 소스 전극과 마주하여 이격하며 상기 유기 반도체층의 제 2 측면과 접촉하며 동시에 상기 화소전극과 접촉하며 형성된 드레인 전극을 포함한다.
제 2 및 제 3 특징에 따른 액정표시장치용 어레이 기판에 있어서, 상기 제 1, 2 배향막과 상기 게이트 배선 및 전극 사이에는 게이트 절연막이 더욱 형성된 것이 특징이다.
또한, 제 1 내지 제 3 특징에 따른 액정표시장치용 어레이 기판에 있어서, 상기 제 1, 2 배향막은 그 표면이 평탄한 것이 특징이다.
본 발명의 제 4 특징에 따른 유기 반도체층을 갖는 액정표시장치용 어레이 기판 기판의 제조 방법은, 상에 고분자 물질을 코팅하여 제 1, 2 배향막을 형성하는 단계와; 상기 제 1 배향막 위로 데이터 배선과, 상기 데이트 배선과 연결된 소스 전극과, 상기 소스 전극과 이격하여 상기 제 2 배향막을 노출시키는 드레인 전극을 형성하는 단계와; 상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계와; 상기 소스 및 드레인 전극 사이로 노출된 상기 제 2 배향막에 대해 일 방향으로 러빙(rubbing)처리하는 단계와; 서로 마주하는 상기 소스 및 드레인 전극의 끝단부를 포함하여 이들 두 전극 사이로 노출된 러빙 처리된 상기 제 2 배향막 위로 순차적으로 유기 반도체층과 게이트 절연막과 게이트 전극을 형성하는 단계와; 상기 게이트 전극 위로 상기 게이트 전극을 노출시키는 게이트 콘택홀과 상기 화소전극을 노출시키는 오픈부를 갖는 보호층을 형성하는 단계와; 상기 보호층 위로 상기 데이터 배선과 교차하여 화소영역을 정의하며 상기 게이트 콘택홀을 통해 상기 게이트 전극과 접촉하는 게이트 배선을 형성하는 단계를 포함하며, 상기 러빙처리의 일 방향은 서로 마주하며 이격하는 상기 소스 및 드레인 전극을 연결하는 가상의 축에 대해 수직한 방향인 것이 특징이다.
본 발명의 제 5 특징에 따른 유기 반도체층을 갖는 액정표시장치용 어레이 기판 기판의 제조 방법은, 기판 상에 게이트 배선과 상기 게이트 배선과 연결된 게이트 전극을 형성하는 단계와; 상기 게이트 배선과 상기 게이트 전극 위로 고분자 물질을 코팅하여 제 1, 2 배향막을 형성하는 단계와; 상기 제 1 배향막 위로 상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터 배선과, 서로 이격하며 마주하며 상기 제 2 배향막을 노출시키는 소스 및 드레인 전극을 형성하는 단계와; 상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계와; 상기 소스 및 드레인 전극 사이로 노출된 상기 제 2 배향막에 대해 일 방향으로 러빙(rubbing)처리하는 단계와; 상기 러빙 처리된 제 2 배향막 상부 및 서로 마주하는 상기 소스 및 드레인 전극 일끝단 위로 순차적으로 유기 반도체층과 보호패턴을 형성하는 단계를 포함하며, 상기 러빙처리의 일 방향은 서로 마주하며 이격하는 상기 소스 및 드레인 전극을 연결하는 가상의 축에 대해 수직한 방향인 것이 특징이다. 이때, 상기 보호패턴 위로 상기 화소전극을 노출시키는 오픈부를 갖는 보호층을 형성하는 단계를 더욱 포함한다.
본 발명의 제 6 특징에 따른 유기 반도체층을 갖는 액정표시장치용 어레이 기판 기판의 제조 방법은, 기판 상에 게이트 배선과 상기 게이트 배선과 연결된 게이트 전극을 형성하는 단계와; 상기 게이트 배선과 상기 게이트 전극 위로 고분자 물질을 코팅하여 제 1, 2 배향막을 형성하는 단계와; 상기 제 1 배향막 위로 화소전극을 형성하는 단계와; 상기 화소전극 외부로 노출된 상기 제 2 배향막에 대해 일 방향으로 러빙(rubbing)처리하는 단계와; 상기 러빙 처리된 제 2 배향막 위로 순차적으로 그 측면이 노출된 유기 반도체층과 보호패턴을 형성하는 단계와; 상기 제 2 배향막 위로 상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터 배선과, 상기 보호패턴 상에서 서로 이격하며 마주하며 각각 상기 유기 반도체층의 측면과 각각 접촉하는 소스 및 드레인 전극을 형성하는 단계를 포함한다.
제 4 내지 6 특징에 따른 액정표시장치용 어레이 기판의 제조 방법에 있어서, 상기 고분자 물질은, 폴리이미드(polyimide) 계열의 배향성 고분자 물질, 측쇄의 탄소수가 3개 이상인 배향성 고분자 물질, 자기정렬단분자 물질 중 하나인 것이 특징이며, 상기 측쇄의 탄소수가 3개 이상인 배향성 고분자 물질은, poly propyl ethylene 또는 poly butenyl ethylene인 것이 특징이다.
또한, 상기 자기정렬단분자 물질은, 알킬 사슬의 탄소수가 20 내지 30개인 실란(silane) 또는 사이올(thiol) 계열의 물질인 것이 특징이다.
또한, 상기 유기 반도체층은, 액상의 펜타신(pentacene), 폴리사이오펜(polythiophene) 계열의 고분자 반도체 물질, 폴리페닐렌비닐린(polyphenylenevinylene) 계열의 고분자 반도체 물질 중 하나인 것이 특징이며, 상기 폴리사이오펜(polythiophene) 계열의 유기 반도체 물질은, poly (3-hexylthiophene), poly (2,5)-bis3-alkylthiophen-2-yl thieno [3,2-b] thiophene, poly (p-phenylenevinylene), poly (phenylene), poly (fluorene), poly (2-methoxy) -5- (2'-ethylhexyloxy)-1,4 phenylenevinylene 중 하나인 것이 특징이다.
또한, 본 발명의 제 6 특징에 따른 유기 반도체층을 갖는 액정표시장치용 어레이 기판 기판의 제조 방법에 있어 상기 러빙처리의 일 방향은, 상기 서로 마주하며 이격하는 소스 및 드레인 전극을 연결하는 가상의 축에 대해 수직한 방향인 것이 특징이다.
본 발명의 제 7 특징에 따른 유기 반도체층을 갖는 유기 박막트랜지스터는, 그 표면이 러빙 처리되지 않은 제 1 배향막과, 러빙 처리되어 그 표면의 고분자 사슬이 일정한 방향으로 정렬된 제 2 배향막과; 상기 제 1 배향막 위로 서로 마주하며 이격하여 러빙 처리된 상기 제 2 배향막을 노출시키며 형성된 소스 및 드레인 전극과; 서로 마주하는 상기 소스 및 드레인 전극의 끝단부를 포함하여 이들 두 전극 사이로 노출된 러빙 처리된 상기 제 2 배향막 위로 형성된 유기 반도체층과; 상기 유기 반도체층 위로 순차적으로 형성된 게이트 절연막 및 게이트 전극을 포함하며, 상기 러빙처리는 그 방향이 서로 마주하며 이격하는 상기 소스 및 드레인 전극을 연결하는 가상의 축에 대해 수직한 방향인 것이 특징이다.
본 발명의 제 8 특징에 따른 유기 반도체층을 갖는 유기 박막트랜지스터는, 게이트 전극과; 상기 게이트 전극 위로 형성되며, 그 표면이 러빙 처리되지 않은 제 1 배향막 및 러빙 처리되어 그 표면의 고분자 사슬이 일정한 방향으로 정렬된 제 2 배향막과; 상기 제 1 배향막 위로 형성되며, 서로 마주하며 이격하여 러빙 처리된 상기 제 2 배향막을 노출시키며 형성된 소스 및 드레인 전극과; 상기 소스 및 드레인 전극 사이로 노출된 상기 제 2 배향막 상부 및 상기 서로 마주하는 소스 및 드레인 전극 일끝단 위로 순차적으로 형성된 유기 반도체층 및 보호패턴을 포함하며, 상기 러빙처리는 그 방향이 서로 마주하며 이격하는 상기 소스 및 드레인 전극을 연결하는 가상의 축에 대해 수직한 방향인 것이 특징이다.
본 발명의 제 9 특징에 따른 유기 반도체층을 갖는 유기 박막트랜지스터는, 게이트 전극과; 상기 게이트 전극 위로 형성되며, 그 표면이 러빙 처리되지 않은 제 1 배향막 및 러빙 처리되어 그 표면의 고분자 사슬이 일정한 방향으로 정렬된 제 2 배향막과; 상기 제 2 배향막 위로 그 측면을 노출시키며 순차 적층된 유기 반도체층 및 보호패턴과; 상기 보호패턴 상에서 서로 이격하며 각각 상기 유기 반도체층의 측면과 접촉하며 형성된 소스 및 드레인 전극을 포함한다.
본 발명의 제 8 및 9 특징에 따른 유기 박막트랜지스터에 있어서, 상기 게이트 전극과 상기 제 1, 2 배향막 사이에는 게이트 절연막이 더욱 형성된 것이 특징이다.
본 발명의 제 10 특징에 따른 유기 박막트랜지스터의 제조 방법은, 기판 상에 고분자 물질을 코팅하여 제 1, 2 배향막을 형성하는 단계와; 상기 제 1 배향막 위로 서로 이격하며 마주하여 상기 제 2 배향막을 노출시키는 소스 및 드레인 전극을 형성하는 단계와; 상기 소스 및 드레인 전극 사이로 노출된 상기 제 2 배향막에 대해 일 방향으로 러빙(rubbing)처리하는 단계와; 서로 마주하는 상기 소스 및 드레인 전극의 끝단부를 포함하여 이들 두 전극 사이로 노출된 러빙 처리된 상기 제 2 배향막 위로 순차적으로 유기 반도체층과 게이트 절연막과 게이트 전극을 형성하는 단계를 포함하며, 상기 러빙처리의 일 방향은 서로 마주하며 이격하는 상기 소스 및 드레인 전극을 연결하는 가상의 축에 대해 수직한 방향인 것이 특징이다.
본 발명의 제 11 특징에 따른 유기 박막트랜지스터의 제조 방법은, 기판 상에 게이트 전극을 형성하는 단계와; 상기 게이트 전극 위로 고분자 물질을 코팅하여 제 1, 2 배향막을 형성하는 단계와; 상기 제 1 배향막 위로 서로 이격하여 마주하며 상기 제 2 배향막을 노출시키는 소스 및 드레인 전극을 형성하는 단계와; 상기 소스 및 드레인 전극 사이로 노출된 제 2 배향막에 대해 일 방향으로 러빙(rubbing) 처리하는 단계와; 상기 러빙된 제 2 배향막 상부 및 서로 마주하는 상기 소스 및 드레인 전극 일끝단 위로 순차적으로 유기 반도체층과 보호패턴을 형성하는 단계를 포함하며, 상기 러빙처리의 일 방향은 서로 마주하며 이격하는 상기 소스 및 드레인 전극을 연결하는 가상의 축에 대해 수직한 방향인 것이 특징이다.
본 발명의 제 12 특징에 따른 유기 박막트랜지스터의 제조 방법은, 기판 상에 게이트 전극을 형성하는 단계와; 상기 게이트 전극 위로 고분자 물질을 코팅하여 제 1, 2 배향막을 형성하는 단계와; 상기 제 2 배향막에 대해 일 방향으로 러빙 처리하는 단계와; 상기 그 표면이 러빙 처리된 제 2 배향막 위로 순차 적층되며 그 측면이 노출된 유기 반도체층 및 보호패턴을 형성하는 단계와; 상기 유기 반도체층의 측면과 각각 접촉하며 상기 보호패턴 상부에서 서로 이격하는 소스 및 드레인 전극을 형성하는 단계를 포함하며, 상기 러빙처리의 일 방향은 서로 마주하며 이격하는 상기 소스 및 드레인 전극을 연결하는 가상의 축에 대해 수직한 방향인 것이 특징이다.
본 발명의 제 10 내지 제 12 특징에 따른 유기 박막트랜지스터의 제조 방법에 있어서, 상기 게이트 전극과 상기 제 1 및 제 2 배향막 사이에 게이트 절연막을 형성하는 단계를 더욱 포함하는 것이 특징이다.
삭제
삭제
이하 도면을 참조하여 본 발명을 보다 상세하게 설명한다.
<제 1 실시예>
도 2a 내지 2h는 본 발명의 실시예에 따른 액상의 유기 반도체 물질을 이용 한 유기 반도체층을 갖는 유기 박막트랜지스터를 구비한 액정표시장치용 어레이 기판의 스위칭 소자를 포함하는 하나의 화소영역에 대한 제조 단계별 공정도면이다. 이때 설명의 편의를 위하 상기 유기 박막트랜지스터가 형성되는 영역을 스위칭 영역이라 정의한다.
우선, 도 2a에 도시한 바와 같이, 투명한 유리 또는 플라스틱으로 이루어진 기판(101) 위로 전면에 고분자 물질 예를들면 폴리이미드(polyimide) 계열의 배향성 고분자 물질, 측쇄의 탄소수가 3개 이상인 배향성 고분자 물질, 자기정렬단분자물질(self assembled monolayer: SAM) 중 하나를 전면에 코팅함으로써 배향막(103)을 형성한다.
이때, 상기 측쇄의 탄소수가 3개 이상인 배향성 고분자 물질은 예를들면 poly propyl ethylene 또는 poly butenyl ethylene이며, 상기 자기정렬단분자물질(self assembled monolayer: SAM)은 예를들면 알킬 사슬의 탄소수가 20 내지 30개인 실란(silane) 또는 사이올(thiol) 계열의 물질이다.
다음, 상기 배향막(103) 위로 금속물질 예를들면 금(Au), 은(Ag), 구리(Cu), 구리합금, 알루미늄(Al), 알루미늄 합금 중 선택되는 금속물질을 증착함으로서 금속층(미도시)을 형성하고, 상기 금속층(미도시)을, 포토레지스트의 도포, 마스크를 이용한 노광, 포토레지스트의 현상, 상기 금속층(미도시)의 식각 및 포토레지스트의 스트립(strip) 등 소정의 단위공정을 포함하는 마스크 공정을 실시하여 패터닝함으로써 일방향으로 연장하는 데이터 배선(미도시)과, 화소영역(상기 데이터 배선과, 추후 형성되는 게이트 배선과 교차하여 이들 배선에 의해 둘러싸인 부분이라 정의되는 영역)마다 상기 데이터 배선(미도시)과 연결된 소스 전극(110)과, 상기 소스 전극(110)에서 소정간격 이격하여 서로 마주하는 형태의 드레인 전극(113)을 형성한다.
다음, 도 2b에 도시한 바와 같이, 상기 소스 및 드레인 전극(110, 113)이 형성된 기판(101)에 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 전면에 증착하고 이를 전술한 마스크 공정을 진행하여 패터닝함으로써 각 화소영역(P) 별로 상기 드레인 전극(113)과 접촉하는 화소전극(117)을 형성한다.
이때, 상기 화소전극(117)은 각 화소영역(P) 내에서 유기 박막트랜지스터가 형성되는 스위칭 영역(TrA)에는 형성되지 않는 바, 상기 소스 및 드레인 전극(110, 113) 사이로는 일부 배향막(103)이 노출되게 된다.
다음, 도 2c에 도시한 바와 같이, 상기 화소전극(117)이 형성된 기판(101)을 러빙 장치(미도시)로 이동 시킨 후, 상기 소스 및 드레인 전극(110, 113) 사이로 노출된 배향막(103)에 대해 러빙(rubbing) 공정을 실시한다. 이 경우, 상기 소스 및 드레인 전극(110, 113)과 데이터 배선(108)과 화소전극(117)에 의해 가려진 부분(이를 제 1 배향막(도 2d의 103a)이라 칭함)은 이전 상태 그대로를 유지하게 되며, 상기 소스 및 드레인 전극(110, 113)과 화소전극(117)과 데이터 배선(108) 외부로 노출된 부분에 대응해서는 그 표면의 고분자 사슬이 일 방향(러빙방향)으로 정렬된 상태를 이루는 러빙된 제 2 배향막(도 2d의 103b)을 형성하게 된다.
이때, 상기 러빙(rubbing) 공정이란 그 표면에 포털을 포함하는 특수한 천 (이를 러빙포(193)라 칭함)이 부착된 기둥 형태의 러빙 롤(190)을 상기 기판(101)의 표면과 접촉시킨 후 일방향으로의 회전 및 직선 운동시킴으로써 상기 러빙포(193)와 상기 기판(101) 상의 상기 소스 및 드레인 전극(110, 113)과 화소전극(117)과 데이터 배선(108) 외부로 노출된 제 2 배향막(도 2d의 103b)이 마찰되도록 하여 상기 제 2 배향막(도 2d의 10b3) 표면에 형성된 고분자 사슬(104)이 일방향으로 정렬되도록 하는 공정이다.
한편, 상기 기판(101) 상에서 상기 러빙롤(190)이 직선 형태로 이동하는 방향이라 정의되는 러빙방향(rd)은 상기 서로 이격하는 소스 및 드레인 전극(110, 113)을 연결하는 가상의 축(ax)에 대해 수직한 방향인 것이 본 발명의 중요한 특징적인 면이 된다.
이는 이러한 러빙 방향(rd) 즉, 소스 및 드레인 전극(110, 113)을 연결한 축(ax)에 대해 수직한 방향으로 러빙 처리된 제 2 배향막(도 2d의 103b) 위로 액상의 유기 반도체 물질을 이용하여 코팅할 경우, 상기 유기 반도체 물질을 구성하는 분자 및 사슬이, 상기 제 2 배향막(도 2d의 103b) 표면의 고분자 사슬(104)과 반응하여 장축(d2)과 단축(d1)을 갖는 격자형태로 일정한 방향성을 가지며 배열되도록 하기 위함이다. 즉, 상기 러빙 방향(rd)과 직교하는 방향(ax연장 방향)으로 유기 반도체 물질 분자의 단축이 연결되어 배열되도록 그리고 러빙 방향(rb)으로 상기 유기 반도체 물질 분자의 장축이 연결되어 배열되는 구조로 상기 유기 반도체 물질층(도 2d의 124)이 형성되도록 하기 위함이다.
이러한 구조를 갖는 유기 반도체(물질)층(도 2d의 124)의 경우, 반도체 분자 의 단축 방향으로의 전기 전도도가 장축 방향으로의 전기 전도도 대비 우수한 특성을 가지며, 따라서, 상기 소스 전극(110)을 통해 상기 드레인 전극(113)으로 전류가 흐르게 되는 박막트랜지스터의 특성을 감안하여 유기 반도체층 내에서의 전류 흐름 방향이 전도도 특성이 우수한 반도체 분자간 단축 배열방향이 되도록 함으로써 유기 박막트랜지스터의 이동도 특성을 향상시키게 되는 것이다.
다음, 도 2d에 도시한 바와 같이, 상기 소스 및 드레인 전극(110, 113) 사이로 노출되어 그 표면이 러빙 처리된 제 2 배향막(103b)과, 상기 소스 및 드레인 전극(110, 113)과 상기 화소전극(117) 위로 전면에 액상의 유기 반도체 물질 예를들면 액상의 펜타신(pentacene), 폴리사이오펜(polythiophene) 계열의 고분자 반도체 물질, 폴리페닐렌비닐린(polyphenylenevinylene) 계열의 고분자 반도체 물질 중 하나를 잉크젯 장치, 노즐(nozzle) 코팅 장치, 바(bar) 코팅 장치, 슬릿(slit) 코팅장치, 스핀(spin) 코팅장치 또는 프린팅(printing) 장치 등을 이용하여 전면에 코팅함으로써 유기 반도체 물질층(124)을 형성한다.
이때, 상기 폴리사이오펜(polythiophene) 계열의 고분자 반도체 물질은, 예를들면 poly (3-hexylthiophene), poly (2,5)-bis3-alkylthiophen-2-yl thieno [3,2-b] thiophene, poly (p-phenylenevinylene), poly (phenylene), poly (fluorene), poly (2-methoxy) -5- (2'-ethylhexyloxy)-1,4 phenylenevinylene이다.
유기 반도체 물질의 경우 주로 액상 상태로 박막 형성공정이 진행되는데 이때 박막의 결정성에 가장 큰 영향을 미치는 것이 용매의 증발속도가 되며, 상기 용 매의 증발속도가 느릴수록 유기 반도체 분자간 상호작용에 의해 분자간 질서도를 향상시키게 되며, 이때 러빙된 상기 제 2 배향막(103b) 표면의 일방향으로 정렬된 고분자 사슬(104)의 물리 화학적인 방향성에 영향을 받아 캐리어 전도도에 있어 보다 효율적인 방향으로 결정의 성장이 가능하게 된다.
즉, 상기 제 2 배향막(103b)과 그 상부에 위치하는 유기 반도체 물질층(124)의 구조를 확대 도시한 도 3을 참조하면, 상기 유기 반도체 물질층(124)은 특히 러빙 처리된 제 2 배향막(103b) 상부에 대해서는 그 표면에 일방향으로 잘 정렬된 고분자 사슬(104)에 의해 상기 유기 반도체 물질의 분자 및 사슬이 영향을 받게 됨으로써 자기 정열 효과(self-ordering effect) 향상에 의해 유기 반도체 물질 내의 분자간 단축(d1)은 단축(d1)끼리, 장축(d2)은 장축(d2)끼리 연결되며 형성됨으로써 최소한 러빙된 상기 제 2 배향막(103b) 상부에 대응하는 부분에 대해서는 결정성이 향상된 유기 반도체 물질층(124)을 이루게 된다.
이때, 본 발명에 있어서는 러빙 방향(rd)은 상기 소스 및 드레인 전극을 연결하는 가상의 축(ax)을 기준으로 이에 수직하는 방향이 됨으로써 상기 러빙된 제 2 배향막(103b)에 대응해서는 상기 소스 및 드레인 전극을 연결하는 가상의 축(ax)과 나란한 방향으로 반도체 물질 분자의 단축(d1)이 연결되는 내부 구조를 갖는 유기 반도체 물질층(124)이 형성된다.
따라서, 상기 제 2 배향막(103b)에 대응해서는 상기 소스 및 드레인 전극을 연결하는 가상의 축(ax)과 나란하게 반도체 물질 분자의 단축(d1)이 배열된 것을 특징으로 하는 유기 반도체 물질층(124)이, 종래의 유기 반도체층을 포함하는 어레 이 기판과 같이 그 하부에 러빙된 제 2 배향막을 구성하지 않음으로써 반도체 물질 분자의 장축이 상기 소스 및 드레인 전극을 연결하는 가상의 축과 나란하게 배열된 유기 반도체 물질층 또는 유기 반도체 물질의 분자가 단축 및 장축이 무질서하게 혼재되어 형성된 유기 반도체 물질층 대비 더욱 큰 이동도 특성(0.13 ㎠/V·s 내지 0.6 ㎠/V·s)을 갖게 되는 바, 유기 반도체층 내에서의 캐리어의 전기적 이동도 특성을 향상시키게 되는 것이다.
다음, 도 2e에 도시한 바와 같이, 그 표면이 러빙 처리된 상기 제 2 배향막(103b)에 대응하여 그 분자가 질서있는 결정성을 가지며 형성된 상기 유기 반도체 물질층(124) 위로 연속하여 유기 절연물질 예를들면 포토아크릴(photo acryl) 또는 PVA(poly vinyl alcohol)를 도포함으로써 전면에 게이트 절연물질층(129)을 형성한다.
이후, 상기 게이트 절연물질층(129) 위로 건식식각이 용이한 금속물질 예를들면 몰리브덴(Mo) 또는 크롬(Cr)을 증착함으로써 제 2 금속층(134)을 형성한다.
다음, 도 2f에 도시한 바와 같이, 상기 제 2 금속층(도 2e의 134) 위로 포토레지스트를 도포하고 노광, 현상함으로써 포토레지스트 패턴(미도시)을 형성하고, 상기 포토레지스트 패턴(미도시)을 식각 마스크로하여 건식식각을 진행함으로써 상기 포토레지스트 패턴(미도시) 외부로 노출된 상기 제 2 금속층(도 2e의 134)과 그 하부의 상기 게이트 절연물질층(도 2e의 129)과 상기 유기 반도체 물질층(도 2e의 124)을 동시에 제거하여 최상부로부터 하부로 순차적으로 동일한 패턴 형태를 갖는 게이트 전극(135)과 게이트 절연막(130)과 유기 반도체층(125)을 형성한다.
이때, 상기 유기 반도체층(125)은 상기 소스 및 드레인 전극(110, 113)의 이격영역으로 노출된 러빙된 제 2 배향막(103b)과 서로 마주하는 상기 소스 및 드레인 전극(110, 113)의 끝단을 덮으며 형성되도록 한다.
이렇게 상기 기판(101)상에 순차적으로 적층 구성된 상기 소스 및 드레인 전극(110, 113)과, 유기 반도체층(125)과, 게이트 절연막(130)과, 게이트 전극(135)은 유기 박막트랜지스터(Tr)를 이루게 된다.
다음, 도 2g에 도시한 바와 같이, 상기 게이트 전극(135) 위로 전면에 유기 절연물질을 도포하고 이를 패터닝함으로써 상기 게이트 전극(135)을 노출시키는 게이트 콘택홀(143)과 상기 화소영역(P) 내의 화소전극(117) 대부분을 노출시키는 오픈부(op)를 갖는 보호층(140)을 형성한다.
다음, 도 2h에 도시한 바와같이, 상기 게이트 콘택홀(143)과 오픈부(op)를 갖는 보호층(140) 위로 저저항 특성을 갖는 금속물질 예를들면 금(Au), 구리(Cu), 구리합금, 알루미늄(Al), 알루미늄 합금을 증착하여 제 3 금속층(미도시)을 형성하고, 이를 패터닝함으로써 상기 게이트 콘택홀(143)을 통해 상기 게이트 전극(135)과 접촉하며, 상기 데이터 배선(미도시)과 교차하여 화소영역(P)을 정의하는 게이트 배선(150)을 형성함으로써 본 발명에 따른 유기 박막트랜지스터(Tr)를 갖는 액정표시장치용 어레이 기판(101)을 완성한다.
이때, 상기 게이트 배선(150)은 상기 화소전극(117)과 그 일부가 중첩하도록 형성함으로써 상기 중첩된 게이트 배선(150)과 화소전극(117) 및 이들 사이에 형성된 상기 보호층(140)을 포함하여 스토리지 커패시터(StgC)를 이루도록 한다.
한편, 전술한 본 발명의 제 1 실시예에 있어서는 게이트 전극이 소스 및 드레인 전극보다 상부에 위치한 것을 특징으로 하는 탑 게이트 구조의 유기 박막트랜지스터를 구비한 액정표시장치용 어레이 기판의 제조 방법에 대해 제시하였지만, 이후 제 2 실시예를 통해 게이트 전극이 가장 하부에 위치한 보텀 게이트 구조의 유기 박막트랜지스터를 구비한 액정표시장치용 어레이 기판의 제조 방법에 대해 설명한다.
<제 2 실시예>
도 4a 내지 4f는 본 발명의 제 2 실시예에 따른 유기 반도체물질을 이용하여 액정표시장치용 어레이 기판을 제조하는 방법을 도시한 것으로 유기 박막트랜지스터를 포함하는 하나의 화소영역에 대한 제조 공정별 단면도이다.
도 4a에 도시한 바와 같이, 투명한 플라스틱 또는 유리재질로 이루어진 절연 기판(201) 상에 제 1 금속물질을 200℃이하의 저온 공정에서 스퍼터링(sputtering)을 진행하여 전면에 증착하여 제 1 금속층(미도시)을 형성하고, 상기 제 1 금속층(미도시)을 패터닝함으로써 일방향으로 연장하는 게이트 배선(203)과, 상기 게이트 배선(203)에서 분기한 게이트 전극(205)을 형성한다.
다음, 상기 게이트 배선(203)과 게이트 전극(205)이 형성된 기판(201) 상에 고분자 물질 예를들면, 폴리이미드(polyimide) 계열의 배향성 고분자 물질, 측쇄의 탄소수가 3개 이상인 배향성 고분자 물질, 자기정렬단분자물질(self assembled monolayer: SAM) 중 하나를 전면에 코팅함으로써 게이트 절연막으로서의 역할을 하는 배향막(210)을 형성한다. 이 경우, 상기 게이트 절연막으로서의 역할을 하는 배향막(210)을 상기 게이트 배선(203) 및 게이트 전극(205)의 두께보다 두껍게 예를들면 0.5㎛ 내지 2㎛정도의 두께를 갖도록 형성함으로써 상기 게이트 배선 및 전극(203, 205)이 상기 기판(201)과 이루는 단차를 극복하여 그 표면이 평탄한 상태를 이루도록 한다.
이때, 게이트 절연막으로서의 역할을 하는 상기 배향막(210)을 이루는 고분자 물질 중 상기 측쇄의 탄소수가 3개 이상인 배향성 고분자 물질은 예를들면 poly propyl ethylene 또는 poly butenyl ethylene이며, 상기 자기정렬단분자물질(self assembled monolayer: SAM)은 예를들면 알킬 사슬의 탄소수가 20 내지 30개인 실란(silane) 또는 사이올(thiol) 계열의 물질이다.
한편, 도면으로 나타내지 않았지만, 상기 제 2 실시예에 따른 제 1 변형예로써, 게이트 절연막으로서의 역할을 하는 상기 배향막과 상기 게이트 배선 및 전극 사이에 유기절연물질 예를들면 PVP(poly vinyl pyrrolidone), 플루오루폴리머(fluoropolymer), PVA(poly vinyl alcohol) 중에 선택되는 하나의 물질을 전면에 코팅 하여 게이트 절연막을 더욱 형성할 수도 있다. 이때, 상기 게이트 절연막은 유기 절연물질로서 형성되는 바, 코팅 특성상 그 두께를 하부의 게이트 전극의 두께보다 두껍게 형성할 경우, 상기 게이트 배선과 게이트 전극의 단차에 영향을 받지 않고 그 표면이 평탄하게 형성되게 되게 된다. 따라서, 이러한 구성을 갖는 제 2 실시예의 변형예의 경우, 상기 배향막은 평탄한 표면을 갖는 상기 게이트 절연막 상부에 형성되는 바, 제 2 실시예에서와 같이 단차를 극복하기 위해 비교적 두꺼운 두께(0.5㎛ 내지 2㎛)를 갖도록 두껍게 형성할 필요는 없으며, 1000Å 내지 3000Å정도의 두께를 갖도록 형성하는 것이 바람직하다.
다음, 도 4b에 도시한 바와같이, 게이트 절연막의 역할을 하는 상기 배향막(210) 위로 제 2 금속물질 예를들면 금(Au), 은(Ag), 구리(Cu), 구리합금, 알루미늄(Al), 알루미늄 합금 중 하나를 증착하여 제 2 금속층을 형성하고 이를 패터닝함으로써 상기 게이트 배선(203)과 교차하여 화소영역(P)을 정의하는 데이터 배선(미도시)과, 상기 화소영역(P) 내에 상기 데이터 배선(미도시)과 연결된 소스 전극(220)과, 상기 소스 전극(220)과 이격하여 마주하는 드레인 전극(223)을 형성한다.
다음, 도 4c에 도시한 바와같이, 상기 소스 및 드레인 전극(220, 223) 위로 투명 도전성 물질 예를들면, 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 증착하고, 이를 패터닝함으로써 상기 화소영역(P) 내에 상기 드레인 전극(223)의 일끝단과 접촉하는 화소전극(230)을 형성한다.
다음, 도 4d에 도시한 바와 같이, 상기 화소전극(230)과 소스 및 드레인 전극(220, 223) 사이로 노출된 일부 배향막(도 4c의 210)에 대하여 러빙을 실시함으로써 소스 및 드레인 전극(220, 223)과 화소전극(230)과 데이터 배선(118) 등에 의해 가려져 러빙되지 않는 제 1 배향막(도 4e의 210a)과 상기 소스 및 드레인 전극(220, 223)과 화소전극(230)과 데이터 배선(118) 외부로 노출됨으로써 그 표면이 러빙 처리되어 그 표면의 측쇄들이 상기 러빙 방향으로 정렬된 상태의 제 2 배향 막(도 4e의 210b)을 형성한다.
이때, 상기 러빙 방향(rd)은 전술한 제 1 실시예와 같이, 상기 소스 및 드레인 전극(220, 223)을 연결하는 가상의 축(ax)에 대응하여 수직한 방향인 것이 특징이다. 이러한 러빙방향(rd)을 갖도록 러빙을 실시하는 이유에 대해서는 제 1 실시예를 통해 이미 언급한 바 설명은 생략한다.
다음, 도 4e에 도시한 바와같이, 러빙된 제 2 배향막(210b)과 소스 및 드레인 전극(220, 223)과 화소전극(230) 위로 전면에 액상의 유기 반도체 물질 예를들면 액상의 펜타신(pentacene) 또는 폴리사이오펜(polythiophene) 계열의 고분자 반도체 물질 예를들면 poly (3-hexylthiophene), poly (2,5)-bis3-alkylthiophen-2-yl thieno [3,2-b] thiophene, poly (p-phenylenevinylene), poly (phenylene), poly (fluorene), poly (2-methoxy) -5- (2'-ethylhexyloxy)-1,4 phenylenevinylene 또는 폴리페닐렌비닐린(polyphenylenevinylene) 계열의 고분자 반도체 물질을 잉크젯 장치, 노즐(nozzle) 코팅 장치, 바(bar) 코팅 장치, 슬릿(slit) 코팅장치, 스핀(spin) 코팅장치 또는 프린팅 장치 등을 이용하여 전면에 코팅함으로써 유기 반도체 물질층(235)을 형성한다.
이후, 상기 유기 반도체 물질층(235) 위로 감광성 특성을 가지며 그 현상액이 상기 유기 반도체 물질층(235)을 이루는 유기 반도체 물질에 영향을 끼치지 않는 것을 특징으로 하는 유기 물질 예를들면 PVA(현상액 순수) 또는 포토아크릴(현상액 KOH)을 전면에 코팅한 후, 노광 및 현상 단계를 포함하는 마스크 공정을 실시하여 패터닝함으로써 각 화소영역(P) 내에 유기 반도체층이 형성되어야 할 부분에 대응해서 보호패턴(241)을 형성한다. 이때 상기 유기 반도체 물질층(235)은 상기 보호패턴(241)의 형성 시 그 현상액으로 사용하는 순수 또는 KOH에 노출되지만 이들에 의해 별 영향을 받지 않으며, 더욱이 상기 현상액에 노출된 부분은 추후 공정에 의해 제거되는 바 문제되지 않는다.
다음, 도 4f에 도시한 바와같이, 상기 보호패턴(241) 외부로 노출된 유기 반도체 물질층(도 4e의 235)을 드라이 에칭을 실시하여 제거함으로써 상기 보호패턴(241) 하부로 상기 서로 마주하는 소스 및 드레인 전극(220, 223) 사이의 노출된 러빙된 제 2 배향막(210b) 위로 유기 반도체층(236)을 형성함으로써 본 발명의 제 2 실시예에 따른 유기 반도체층(236)을 포함하는 액정표시장치용 어레이 기판(201)을 완성한다.
이때, 상기 유기 반도체층(236)은 상기 소스 및 드레인 전극(220, 223) 사이로 노출된 러빙된 제 2 배향막(210b)을 포함하여 서로 마주하는 상기 소스 및 드레인 전극(220, 223)의 끝단 일부와 접촉하며 형성되도록 한다.
또한, 상기 전술한 제 2 실시예에 따른 제 2 변형예로써 전술한 바와같은 상태(도 4f 참조)에서 상기 보호패턴(241) 위로 유기절연물질 예를들면 PVA 또는 포토아크릴(photo acryl)을 더욱 코팅하고 상기 화소전극(230)이 형성된 부분에 대응하여 패터닝하여 제거함으로써 오픈부(미도시)를 갖는 보호층(미도시)을 더욱 형성할 수 있다. 이는 노출된 데이트 배선(미도시) 등을 가림으로써 이들 배선이 공기중에 장기간 노출됨으로써 부식되는 것을 방지하기 위함이다.
이러한 상기 제 2 실시예에 따른 제 2 변형예는 상기 제 2 실시예에 따른 제 1 변형예에도 적용할 수 있다.
한편, 전술한 제 2 실시예의 경우, 상기 소스 및 드레인 전극 상부에 유기 반도체층이 형성된 것을 특징으로 하는 보텀 게이트 구조의 유기 박막트랜지스터를 구비한 액정표시장치용 어레이 기판의 구조 및 제조 방법을 제안하고 있지만, 상기 제 2 실시예에 따른 제 3 변형예로서 도 5에 도시한 바와같이, 유기 반도체층이 상기 소스 및 드레인 전극보다 먼저 형성되고 상기 유기 반도체층의 양 끝단과 접촉하며 소스 및 드레인 전극이 구성된 구조의 보텀 게이트 구조 유기 박막트랜지스터를 구성할 수도 있다.
이 경우, 그 제조 방법에 대해 설명하면, 제 2 실시예에서와 같이 게이트 전극(305)과 게이트 배선(303) 및 그 표면이 평탄한 상태의 배향막(310)을 형성한 후, 상기 배향막(310) 위로 투명도전성 물질을 증착하고 패터닝하여 화소영역(P) 내에 화소전극(330)을 형성한다. 이때, 상기 화소전극(330)의 일부는 상기 게이트 배선(305)과 중첩하도록 형성함으로써 상기 중첩하는 화소전극(330)과 게이트 배선(303)과 그 사이의 배향막(310)이 스토리지 커패시터(StgC)를 이루도록 한다.
이후, 상기 화소전극(330) 사이로 노출된 배향막(310)에 대하여 러빙을 실시함으로써 상기 화소전극(330)에 의해 가려져 러빙되지 않는 제 1 배향막(310a)과 상기 화소전극(330) 외부로 노출됨으로써 그 표면이 러빙 처리되어 그 표면의 측쇄들이 상기 러빙 방향으로 정렬된 상태의 제 2 배향막(310b)을 형성한다.
다음, 상기 화소전극(330)과 제 2 배향막(310b) 위로 유기 반도체 물질을 코팅함으로써 특히 스위칭 영역(TrA)에 있어서는 상기 제 2 배향막(310b)에 의해 결 정성이 향상된 유기 반도체 물질층(미도시)을 전면에 형성한다. 이후, 상기 유기 반도체 물질층(미도시) 위로 상기 제 2 실시예에서와 같이 상기 유기 반도체 물질층(미도시)을 이루는 유기 반도체 물질에 영향을 끼치지 않는 것을 특징으로 하는 유기 물질 예를들면 PVA(현상액 순수) 또는 포토아크릴(현상액 KOH)을 전면에 코팅한 후, 노광 및 현상 단계를 포함하는 마스크 공정을 실시하여 패터닝함으로써 각 화소영역(P) 내에 유기 반도체층이 형성되어야 할 부분에 대응해서 보호패턴(341)을 형성한다. 이때 상기 보호패턴(341)은 상기 화소전극(330)과는 중첩되지 않도록 스위칭 영역(TrA)에만 형성되도록 한다.
다음, 상기 보호패턴(341) 외부로 노출된 상기 유기 반도체 물질층(미도시)을 드라이 에칭을 실시하여 제거함으로써 상기 스위칭 영역(TrA)에 상기 보호패턴(341) 하부로 상기 보호패턴(341)과 동일한 형태의 유기 반도체층(336)을 형성한다. 이때 상기 보호패턴(341)과 유기 반도체층(336)은 그 측면이 노출된 상태가 된다.
이러한 그 측면이 노출된 상태의 유기 반도체층(336)이 형성된 기판(301)의 전면에 금속물질을 증착하여 금속층(미도시)을 형성한다. 이때 상기 금속층(미도시)은 상기 노출된 보호패턴(341) 및 유기 반도체층(336)의 측면 및 상기 화소전극(330)과 접촉하게 된다.
다음, 상기 금속층(미도시) 위로 감광성 유기 물질을 도포하고 이를 마스크 공정을 진행하여 식각 방지패턴(미도시)을 형성하고, 이러한 식각 방지패턴(미도시)을 이용하여 드라이 에칭을 실시함으로써 상기 식각 방지패턴(미도시) 외부로 노출된 상기 금속층(미도시)을 제거함으로써 도시한 바와같이 스위칭 영역(TrA)에 있어 상기 유기 반도체층의 측면과 각각 접촉하며 상기 보호패턴(341) 상부에서 서로 이격하는 소스 및 드레인 전극(320, 323)을 형성하고, 동시에 상기 스위칭 영역(TrA)을 제외한 상기 화소전극(330) 간의 이격영역에 대응하는 상기 제 2 배향막(310b) 상부에는 상기 게이트 배선(303)과 교차하여 화소영역(P)을 정의하는 데이터 배선(미도시)을 형성한다. 이때 상기 소스 전극(320)은 상기 데이터 배선(미도시)과 연결되도록 하며, 또한, 상기 드레인 전극(323)은 상기 화소전극(330)과 그 일부가 접촉하도록 형성함으로써 본 발명의 제 2 실시예의 제 3 변형예에 따른 액정표시장치용 어레이 기판(301)을 완성한다.
한편, 이러한 제 3 변형예의 경우도 상기 제 1 변형예와 같이 상기 게이트 전극 및 게이트 배선과 상기 배향막 사이에 게이트 절연막을 더욱 형성할 수 있다.
본 발명에 의한 액상의 유기 반도체 물질을 이용한 코팅을 포함하는 액정표시장치용 어레이 기판을 제조하는데 있어, 그 표면이 러빙 처리된 배향막을 더욱 형성한 후 그 위로 액상의 유기 반도체 물질을 코팅하여 유기 반도체층을 형성함으로써 상기 유기 반도체층 내부의 결정성을 향상시켜 최종적으로 이를 구성요소로 하는 유기 박막트랜지스터의 이동도 특성을 향상시키는 효과가 있다.
또한, 제조 공정 진행 중의 공정 오차에 의해 유기 박막트랜지스터의 이동도 특성이 소정량 저하되더라도 상기 공정 오차에 의해 저하되는 이동도 특성값보다 더욱 큰 마진을 갖도록 함으로써 액정표시장치의 제조 수율 및 생산성을 향상시키는 효과가 있다.
Claims (24)
- 기판과;상기 기판 상에 형성되며, 그 표면이 러빙 처리되지 않은 제 1 배향막과, 러빙 처리되어 그 표면의 고분자 사슬이 일정한 방향으로 정렬된 제 2 배향막과;상기 제 1 배향막 위로 형성된 데이터 배선과, 상기 데이트 배선과 연결된 소스 전극과, 상기 소스 전극과 이격하여 러빙 처리된 상기 제 2 배향막을 노출시키며 형성된 드레인 전극과;상기 제 1 배향막 위로 상기 드레인 전극과 접촉하며 형성된 화소전극과;서로 마주하는 상기 소스 및 드레인 전극의 끝단부를 포함하여 이들 두 전극 사이로 노출된 상기 제 2 배향막 위로 형성된 유기 반도체층과;상기 유기 반도체층 위로 순차적으로 형성된 게이트 절연막 및 게이트 전극과;상기 게이트 전극 위로 상기 게이트 전극을 노출시키는 게이트 콘택홀과 상기 화소전극을 노출시키는 오픈부를 가지며 형성된 보호층과;상기 보호층 위로 상기 데이터 배선과 교차하여 화소영역을 정의하며 상기 게이트 콘택홀을 통해 상기 게이트 전극과 접촉하며 형성된 게이트 배선을 포함하며, 상기 러빙처리는 그 방향이 서로 마주하며 이격하는 상기 소스 및 드레인 전극을 연결하는 가상의 축에 대해 수직한 방향인 것이 특징인 액정표시장치용 어레이 기판.
- 기판과;상기 기판 상에 형성된 게이트 배선 및 상기 게이트 배선과 연결된 게이트 전극과;상기 게이트 배선과 상기 게이트 전극 위로 형성되며, 그 표면이 러빙 처리되지 않은 제 1 배향막 및 러빙 처리되어 그 표면의 고분자 사슬이 일정한 방향으로 정렬된 제 2 배향막과;상기 제 1 배향막 위로 형성된 데이터 배선과, 상기 데이트 배선과 연결된 소스 전극과, 상기 소스 전극과 이격하여 러빙 처리된 상기 제 2 배향막을 노출시키며 형성된 드레인 전극과;상기 제 1 배향막 위로 상기 드레인 전극과 접촉하며 형성된 화소전극과;상기 소스 및 드레인 전극 사이로 노출된 상기 제 2 배향막 상부 및 상기 서로 마주하는 소스 및 드레인 전극 일끝단 위로 순차적으로 형성된 유기 반도체층 및 보호패턴을 포함하며, 상기 러빙처리는 그 방향이 서로 마주하며 이격하는 상기 소스 및 드레인 전극을 연결하는 가상의 축에 대해 수직한 방향인 것이 특징인 액정표시장치용 어레이 기판.
- 기판과;상기 기판 상에 형성된 게이트 배선 및 상기 게이트 배선과 연결된 게이트 전극과;상기 게이트 배선과 상기 게이트 전극 위로 형성되며, 그 표면이 러빙 처리 되지 않은 제 1 배향막 및 러빙 처리되어 그 표면의 고분자 사슬이 일정한 방향으로 정렬된 제 2 배향막과;상기 제 2 배향막 위로 순차적으로 그 측면이 노출되며 형성된 유기 반도체층 및 보호패턴과;상기 제 1 배향막 위로 형성된 화소전극과;상기 제 2 배향막 위로 상기 게이트 배선과 교차하여 형성된 데이터 배선과;상기 유기 반도체층의 제 1 측면과 접촉하며 상기 데이터 배선과 연결된 소스 전극과;상기 소스 전극과 마주하여 이격하며 상기 유기 반도체층의 제 2 측면과 접촉하며 동시에 상기 화소전극과 접촉하며 형성된 드레인 전극을 포함하는 액정표시장치용 어레이 기판.
- 제 2 항 또는 제 3 항에 있어서,상기 제 1, 2 배향막과 상기 게이트 배선 및 전극 사이에는 게이트 절연막이 더욱 형성된 것이 특징인 액정표시장치용 어레이 기판.
- 제 1 항 내지 제 3 항 중 어느 하나의 항에 있어서,상기 제 1, 2 배향막은 그 표면이 평탄한 것이 특징인 액정표시장치용 어레이 기판.
- 기판 상에 고분자 물질을 코팅하여 제 1, 2 배향막을 형성하는 단계와;상기 제 1 배향막 위로 데이터 배선과, 상기 데이트 배선과 연결된 소스 전극과, 상기 소스 전극과 이격하여 상기 제 2 배향막을 노출시키는 드레인 전극을 형성하는 단계와;상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계와;상기 소스 및 드레인 전극 사이로 노출된 상기 제 2 배향막에 대해 일 방향으로 러빙(rubbing)처리하는 단계와;서로 마주하는 상기 소스 및 드레인 전극의 끝단부를 포함하여 이들 두 전극 사이로 노출된 러빙 처리된 상기 제 2 배향막 위로 순차적으로 유기 반도체층과 게이트 절연막과 게이트 전극을 형성하는 단계와;상기 게이트 전극 위로 상기 게이트 전극을 노출시키는 게이트 콘택홀과 상기 화소전극을 노출시키는 오픈부를 갖는 보호층을 형성하는 단계와;상기 보호층 위로 상기 데이터 배선과 교차하여 화소영역을 정의하며 상기 게이트 콘택홀을 통해 상기 게이트 전극과 접촉하는 게이트 배선을 형성하는 단계를 포함하며, 상기 러빙처리의 일 방향은 서로 마주하며 이격하는 상기 소스 및 드레인 전극을 연결하는 가상의 축에 대해 수직한 방향인 것이 특징인 액정표시장치용 어레이 기판의 제조 방법.
- 기판 상에 게이트 배선과 상기 게이트 배선과 연결된 게이트 전극을 형성하는 단계와;상기 게이트 배선과 상기 게이트 전극 위로 고분자 물질을 코팅하여 제 1, 2 배향막을 형성하는 단계와;상기 제 1 배향막 위로 상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터 배선과, 서로 이격하며 마주하며 상기 제 2 배향막을 노출시키는 소스 및 드레인 전극을 형성하는 단계와;상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계와;상기 소스 및 드레인 전극 사이로 노출된 상기 제 2 배향막에 대해 일 방향으로 러빙(rubbing)처리하는 단계와;상기 러빙 처리된 제 2 배향막 상부 및 서로 마주하는 상기 소스 및 드레인 전극 일끝단 위로 순차적으로 유기 반도체층과 보호패턴을 형성하는 단계를 포함하며, 상기 러빙처리의 일 방향은 서로 마주하며 이격하는 상기 소스 및 드레인 전극을 연결하는 가상의 축에 대해 수직한 방향인 것이 특징인 는 액정표시장치용 어레이 기판의 제조 방법.
- 제 7 항에 있어서,상기 보호패턴 위로 상기 화소전극을 노출시키는 오픈부를 갖는 보호층을 형성하는 단계를 더욱 포함하는 액정표시장치용 어레이 기판의 제조 방법.
- 기판 상에 게이트 배선과 상기 게이트 배선과 연결된 게이트 전극을 형성하는 단계와;상기 게이트 배선과 상기 게이트 전극 위로 고분자 물질을 코팅하여 제 1, 2 배향막을 형성하는 단계와;상기 제 1 배향막 위로 화소전극을 형성하는 단계와;상기 화소전극 외부로 노출된 상기 제 2 배향막에 대해 일 방향으로 러빙(rubbing)처리하는 단계와;상기 러빙 처리된 제 2 배향막 위로 순차적으로 그 측면이 노출된 유기 반도체층과 보호패턴을 형성하는 단계와;상기 제 2 배향막 위로 상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터 배선과, 상기 보호패턴 상에서 서로 이격하며 마주하며 각각 상기 유기 반도체층의 측면과 각각 접촉하는 소스 및 드레인 전극을 형성하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조 방법.
- 제 6 항, 제 7 항 및 제 9 항 중 어느 하나의 항에 있어서,상기 고분자 물질은, 폴리이미드(polyimide) 계열의 배향성 고분자 물질, 측쇄의 탄소수가 3개 이상인 배향성 고분자 물질, 자기정렬단분자 물질 중 하나인 것이 특징인 액정표시장치용 어레이 기판의 제조 방법.
- 제 10 항에 있어서,상기 측쇄의 탄소수가 3개 이상인 배향성 고분자 물질은, poly propyl ethylene 또는 poly butenyl ethylene인 것이 특징인 액정표시장치용 어레이 기판의 제조 방법.
- 제 10 항에 있어서,상기 자기정렬단분자 물질은, 알킬 사슬의 탄소수가 20 내지 30개인 실란(silane) 또는 사이올(thiol) 계열의 물질인 것이 특징인 액정표시장치용 어레이 기판의 제조 방법.
- 제 6 항, 제 7 항 및 제 9 항 중 어느 하나의 항에 있어서,상기 유기 반도체층은, 액상의 펜타신(pentacene), 폴리사이오펜(polythiophene) 계열의 고분자 반도체 물질, 폴리페닐렌비닐린(polyphenylenevinylene) 계열의 고분자 반도체 물질 중 하나인 것이 특징인 액정표시장치용 어레이 기판의 제조 방법.
- 제 13 항에 있어서,상기 폴리사이오펜(polythiophene) 계열의 유기 반도체 물질은, poly (3-hexylthiophene), poly (2,5)-bis3-alkylthiophen-2-yl thieno [3,2-b] thiophene, poly (p-phenylenevinylene), poly (phenylene), poly (fluorene), poly (2-methoxy) -5- (2'-ethylhexyloxy)-1,4 phenylenevinylene 중 하나인 것이 특징인 액정표시장치용 어레이 기판의 제조 방법.
- 제 9 항에 있어서,상기 러빙처리의 일 방향은, 상기 서로 마주하며 이격하는 소스 및 드레인 전극을 연결하는 가상의 축에 대해 수직한 방향인 것이 특징인 액정표시장치용 어레이 기판의 제조 방법.
- 그 표면이 러빙 처리되지 않은 제 1 배향막과, 러빙 처리되어 그 표면의 고분자 사슬이 일정한 방향으로 정렬된 제 2 배향막과;상기 제 1 배향막 위로 서로 마주하며 이격하여 러빙 처리된 상기 제 2 배향막을 노출시키며 형성된 소스 및 드레인 전극과;서로 마주하는 상기 소스 및 드레인 전극의 끝단부를 포함하여 이들 두 전극 사이로 노출된 러빙 처리된 상기 제 2 배향막 위로 형성된 유기 반도체층과;상기 유기 반도체층 위로 순차적으로 형성된 게이트 절연막 및 게이트 전극을 포함하며, 상기 러빙처리는 그 방향이 서로 마주하며 이격하는 상기 소스 및 드레인 전극을 연결하는 가상의 축에 대해 수직한 방향인 것이 특징인 유기 박막트랜지스터.
- 게이트 전극과;상기 게이트 전극 위로 형성되며, 그 표면이 러빙 처리되지 않은 제 1 배향막 및 러빙 처리되어 그 표면의 고분자 사슬이 일정한 방향으로 정렬된 제 2 배향막과;상기 제 1 배향막 위로 형성되며, 서로 마주하며 이격하여 러빙 처리된 상기 제 2 배향막을 노출시키며 형성된 소스 및 드레인 전극과;상기 소스 및 드레인 전극 사이로 노출된 상기 제 2 배향막 상부 및 상기 서로 마주하는 소스 및 드레인 전극 일끝단 위로 순차적으로 형성된 유기 반도체층 및 보호패턴을 포함하며, 상기 러빙처리는 그 방향이 서로 마주하며 이격하는 상기 소스 및 드레인 전극을 연결하는 가상의 축에 대해 수직한 방향인 것이 특징인 유기 박막트랜지스터.
- 게이트 전극과;상기 게이트 전극 위로 형성되며, 그 표면이 러빙 처리되지 않은 제 1 배향막 및 러빙 처리되어 그 표면의 고분자 사슬이 일정한 방향으로 정렬된 제 2 배향막과;상기 제 2 배향막 위로 그 측면을 노출시키며 순차 적층된 유기 반도체층 및 보호패턴과;상기 보호패턴 상에서 서로 이격하며 각각 상기 유기 반도체층의 측면과 접촉하며 형성된 소스 및 드레인 전극을 포함하는 유기 박막트랜지스터.
- 제 17 항 또는 제 18 항에 있어서,상기 게이트 전극과 상기 제 1, 2 배향막 사이에는 게이트 절연막이 더욱 형성된 유기 박막트랜지스터.
- 기판 상에 고분자 물질을 코팅하여 제 1, 2 배향막을 형성하는 단계와;상기 제 1 배향막 위로 서로 이격하며 마주하여 상기 제 2 배향막을 노출시키는 소스 및 드레인 전극을 형성하는 단계와;상기 소스 및 드레인 전극 사이로 노출된 상기 제 2 배향막에 대해 일 방향으로 러빙(rubbing)처리하는 단계와;서로 마주하는 상기 소스 및 드레인 전극의 끝단부를 포함하여 이들 두 전극 사이로 노출된 러빙 처리된 상기 제 2 배향막 위로 순차적으로 유기 반도체층과 게이트 절연막과 게이트 전극을 형성하는 단계를 포함하며, 상기 러빙처리의 일 방향은 서로 마주하며 이격하는 상기 소스 및 드레인 전극을 연결하는 가상의 축에 대해 수직한 방향인 것이 특징인 유기 박막트랜지스터의 제조 방법.
- 기판 상에 게이트 전극을 형성하는 단계와;상기 게이트 전극 위로 고분자 물질을 코팅하여 제 1, 2 배향막을 형성하는 단계와;상기 제 1 배향막 위로 서로 이격하여 마주하며 상기 제 2 배향막을 노출시키는 소스 및 드레인 전극을 형성하는 단계와;상기 소스 및 드레인 전극 사이로 노출된 제 2 배향막에 대해 일 방향으로 러빙(rubbing) 처리하는 단계와;상기 러빙된 제 2 배향막 상부 및 서로 마주하는 상기 소스 및 드레인 전극 일끝단 위로 순차적으로 유기 반도체층과 보호패턴을 형성하는 단계를 포함하며, 상기 러빙처리의 일 방향은 서로 마주하며 이격하는 상기 소스 및 드레인 전극을 연결하는 가상의 축에 대해 수직한 방향인 것이 특징인 유기 박막트랜지스터의 제조 방법.
- 기판 상에 게이트 전극을 형성하는 단계와;상기 게이트 전극 위로 고분자 물질을 코팅하여 제 1, 2 배향막을 형성하는 단계와;상기 제 2 배향막에 대해 일 방향으로 러빙 처리하는 단계와;상기 그 표면이 러빙 처리된 제 2 배향막 위로 순차 적층되며 그 측면이 노출된 유기 반도체층 및 보호패턴을 형성하는 단계와;상기 유기 반도체층의 측면과 각각 접촉하며 상기 보호패턴 상부에서 서로 이격하는 소스 및 드레인 전극을 형성하는 단계를 포함하며, 상기 러빙처리의 일 방향은 서로 마주하며 이격하는 상기 소스 및 드레인 전극을 연결하는 가상의 축에 대해 수직한 방향인 것이 특징인 유기 박막트랜지스터의 제조 방법.
- 삭제
- 제 20 항 내지 제 22 항 중 어느 하나의 항에 있어서,상기 게이트 전극과 상기 제 1 및 제 2 배향막 사이에 게이트 절연막을 형성하는 단계를 더욱 포함하는 유기 박막트랜지스터의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070020317A KR101357214B1 (ko) | 2007-02-28 | 2007-02-28 | 액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070020317A KR101357214B1 (ko) | 2007-02-28 | 2007-02-28 | 액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080079826A KR20080079826A (ko) | 2008-09-02 |
| KR101357214B1 true KR101357214B1 (ko) | 2014-01-29 |
Family
ID=40020610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070020317A KR101357214B1 (ko) | 2007-02-28 | 2007-02-28 | 액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101357214B1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101274715B1 (ko) * | 2009-12-22 | 2013-06-12 | 엘지디스플레이 주식회사 | 박막트랜지스터 기판 및 그 제조 방법 |
| KR102446768B1 (ko) * | 2015-12-14 | 2022-09-23 | 엘지전자 주식회사 | 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법 |
| KR102446068B1 (ko) * | 2015-12-22 | 2022-09-22 | 엘지전자 주식회사 | 반도체 발광소자를 이용한 디스플레이 장치의 제조방법 |
| CN109545086A (zh) * | 2018-11-29 | 2019-03-29 | 华映科技（集团）股份有限公司 | 阵列基板的制作方法、阵列基板及显示面板 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070026046A (ko) * | 2005-09-05 | 2007-03-08 | 가부시키가이샤 히타치세이사쿠쇼 | 액정 표시 장치 |
-
2007
- 2007-02-28 KR KR1020070020317A patent/KR101357214B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070026046A (ko) * | 2005-09-05 | 2007-03-08 | 가부시키가이샤 히타치세이사쿠쇼 | 액정 표시 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080079826A (ko) | 2008-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100766318B1 (ko) | 유기 반도체 물질을 이용한 박막트랜지스터와 이를 구비한액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR102008902B1 (ko) | 어레이 기판 및 이의 제조 방법 | |
| KR101747391B1 (ko) | 액정표시장치용 어레이 기판 및 이의 제조 방법 | |
| KR101279927B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR101251376B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조 방법 | |
| KR101163576B1 (ko) | 유기 반도체물질을 이용한 액정표시장치용 어레이 기판 및그 제조 방법 | |
| JP2006086502A (ja) | 有機薄膜トランジスタ及び液晶表示装置用基板並びにそれらの製造方法 | |
| US8785264B2 (en) | Organic TFT array substrate and manufacture method thereof | |
| KR101357214B1 (ko) | 액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판 및 그 제조 방법 | |
| KR101205767B1 (ko) | 액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판의 제조방법 | |
| KR101325665B1 (ko) | 어레이 기판 및 그 제조 방법 | |
| KR20080057877A (ko) | 어레이 기판 및 그 제조방법 | |
| KR101198219B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR101381204B1 (ko) | 액정표시장치용 어레이 기판의 제조 방법 | |
| KR101377673B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR101454751B1 (ko) | 액정표시장치용 어레이 기판의 제조 방법 | |
| US7920246B2 (en) | LCD device including semiconductor of nano material and method for fabricating the same | |
| KR101380225B1 (ko) | 액정표시장치용 어레이 기판 | |
| KR101366025B1 (ko) | 어레이 기판 및 그 제조방법 | |
| KR101221950B1 (ko) | 유기 반도체물질을 이용한 액정표시장치용 어레이 기판 및그 제조 방법 | |
| KR101350408B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR101250317B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조 방법 | |
| KR20080056388A (ko) | 액정표시장치용 어레이 기판 및 그 제조 방법 | |
| KR101236240B1 (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| KR101257733B1 (ko) | 액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20161214 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20171218 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20181226 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20191212 Year of fee payment: 7 |