JP2006086502A - 有機薄膜トランジスタ及び液晶表示装置用基板並びにそれらの製造方法 - Google Patents

有機薄膜トランジスタ及び液晶表示装置用基板並びにそれらの製造方法 Download PDF

Info

Publication number
JP2006086502A
JP2006086502A JP2005186968A JP2005186968A JP2006086502A JP 2006086502 A JP2006086502 A JP 2006086502A JP 2005186968 A JP2005186968 A JP 2005186968A JP 2005186968 A JP2005186968 A JP 2005186968A JP 2006086502 A JP2006086502 A JP 2006086502A
Authority
JP
Japan
Prior art keywords
substrate
thickness
film transistor
thin film
organic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005186968A
Other languages
English (en)
Inventor
Hyun-Sik Seo
ヒョン−シク・ソ
Nack-Bong Choi
ナク−ボン・チョイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of JP2006086502A publication Critical patent/JP2006086502A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate

Abstract

【課題】有機絶縁物質を使用してゲート絶縁膜を形成し、スイッチング素子としての薄膜トランジスタの特性低下のないフレキシブルな液晶表示装置用有機薄膜トランジスタ及びその製造方法を提供する。
【解決手段】基板上に、第１の厚さのゲート電極と、前記ゲート電極及び基板上に形成される有機絶縁層として、前記基板上の有機絶縁層は、第２の厚さを有して、前記ゲート絶縁膜上の有機絶縁層は、２０００Åないし５０００Åの第３の厚さの有機絶縁層と、前記有機絶縁層の上部に形成される半導体層と、前記有機絶縁層の上部に形成されて、前記半導体層と接触するソース電極及びドレイン電極とを含む有機薄膜トランジスタを提供する。
【選択図】図３

Description

本発明は、有機薄膜トランジスタに係り、より詳しくは、有機絶縁層を利用する有機薄膜トランジスタ及びそれを含む基板に関する。
最近、情報化社会へと進化するにつれて、大量の情報を処理及び表示するディスプレー分野が発展している。特に、最近は、薄型化、軽量化、低消費電力化の優れた性能を有する薄膜トランジスタ型の液晶表示装置ＴＦＴ−ＬＣＤが開発され、既存のブラウン管ＣＲＴを取り代わっている。
液晶表示装置の画像具現原理は、液晶の光学的異方性と分極性質を利用するが、これは、前記液晶分子の構造が細くて長く、その配列において方向性を有する光学的異方性と、電場内に置かれる場合にその大きさにより分子配列の方向が変化する分極性質である。
ここで、液晶表示装置は、液晶を間に、相互に向かい合う面に、各々画素電極と共通電極が形成されるアレイ基板とカラーフィルター基板を合着させて構成した液晶パネルを必需的な構成要素として、電極間の電場の変化により、液晶分子の配列方向を任意に調節して、この時、変化する光の透過率を利用して、多様な画像を表示する。
最近、特に、画像表現の基本単位である画素を行列方式に配列し、スイッチングを各画素に配置させて、独立的に制御する能動行列方式が解像度及び動画像の具現能力が優れ注目を浴びているが、このようなスイッチング素子として薄膜トランジスタＴＦＴを使用するのがＴＦＴ−ＬＣＤである。
図１は、従来の液晶表示装置を示した分解斜視図である。
図１に示したように、液晶表示装置は、液晶層３０を間に、アレイ基板１０とカラーフィルター基板２０が向かい合って合着された構成である。下部のアレイ基板１０は、第１基板１２及びこの上面に交差配列され多数の画素領域Ｐを定義する複数のゲート配線１４及びデータ配線１６を含み、前記ゲート配線１４及びデータ配線１６の交差地点には、薄膜トランジスタＴを備え、薄膜トランジスタＴは各画素領域Ｐに備えた画素電極１８と一対一対応に接続されている。
上部のカラーフィルター基板２０は、第２基板２２及びこれの背面に、前記ゲート配線１４とデータ配線１６と薄膜トランジスタ等の非表示領域を遮るように、各画素領域Ｐの周辺に沿って格子状のブラックマトリックス２５が形成されており、これら格子状のブラックマトリックス２５の内部には、各画素領域Ｐに対応するように、順に反復配列された赤色Ｒ、緑色Ｇ、青色Ｂのカラーフィルター層２６が形成されて、前記ブラックマトリックス２５と赤色、緑色、青色のカラーフィルター層２６の全面において、共通電極２８を備えている。
また、図面には示してないが、前記アレイ基板１０とカラーフィルター基板２０は、その間に介在された液晶層３０の漏洩を防ぐために、端側に沿ってシーリング剤等で封止されて、前記アレイ基板１０とカラーフィルター基板２０と液晶層３０との境界部分には、液晶分子の配列方向に信頼性を与える上部配向膜及び下部配向膜(図示せず)が介され、前記アレイ基板１０とカラーフィルター基板２０の少なくとも１つの外側面には偏光板(図示せず)が付着される。
さらに、液晶パネルの背面には、バックライトを備えていて、光を供給して、ゲート配線１４に薄膜トランジスタＴのオン/オフ信号が順にスキャン印加され、選択された画素領域Ｐの画素電極１８にデータ配線１６の画像信号が伝達されると、これら間の垂直電界により、その間の液晶分子が駆動されて、これによる光の透過率の変化により多様な映像が表示できる。
一方、このような液晶表示装置において、アレイ基板１０とカラーフィルター基板２０の母体になる第１基板１２及び第２基板２２は、ガラス基板が伝統的に使用されていたが、最近は、ラップトップコンピュータやＰＤＡのような小型の携帯用端末機が幅広く普及されることによって、これに適用できるように、ガラスより軽量であると同時に、柔軟な特性があって、破損危険の少ないプラスチック基板を利用した液晶パネルが提案されている。
ところで、プラスチック基板を利用した液晶パネルは、液晶表示装置の製造の特性上、特に、スイッチング素子である薄膜トランジスタＴが形成されるアレイ基板の製造には、２００℃以上の高温工程が多い。従って、耐熱性及び耐化学性がガラス基板より落ちるプラスチック基板を利用して前記アレイ基板を製造するには困難があって、上部基板を構成するカラーフィルター基板だけをプラスチック基板で製造して、下部基板のアレイ基板は、通常のガラス基板を利用して液晶表示装置を製造しているのが実情である。
このような問題を解決するために、最近では、有機物質等を利用して２００℃以下の低温工程を経て、プラスチック材質のフレキシブルなアレイ基板を製造する技術が提案されている。
図２は、従来の有機薄膜トランジスタを含む液晶表示装置用アレイ基板を示した断面図である。
図２に示したように、フレキシブルな液晶表示装置用アレイ基板を製造するために、柔軟な特性のあるプラスチック基板５１上に、ゲート電極５４、ゲート絶縁膜６０、半導体層６５、ソース電極７２及びドレイン電極７４等を構成要素とする薄膜トランジスタＴが形成されている。また、アレイ基板上の画素領域の構成要素として、前記薄膜トランジスタＴの上部には、ドレインコンタクトホール８０を含む保護層７７と、前記ドレインコンタクトホール８０を通じて前記薄膜トランジスタＴに連結された画素電極８５が形成されている。この時、前記薄膜トランジスタＴの各構成要素は、２００℃以下の低温工程で形成される。
ところで、このような低温工程を経ることによって、有機薄膜トランジスタＴを構成する際に、最も大きい問題は、チャンネルＣＨを形成する半導体層６５である。低温工程で、シリコンを利用して半導体層を形成すると、内部構造が緻密さに欠けて、移動度(mobility)等の特性が低下し、薄膜トランジスタの特性を低下させる問題が発生する。このような問題を解決するために、最近、低温工程によっても特性低下が発生しない、有機低分子または高分子半導体物質が開発されている。このような開発により、プラスチック基板上に、有機薄膜トランジスタを形成する際、半導体層に関しては、いくらかは、一般的な液晶表示装置用アレイ基板の水準に及ぶに至っている。
このような有機薄膜トランジスタＴのゲート電極５４またはソース電極７２及びドレイン電極７４等を形成する金属物質は、比較的融点の低い物質のうちから選択されるが、低温のスパッタリング工程を行い、蒸着することによって、通常、２０００Åないし４０００Åの第１の厚さｔ１で形成される。ゲート絶縁膜６０は、有機絶縁物質で構成され、コーティングして形成される。この時、前記コーティングによって形成された有機絶縁物質のゲート絶縁膜６０は、一般的な液晶表示装置用アレイ基板内に形成される無機絶縁物質に比べて厚く、９０００Å以上の第２の厚さｔ２を有する。このように厚い第２の厚さｔ２で形成される理由は、無機絶縁物質の酸化シリコンＳｉＯ2またはＳｉＮｘを蒸着して形成する場合、通常、３０００Åないし４０００Å程度の厚さであることに比べて、コーティングによって形成される有機絶縁物質は、粘性が高いからである。
有機薄膜トランジスタＴの形成時、ゲート絶縁膜６０として、無機絶縁物質の代わりに有機絶縁物質を使用するのは、フレキシブルな液晶表示装置の特性上、基板上に無機絶縁物質より有機絶縁物質で形成するのが柔軟性の対応に有利であって、有機絶縁物質の平坦化の特性により、ゲート絶縁膜６０の上部に形成される半導体層６５が、段差なしに平坦であるように形成できて、半導体層６５の特性の向上に有利であるからだ。すなわち、無機絶縁物質として、ゲート絶縁膜を形成して基板を曲げると、前記無機絶縁物質の特性上、柔軟性が低下し基板から分離される等の問題が発生するので、フレキシブルな液晶表示装置用アレイ基板の製造においては、ゲート絶縁膜６５を、無機絶縁物質の代わりに有機絶縁物質で形成する。
ところが、前述したように、ゲート絶縁膜６０を有機絶縁膜で形成すると、第２の厚さｔ２が９０００Å以上に厚く形成されるので、２０００Åないし３０００Åの第１の厚さｔ１で形成されるゲート電極５４と、前記ゲート電極５４に対応する半導体層６５間の距離、すなわち、ゲート絶縁膜の第３の厚さｔ３が大きくなり、ストレージキャパシター容量を低下させて、薄膜トランジスタＴのオン(on)電流の特性に好ましくない影響を与えることによって、スイッチング素子としての薄膜トランジスタの特性を低下させる問題がある。
前述したような問題を解決するために、本発明は、有機絶縁物質を使用してゲート絶縁膜を形成し、スイッチング素子としての薄膜トランジスタの特性低下のないフレキシブルな液晶表示装置用有機薄膜トランジスタ及びその製造方法を提供する。
前述したような目的を達成するために、本発明に係る有機薄膜トランジスタは、基板上に形成された第１の厚さを有するゲート電極と、前記基板及び前記ゲート電極上に形成され、前記基板上では第２の厚さを有し、前記ゲート電極上では２０００Åないし５０００Åの第３の厚さを有する有機絶縁層と、前記有機絶縁層の上部に形成される半導体層と、前記有機絶縁層の上部に形成され、前記半導体層と接触するソース電極及びドレイン電極とを含む。
また、本発明に係る有機薄膜トランジスタの製造方法は、基板上に第１の厚さを有するゲート電極を形成する段階と、前記基板及び前記ゲート電極上に、前記基板上では第２の厚さを有し、前記ゲート電極上では２０００Åないし５０００Åの第３の厚さを有する有機絶縁層を形成する段階と、前記有機絶縁層の上部に半導体層を形成する段階と、前記有機絶縁層の上部に、前記半導体層と接触するソース電極及びドレイン電極を形成する段階とを含む。
また、本発明に係る液晶表示装置用基板は、前述した有機薄膜トランジスタの構成に対し、前記ソース電極及びドレイン電極の上部に形成されて、前記ドレイン電極を露出するコンタクトホールを有する保護層と、前記保護層上に形成されて、前記コンタクトホールを通じて前記ドレイン電極と接触する画素電極とをさらに含む。
さらに、本発明に係る液晶表示装置用基板の製造方法は、前述した有機薄膜トランジスタの製造方法の構成に対し、前記ソース電極及びドレイン電極の上部に、前記ドレイン電極を露出するコンタクトホールを有する保護層を形成する段階と、前記保護層上に、前記コンタクトホールを通じて前記ドレイン電極と接触する画素電極を形成する段階とをさらに含む。
本発明による有機薄膜トランジスタは、ゲート電極の厚さを厚く形成することによって、前記ゲート電極の上部の有機絶縁物質で形成されるゲート絶縁膜の厚さを、適正厚さに維持する。従って、本発明は、薄膜トランジスタのオン電流の大きさ及びスイッチング素子としての薄膜トランジスタの特性を向上させる。
実施の形態１．
図３は、本発明の実施の形態１による有機薄膜トランジスタを含む液晶表示装置用アレイ基板を示した断面図である。
図３に示したように、有機薄膜トランジスタＴは、プラスチック等の材質で形成されたフレキシブルな基板１５１上のゲート電極１５４と、前記ゲート電極１５４及びフレキシブルな基板１５１上に形成された、表面が段差なしの平坦なゲート絶縁膜１６０と、前記ゲート絶縁膜１６０上の半導体層１６５と、前記半導体層１６５及び前記ゲート絶縁膜１６０上に、相互に離隔されたソース電極１７２及びドレイン電極１７４とを含む。
保護膜１７７は、有機薄膜トランジスタＴ上に位置して、ドレイン電極１７４を露出させるコンタクトホール１８０を有する。
画素電極１８５は、ドレインコンタクトホール１８０を通じてドレイン電極１７４に連結される。
図示してはないが、ゲート電極１５４とソース電極１７２は、各々画素領域を定義するゲート配線及びデータ配線に連結される。有機薄膜トランジスタＴは、ゲート配線及びデータ配線の交差部分に位置し、画素電極１８５は、画素領域に位置する。
半導体層１６５の表面は、平坦であって、ソース電極１７２及びドレイン電極１７４は、半導体層１６５の両端の一部と接触するように構成される。半導体層１６５のチャンネルＣＨは、ゲート電極１５４とソース電極１７２及びドレイン電極１７４間の離隔区間に対応する。
ゲート電極１５４は、従来の２０００Åないし４０００Åの厚さよりは厚く、５０００Å以上の第１の厚さｔ１で形成される。ゲート絶縁膜１６０は、ベンゾシクロブテンＢＣＢと、フォトアクリル(photo acryl)、ポリビニールフェノール(poly vinyl phenol)ＰＶＰ等の有機物質で構成される。
基板１５１上に位置するゲート絶縁膜１６０の第１部分は、基板１５１から９０００Å以上の第２の厚さｔ２で形成される。
本発明の最も特徴的な部分は、ゲート電極１５４の上部に位置するゲート絶縁膜１６０の第２部分が第３の厚さｔ３を有することである。ゲート電極１５４の表面から半導体層１６５に至るまでのゲート絶縁膜１６０の厚さｔ３、すなわち、ゲート電極１５４と対応するゲート絶縁膜１６０の第２部分の第３の厚さｔ３が、２０００Åないし５０００Åの厚さであることが、最も特徴的なことである。
ここで、ゲート電極１５４の上部のゲート絶縁膜１６０の第３の厚さｔ３と薄膜トランジスタＴのオン(ｏｎ)電流の特性との関係を説明する。
薄膜トランジスタＴのドレイン電極１７４に流れる電流Ｉdsは、下記のとおりである。
Ｉds＝μ(ＷＣ／２Ｌ)ｄＶg 2 （１）
なお、μは移動度(mobility)、ＷはチャンネルＣＨの幅、Ｃはゲート電極１５４とチャンネルＣＨ間の電気容量(以下、これをチャンネルＣＨの電気容量と称する)、ＬはチャンネルＣＨの長さ、Ｖgはゲート電圧、ｄＶg 2 はゲート電圧の変化量を示している。
前述した式（１）によると、ドレイン電極１７４に流れる電流、すなわち、薄膜トランジスタのオン電流Ｉdsは、他の条件が一定であるとすると、チャンネルＣＨの電気容量Ｃに比例する。
この時、前記チャンネルＣＨの電気容量Ｃは、下記のように示すことができる。
Ｃ＝ε(Ａ／ｄ) （２）
なお、εはゲート絶縁膜１６０の誘電率、ＡはチャンネルＣＨの面積、ｄはゲート絶縁膜１６０の第３の厚さｔ３である。
式（２）によると、前記チャンネルの電気容量Ｃは、誘電率が大きいほど、絶縁膜の第３の厚さｔ３が薄いほど、大きくなる。
従って、前述した式（１）、（２）によると、他の条件が一定である時、薄膜トランジスタＴのオン電流Ｉds値を高めるためには、チャンネルの電気容量Ｃを高めなければならなく、このためには、ゲート絶縁膜１６０の厚さｔ３、換言するに、ゲート電極１５４とチャンネルＣＨを形成する半導体層１６５間のゲート絶縁膜１６０の第３の厚さｔ３を薄く形成しなければならない。
薄膜トランジスタＴのオン電流値を大きくする理由は、液晶表示装置の解像度が増加するほど、ゲート電極１５４をオン(ｏｎ)させる時間、すなわち、走査時間が短くなるが、このように短い走査時間に薄膜トランジスタＴをオンさせるための十分な電圧を供給するためには、オン電流Ｉds値をできるだけ大きくすることが有利であるためである。この時、付加して前記第３の厚さｔ３が薄くなることによって、図面には示してないが、ストレージキャパシターの容量も増加させる効果がある。
本発明は、例えば、液晶表示装置のアレイ基板において、誘電率が６.７程度の無機絶縁物質である酸化シリコンＳｉＯ2を、通常の厚さの４０００Åの厚さでゲート絶縁膜１６０を形成する時の前記ゲート電極１５４と半導体層１６５間の電気容量と類似するように形成している。本発明に利用される有機絶縁物質であるベンゾシクロブテンＢＣＢと、フォトアクリル(photo acryl)、ポリビニールフェノール(poly vinyl phenol)ＰＶＰは、２.６ないし４程度の誘電率を有しており、これを無機絶縁物質の電気容量と同様な水準に形成するためには、前述した式（２）により、望ましくは、１５００Åないし３０００Åの厚さで形成する。
ところが、ゲート電極１５４と対応するゲート絶縁膜１６０の第３の厚さｔ３を薄くすると、チャンネルＣＨの電気容量Ｃ値が高くなり、ゲート電極１５４に連結されたゲート配線(図示せず)における信号遅延の問題が発生する。従って、前述した薄膜トランジスタＴのオン電流の大きさの向上及び信号遅延を共に適正な水準に維持するためには、ゲート電極１５４と半導体層１６５間の有機絶縁物質で構成されたゲート絶縁膜１６０の第３の厚さｔ３を、最も望ましくは、２０００Åなしい５０００Åの厚さで構成することが必要である。
本発明によるフレキシブルな液晶表示装置用アレイ基板の有機薄膜トランジスタＴに、有機絶縁物質を使用したゲート絶縁膜１６０を構成する際、前記有機絶縁物質が９０００Å以上の厚い第２の厚さｔ２で形成され、この時、上部の半導体層１６５と下部のゲート電極１５４間の厚さ、すなわち、ゲート絶縁膜１６０の第３の厚さｔ３を２０００Åないし５０００Åの厚さで形成して、半導体層１６５のチャンネルＣＨとゲート電極１５４間の電気容量の大きさを適正水準に維持させるためには、ゲート電極１５４の厚さｔ１を５０００Å以上になるように構成することを特徴とする。
また、本発明によるフレキシブルな液晶表示装置用アレイ基板上に、有機薄膜トランジスタを形成する方法を、図面を参照して説明する。
図４ないし図１０は、本発明の実施の形態１による有機薄膜トランジスタを含む液晶表示装置用アレイ基板の製造工程を示した断面図である。
なお、図示してはないが、アレイ基板の製造において、プラスチック基板を利用すると、その柔軟性によって、工程進行のための搬送時にひどい曲がりが発生するおそれがあるので、これを防ぐために、望ましくは、曲がりの発生の少ないリジッド(rigid)基板に付着して行う。
図４に示したように、プラスチック基板１５１上に、金属物質、例えば、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、モリブデン（Ｍｏ）のうちから選択される物質を２００℃以下の低温で、スパッタ(sputter)装備を利用して蒸着し、第１の厚さｔ１の金属層１５２を形成する。この時、スパッタ(sputter)装備(図示せず)内で、蒸着時間を長くすることによって、前記第１の厚さｔ１が５０００Å以上になるようにする。最終的な厚さは、望ましくは、上部に形成されるゲート絶縁膜(図示せず)の厚さに比例して決定される。ここで、前記金属層１５２は、５０００Å以上の単一層で形成したり、前述した金属物質のうち、２つ以上を連続して蒸着することによって、５０００Å以上の厚さで二重層以上で形成したりする。
前記第１の厚さｔ１の金属層１５２上に、フォトレジストを全面に塗布してフォトレジスト層１９５を形成して、前記フォトレジスト層１９５上に、光の透過領域ＴＡと遮断領域ＢＡを有するマスク１９０を位置させた後、前記マスク１９０による露光を実施する。
図５に示したように、前記マスク(図４の１９０)を通じて露光されたフォトレジスト層(図４の１９５)を現像することによって、フォトレジストパターン(図示せず)を形成する。
前記フォトレジストパターン(図示せず)の外部へと露出された前記金属層(図４の１５２)をエッチングすることによって、５０００Å以上の第１の厚さｔ１のゲート電極１５４を形成する。
図６に示したように、前記第１の厚さｔ１のゲート電極１５４が形成された基板１５１上に、有機絶縁物質、例えば、ベンゾシクロブテンＢＣＢと、フォトアクリル(photo acryl)、ポリビニールフェノール(poly vinyl phenol)ＰＶＰのうちから選択された物質を、バーコータ(bar coater)、スピンコータ(spin coater)または、スリットコータ(slit coater)等のコーティング装備(図示せず)を利用して、全面に第２の厚さｔ２及び第３の厚さｔ３を有して、その表面が下部の段差に影響なしに平坦な構造を有するゲート絶縁膜１６０を形成する。この場合、前記コーティング装備(図示せず)の特性及び有機絶縁物質の粘性により前記第２の厚さｔ２が９０００Å以上になる。
ここで、前記ゲート絶縁膜１６０の第２の厚さｔ２及び第３の厚さｔ３を説明すると、前記第２の厚さｔ２は、ゲート電極１５４が形成されない基板１５１の表面から平坦なゲート絶縁膜１６０の表面までの厚さとして定義され、前記第３の厚さｔ３は、ゲート電極１５４の表面から上部のゲート絶縁膜１６０の表面までの厚さとして定義される。
本発明で最も重要な部分は、ゲート電極１５４の厚さｔ１を厚く形成することによって、前記ゲート絶縁膜１６０の第３の厚さｔ３が２０００Åないし５０００Åになるようにする特徴がある。
前述した有機絶縁物質とコーティング装備(図示せず)によりコーティングすることによって、形成されるゲート絶縁膜１６０の第２の厚さｔ２は、工程ファクター(factor)を調節することによって、例えば、スピンコータ(spin coater)の場合、回転速度及び塗布量等を調節することによって予め予測することができる。従って、本発明の特徴的な面は、以前工程、すなわち、ゲート電極１５４の形成時、追って形成されるゲート絶縁膜１６０の厚さを前もって反映することによって、前記ゲート電極１５４の上部に形成されるゲート絶縁膜１６０の厚さ、すなわち、第３の厚さｔ３を２０００Åないし５０００Åになるように形成することである。
次に、図７に示したように、表面が平坦なゲート絶縁膜１６０上に、有機高分子半導体物質または有機低分子半導体物質を蒸着またはコーティングして、半導体層１６５を前記ゲート電極１５４に対応して、前記ゲート電極より広い幅で形成する。この時、前記半導体層１６５の形成は、前記半導体層１６５を形成する物質が有機低分子半導体物質であるか、それとも、有機高分子半導体物質であるかによって形成方法が異なる。有機低分子半導体物質である場合、水分に脆弱であるために、通常、シャドーマスクを利用した蒸発 (evaporation)により半導体層１６５を形成し、有機高分子半導体物質である場合、コーティングして、一般的にマスクを利用したパターニング方法により半導体層１６５を形成する。
次に、図８に示したように、前記パターニングされた有機半導体層１６５上に、金属物質を全面に蒸着してフォトレジストの塗布、露光、現像及びエッチング工程を含むマスク工程を行い、半導体層１６５の両端の一部と接触して、ゲート電極１５４の幅ほどの離隔間隔を有するソース電極１７２及びドレイン電極１７４を形成する。
次に、図９に示したように、前記半導体層１６５とソース電極１７２及びドレイン電極１７４が形成された基板１５１全面に、有機絶縁物質をコーティングして保護層１７７を形成することによって、有機薄膜トランジスタＴを完成する。
以後の工程は、前記保護層１７７上に、前記有機薄膜トランジスタに連結された画素電極を形成することによって、アレイ基板を完成する段階である。
図１０に示したように、前述した保護層１７７上に、マスク工程を行い、下部のドレイン電極１７４を露出させるドレインコンタクトホール１８０を形成する。
前記ドレインコンタクトホール１８０が形成された保護層１７７上に、全面に透明導電性物質を蒸着してマスク工程を行い、前記ドレインコンタクトホール１８０を通じて前記ドレイン電極１７４と接触する画素電極１８５を形成することによって、本発明の実施の形態１によるアレイ基板を完成する。
前述したような工程は、プラスチック材質のフレキシブルな基板１５１を使用するために、２００℃以下の低温で行われる。
実施の形態２．
図１１は、本発明の実施の形態２による有機薄膜トランジスタを含む液晶表示装置用アレイ基板を示した断面図である。
本発明の実施の形態２による有機薄膜トランジスタは、半導体層とソース電極及びドレイン電極の積層構造を除いては、本発明の実施の形態１による有機薄膜トランジスタと同様である。従って、本発明の実施の形態２の構成では、本発明の実施の形態１と同様または類似するため、具体的な構成の説明は省略する。
図１１に示したように、有機薄膜トランジスタＴは、プラスチック材質で形成されたフレキシブルな基板２５１上に形成したゲート電極２５４と、前記ゲート電極２５４及びフレキシブルな基板２５１上に形成した表面段差なしの平坦なゲート絶縁膜２６０と、前記ゲート絶縁膜２６０上に形成したソース電極２７２及びドレイン電極２７４と、前記ソース電極２７２及びドレイン電極２７４とゲート電極２５４に対応するゲート絶縁膜２６０上に形成した半導体層２６５とを含む。
保護膜２７７は、有機薄膜トランジスタＴ上に位置して、ドレイン電極２７４を露出するコンタクトホール２８０を有する。
画素電極２８５は、ドレインコンタクトホール２８０を通じてドレイン電極２７４に連結される。
図３及び図１１を参照すると、有機薄膜トランジスタＴで、半導体層とソース電極及びドレイン電極間の積層構造は、互いにことなるが、他の構成要素の積層構造は相互に類似している。ソース電極２７２及びドレイン電極２７４は、表面が平坦である。また、半導体層２６５は、有機半導体物質で構成されるために、表面が平坦である。
本発明の実施の形態２の第１の厚さｔ１、第２の厚さｔ２及び第３の厚さｔ３は、実質的に、本発明の実施の形態１の第１の厚さｔ１、第２の厚さｔ２及び第３の厚さｔ３と同様である。すなわち、本発明の実施の形態２では、第１の厚さｔ１は５０００Å以上、第２の厚さｔ２は９０００Å以上、第３の厚さｔ３は２０００Åないし５０００Åの厚さを有する。
従って、本発明の実施の形態１での有機薄膜トランジスタと実質的に同様な電気的特性を有する。
図１２ないし図１８は、本発明の実施の形態２による有機薄膜トランジスタＴを含む液晶表示装置用アレイ基板の製造工程を示した断面図である。
本発明の実施の形態２による製造方法は、半導体層とソース電極及びドレイン電極の製造工程の順序を除いては、本発明の実施の形態１と類似である。従って、本発明の実施の形態２では、本発明の実施の形態１と同様または類似の事項の説明は省略する。
図１２に示したように、プラスチック基板２５１上に、金属物質を２００℃以下の低温でスパッタ(sputter)装備を利用して蒸着し、第１の厚さｔ１の金属層２５２を形成する。記第１の厚さｔ１は、５０００Å以上にする。
前記第１の厚さｔ１の金属層２５２上に、フォトレジストを全面に塗布してフォトレジスト層２９５を形成して、前記フォトレジスト層２９５上に、光の透過領域ＴＡと遮断領域ＢＡを有するマスク２９０を位置させた後、前記マスク２９０を通じた露光を実施する。
次に、図１３に示したように、前記マスク(図１２の２９０)を通じて露光されたフォトレジスト層(図１２の２９５)を現像することによって、フォトレジストパターン(図示せず)を形成する。
前記フォトレジストパターン(図示せず)の外部へと露出された前記金属層(図１２の２５２)をエッチングすることによって、５０００Å以上の第１の厚さｔ１のゲート電極２５４を形成する。
次に、図１４に示したように、ゲート電極２５４が形成された基板２５１上に、有機絶縁物質をコーティング装備(図示せず)を利用して、全面に第２の厚さｔ２及び第３の厚さｔ３を有して、その表面が下部の段差に影響しない平坦な構造を有するゲート絶縁膜２６０を形成する。この場合、第２の厚さｔ２を９０００Å以上、第３の厚さｔ３を２０００Åないし５０００Åになるように形成することが、本発明の最も特徴的な面である。
次に、図１５に示したように、表面が平坦なゲート絶縁膜２６０上に、金属物質を全面に蒸着してフォトレジストの塗布、露光、現像及びエッチング工程を含むマスク工程を行い、ゲート電極２５４の幅ほどの離隔間隔を有するソース電極２７２及びドレイン電極２７４を形成する。
次に、図１６に示したように、有機高分子半導体物質または、有機低分子半導体物質を蒸着または、コーティングして、半導体層２６５を形成する。前記半導体層２６５は、ソース電極２７２及びドレイン電極２７４の離隔間隔を埋めて、前記半導体層２６５の両端の一部は、ソース電極２７２及びドレイン電極２７４と接触する。
次に、図１７に示したように、ソース電極２７２及びドレイン電極２７４と半導体層２６５が形成された基板２５１全面に、有機絶縁物質をコーティングして保護層２７７を形成することによって、有機薄膜トランジスタＴを完成する。
さらに、図１８に示したように、前述した保護層２７７上に、マスク工程を行い、下部のドレイン電極２７４を露出させるドレインコンタクトホール２８０を形成する。
前記ドレインコンタクトホール２８０が形成された保護層２７７上に、全面に透明導電性物質を蒸着してマスク工程を行い、前記ドレインコンタクトホール２８０を通じて前記ドレイン電極２７４と接触する画素電極２８５を形成することによって、本発明の実施の形態２によるアレイ基板を完成する。
従来の液晶表示装置を示した分解斜視図である。 従来の有機薄膜トランジスタを含む液晶表示装置用アレイ基板を示した断面図である。 本発明の実施の形態１による有機薄膜トランジスタを含む液晶表示装置用アレイ基板を示した断面図である。 本発明の実施の形態１による有機薄膜トランジスタを含む液晶表示装置用アレイ基板の製造工程を示した断面図である。 図４に続く工程を示す断面図である。 図５に続く工程を示す断面図である。 図６に続く工程を示す断面図である。 図７に続く工程を示す断面図である。 図８に続く工程を示す断面図である。 図９に続く工程を示す断面図である。 本発明の実施の形態２による有機薄膜トランジスタを含む液晶表示装置用アレイ基板の製造工程を示した断面図である。 図１１に続く工程を示す断面図である。 図１２に続く工程を示す断面図である。 図１３に続く工程を示す断面図である。 図１４に続く工程を示す断面図である。 図１５に続く工程を示す断面図である。 図１６に続く工程を示す断面図である。 図１７に続く工程を示す断面図である。
符号の説明
１５１：フレキシブル基板 １５４：ゲート電極
１６０：ゲート絶縁膜 １６５：半導体層
１７２：ソース電極 １７４：ドレイン電極
１７７：保護層 １８０：ドレインコンタクトホール
１８５：画素電極
ＣＨ：チャンネル部
ｔ１：ゲート電極の第１の厚さ
ｔ２：ゲート電極の第２の厚さ
ｔ３：ゲート電極の第３の厚さ
Ｔ：薄膜トランジスタ

Claims (35)

  1. 基板上に形成された第１の厚さを有するゲート電極と、
    前記基板及び前記ゲート電極上に形成され、前記基板上では第２の厚さを有し、前記ゲート電極上では２０００Åないし５０００Åの第３の厚さを有する有機絶縁層と、
    前記有機絶縁層の上部に形成される半導体層と、
    前記有機絶縁層の上部に形成され、前記半導体層と接触するソース電極及びドレイン電極と
    を含む有機薄膜トランジスタ。
  2. 前記第１の厚さは、５０００Å以上である
    ことを特徴とする請求項１に記載の有機薄膜トランジスタ。
  3. 前記第２の厚さは、９０００Å以上である
    ことを特徴とする請求項１に記載の有機薄膜トランジスタ。
  4. 前記ソース電極及びドレイン電極は、前記半導体層上に形成される
    ことを特徴とする請求項１に記載の有機薄膜トランジスタ。
  5. 前記半導体層は、前記ソース電極及びドレイン電極上に形成される
    ことを特徴とする請求項１に記載の有機薄膜トランジスタ。
  6. 前記有機絶縁層は、表面が平坦である
    ことを特徴とする請求項１に記載の有機薄膜トランジスタ。
  7. 前記有機絶縁層は、ベンゾシクロブテンと、フォトアクリル、ポリビニールフェノールを含む
    ことを特徴とする請求項１に記載の有機薄膜トランジスタ。
  8. 前記半導体層は、有機低分子半導体物質と有機高分子半導体物質を含む
    ことを特徴とする請求項１に記載の有機薄膜トランジスタ。
  9. 前記ゲート電極は、金、銀、銅、モリブデンを含む
    ことを特徴とする請求項１に記載の有機薄膜トランジスタ。
  10. 前記基板は、フレキシブルな基板である
    ことを特徴とする請求項１に記載の有機薄膜トランジスタ。
  11. 基板上に第１の厚さを有するゲート電極を形成する段階と、
    前記基板及び前記ゲート電極上に、前記基板上では第２の厚さを有し、前記ゲート電極上では２０００Åないし５０００Åの第３の厚さを有する有機絶縁層を形成する段階と、
    前記有機絶縁層の上部に半導体層を形成する段階と、
    前記有機絶縁層の上部に、前記半導体層と接触するソース電極及びドレイン電極を形成する段階と
    を含む有機薄膜トランジスタの製造方法。
  12. 前記第１の厚さは、５０００Å以上である
    ことを特徴とする請求項１１に記載の有機薄膜トランジスタの製造方法。
  13. 前記第２の厚さは、９０００Å以上である
    ことを特徴とする請求項１１に記載の有機薄膜トランジスタの製造方法。
  14. 前記半導体層と前記ソース電極及びドレイン電極を形成する段階は、
    前記半導体層を形成する段階と、
    前記半導体層及び有機絶縁層上に、前記ソース電極及びドレイン電極を形成する段階と
    を含むことを特徴とする請求項１１に記載の有機薄膜トランジスタの製造方法。
  15. 前記半導体層と前記ソース電極及びドレイン電極を形成する段階は、
    前記ソース電極及びドレイン電極を形成する段階と、
    前記ソース電極及びドレイン電極及び有機絶縁層上に、前記半導体層を形成する段階と
    を含むことを特徴とする請求項１１に記載の有機薄膜トランジスタの製造方法。
  16. 前記有機絶縁層は、ベンゾシクロブテンと、フォトアクリル、ポリビニールフェノールを含む
    ことを特徴とする請求項１１に記載の有機薄膜トランジスタの製造方法。
  17. 前記半導体層は、有機低分子半導体物質と有機高分子半導体物質を含む
    ことを特徴とする請求項１１に記載の有機薄膜トランジスタの製造方法。
  18. 前記ゲート電極は、金、銀、銅、モリブデンを含む
    ことを特徴とする請求項１１に記載の有機薄膜トランジスタの製造方法。
  19. 前記基板は、フレキシブルな基板である
    ことを特徴とする請求項１１に記載の有機薄膜トランジスタの製造方法。
  20. 前記ゲート電極を構成する金属は、２００℃以下で、前記基板に蒸着される
    ことを特徴とする請求項１１に記載の有機薄膜トランジスタの製造方法。
  21. 基板上に形成された第１の厚さを有するゲート電極と、
    前記基板及び前記ゲート電極上に形成され、前記基板上では第２の厚さを有し、前記ゲート電極上では２０００Åないし５０００Åの第３の厚さを有する有機絶縁層と、
    前記有機絶縁層の上部に形成される半導体層と、
    前記有機絶縁層の上部に形成され、前記半導体層と接触するソース電極及びドレイン電極と、
    前記ソース電極及びドレイン電極の上部に形成されて、前記ドレイン電極を露出するコンタクトホールを有する保護層と、
    前記保護層上に形成されて、前記コンタクトホールを通じて前記ドレイン電極と接触する画素電極と
    を含む液晶表示装置用基板。
  22. 前記第１の厚さは、５０００Å以上である
    ことを特徴とする請求項２１に記載の液晶表示装置用基板。
  23. 前記第２の厚さは、９０００Å以上である
    ことを特徴とする請求項２１に記載の液晶表示装置用基板。
  24. 前記有機絶縁層は、ベンゾシクロブテンと、フォトアクリル、ポリビニールフェノールを含む
    ことを特徴とする請求項２１に記載の液晶表示装置用基板。
  25. 前記半導体層は、有機低分子半導体物質と有機高分子半導体物質を含む
    ことを特徴とする請求項２１に記載の液晶表示装置用基板。
  26. 前記ゲート電極は、金、銀、銅、モリブデンを含む
    ことを特徴とする請求項２１に記載の液晶表示装置用基板。
  27. 前記基板は、フレキシブルな基板である
    ことを特徴とする請求項２１に記載の液晶表示装置用基板。
  28. 基板上に第１の厚さを有するゲート電極を形成する段階と、
    前記基板及び前記ゲート電極上に、前記基板上では第２の厚さを有し、前記ゲート電極上では２０００Åないし５０００Åの第３の厚さを有する有機絶縁層を形成する段階と、
    前記有機絶縁層の上部に半導体層を形成する段階と、
    前記有機絶縁層の上部に、前記半導体層と接触するソース電極及びドレイン電極を形成する段階と、
    前記ソース電極及びドレイン電極の上部に、前記ドレイン電極を露出するコンタクトホールを有する保護層を形成する段階と、
    前記保護層上に、前記コンタクトホールを通じて前記ドレイン電極と接触する画素電極を形成する段階と
    を含む液晶表示装置用基板の製造方法。
  29. 前記第１の厚さは、５０００Å以上である
    ことを特徴とする請求項２８に記載の液晶表示装置用基板の製造方法。
  30. 前記第２の厚さは、９０００Å以上である
    ことを特徴とする請求項２８に記載の液晶表示装置用基板の製造方法。
  31. 前記有機絶縁層は、ベンゾシクロブテンと、フォトアクリル、ポリビニールフェノールを含む
    ことを特徴とする請求項２８に記載の液晶表示装置用基板の製造方法。
  32. 前記半導体層は、有機低分子半導体物質と有機高分子半導体物質を含む
    ことを特徴とする請求項２８に記載の液晶表示装置用基板の製造方法。
  33. 前記ゲート電極は、金、銀、銅、モリブデンを含む
    ことを特徴とする請求項２８に記載の液晶表示装置用基板の製造方法。
  34. 前記基板は、フレキシブルな基板である
    ことを特徴とする請求項２８に記載の液晶表示装置用基板の製造方法。
  35. 前記ゲート電極を構成する金属は、２００℃以下で、前記基板に蒸着される
    ことを特徴とする請求項２８に記載の液晶表示装置用基板の製造方法。
JP2005186968A 2004-09-15 2005-06-27 有機薄膜トランジスタ及び液晶表示装置用基板並びにそれらの製造方法 Pending JP2006086502A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040073815A KR100691319B1 (ko) 2004-09-15 2004-09-15 유기 박막 트랜지스터 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
JP2006086502A true JP2006086502A (ja) 2006-03-30

Family

ID=36164709

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005186968A Pending JP2006086502A (ja) 2004-09-15 2005-06-27 有機薄膜トランジスタ及び液晶表示装置用基板並びにそれらの製造方法

Country Status (5)

Country Link
US (1) US8071974B2 (ja)
JP (1) JP2006086502A (ja)
KR (1) KR100691319B1 (ja)
CN (1) CN1750290A (ja)
TW (1) TWI262612B (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100719547B1 (ko) * 2005-03-24 2007-05-17 삼성에스디아이 주식회사 유기박막 패터닝방법, 이를 이용한 유기박막 트랜지스터 및그의 제조방법과 유기 박막 트랜지스터를 구비한평판표시장치
KR20060104092A (ko) * 2005-03-29 2006-10-09 삼성전자주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
TWI295088B (en) * 2005-09-12 2008-03-21 Ind Tech Res Inst Organic thin film transistor with contact hole and method for fabricating the same
KR100777739B1 (ko) * 2006-05-26 2007-11-19 삼성에스디아이 주식회사 박막 트랜지스터, 이의 제조 방법 및 상기 박막트랜지스터를 구비한 평판 표시 장치
KR101236240B1 (ko) * 2006-06-07 2013-02-22 엘지디스플레이 주식회사 액정표시장치용 어레이 기판의 제조방법
KR101197059B1 (ko) 2006-07-11 2012-11-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20080026989A (ko) * 2006-09-22 2008-03-26 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP4801037B2 (ja) 2006-12-13 2011-10-26 三星モバイルディスプレイ株式會社 電子素子、及びその製造方法
EP1933393A1 (en) * 2006-12-13 2008-06-18 Samsung SDI Co., Ltd. Method of manufacturing a substrate for an electronic device
KR101257733B1 (ko) * 2007-03-07 2013-04-24 엘지디스플레이 주식회사 액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판의 제조 방법
TWI345671B (en) * 2007-08-10 2011-07-21 Au Optronics Corp Thin film transistor, pixel structure and liquid crystal display panel
JP2010040897A (ja) * 2008-08-07 2010-02-18 Sony Corp 有機薄膜トランジスタ、有機薄膜トランジスタの製造方法、および電子機器
JP5656049B2 (ja) * 2010-05-26 2015-01-21 ソニー株式会社 薄膜トランジスタの製造方法
JP5655421B2 (ja) * 2010-08-06 2015-01-21 ソニー株式会社 半導体装置、表示装置、および電子機器
KR20140061030A (ko) 2012-11-13 2014-05-21 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
GB2517489A (en) * 2013-08-23 2015-02-25 Plastic Logic Ltd Planarisation Layers
KR102083641B1 (ko) 2013-08-29 2020-03-03 삼성디스플레이 주식회사 표시패널 및 이의 제조방법
CN103824866A (zh) * 2014-03-03 2014-05-28 深圳市华星光电技术有限公司 一种阵列基板及其制备方法、液晶显示面板
KR102279015B1 (ko) * 2014-06-30 2021-07-19 엘지디스플레이 주식회사 자기치유 중합체 및 이를 포함하는 플렉서블 표시장치
CN105609422B (zh) 2016-03-04 2019-04-30 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN110085604B (zh) * 2019-04-30 2021-04-23 Tcl华星光电技术有限公司 Tft阵列基板及其制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58170065A (ja) * 1982-03-31 1983-10-06 Toshiba Corp 薄膜電界効果トランジスタの製造方法
JPH02329A (ja) * 1988-01-04 1990-01-05 Internatl Business Mach Corp <Ibm> 薄膜トランジスタ及びその形成方法
JPH1084115A (ja) * 1996-09-09 1998-03-31 Fujitsu Ltd 薄膜トランジスタ、その製造方法及び液晶表示装置
JP2002110999A (ja) * 2000-09-29 2002-04-12 Toshiba Corp トランジスタおよびその製造方法
JP2003098548A (ja) * 2001-09-26 2003-04-03 Hitachi Ltd 液晶表示装置およびその製造方法
JP2003158134A (ja) * 2001-11-22 2003-05-30 Toshiba Corp 半導体装置及びその製造方法
JP2004128469A (ja) * 2002-07-31 2004-04-22 Mitsubishi Chemicals Corp 電界効果トランジスタ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3961092B2 (ja) * 1997-06-03 2007-08-15 株式会社東芝 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
US6246070B1 (en) * 1998-08-21 2001-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device provided with semiconductor circuit made of semiconductor element and method of fabricating the same
AU777444B2 (en) * 1999-06-21 2004-10-14 Flexenable Limited Aligned polymers for an organic TFT
US6706403B1 (en) * 2000-05-12 2004-03-16 3M Innovative Properties Company Rigid substrate lamination adhesive
KR100477394B1 (ko) 2000-11-01 2005-03-17 인터내셔널 비지네스 머신즈 코포레이션 저 동작 전압을 요하는 유기-무기 하이브리드 반도체를갖춘 박막 전계 효과 트랜지스터
JP4841751B2 (ja) * 2001-06-01 2011-12-21 株式会社半導体エネルギー研究所 有機半導体装置及びその作製方法
KR100467943B1 (ko) * 2001-12-28 2005-01-24 엘지.필립스 엘시디 주식회사 유기 전계발광소자와 그 제조방법
US6770904B2 (en) * 2002-01-11 2004-08-03 Xerox Corporation Polythiophenes and electronic devices generated therefrom
US6621099B2 (en) * 2002-01-11 2003-09-16 Xerox Corporation Polythiophenes and devices thereof
US20030227014A1 (en) * 2002-06-11 2003-12-11 Xerox Corporation. Process for forming semiconductor layer of micro-and nano-electronic devices
JP2005079560A (ja) * 2003-09-04 2005-03-24 Hitachi Ltd 薄膜トランジスタ，表示装置、およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58170065A (ja) * 1982-03-31 1983-10-06 Toshiba Corp 薄膜電界効果トランジスタの製造方法
JPH02329A (ja) * 1988-01-04 1990-01-05 Internatl Business Mach Corp <Ibm> 薄膜トランジスタ及びその形成方法
JPH1084115A (ja) * 1996-09-09 1998-03-31 Fujitsu Ltd 薄膜トランジスタ、その製造方法及び液晶表示装置
JP2002110999A (ja) * 2000-09-29 2002-04-12 Toshiba Corp トランジスタおよびその製造方法
JP2003098548A (ja) * 2001-09-26 2003-04-03 Hitachi Ltd 液晶表示装置およびその製造方法
JP2003158134A (ja) * 2001-11-22 2003-05-30 Toshiba Corp 半導体装置及びその製造方法
JP2004128469A (ja) * 2002-07-31 2004-04-22 Mitsubishi Chemicals Corp 電界効果トランジスタ

Also Published As

Publication number Publication date
TW200610206A (en) 2006-03-16
CN1750290A (zh) 2006-03-22
KR100691319B1 (ko) 2007-03-12
US20060054885A1 (en) 2006-03-16
TWI262612B (en) 2006-09-21
KR20060024940A (ko) 2006-03-20
US8071974B2 (en) 2011-12-06

Similar Documents

Publication Publication Date Title
JP2006086502A (ja) 有機薄膜トランジスタ及び液晶表示装置用基板並びにそれらの製造方法
KR100766318B1 (ko) 유기 반도체 물질을 이용한 박막트랜지스터와 이를 구비한액정표시장치용 어레이 기판 및 그 제조방법
KR101279927B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR102008902B1 (ko) 어레이 기판 및 이의 제조 방법
JP4733005B2 (ja) 有機半導体物質を利用した液晶表示装置用アレイ基板及びその製造方法
KR101747391B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조 방법
JP4486554B2 (ja) 低分子有機半導体物質を利用する液晶表示装置及びその製造方法
US7692751B2 (en) Method for forming pad electrode, method for manufacturing liquid crystal display device using the same, and liquid crystal display device manufactured by the method
US8735883B2 (en) Oxide thin film transistor and method of fabricating the same
US20090303423A1 (en) Liquid crystal display and a method for manufacturing the same
JPH10209463A (ja) 表示装置の配線形成方法、表示装置の製造方法、および表示装置
KR101357214B1 (ko) 액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판 및 그 제조 방법
KR101205767B1 (ko) 액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판의 제조방법
KR20080080772A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20080057877A (ko) 어레이 기판 및 그 제조방법
KR101198219B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101377673B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101221950B1 (ko) 유기 반도체물질을 이용한 액정표시장치용 어레이 기판 및그 제조 방법
KR101250317B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR20060024061A (ko) 플렉서블한 액정표시장치용 어레이 기판의 제조 방법
KR101236240B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR20080000749A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20100071701A (ko) 어레이 기판 및 그 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090501

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090827

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100127

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100208

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100305