KR20100071701A - 어레이 기판 및 그 제조방법 - Google Patents

어레이 기판 및 그 제조방법 Download PDF

Info

Publication number
KR20100071701A
KR20100071701A KR1020080130507A KR20080130507A KR20100071701A KR 20100071701 A KR20100071701 A KR 20100071701A KR 1020080130507 A KR1020080130507 A KR 1020080130507A KR 20080130507 A KR20080130507 A KR 20080130507A KR 20100071701 A KR20100071701 A KR 20100071701A
Authority
KR
South Korea
Prior art keywords
region
gate
electrode
pixel
layer
Prior art date
Application number
KR1020080130507A
Other languages
English (en)
Other versions
KR101546787B1 (ko
Inventor
김민주
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080130507A priority Critical patent/KR101546787B1/ko
Publication of KR20100071701A publication Critical patent/KR20100071701A/ko
Application granted granted Critical
Publication of KR101546787B1 publication Critical patent/KR101546787B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing

Abstract

본 발명은, 화소영역이 정의된 절연기판 상에 일방향으로 연장하며 형성된 게이트 배선과, 상기 게이트 배선과 연결되며 형성된 게이트 전극과; 상기 게이트 전극 및 게이트 배선 위로 상기 게이트 전극에 대응하여 제 1 두께를 갖는 제 1 영역을 이루며, 그 외의 상기 화소영역에 대응해서는 상기 제 1 두께보다 두꺼운 제 2 두께를 갖는 제 2 영역으로 구성된 게이트 절연막과; 상기 제 2 영역 상에 상기 게이트 배선과 교차하여 상기 화소영역을 정의하며 형성된 데이터 배선과, 상기 제 1 영역 상에서 서로 이격하며 그 타끝단이 각각 상기 제 2 영역까지 연장 형성된 소스 및 드레인 전극과; 상기 제 1 영역의 상기 서로 이격하는 소스 및 드레인 전극과 이들 두 전극 사이의 이격영역에 대응하여 형성된 유기 반도체층과; 상기 유기 반도체층 위로 상기 화소영역 전면에 형성되며 상기 제 2 영역에 위치한 상기 드레인 전극을 노출시키는 드레인 콘택홀을 갖는 보호층과; 상기 보호층 위로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하며 상기 화소영역에 형성된 화소전극을 포함하는 어레이 기판 및 이의 제조 방법을 제공한다.
유기박막트랜지스터, 액정표시장치, 게이트절연막, 뱅크, 유기반도체층

Description

어레이 기판 및 그 제조방법{Array substrate and method for fabricating the same}
본 발명은 액정표시장치용 어레이 기판에 관한 것으로, 좀 더 자세하게는 유기 박막트랜지스터를 갖는 어레이 기판 및 이의 제조방법에 관한 것이다.
근래에 들어 사회가 본격적인 정보화 시대로 접어듦에 따라 대량의 정보를 처리 및 표시하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 최근에는 특히 박형화, 경량화, 저소비전력화의 우수한 성능을 지닌 박막트랜지스터(Thin Film Transistor : TFT)형 액정표시장치(TFT-LCD)가 개발되어 기존의 브라운관(Cathode Ray Tube : CRT)을 대체하고 있다.
액정표시장치의 화상구현원리는 액정의 광학적 이방성과 분극성질을 이용하는 것으로, 주지된 바와 같이 액정은 분자구조가 가늘고 길며 배열에 방향성을 갖는 광학적 이방성과 전기장 내에 놓일 경우에 그 크기에 따라 분자배열 방향이 변화되는 분극성질을 띤다. 이에 액정표시장치는 액정층을 사이에 두고 서로 마주보 는 면으로 각각 화소전극과 공통전극이 형성된 어레이 기판(array substrate)과 컬러필터 기판(color filter substrate)을 합착시켜 구성된 액정패널을 필수적인 구성요소로 하며, 이들 전극 사이의 전기장 변화를 통해서 액정분자의 배열방향을 인위적으로 조절하고 이때 변화되는 빛의 투과율을 이용하여 여러 가지 화상을 표시하는 비발광 소자이다.
최근에는 특히 화상표현의 기본단위인 화소(pixel)를 행렬 방식으로 배열하고 스위칭 소자를 각 화소에 배치시켜 독립적으로 제어하는 능동행렬방식(active matrix type)이 해상도 및 동영상 구현능력에서 뛰어나 주목받고 있는데, 이 같은 스위칭 소자로 박막 트랜지스터(Thin Film Transistor : TFT)를 사용한 것이 잘 알려진 TFT-LCD(Thin Firm Transistor Liquid Crystal Display device) 이다.
좀 더 자세히, 일반적인 액정표시장치의 분해사시도인 도 1에 나타낸 바와 같이 액정층(30)을 사이에 두고 어레이 기판(10)과 컬러필터 기판(20)이 대면 합착된 구성을 갖는데, 이중 하부의 어레이 기판(10)은 제 1 투명기판(12) 및 이의 상면으로 종횡 교차 배열되어 다수의 화소영역(P)을 정의하는 복수개의 게이트 배선(14)과 데이터 배선(16)을 포함하며, 이들 두 배선(14, 16)의 교차지점에는 박막 트랜지스터(Tr)가 구비되어 각 화소영역(P)에 마련된 화소전극(18)과 일대일 대응 접속되어 있다.
또한 이와 마주보는 상부의 컬러필터 기판(20)은 제 2 투명기판(22) 및 이의 배면으로 상기 게이트 배선(14)과 데이터 배선(16) 그리고 박막트랜지스터(Tr) 등의 비표시영역을 가리도록 각 화소영역(P)을 두르는 격자 형상의 블랙매트릭스(25) 가 형성되어 있으며, 이들 격자 내부에서 각 화소영역(P)에 대응되게 순차적으로 반복 배열된 적, 녹, 청색 컬러필터층(26)이 형성되어 있으며, 상기 블랙매트릭스(25)와 적, 녹 ,청색 컬러필터층(26)의 전면에 걸쳐 투명한 공통전극(28)이 마련되어 있다.
그리고 도면상에 명확하게 도시되지는 않았지만, 이들 두 기판(10, 20)은 그 사이로 개재된 액정층(30)의 누설을 방지하기 위하여 가장자리 따라 실링제 등으로 봉함(封函)된 상태에서 각 기판(10, 20)과 액정층(30)의 경계부분에는 액정의 분자배열 방향에 신뢰성을 부여하는 상, 하부 배향막이 개재되며, 각 기판(10, 20)의 적어도 하나의 외측면에는 편광판이 부착된다.
더불어 액정패널 배면으로는 백라이트(back-light)가 구비되어 빛을 공급하는 바, 게이트 배선(14)으로 박막트랜지스터(T)의 온(on)/오프(off) 신호가 순차적으로 스캔 인가되어 선택된 화소영역(P)의 화소전극(18)에 데이터 배선(16)의 화상신호가 전달되면 이들 사이의 수직전계에 의해 그 사이의 액정분자가 구동되고, 이에 따른 빛의 투과율 변화로 여러 가지 화상을 표시할 수 있다.
한편, 이 같은 액정표시장치에 있어 어레이 기판(10)과 컬러필터 기판(20)의 모체가 되는 제 1 및 제 2 절연기판(12, 22)은 전통적으로 유리 기판이 사용되었지만, 최근 들어 노트북이나 PDA(personal digital assistant)와 같은 소형의 휴대용 단말기가 널리 보급됨에 따라 이들에 적용 가능하도록 유리보다 가볍고 경량임과 동시에 유연한 특성을 지니고 있어 파손위험이 적은 플라스틱 기판을 이용한 액정패널이 소개된 바 있다.
하지만, 플라스틱 기판을 이용한 액정패널은 액정표시장치의 제조 특성상 특히 스위칭 소자인 박막 트랜지스터가 형성되는 어레이 기판의 제조에는 200℃ 이상의 고온을 필요로 하는 고온 공정이 많아 내열성 및 내화학성이 유리기판 보다 떨어지는 플라스틱 기판으로 상기 어레이 기판을 제조하는 데에는 어려움이 있다. 따라서 상부기판을 이루는 컬러필터 기판만을 플라스틱 기판으로 제조하고 하부기판인 어레이 기판은 통상적인 유리기판을 이용하여 액정표시장치를 제조하고 있는 실정이다.
이러한 문제를 해결하고자 최근에는 유기 반도체 물질 등을 이용하여 200℃ 이하의 저온 공정을 진행하여 박막트랜지스터를 형성하는 것을 특징으로 하는 어레이 기판을 제조 하는 기술이 제안되었다. 이러한 저온 공정에 의한 어레이 기판의 제조는 주로 코팅 장치를 이용하므로 값비싼 진공 증착 장비를 이용하여 제조하는 것보다 초기 설비 투자 비용이 매우 저렴하여 결과적으로 제조 비용의 절감을 달성할 수 있는 장점이 있다. 이러한 유기 반도체 물질을 이용한 플라스틱 기판을 이용한 제조에만 한정되는 것이 아니라 유리기판을 이용하여 제작할 수 있음은 당연하다.
이후에는 200℃이하의 저온 공정을 진행되는 유기 반도체 물질을 이용한 어레이 기판의 제조 방법에 대해 간단히 설명한다.
200℃ 이하의 저온 공정으로 배선 및 박막트랜지스터를 포함하는 화소를 형성함에 있어서, 전극과 배선을 이루는 금속물질과 보호층 등의 형성은 저온 증착 또는 코팅의 방법 등을 통해 형성하여도 박막트랜지스터의 특성에 별 영향을 주지 않지만, 캐리어의 이동 통로가 되는 채널을 그 내부에 형성하게 되는 반도체층의 경우, 일반적으로 이용되는 반도체 물질인 비정질 실리콘을 사용하여 이를 200℃ 이하의 저온 공정에서 증착하여 형성하면 내부 구조가 치밀하지 못하여 이동도 등의 중요 특성이 급격히 저하되는 문제가 발생한다.
따라서, 이를 극복하고자 비정질 실리콘 등의 종래의 반도체 물질 대신 반도체 특성을 갖는 유기 물질을 이용하여 유기 반도체층을 형성하는 것이 제안되고 있다.
이러한 유기 반도체 물질을 이용한 어레이 기판 또는 유기 박막트랜지스터의 제조 시에는 상기 유기 반도체 물질이 패터닝 시 주로 이용되는 현상액 또는 식각액으로 쓰이는 화학약액에 매우 취약하여 이러한 약액에 노출되며 식각되거나 내부적 손상을 초래하여 반도체로서의 역할을 하지 못하게 된다.
따라서, 상기 유기 반도체 물질을 이용한 유기 반도체층은 패터닝을 통해 형성하는 데에는 많은 제한이 따르며, 이를 극복하기 위해 유기 반도체층을 가장 최후에 형성하는 것을 특징으로 하는 어레이 기판의 제조 방법에 제안되었다.
도 2는 종래의 유기 반도체 물질을 이용한 어레이 기판의 하나의 화소영역에 대한 단면도이다. 설명의 편의를 위해 스위칭 소자인 박막트랜지스터(Tr)가 형성되는 영역을 스위칭 영역(TrA)이라 정의한다.
도시한 바와 같이, 기판(51)상에 금속물질로 이루어진 게이트 배선(미도시)이 형성되어 있으며, 스위칭 영역(TrA)에는 상기 게이트 배선(미도시)과 연결되는 게이트 전극(55)이 형성되어 있다. 또한, 상기 게이트 배선(미도시) 및 게이트 전 극(55) 위로 유기절연물질로 그 표면이 평탄한 상태를 가지며 게이트 절연막(58)이 전면에 형성되어 있다.
또한, 상기 게이트 절연막(58) 위로는 금속물질로써 상기 게이트 전극(55)에 대응하여 서로 이격하며 소스 및 드레인 전극(62, 65)이 형성되어 있으며, 상기 소스 전극(62)과 연결되며 상기 게이트 배선(미도시)과 교차하여 화소영역(P)을 정의하며 데이터 배선(60)이 형성되어 있다.
다음, 상기 소스 및 드레인 전극(62, 65)과 데이터 배선(60) 위로 상기 서로 마주하는 소스 및 드레인 전극(62, 65)의 일끝단 및 이들 두 전극(62, 65) 사이의 이격영역을 노출시키는 개구부를 갖는 뱅크(68)가 형성되어 있으며, 상기 뱅크(68) 사이로 노출된 상기 소스 및 드레인 전극(62, 65)과 이들 두 전극(62, 65)의 이격영역에 대응하여 유기 반도체층(70)이 형성되어 있다. 이때 상기 기판(51) 상의 스위칭 영역(TrA)에 순차 적층된 게이트 전극(55)과, 게이트 절연막(58)과, 서로 이격하는 소스 및 드레인 전극(62, 65)과, 유기 반도체층(70)은 스위칭 소자인 박막트랜지스터(Tr)를 이룬다.
다음, 상기 유기 반도체층(70)과 상기 뱅크(68) 상부에는 보호층(75)이 형성되고 있으며, 이때 상기 보호층(75)과 그 하부의 뱅크(68)에는 상기 드레인 전극(65)을 노출시키는 드레인 콘택홀(78)이 형성되어 있다.
또한, 상기 보호층(75) 상부에는 상기 드레인 콘택홀(78)을 통해 상기 드레인 전극(65)과 접촉하는 화소전극(85)이 형성되고 있다.
이러한 구조를 갖는 유기 박막트랜지스터(Tr)를 포함하는 어레이 기판(51)은 도 3(종래의 유기 박막트랜지스터를 포함하는 어레이 기판의 제조 단계별 순서도)에 도시한 바와 같이 7스텝 공정을 진행함으로써 완성되고 있다. 즉, 게이트 전극 형성단계(S10), 유기 게이트 절연막 형성단계(S20), 소스 및 드레인 전극 형성단계(S30), 뱅크 형성단계(S40), 유기 반도체층 형성단계(S50), 보호층 형성단계(S60), 화소전극 형성단계(S70)로 구성된 스텝을 진행함으로써 어레이 기판이 완성되고 있다.
한편 전술한 7스텝 공정을 통해 제조된 유기 반도체 물질을 이용한 유기 박막트랜지스터를 포함하는 어레이 기판의 경우, 상기 유기 반도체 물질 특성상 이와 접촉하는 물질과의 친화성이 매우 중요하며, 박막트랜지스터의 특성 저하 방지를 위해 상기 유기 반도체층과 접촉하는 물질의 제약이 매우 심한 편이다.
전술한 종래의 유기 박막트랜지스터를 포함하는 어레이 기판에 있어 유기 반도체층은 그 하부에 유기 게이트 절연막, 측면에 뱅크, 상면에는 보호층과 각각 접촉하는 구성이 되고 있으며, 이들 구성요소가 모두 다른 유기물질인 경우 그 친화성이 문제되어 유기 박막트랜지스터의 특성이 저하되는 문제가 발생하고 있다.
본 발명은, 유기 반도체층과 접촉하는 물질의 수를 최소화함으로써 친화성에 기인한 미스 매칭의 가능성을 줄여 박막트랜지스터의 특성 저하를 방지하는 것을 그 목적으로 한다.
또한, 종래대비 제조 스텝수를 줄임으로써 단위 시간당 처리 시간을 줄여 제품 생산성을 향상시키고, 비용을 저감시키는 것을 또 다른 목적으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명의 따른 유기 박막트랜지스터를 갖는 어레이 기판은, 화소영역이 정의된 절연기판 상에 일방향으로 연장하며 형성된 게이트 배선과, 상기 게이트 배선과 연결되며 형성된 게이트 전극과; 상기 게이트 전극 및 게이트 배선 위로 상기 게이트 전극에 대응하여 제 1 두께를 갖는 제 1 영역을 이루며, 그 외의 상기 화소영역에 대응해서는 상기 제 1 두께보다 두꺼운 제 2 두께를 갖는 제 2 영역으로 구성된 게이트 절연막과; 상기 제 2 영역 상에 상기 게이트 배선과 교차하여 상기 화소영역을 정의하며 형성된 데이터 배선과, 상기 제 1 영역 상에서 서로 이격하며 그 타끝단이 각각 상기 제 2 영역까지 연장 형성된 소스 및 드레인 전극과; 상기 제 1 영역의 상기 서로 이격하는 소스 및 드레인 전극과 이들 두 전극 사이의 이격영역에 대응하여 형성된 유기 반도체층과; 상기 유기 반도체층 위로 상기 화소영역 전면에 형성되며 상기 제 2 영역에 위치한 상기 드레인 전극을 노출시키는 드레인 콘택홀을 갖는 보호층과; 상기 보호층 위로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하며 상기 화소영역에 형성된 화소전극을 포함한다.
상기 게이트 전극 하부에는 상기 기판 전면에 버퍼층이 형성된 것이 특징이다.
상기 유기 반도체층은 펜타신(pentacene) 또는 폴리사이오펜(polythiophene)인 것이 바람직하다.
본 발명의 따른 유기 박막트랜지스터를 갖는 어레이 기판의 제조 방법은, 화소영역이 정의된 절연기판 상에 일방향으로 연장하는 게이트 배선과, 상기 게이트 배선과 연결된 게이트 전극을 형성하는 단계와; 상기 게이트 전극 및 게이트 배선 위로 상기 게이트 전극에 대응하여 제 1 두께를 갖는 제 1 영역을 이루며, 그 외의 상기 화소영역에 대응해서는 상기 제 1 두께보다 두꺼운 제 2 두께를 갖는 제 2 영역으로 구성된 게이트 절연막을 형성하는 단계와; 상기 제 2 영역 상에 상기 게이트 배선과 교차하여 상기 화소영역을 정의하는 데이터 배선과, 상기 제 1 영역 상에서 서로 이격하며 그 타끝단이 각각 상기 제 2 영역까지 연장되도록 소스 및 드레인 전극을 형성하는 단계와; 상기 제 2 영역으로 둘러싸인 상기 제 1 영역에 상기 서로 이격하는 소스 및 드레인 전극과 이들 두 전극 사이의 이격영역 위로 액상의 유기 반도체 물질을 잉크젯 장치를 이용하여 잉크제팅 함으로써 유기 반도체층을 형성하는 단계와; 상기 제 1 영역에 형성된 상기 유기 반도체층을 경화시키는 단계와; 경화된 상기 유기 반도체층 위로 상기 화소영역 전면에 상기 제 2 영역에 위치한 상기 드레인 전극을 노출시키는 드레인 콘택홀을 갖는 보호층을 형성하는 단계와; 상기 보호층 위로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소전극을 상기 화소영역에 형성하는 단계를 포함한다.
상기 게이트 전극 및 게이트 배선 위로 상기 게이트 전극에 대응하여 제 1 두께를 갖는 제 1 영역을 이루며, 그 외의 상기 화소영역에 대응해서는 상기 제 1 두께보다 두꺼운 제 2 두께를 갖는 제 2 영역으로 구성된 게이트 절연막을 형성하는 단계는, 상기 게이트 전극 및 게이트 배선 위로 유기절연물질을 도포하여 상기 제 2 두께를 가지며 그 표면이 평탄한 유기절연물질층을 형성하는 단계와; 상기 유기절연물질층을 빛의 투과영역, 차단영역 및 반투과영역을 포함하는 노광 마스크를 이용하여 상기 반투과영역이 상기 제 1 영역에 대응되도록 한 상태에서 회절노광 또는 하프톤 노광을 실시하는 단계와; 상기 하프톤 또는 회절 노광된 상기 유기절연물질층을 현상하는 단계를 포함한다.
상기 게이트 전극 및 게이트 배선 위로 상기 게이트 전극에 대응하여 제 1 두께를 갖는 제 1 영역을 이루며, 그 외의 상기 화소영역에 대응해서는 상기 제 1 두께보다 두꺼운 제 2 두께를 갖는 제 2 영역으로 구성된 게이트 절연막을 형성하는 단계는, 상기 게이트 전극 및 게이트 배선 위로 유기절연물질을 도포하여 상기 제 2 두께를 가지며 그 표면이 평탄한 유기절연물질층을 형성하는 단계와; 평탄한 표면을 갖는 베이스부와, 상기 베이스부로부터 제 1 높이를 갖는 제 1 철부와, 상기 제 1 높이보다 큰 제 2 높이를 갖는 제 2 철부를 갖는 몰드를 상기 유기절연물질층과 마주하도록 위치시키는 단계와; 상기 제 2 철부의 끝단이 상기 유기절연물질층 하부에 위치한 구성요소와 완전 접촉하도록, 그리고 상기 제 1 철부의 끝단은 상기 유기절연물질층 내부에 위치하도록 상기 몰드를 가압하는 단계와; 상기 몰드를 제거하는 단계를 포함한다. 이때, 상기 몰드는 PDMS(poly-dimethylsiloxane) 또는 폴리우레탄아크릴레이트(polyurethane acrylate)로 이루어진 것이 바람직하다.
본 발명에 따른 유기 박막트랜지스터를 포함하는 어레이 기판은, 종래의 7스텝의 단계보다 1스텝 생략된 6스텝 공정에 의해 제조됨으로써 공정 단순화를 이룰 수 있으며, 이로인해 단위 시간당 제조 능력이 향상됨으로써 생산성을 향상시키는 효과가 있다.
뱅크의 역할을 하는 형태로 게이트 절연막을 형성하여 유기 박막트랜지스터의 특성 확보를 위해 접촉 시 친화력이 매우 중요시되는 유기 반도체층과 접촉하는 물질의 수를 최소화함으로써 유기 박막트랜지스터의 특성 저하의 가능성을 최소화하며, 동시에 물질 선택의 제약을 저감시키는 효과가 있다.
이하 도면을 참조하여 본 발명을 보다 상세하게 설명한다.
도 4는 본 발명의 실시예 따른 유기 박막트랜지스터를 갖는 어레이 기판에 있어 유기 박막트랜지스터를 포함하는 하나의 화소영역에 대한 단면도이다. 이때, 설명의 편의상 상기 화소영역내의 상기 유기 박막트랜지스터가 형성되는 영역을 스위칭 영역(TrA)이라 정의한다.
도시한 바와 같이, 투명한 절연기판(101) 예를들면 유리 또는 플라스틱으로 이루어진 기판(101) 상에 금속물질 예를들면 금(Au), 은(Ag), 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금 중 하나로서 이루어지며, 일방향으로 연장하는 게이트 배선(미도시)이 형성되고 있으며, 각 스위칭 영역(TrA)에는 상기 게이트 배선(미도시)과 연결되며 게이트 전극(107)이 형성되어 있다.
이때 도면에는 나타내지 않았지만, 상기 금속재질로 이루어진 게이트 배선(미도시) 및 게이트 전극(107)과 상기 기판(101)과의 접착력을 향상시키기 위해 무기절연물질로써 버퍼층(미도시)이 더욱 형성될 수도 있다.
한편, 상기 게이트 배선(미도시)과 게이트 전극(107) 위로는 상기 스위칭 영역(TrA)의 상기 게이트 전극(107)에 대응해서는 제 1 두께를 가지며, 그 외의 화소영역(P)에 대응해서는 상기 제 1 두께보다 두꺼운 제 2 두께를 갖는 게이트 절연막(110)이 형성되어 있다. 이때 상기 게이트 절연막(110)은 상기 스위칭 영역(TrA)에 제 1 두께를 갖는 부분(이하 제 1 영역(110a)이라 칭함)이 실질적인 게이트 절연층의 역할을 하는 것이며, 상기 제 2 두께를 갖는 부분(이하 제 2 영역(110b)이라 칭함)은 뱅크로서의 역할을 하는 것이 특징이다. 따라서, 상기 뱅크 역할을 하는 제 2 영역(110b)에 대해 상기 제 1 영역(110a)은 얇은 두께를 가지므로 상기 제 1 영역(110a)에 대응하여 상기 제 2 영역(110b)이 둘러싸게 되어 마치 홈이 형성된 것과 같은 구조를 이루게 되며, 이러한 구조에 의해 상기 제 2 영역(110b)이 뱅크로서의 역할을 하게 되는 것이다. 이렇게 게이트 절연층과 뱅크의 역할을 동시에 하는 구조를 갖는 상기 게이트 절연막(110)은 1회의 마스크 공정에 의해 형성되며, 이의 제조 방법에 대해서는 추후 제조방법을 통해 상세히 설명한다.
전술한 구조를 갖는 게이트 절연막(110) 위로는 상기 스위칭 영역(TrA)에 있어서 상기 게이트 전극(107)에 대응하여 서로 이격하는 소스 및 드레인 전극(120, 123)이 형성되고 있으며, 상기 소스 전극(120)과 연결되며 상기 게이트 배선(미도 시)과 교차하여 상기 화소영역(P)을 정의하며 데이터 배선(118)이 형성되어 있다. 이때 상기 소스 및 드레인 전극(120, 123)의 서로 마주하는 일끝단은 상기 게이트 전극(107)의 상부의 제 1 두께를 갖는 제 1 영역(110a) 상에 위치하며, 그 타끝단은 상기 제 2 두께를 갖는 제 2 영역(110b) 상에 위치하는 것이 특징이다.
다음, 상기 제 2 영역(110b)에 의해 둘러싸여 홈 형태를 이루는 제 1 영역(110a)에 대응해서 상기 소스 및 드레인 전극(120, 123)과 이들 두 전극(120, 123) 사이의 이격영역 상부로 유기 반도체층(135)이 형성되어 있다. 이러한 유기 반도체층(135)은 액상의 유기 반도체 물질을 잉크젯 장치(미도시)를 통해 잉크제팅 함으로써 형성되므로 스위칭 영역(TrA)에 대응해서만 유기 반도체층(135)이 형성될 수 있도록 뱅크를 필요로 하며, 본 발명의 경우 이러한 뱅크의 역할을 제 1 및 제 2 두께를 갖는 제 1 및 제 2 영역(110a, 110b)으로 구성된 게이트 절연막(110)이 하고 있는 것이 특징이다. 이때 상기 기판(101)상의 스위칭 영역(TrA)에 순차 적층된 상기 게이트 전극(107)과, 게이트 절연막(110)과, 서로 이격하는 소스 및 드레인 전극(120, 123)과, 유기 반도체층(135)은 유기 박막트랜지스터를 이룬다.
한편, 상기 유기 반도체층(135)과 상기 게이트 절연막(110)의 제 2 영역(110b)과 상기 소스 및 드레인 전극(120, 123)과 데이터 배선(118) 위로는 보호층(140)이 형성되어 있다. 이때 상기 보호층(140)에는 상기 게이트 절연막의 제 2 영역(110b) 상에 형성된 드레인 전극(123)의 일부를 노출시키는 드레인 콘택홀(145)이 구비되고 있다.
이러한 구조를 갖는 보호층(140) 위로는 상기 드레인 콘택홀(145)을 통해 상 기 드레인 전극(123)과 접촉하는 화소전극(160)이 각 화소영역(P)별로 형성되고 있다.
전술한 구조를 갖는 유기 박막트랜지스터(Tr)를 포함하는 어레이 기판(101)은 게이트 절연막(110)이 그 자체로 게이트 절연층과 뱅크의 역할을 하는 구조가 되고 있다. 따라서 상기 유기 반도체층(135)과 접촉하는 물질층이 소스 및 드레인 전극(120, 123)을 제외하고는 게이트 절연막(110)과 보호층(140)이 되므로 종래의 유기 박막트랜지스터를 갖는 어레이 기판(도 2의 51)보다 한 가지가 줄었음을 알 수 있다. 따라서, 상기 유기 반도체층(135)과 접촉하는 물질층이 줄어듦으로 해서 이와 접촉 시 친화성 유무에 의해 유기 박막트랜지스터(Tr)의 특성이 영향을 주는 요소가 줄어들게 되는 장점을 갖게 된다.
이후에는 전술한 구성을 갖는 유기 박막트랜지스터를 갖는 어레이 기판의 제조 방법에 대해 설명한다.
도 5a 내지 도 5g는 본 발명의 실시예에 따른 유기 박막트랜지스터를 갖는 액정표시장치용 어레이 기판의 하나의 화소영역에 대한 제조 단계별 공정 단면도이다. 이때 설명의 편의를 위해 상기 화소영역(P) 내에 유기 박막트랜지스터(Tr)가 형성되는 영역을 스위칭 영역(TrA)이라 정의한다.
우선, 도 5a에 도시한 바와 같이, 투명한 절연기판(101) 예를들면 유리기판 또는 플라스틱 기판 상에 저저항 금속물질 예를들면 금(Au), 은(Ag), 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금 중 하나를 증착하여 제 1 금속층(미도시)을 형성하고, 이를 포토레지스트의 도포, 노광 마스크를 이용한 노광, 노광된 포토레지스트의 현상, 식각 및 포토레지스트의 스트립(strip) 등 소정의 단계를 포함하는 마스크 공정을 실시하여 패터닝함으로써 일방향으로 연장하는 게이트 배선(미도시)을 형성하고, 스위칭 영역(TrA)에 있어서는 상기 게이트 배선(미도시)과 연결된 게이트 전극(107)을 형성한다.
다음, 도 5b에 도시한 바와 같이, 상기 게이트 배선(미도시)과 게이트 전극(107) 위로 추후 형성될 유기 반도체층과 접촉 시 매우 친화력이 우수한 유기 절연물질 예를들면 플루오루폴리머(fluoropolymer)를 잉크젯 장치, 노즐(nozzle) 코팅 장치, 바(bar) 코팅 장치, 슬릿(slit) 코팅장치, 스핀(spin) 코팅장치 또는 프린팅 장치 등을 이용하여 전면에 두껍게 코팅함으로써 그 하부에 위치한 구성요소에 의한 영향으로 단차가 발생하지 않고 평탄한 표면을 갖는 게이트 절연물질층(109)을 형성한다.
다음, 상기 게이트 절연물질층(109) 위로 투과영역(미도시)과 차단영역(BA) 및 반투과영역(HTA)을 포함하는 노광 마스크(190)를 이용하여 회절노광 또는 하프톤 노광을 실시한다. 도면에서는 일례로서 상기 게이트 절연물질층(109)이 빛을 받은 부분이 현상 시 제거되는 특징을 갖는 포지티브 타입(positive type) 특성을 감광성 유기물질로 이루어진 것을 나타내고 있다.
한편, 도면에 있어서는 상기 노광 마스크(190)에는 투과영역이 도시되지 않았지만, 상기 어레이 기판(101)의 비표시영역(미도시)에 위치한 게이트 패드부(미도시)에 있어 상기 게이트 배선(미도시)과 연결된 게이트 패드전극(미도시)에 대응해서는 투과영역이 위치하고 있다.
다음, 전술한 바와 같은 반투과영역(HTA)을 포함하는 노광 마스크(190)를 이용하여 상기 게이트 절연물질층(109)에 대해 상기 반투과영역(HTA)이 상기 스위칭 영역(TrA)의 게이트 전극(107)에 대응되도록 위치시킨 상태에서 노광을 실시한 후, 도 5c에 도시한 바와같이 현상을 실시하면, 상기 노광 마스크(도 5b의 190)의 투과영역에 대응하는 게이트 패드전극(미도시)에 대응해서는 충분한 빛이 조사됨으로써 상기 조사된 빛과 충분한 반응이 이루어져 현상액에 노출되어 완전히 제거되고, 차단영역(도 5b의 BA)에 대응하여 빛이 조사되지 않은 부분은 현상액과 반응하지 않아 초기 상기 게이트 절연물질층(도 5b의 109)의 두께인 제 2 두께를 그대로 유지한 채 남아있게 되며, 반투과영역(도 5b의 HTA)에 대응해서는 투과영역보다는 빛이 약하게 조사됨으로써 상기 게이트 절연물질층(도 5b의 109)의 하부까지 충분하게 빛이 조사되지 않음으로써 그 상부의 일정 두께에 대해서만 제거됨으로써 상기 제 2 두께보다 얇은 제 1 두께를 이루게 된다.
따라서, 전술한 현상 공정에 의해 도시한 바와 같이, 스위칭 영역(TrA)의 게이트 전극(107)에 대응해서는 제 1 두께를 갖는 제 1 영역(110a)이, 그 외의 화소영역(P) 전면에 대해서는 상기 제 1 두께보다 두꺼운 제 2 두께를 갖는 제 2 영역(110b)으로 구성된 게이트 절연막(110)이 형성된다. 이 경우 상기 게이트 절연막(110)은 각 스위칭 영역(TrA)의 상기 게이트 전극(107)에 대응해서는 마치 홈이 형성된 형태를 이루게 되는 것이 특징이다. 이때 도면에 나타나지 않았지만, 다수의 화소영역(P)으로 구성된 표시영역 외측의 비표시영역의 게이트 패드부에 형성된 게이트 패드전극에 있어서는 상기 게이트 절연물질층(도 5b의 109)이 완전히 제거 되어 상기 게이트 배선과 연결된 게이트 패드전극을 노출시키게 된다.
한편, 본 발명의 변형예에 따른 어레이 기판의 하나의 화소영역에 대한 제조 단계별 공정 단면도로서 게이트 절연막의 형성단계를 도시한 도 6a 내지 도 6c를 참조하면, 전술한 제 1 두께를 갖는 제 1 영역과, 제 2 두께를 갖는 제 2 영역으로 구성되는 게이트 절연막은 전술한 회절노광 또는 하프톤 노광을 이용한 제조 방법 이외에 PDMS(poly-dimethylsiloxane) 또는 폴리우레탄아크릴레이트(polyurethane acrylate)로 이루어지며, 평탄한 베이스부(195a)와 제 1 높이의 제 1 철부(195b) 및 상기 제 1 높이보다 큰 제 2 높이의 제 2 철부(미도시)를 갖는 몰드(194)를 이용하여 인프린팅을 실시함으로써 형성할 수도 있다.
즉, 도 6a에 도시한 바와같이, 그 표면이 평탄한 상기 유기절연물질층(109)을 형성한 후 가 경화시켜 상기 유기절연물질층(109)의 적당히 점성을 높인 다음, 상기 제 1 철부(195b)를 상기 게이트 전극(107)에 대응하여, 상기 제 2 철부(미도시)를 게이트 패드전극(미도시)에 대응하도록 위치시킨 후, 도 6b에 도시한 바와같이, 상기 제 1 및 제 2 철부(195b, 미도시)가 상기 유기절연물질층(도 6a의 109)과 접촉하도록 가압한다. 이때 상기 제 2 철부(미도시)의 끝단은 상기 게이트 패드전극(미도시)과 완전히 접촉하도록, 그리고 상기 제 1 철부(195b)는 상기 유기절연물질층(도 6a의 109) 내부에 위치하도록 상기 가압을 진행하는 것이 특징이다. 이후, 적정 시간이 지난 후 도 6c에 도시한 바와같이, 상기 몰드(194)를 제거하면, 상기 제 1 철부(195b)에 대응해서는 상기 제 1 철부(195b)가 삽입된 만큼 그 두께가 줄어들어 제 1 두께를 갖는 제 1 영역(110a)이, 상기 베이스부(195a)에 대응해서는 상기 유기절연물질층(도 6a의 109)의 두께가 줄어들지 않고 그 두께를 유지함으로써 상기 유기절연물질층(도 6a의 109)의 초기 두께인 제 2 두께를 그대로 유지하는 제 2 영역(110b)이 형성되며, 상기 제 2 철부(미도시)에 대응해서는 상기 유기절연물질층(도 6a의 109)이 완전히 제거되어 상기 게이트 패드전극(미도시)을 노출시키는 게이트 절연막(110)을 이루게 된다.
따라서, 전술한 바와 같이 몰드(194)를 이용한 인프린팅을 실시하여도 회절노광 또는 하프톤 노광을 실시하여 형성한 것과 동일한 구조를 갖는 게이트 절연막(110)을 형성할 수 있다.
상기 게이트 절연막을 형성한 이후 공정은 실시예와 동일하므로 실시예를 참조하여 설명한다.
다음, 도 5d에 도시한 바와 같이, 상기 제 1 두께를 갖는 제 1 영역(110a)과 제 2 두께를 갖는 제 2 영역(110b)으로 구성된 상기 게이트 절연막(110) 위로 제 2 금속물질 예를들면 금(Au), 은(Ag), 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo) 중 하나를 증착하여 제 2 금속층(미도시)을 형성하고, 이를 마스크 공정을 실시하여 패터닝함으로써 상기 게이트 절연막의 제 2 영역(110b) 상에 상기 게이트 배선(미도시)과 교차하여 상기 화소영역(P)을 정의하는 데이터 배선(118)을 형성하고, 동시에 스위칭 영역(TrA)에 있어서 상기 제 1 영역(110a) 상에서 서로 이격하며 그 끝단이 모두 상기 제 2 영역(110b)에 위치하는 소스 및 드레인 전극(120, 123)을 형성한다. 이때 상기 소스 전극(120)은 상기 데이터 배선(118)과 연결되도록 한다.
다음, 도 5e에 도시한 바와 같이, 상기 스위칭 영역(TrA)에 있어 홈 형태를 갖는 상기 게이트 절연막(110)의 제 1 영역(110a) 내의 상기 소스 및 드레인 전극(120, 123)과 이들 두 전극(120, 123)의 이격영역에 위로 잉크젯 장치(195)를 통해 액상의 유기 반도체 물질 예를들면 펜타신(pentacene) 또는 폴리사이오펜(polythiophene)을 잉크제팅 함으로써 유기 반도체층(135)을 형성한다. 이때, 상기 게이트 전극(107)에 대응하여 제 1 두께를 가지며 형성된 제 1 영역(110a)은 실질적으로 게이트 절연층의 역할을 하며, 상기 제 1 영역(110a) 주위로 제 2 두께를 가지며 형성된 제 2 영역(110b)은 뱅크 역할을 하게 된다. 따라서, 상기 잉크제팅에 의해 형성되는 상기 유기 반도체층(135)은 상기 뱅크 역할을 하는 제 2 영역(110b)에 의해 타영역으로 흘러내리지 않고 상기 스위칭 영역(TrA)에 대응해서만 선택적으로 형성되게 되는 것이다. 이후 이렇게 잉크제팅에 의해 형성된 유기 반도체층(135)에 대해 소정의 온도에서 열처리를 실시함으로써 경화시킨다.
다음, 도 5f에 도시한 바와 같이, 열처리에 의해 경화된 상기 유기 반도체층(135) 위로 전면에 상기 유기 반도체층(135)과 친화력이 우수한 유기절연물질 예를들면 PVA(poly vinyl alcohol), 포토아크릴(photo acryl), 벤조사이클로부텐(BCB), 플루오루폴리머(fluoropolymer) 중 하나를 도포함으로써 보호층(140)을 형성한다.
이후, 상기 보호층(140)에 대해 마스크 공정을 실시하여 패터닝함으로써 상기 제 2 영역(110b)에 위치하는 드레인 전극(123)을 노출시키는 드레인 콘택홀(145)을 형성한다. 이때 도면에 나타내지 않았지만, 비표시영역의 데이터 패드부 에 있어서는 상기 데이터 배선(118)과 연결된 데이터 패드전극(미도시)을 노출시키는 데이터 패드 콘택홀(미도시)을 형성하며, 게이트 패드부에 있어서도 게이트 패드전극(미도시)을 노출시키는 게이트 패드 콘택홀(미도시)을 형성한다. 이전 단계에서 게이트 절연막이 제거됨으로써 상기 게이트 패드전극은 노출되었지만, 다시 상기 보호층(140) 형성 시 상기 보호층(140)에 의해 덮혀졌으므로 이를 다시 제거함으로써 상기 게이트 패드전극(미도시)을 다시 노출시키는 것이다. 보호층(140)과 상기 게이트 절연막(110)을 이루는 유기절연물질은 그 종류가 다를 수 있으며, 이 경우 식각액이 다르거나 건식시각을 진행할 경우 그 식각 비율이 다르므로 동일한 물질로 이루어지도록 하여 식각이 용이하게 진행되도록 하기 위해 상기 게이트 절연막(110) 패터닝 시 상기 게이트 패드전극(미도시)을 노출시킨 것이다.
다음, 도 5g에 도시한 바와 같이, 상기 드레인 콘택홀을 갖는 보호층(140) 위로 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 증착하여 투명 도전성 물질층(미도시)을 형성하고, 이를 마스크 공정을 진행하여 패터닝함으로써 상기 드레인 콘택홀(145)을 통해 상기 드레인 전극(123)과 접촉하는 화소전극(160)을 각 화소영역(P) 별로 형성함으로써 본 발명에 따른 유기 박막트랜지스터(Tr)를 갖는 액정표시장치용 어레이 기판(101)을 완성한다. 이때 도면에 나타나지 않았지만, 게이트 및 데이터 패드부에 있어서는 상기 투명 도전성 물질로써 각각 게이트 및 데이터 패드 콘택홀을 통해 각각 상기 게이트 패드전극 및 데이터 패드전극과 접촉하는 게이트 보조패드전극 및 데이터 보조패드전극을 형성할 수도 있다.
한편, 본 발명에 따른 유기 박막트랜지스터를 갖는 어레이 기판(101)은 도 6(본 발명에 따른 유기 박막트랜지스터를 포함하는 어레이 기판의 제조 단계별 순서도)을 참조하면, 게이트 전극 형성단계(S110), 뱅크 역할을 하는 게이트 절연막 형성단계(S120), 소스 및 드레인 전극 형성단계(S130), 유기 반도체층 형성단계(S140), 보호층 형성단계(S150) 및 화소전극 형성단계(S160)의 6개의 스텝을 통해 제조됨을 알 수 있다. 따라서, 종래의 7스텝의 단계보다 1스텝 생략된 6스텝 공정에 의해 제조됨으로써 공정 단순화를 이룰 수 있으며, 이로인해 단위 시간당 제조 능력이 향상됨으로써 생산성을 향상시킬 수 있는 장점을 갖게 되는 것이 특징이다.
도 1은 일반적인 액정표시장치의 분해사시도.
도 2는 종래의 유기 반도체 물질을 이용한 어레이 기판의 하나의 화소영역에 대한 단면도.
도 3은 종래의 유기 박막트랜지스터를 포함하는 어레이 기판의 제조 단계별 순서도.
도 4는 본 발명의 실시예 따른 유기 박막트랜지스터를 갖는 어레이 기판에 있어 유기 박막트랜지스터를 포함하는 하나의 화소영역에 대한 단면도.
도 5a 내지 도 5g는 본 발명의 실시예에 따른 유기 박막트랜지스터를 갖는 액정표시장치용 어레이 기판의 하나의 화소영역에 대한 제조 단계별 공정 단면도.
도 6a 내지 도 6c는 본 발명의 변형예에 따른 어레이 기판의 하나의 화소영역에 대한 제조 단계별 공정 단면도로서 게이트 절연막의 형성단계를 도시한 도면.
도 7은 본 발명에 따른 유기 박막트랜지스터를 포함하는 어레이 기판의 제조 단계별 순서도.
<도면의 주요부분에 대한 부호의 설명>
101 : 기판 107 : 게이트 전극
110 : 게이트 절연막 110a : (게이트 절연막의)제 1 영역
110b : (게이트 절연막의)제 2 영역 118 : 데이터 배선
120 : 소스 전극 123 : 드레인 전극
135 : 유기 반도체층 140 : 보호층
145 : 드레인 콘택홀 160 : 화소전극
P : 화소영역 Tr : 유기 박막트랜지스터
TrA : 스위칭 영역

Claims (7)

  1. 화소영역이 정의된 절연기판 상에 일방향으로 연장하며 형성된 게이트 배선과, 상기 게이트 배선과 연결되며 형성된 게이트 전극과;
    상기 게이트 전극 및 게이트 배선 위로 상기 게이트 전극에 대응하여 제 1 두께를 갖는 제 1 영역을 이루며, 그 외의 상기 화소영역에 대응해서는 상기 제 1 두께보다 두꺼운 제 2 두께를 갖는 제 2 영역으로 구성된 게이트 절연막과;
    상기 제 2 영역 상에 상기 게이트 배선과 교차하여 상기 화소영역을 정의하며 형성된 데이터 배선과, 상기 제 1 영역 상에서 서로 이격하며 그 타끝단이 각각 상기 제 2 영역까지 연장 형성된 소스 및 드레인 전극과;
    상기 제 1 영역의 상기 서로 이격하는 소스 및 드레인 전극과 이들 두 전극 사이의 이격영역에 대응하여 형성된 유기 반도체층과;
    상기 유기 반도체층 위로 상기 화소영역 전면에 형성되며 상기 제 2 영역에 위치한 상기 드레인 전극을 노출시키는 드레인 콘택홀을 갖는 보호층과;
    상기 보호층 위로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하며 상기 화소영역에 형성된 화소전극
    을 포함하는 어레이 기판.
  2. 제 1 항에 있어서,
    상기 게이트 전극 하부에는 상기 기판 전면에 버퍼층이 형성된 것이 특징인 어레이 기판.
  3. 제 1 항에 있어서,
    상기 유기 반도체층은 펜타신(pentacene) 또는 폴리사이오펜(polythiophene)인 것이 특징인 어레이 기판.
  4. 화소영역이 정의된 절연기판 상에 일방향으로 연장하는 게이트 배선과, 상기 게이트 배선과 연결된 게이트 전극을 형성하는 단계와;
    상기 게이트 전극 및 게이트 배선 위로 상기 게이트 전극에 대응하여 제 1 두께를 갖는 제 1 영역을 이루며, 그 외의 상기 화소영역에 대응해서는 상기 제 1 두께보다 두꺼운 제 2 두께를 갖는 제 2 영역으로 구성된 게이트 절연막을 형성하는 단계와;
    상기 제 2 영역 상에 상기 게이트 배선과 교차하여 상기 화소영역을 정의하는 데이터 배선과, 상기 제 1 영역 상에서 서로 이격하며 그 타끝단이 각각 상기 제 2 영역까지 연장되도록 소스 및 드레인 전극을 형성하는 단계와;
    상기 제 2 영역으로 둘러싸인 상기 제 1 영역에 상기 서로 이격하는 소스 및 드레인 전극과 이들 두 전극 사이의 이격영역 위로 액상의 유기 반도체 물질을 잉 크젯 장치를 이용하여 잉크제팅 함으로써 유기 반도체층을 형성하는 단계와;
    상기 제 1 영역에 형성된 상기 유기 반도체층을 경화시키는 단계와;
    경화된 상기 유기 반도체층 위로 상기 화소영역 전면에 상기 제 2 영역에 위치한 상기 드레인 전극을 노출시키는 드레인 콘택홀을 갖는 보호층을 형성하는 단계와;
    상기 보호층 위로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소전극을 상기 화소영역에 형성하는 단계
    를 포함하는 어레이 기판의 제조 방법.
  5. 제 4 항에 있어서,
    상기 게이트 전극 및 게이트 배선 위로 상기 게이트 전극에 대응하여 제 1 두께를 갖는 제 1 영역을 이루며, 그 외의 상기 화소영역에 대응해서는 상기 제 1 두께보다 두꺼운 제 2 두께를 갖는 제 2 영역으로 구성된 게이트 절연막을 형성하는 단계는,
    상기 게이트 전극 및 게이트 배선 위로 유기절연물질을 도포하여 상기 제 2 두께를 가지며 그 표면이 평탄한 유기절연물질층을 형성하는 단계와;
    상기 유기절연물질층을 빛의 투과영역, 차단영역 및 반투과영역을 포함하는 노광 마스크를 이용하여 상기 반투과영역이 상기 제 1 영역에 대응되도록 한 상태에서 회절노광 또는 하프톤 노광을 실시하는 단계와;
    상기 하프톤 또는 회절 노광된 상기 유기절연물질층을 현상하는 단계
    를 포함하는 어레이 기판의 제조 방법.
  6. 제 4 항에 있어서,
    상기 게이트 전극 및 게이트 배선 위로 상기 게이트 전극에 대응하여 제 1 두께를 갖는 제 1 영역을 이루며, 그 외의 상기 화소영역에 대응해서는 상기 제 1 두께보다 두꺼운 제 2 두께를 갖는 제 2 영역으로 구성된 게이트 절연막을 형성하는 단계는,
    상기 게이트 전극 및 게이트 배선 위로 유기절연물질을 도포하여 상기 제 2 두께를 가지며 그 표면이 평탄한 유기절연물질층을 형성하는 단계와;
    평탄한 표면을 갖는 베이스부와, 상기 베이스부로부터 제 1 높이를 갖는 제 1 철부와, 상기 제 1 높이보다 큰 제 2 높이를 갖는 제 2 철부를 갖는 몰드를 상기 유기절연물질층과 마주하도록 위치시키는 단계와;
    상기 제 2 철부의 끝단이 상기 유기절연물질층 하부에 위치한 구성요소와 완전 접촉하도록, 그리고 상기 제 1 철부의 끝단은 상기 유기절연물질층 내부에 위치하도록 상기 몰드를 가압하는 단계와;
    상기 몰드를 제거하는 단계
    를 포함하는 어레이 기판의 제조 방법.
  7. 제 6 항에 있어서,
    상기 몰드는 PDMS(poly-dimethylsiloxane) 또는 폴리우레탄아크릴레이트(polyurethane acrylate)로 이루어진 것이 특징인 어레이 기판의 제조 방법.
KR1020080130507A 2008-12-19 2008-12-19 어레이 기판 및 그 제조방법 KR101546787B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080130507A KR101546787B1 (ko) 2008-12-19 2008-12-19 어레이 기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080130507A KR101546787B1 (ko) 2008-12-19 2008-12-19 어레이 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20100071701A true KR20100071701A (ko) 2010-06-29
KR101546787B1 KR101546787B1 (ko) 2015-08-24

Family

ID=42369150

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080130507A KR101546787B1 (ko) 2008-12-19 2008-12-19 어레이 기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101546787B1 (ko)

Also Published As

Publication number Publication date
KR101546787B1 (ko) 2015-08-24

Similar Documents

Publication Publication Date Title
KR100766318B1 (ko) 유기 반도체 물질을 이용한 박막트랜지스터와 이를 구비한액정표시장치용 어레이 기판 및 그 제조방법
KR101279927B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
US7535540B2 (en) Liquid crystal display device and method of manufacturing the same
KR101198218B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
US20090303423A1 (en) Liquid crystal display and a method for manufacturing the same
KR101251376B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR100691319B1 (ko) 유기 박막 트랜지스터 및 그의 제조 방법
KR20110004307A (ko) 액정표시장치용 어레이 기판 및 이의 제조 방법
US20020050599A1 (en) Array substrate for liquid crystal display device and method for manufacturing the same
KR101058458B1 (ko) 저분자 유기 반도체물질을 이용한 액정표시장치용 어레이기판 및 그의 제조 방법
US20090027607A1 (en) Liquid crystal display and method of producing same
KR101357214B1 (ko) 액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판 및 그 제조 방법
KR20080080772A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101205767B1 (ko) 액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판의 제조방법
KR101198219B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20080057877A (ko) 어레이 기판 및 그 제조방법
US7576808B2 (en) Multi model glass type substrate for liquid crystal display device and method of fabricating the same
KR101381204B1 (ko) 액정표시장치용 어레이 기판의 제조 방법
KR101350408B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20100071701A (ko) 어레이 기판 및 그 제조방법
KR101221950B1 (ko) 유기 반도체물질을 이용한 액정표시장치용 어레이 기판 및그 제조 방법
KR101236240B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR101366025B1 (ko) 어레이 기판 및 그 제조방법
KR101377673B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101250317B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190723

Year of fee payment: 5