JP5847061B2 - アレイ基板及びその製造方法 - Google Patents

アレイ基板及びその製造方法 Download PDF

Info

Publication number
JP5847061B2
JP5847061B2 JP2012258222A JP2012258222A JP5847061B2 JP 5847061 B2 JP5847061 B2 JP 5847061B2 JP 2012258222 A JP2012258222 A JP 2012258222A JP 2012258222 A JP2012258222 A JP 2012258222A JP 5847061 B2 JP5847061 B2 JP 5847061B2
Authority
JP
Japan
Prior art keywords
electrode
protective layer
forming
array substrate
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012258222A
Other languages
English (en)
Other versions
JP2013187536A (ja
Inventor
ジュンウン イ
ジュンウン イ
Original Assignee
エルジー ディスプレイ カンパニー リミテッド
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR10-2012-0022562 priority Critical
Priority to KR20120022562 priority
Application filed by エルジー ディスプレイ カンパニー リミテッド, エルジー ディスプレイ カンパニー リミテッド filed Critical エルジー ディスプレイ カンパニー リミテッド
Publication of JP2013187536A publication Critical patent/JP2013187536A/ja
Application granted granted Critical
Publication of JP5847061B2 publication Critical patent/JP5847061B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/28Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including components using organic materials as the active part, or using a combination of organic materials with other materials as the active part
    • H01L27/283Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including components using organic materials as the active part, or using a combination of organic materials with other materials as the active part comprising components of the field-effect type
    • GPHYSICS
    • G02OPTICS
    • G02FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • GPHYSICS
    • G02OPTICS
    • G02FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/28Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including components using organic materials as the active part, or using a combination of organic materials with other materials as the active part
    • H01L27/32Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including components using organic materials as the active part, or using a combination of organic materials with other materials as the active part with components specially adapted for light emission, e.g. flat-panel displays using organic light-emitting diodes [OLED]
    • H01L27/3241Matrix-type displays
    • H01L27/3244Active matrix displays
    • H01L27/3258Insulating layers formed between TFT elements and OLED elements
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/28Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including components using organic materials as the active part, or using a combination of organic materials with other materials as the active part
    • H01L27/32Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including components using organic materials as the active part, or using a combination of organic materials with other materials as the active part with components specially adapted for light emission, e.g. flat-panel displays using organic light-emitting diodes [OLED]
    • H01L27/3241Matrix-type displays
    • H01L27/3244Active matrix displays
    • H01L27/3274Active matrix displays including organic thin film transistors [OTFT]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L51/00Solid state devices using organic materials as the active part, or using a combination of organic materials with other materials as the active part; Processes or apparatus specially adapted for the manufacture or treatment of such devices, or of parts thereof
    • H01L51/05Solid state devices using organic materials as the active part, or using a combination of organic materials with other materials as the active part; Processes or apparatus specially adapted for the manufacture or treatment of such devices, or of parts thereof specially adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential- jump barrier or surface barrier multistep processes for their manufacture
    • H01L51/0504Solid state devices using organic materials as the active part, or using a combination of organic materials with other materials as the active part; Processes or apparatus specially adapted for the manufacture or treatment of such devices, or of parts thereof specially adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential- jump barrier or surface barrier multistep processes for their manufacture the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or swiched, e.g. three-terminal devices
    • H01L51/0508Field-effect devices, e.g. TFTs
    • H01L51/0512Field-effect devices, e.g. TFTs insulated gate field effect transistors
    • H01L51/0516Field-effect devices, e.g. TFTs insulated gate field effect transistors characterised by the gate dielectric
    • H01L51/0529Field-effect devices, e.g. TFTs insulated gate field effect transistors characterised by the gate dielectric the gate dielectric having a multilayered structure
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L51/00Solid state devices using organic materials as the active part, or using a combination of organic materials with other materials as the active part; Processes or apparatus specially adapted for the manufacture or treatment of such devices, or of parts thereof
    • H01L51/05Solid state devices using organic materials as the active part, or using a combination of organic materials with other materials as the active part; Processes or apparatus specially adapted for the manufacture or treatment of such devices, or of parts thereof specially adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential- jump barrier or surface barrier multistep processes for their manufacture
    • H01L51/0504Solid state devices using organic materials as the active part, or using a combination of organic materials with other materials as the active part; Processes or apparatus specially adapted for the manufacture or treatment of such devices, or of parts thereof specially adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential- jump barrier or surface barrier multistep processes for their manufacture the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or swiched, e.g. three-terminal devices
    • H01L51/0508Field-effect devices, e.g. TFTs
    • H01L51/0512Field-effect devices, e.g. TFTs insulated gate field effect transistors
    • H01L51/0541Lateral single gate single channel transistors with non inverted structure, i.e. the organic semiconductor layer is formed before the gate electode
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L51/00Solid state devices using organic materials as the active part, or using a combination of organic materials with other materials as the active part; Processes or apparatus specially adapted for the manufacture or treatment of such devices, or of parts thereof
    • H01L51/50Solid state devices using organic materials as the active part, or using a combination of organic materials with other materials as the active part; Processes or apparatus specially adapted for the manufacture or treatment of such devices, or of parts thereof specially adapted for light emission, e.g. organic light emitting diodes [OLED] or polymer light emitting devices [PLED]
    • H01L51/52Details of devices
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L51/00Solid state devices using organic materials as the active part, or using a combination of organic materials with other materials as the active part; Processes or apparatus specially adapted for the manufacture or treatment of such devices, or of parts thereof
    • H01L51/50Solid state devices using organic materials as the active part, or using a combination of organic materials with other materials as the active part; Processes or apparatus specially adapted for the manufacture or treatment of such devices, or of parts thereof specially adapted for light emission, e.g. organic light emitting diodes [OLED] or polymer light emitting devices [PLED]
    • H01L51/56Processes or apparatus specially adapted for the manufacture or treatment of such devices or of parts thereof

Description

本発明は、液晶表示装置に関するものであって、より詳しく説明すると有機半導体物質からなる有機半導体層を有する有機薄膜トランジスタをスイッチング素子とする液晶表示装置用アレイ基板及びそれの製造方法に関するものである。

近来、本格的な情報化時代に入るにつれて、大量の情報を処理及び表示するディスプレイ分野が急速に発展しており、最近は特に薄型化、軽量化、低消費電力化といった優れた性能を持つ平面型表示装置として液晶表示装置、または有機電界発光素子が開発され、従来のブラウン管(CRT)の代替品になっている。

液晶表示装置の中では、画素(pixel)毎に電圧のオン・オフを切り替えることのできるスイッチング素子の薄膜トランジスタが備えられたアレイ基板を有するアクティブマトリクス型液晶表示装置が、解像度及び動画を具現化する能力から最も注目を集めている。

また、有機電界発光素子は高輝度や低動作電圧といった特性を持ち、自ら光を発する自発光型のため、明暗対比(contrast ratio)が大きく、超薄型ディスプレイの具現が可能であり、応答時間が数マイクロ秒(μs)程度で動画の具現化がしやすい。また、視野角が制限されることなく、低温で安定的で、直流5ないし15Vの低い電圧で駆動するため、駆動回路の製作及び設計が容易である。そのため、近年、平面型表示装置として注目されている。

かかる液晶表示装置と有機電界発光素子において、画素領域のそれぞれをオン・オフ制御するため、スイッチング素子の薄膜トランジスタを備えるアレイ基板が必ず備えられている。

図1は、平面型表示装置の一つの液晶表示装置の分解斜視図である。

図1に示すように、液晶表示装置は液晶層30を介在してアレイ基板10とカラーフィルター基板20が対面して貼り合わせられている。下部のアレイ基板10は、第1透明基板12及びその上面に縦横に交差配置されて多数の画素領域Pを定義する多数のゲート配線14とデータ配線16を有する。これら二つの配線14、16の交差支点には薄膜トランジスタTrが備えられ、各画素領域Pに設けられた画素電極18と一対一対応で接続されている。

また、上部のカラーフィルター基板20には第2透明基板22及びその背面に前記ゲート配線14とデータ配線16、そして薄膜トランジスタTrなどの非表示領域を覆うように各画素領域Pを囲む格子型のブラックマトリクス25が設けられている。それら格子内部に各画素領域Pに対応するように順次繰り返して配置された赤色、緑色、青色のカラーフィルターパターン26a、26b、26cを有するカラーフィルター層26が設けられており、前記ブラックマトリクス25とカラーフィルター層26の全面にわたって透明な共通電極28が設けられている。

そして図面には明確に示していないが、前記アレイ基板10及びカラーフィルター基板20は、介在された液晶層30の液漏れ防止のため、その縁に沿ってシールパターンが形成されている。各基板10、20と液晶層30の境部分には液晶の分子配列方向に信頼性を持たせる下部及び上部配向膜(不図示)が形成されている。前記基板10、20の外側面にはそれぞれ相互垂直な偏光軸を有する偏光板(不図示)が取り付けられている。

更に前記アレイ基板の外側面にはバックライトユニットが備えられて光を供給している。前記ゲート配線14に薄膜トランジスタTrのオン・オフ信号が順次にスキャン印加され、選択された画素領域Pの画素電極18にデータ配線16の画像信号が伝送されると、画素電極18と共通電極28の間の垂直電界によってその間の液晶分子が駆動され、これによる光の透過率変化で様々な画像を表示することができる。

一方、かかる構成を有する液晶表示装置において、前記アレイ基板10とカラーフィルター基板20の母体となる第1及び第2透明基板12、22として一般的にガラス基板が使われている。近年、ノートパソコンやPDAのような小型の携帯用端末が広く普及するに従って、これらに適用できるようにガラス基板に比べ軽量、かつ柔軟性を持って破損する恐れの少ないプラスチック基板を用いた液晶表示装置が必要となっている。

しかし、スイッチング素子の薄膜トランジスタが形成されるアレイ基板の製造は、200℃以上の高温環境下で行われる工程が多いため、ガラス基板に比べて耐熱性及び耐化学性に劣るプラスチック基板で前記アレイ基板を製造することは難しい。

また、200℃以下の低温工程で配線及び薄膜トランジスタを備える画素を形成する場合、電極と配線を構成する金属物質と保護層などは低温で蒸着形成されても薄膜トランジスタの特性に特に影響を与えることはない。キャリアの移動通路であるチャネルを内部に備える半導体層の場合、一般的に使用される半導体物質の非晶質シリコンを用いてこれを200℃以下の低温工程で蒸着形成すると内部構造が緻密ではないため、移動度などの重要な特性が著しく低下し、薄膜トランジスタの信頼性が低下する。

したがって、一般的に、上部基板を構成するカラーフィルター基板をプラスチック基板で製造し、下部基板のアレイ基板は通常、ガラス基板を用いて液晶表示装置を製造しているのが現状である。

そして、これと同様な理由でもう一つの平面型表示装置である有機電界発光素子においてもスイッチング素子及び駆動素子となる薄膜トランジスタが備えられるアレイ基板の場合、通常、ガラス基板を用いている。

したがって、そのような問題を解決するため、非晶質シリコンなどの従来の非晶質シリコンの半導体物質の代わりに、200℃以下の低温雰囲気下で形成されても信頼性の高い優れた半導体特性の有機半導体層を有する薄膜トランジスタを備えるアレイ基板が提案されている。

かかる有機半導体層を有する薄膜トランジスタを備えたアレイ基板の製造工程は、プラスチック基板を用いた製造のみに限られることではなく、ガラス基板を用いて製作することができることは言うまでもない。

次に、200℃以下の低温工程で形成される有機半導体物質を用いたアレイ基板の構造について簡単に説明する。

図2は、従来の有機半導体を有する薄膜トランジスタを備えたアレイ基板の一つの画素領域を示す断面図である。

図2に示すように、従来の有機半導体層120を有する薄膜トランジスタOTrを備えたアレイ基板は、絶縁基板101上の各画素領域P内に相互離隔してソース電極及びドレイン電極110、115が形成されており、ソース及びドレイン電極110、115の離隔領域に対応して有機半導体層120がアイランド状に形成されている。このとき、絶縁基板101の上部にはソース電極110に繋がって一方向に延長するデータ配線(不図示)が形成されている。

また、各有機半導体層120の上部には、これと同じ平面形状でゲート絶縁パターン125及び第1ゲート電極130が形成されている。

そして、第1ゲート電極130を覆い、有機絶縁物質からなる第1保護層140が形成されている。第1保護層140の上に、第1ゲート電極130を露出するゲートコンタクトホール143とドレイン電極115を露出する第1ホール145とを介して、それぞれ第1ゲート電極130及びドレイン電極115に接触する第2ゲート電極150及び補助パターン152が形成されている。

第1保護層140の上部には第2ゲート電極150に繋がるゲート配線154が設けられている。

更に、第2ゲート電極150とゲート配線154を覆い、補助パターン152を露出する第2ホール163を有する第2保護層160が備えられている。第2保護層160の上に、補助パターン152を露出する第2ホール163を介して、ドレイン電極115に繋がり補助パターン152に接触する画素電極170が各画素領域Pに備えられている。

一方、かかる構成を持つ従来の有機半導体層120を有する薄膜トランジスタOTrを備えたアレイ基板において、有機半導体層120と共にその上部に有機半導体層120と同じ平面形状を持つゲート絶縁パターン125と第1ゲート電極130を形成する理由は、有機半導体層120を構成する有機半導体物質は、パターニングのために主に使われるフォトレジストの現像液や金属物質をエッチングするためのエッチング液に非常に弱い。特に、ソース電極110及びドレイン電極115の間の離隔領域に対応してチャンネルが形成される部分が現像液やエッチング液にさらされると、素子特性が深刻に低下するという可能性があり、それを防止するためである。

即ち、所定形状の有機半導体層120を形成する場合、有機半導体物質は感光性を持っていないため、これをパターニングするためには感光性物質を用いて露光、現像及びエッチング工程を進めなければならないが、一般的にパターニング工程に主に使われるフォトレジストの現像液に有機半導体物質がさらされると、有機半導体物質の内部構造が損傷するため半導体特性が低下する問題や、有機半導体物質の劣化速度を加速するため素子を駆動できる時間が非常に短くなる問題が発生し得る。これらの問題を防止するため、有機半導体層120とゲート絶縁パターン125及び第1ゲート電極130を同じマスク工程で同時にパターニングして形成している。

したがって、かかる従来の有機半導体層120を有する薄膜トランジスタOTrを備えたアレイ基板は、ゲート電極を二つに分割して第1及び第2ゲート電極130、150が互いに別の層にそれぞれ形成される構造を有するため、材料費の上昇と追加工程による工程数や工程時間の増加によって、生産性が低下している問題がある。

本発明の目的は、有機半導体層の損傷なくパターニングし、ゲート電極を一体化して一つの層に単一ゲート電極を形成することで材料費を節減し、更に製造工程の単純化及び製造時間を低減して時間当たりの生産性を向上できる有機半導体層を有する薄膜トランジスタを備えたアレイ基板の製造方法を提供することである。

このような目的を達成するための本発明の一実施例に係るアレイ基板の製造方法は、多数の画素領域を有する表示領域が定義された基板上の前記各画素領域内に相互離隔するソース電極及びドレイン電極を形成する段階と;前記ソース電極及びドレイン電極の相互対面する両端に接触し、かつ、これらの両電極間の離隔領域にアイランド状で形成される有機半導体層と、それと同じ平面形状を持って完全に重なる、順次積層されたゲート絶縁膜を形成する段階と;前記ゲート絶縁膜上の前記表示領域の全面に第1保護層を形成する段階と;前記第1保護層上の前記各画素領域内に前記ゲート絶縁膜に対応してゲート電極を形成する段階と;前記ゲート電極上の前記表示領域の全面に、前記各ドレイン電極を露出するドレインコンタクトホールを有する第2保護層を形成する段階と;前記第2保護層上の前記各画素領域に前記ドレインコンタクトホールを介して前記ドレイン電極に接触する画素電極を形成する段階とを有する。

前記有機半導体層とゲート絶縁膜を形成する段階は、前記ソース電極及びドレイン電極上の全面に有機半導体物質層とゲート絶縁物質層と感光性を持つ有機絶縁物質層を順次形成する段階と;前記感光性を持つ有機絶縁物質層に対して露光及び現像を行うことで、各画素領域内にアイランド状の有機絶縁パターンを形成する段階と;前記有機絶縁パターンの外側に露出された前記ゲート絶縁物質層とその下部に位置する有機半導体物質層を第1乾式エッチングで除去することにより、アイランド状で、同じ平面積を持って完全に重なる前記有機半導体層とゲート絶縁膜を各画素領域内に形成する段階と;前記有機絶縁パターンを除去する段階とを有する。

また、前記第1乾式エッチングは異方性を持つことを特徴とする。

そして、前記有機絶縁パターンを、前記第1乾式エッチングを更に行って除去したり、または前記第1乾式エッチングと異なる反応ガス雰囲気の第2乾式エッチングを行って除去することを特徴とする。

また、前記ゲート絶縁物質層を形成した後、前記有機絶縁物質層を形成する前に前記ゲート絶縁物質層に対して水素プラズマ工程を行うことで、前記ゲート絶縁物質層を表面改質して前記有機絶縁物質層との接着力を向上させる段階を有する。

そして、前記第1保護層は前記ゲート絶縁膜を構成する物質と同じものから形成することを特徴とする。

また、前記有機半導体層はペンタセン(pentacene)、またはポリチオフェン(polythiophene)からなり、前記ゲート絶縁膜と第1保護層は下記の構造式1を持つ物質からなり、前記第2保護層はフォトアクリルからなることを特徴とする。
‐構造式1‐

また、前記ソース電極及びドレイン電極を形成する段階は、前記ソース電極に繋がったデータ配線を形成する段階を有し、前記ゲート電極を形成する段階は、前記ゲート電極に繋がり、前記データ配線と交差して前記画素領域を定義するゲート配線を形成する段階を有する。

このとき、前記ゲート配線を形成する段階は、前記ゲート配線と並んで離隔する共通配線を形成する段階を有し、前記第2保護層を形成する段階は、前記ドレインコンタクトホールと共に前記共通配線を露出する共通コンタクトホールを備える段階を有し、前記画素電極を形成する段階は前記画素電極を、各画素領域で所定の間隔で離隔する多数のバー形状を持つように形成すると同時に、各画素領域内に、前記共通コンタクトホールを介して前記共通配線に接触し、前記多数のバー形状を持つ画素電極と交互に配置される多数の共通電極を形成する段階を有する。

そして、前記画素電極の上部に第3保護層を形成する段階と;前記第3保護層の上部に、前記表示領域の全面に対して板状であり、各画素領域に対してバー形状の多数の開口を持つ共通電極を形成する段階を有する。

本発明の実施例に係るアレイ基板は、多数の画素領域を有する表示領域が定義された基板上の前記各画素領域内に相互離隔するソース電極及びドレイン電極と;前記ソース電極及びドレイン電極の相互対面する両端に接触し、かつ、これらの両電極間の離隔領域にアイランド状で形成される有機半導体層、及びそれと同じ平面形状を持って完全に重なる、順次積層されたゲート絶縁膜と;前記ゲート絶縁膜と同じ物質からなり、前記ゲート絶縁膜上の前記表示領域の全面に形成された第1保護層と;前記第1保護層上の前記各画素領域内に、前記ゲート絶縁膜に対して形成されたゲート電極と;前記各ドレイン電極を露出するドレインコンタクトホールを有し、前記ゲート電極上の前記表示領域の全面に形成された第2保護層と;前記ドレインコンタクトホールを介して前記ドレイン電極に接触し、前記第2保護層上の前記各画素領域に形成された画素電極を備える。

前記有機半導体層はペンタセン(pentacene)、またはポリチオフェン(polythiophene)からなり、前記ゲート絶縁膜と第1保護層は下記の構造式1を持つ物質からなり、前記第2保護層はフォトアクリルからなることを特徴とする。
‐構造式1‐

また、前記基板上には前記ソース電極に繋がり、一方向に延長するデータ配線が設けられ、前記第1保護層上には前記ゲート電極に繋がり、前記データ配線と交差して前記画素領域を定義するゲート配線が設けられる。

そして、前記第1保護層上には前記ゲート配線と並んで離隔する共通配線が設けられ、前記画素電極は各画素領域で多数のバー形状を持ち、前記第2保護層には前記ドレインコンタクトホールと共に前記共通配線を露出する共通コンタクトホールが備えられ、前記第2保護層上に形成された前記画素電極は各画素領域で所定の間隔で離隔する多数のバー形状を持ち、前記第2保護層上には各画素領域内に前記コンタクトホールを介して前記共通配線に接触し、前記バー形状の多数の画素電極と交互するバー形状の多数の共通電極が備えられたことを特徴とする。

そして、前記画素電極上部の前記表示領域の全面に形成された第3保護層と;前記第3保護層の上部に、前記表示領域の全面に対して板状であり、各画素領域に対してバー形状の多数の開口を持って形成された共通電極を備える。

本発明では有機半導体物質からなる有機半導体層を備えながら、これに対応して一体化した一つのゲート電極のみを備えることで、ゲート電極が互いに別の層に二つに分割して備えられる従来のアレイ基板に比べ、ゲート電極の材料費が節減できる効果があり、更にゲート配線と直接繋がらない第1ゲート電極を形成するための段階を省略することで工程を単純化する効果がある。

一般的な液晶表示装置の分解斜視図である。 従来の有機半導体層を有する薄膜トランジスタを備えたアレイ基板の一つの画素領域を示す断面図である。 本発明の実施例に係る有機半導体層を有する薄膜トランジスタを備えたアレイ基板において、画像を表示する表示領域内の一つの画素領域を示す断面図である。 本発明の実施例の一変形例に係る有機半導体層を有する薄膜トランジスタを備えたアレイ基板において、画像を表示する表示領域内の一つの画像領域を示す断面図である。 本発明の実施例の他の変形例に係る有機半導体層を有する薄膜トランジスタを備えたアレイ基板において、画像を表示する表示領域内の一つの画素領域を示す断面図である。 本発明の実施例に係る有機半導体層を有する薄膜トランジスタを備えたアレイ基板において、薄膜トランジスタを含む一つの画素領域Pの製造工程各段階を示す断面図である。 本発明の実施例に係る有機半導体層を有する薄膜トランジスタを備えたアレイ基板において、薄膜トランジスタを含む一つの画素領域Pの製造工程各段階を示す断面図である。 本発明の実施例に係る有機半導体層を有する薄膜トランジスタを備えたアレイ基板において、薄膜トランジスタを含む一つの画素領域Pの製造工程各段階を示す断面図である。 本発明の実施例に係る有機半導体層を有する薄膜トランジスタを備えたアレイ基板において、薄膜トランジスタを含む一つの画素領域Pの製造工程各段階を示す断面図である。 本発明の実施例に係る有機半導体層を有する薄膜トランジスタを備えたアレイ基板において、薄膜トランジスタを含む一つの画素領域Pの製造工程各段階を示す断面図である。 本発明の実施例に係る有機半導体層を有する薄膜トランジスタを備えたアレイ基板において、薄膜トランジスタを含む一つの画素領域Pの製造工程各段階を示す断面図である。 本発明の実施例に係る有機半導体層を有する薄膜トランジスタを備えたアレイ基板において、薄膜トランジスタを含む一つの画素領域Pの製造工程各段階を示す断面図である。 本発明の実施例に係る有機半導体層を有する薄膜トランジスタを備えたアレイ基板において、薄膜トランジスタを含む一つの画素領域Pの製造工程各段階を示す断面図である。 本発明の実施例に係る有機半導体層を有する薄膜トランジスタを備えたアレイ基板において、薄膜トランジスタを含む一つの画素領域Pの製造工程各段階を示す断面図である。 本発明の実施例に係る有機半導体層を有する薄膜トランジスタを備えたアレイ基板において、薄膜トランジスタを含む一つの画素領域Pの製造工程各段階を示す断面図である。 本発明の実施例に係る有機半導体層を有する薄膜トランジスタを備えたアレイ基板において、薄膜トランジスタを含む一つの画素領域Pの製造工程各段階を示す断面図である。 本発明の実施例に係る有機半導体層を有する薄膜トランジスタを備えたアレイ基板において、薄膜トランジスタを含む一つの画素領域Pの製造工程各段階を示す断面図である。 本発明の実施例に係る有機半導体層を有する薄膜トランジスタを備えたアレイ基板において、薄膜トランジスタを含む一つの画素領域Pの製造工程各段階を示す断面図である。 本発明の実施例に係る有機半導体層を有する薄膜トランジスタを備えたアレイ基板において、ゲート電圧(Vgs)の印加によるドレイン電流(Ids)特性を示すグラフである。

以下、図面を参照しながら本発明に係る有機半導体層を有する薄膜トランジスタを備えたアレイ基板の構造及びそれの製造方法に関して、より詳しく説明する。

図3は、本発明の実施例に係る有機半導体層を有する薄膜トランジスタを備えたアレイ基板において、画像を表示する表示領域内の一つの画素領域を示す断面図である。説明の都合上、各画素領域P内に有機半導体層220を有する薄膜トランジスタOTrが形成された領域をスイッチング領域TrAと称する。

図3に示すように、透明な絶縁基板201は、例えばフレキシブルな特性を持つプラスチック基板、またはガラス基板であって、その上に一方向に延長してデータ配線(不図示)が形成されている。各スイッチング領域TrAには、相互離隔してソース電極210及びドレイン電極215が形成されている。ソース電極210は、データ配線(不図示)から分岐した形状でデータ配線と繋がっている。

次に、各スイッチング領域TrAにおいて、相互離隔したソース電極210及びドレイン電極215の相互に対面する端面にそれぞれ接触し、かつ、これら電極210、215の間の離隔領域に対応して有機半導体物質、例えばペンタセン(pentacene)、またはポリチオフェン(polythiophene)からなる有機半導体層220がアイランド状に形成されている。

また、各スイッチング領域TrAには有機半導体層220の上に有機半導体層220と同じ平面積で、完全に重なる形状で有機絶縁物質、例えば下記のような構造式の物質(以下、OGIと言う)からなるゲート絶縁膜225が形成されている。ここで、ゲート絶縁膜225及び第1保護層240は、OGIにかぎらず、PI、PVP、PVA、PMMA、BCB、ポリプロピレン等の物質で形成されていてもよい。
‐構造式1:OGI物質‐

このとき、本発明の実施例に係る有機半導体層220を有する薄膜トランジスタOTrを備えたアレイ基板では、従来のようなゲート絶縁膜上に形成される第1ゲート絶縁膜が省略される。

かかる構成を持っているにもかかわらず、有機半導体層220のチャンネル部分は、パターニング液、またはエッチング液によって全く損傷を受けず、優れた半導体特性を有する。このような有機半導体層220の損傷のないパターニング工程に関しては後で製造方法を用いて詳しく説明する。

そして、ゲート絶縁膜225の上に表示領域の全面に対して第1保護層240が備えられており、第1保護層240の上にデータ配線(不図示)と交差して多数の画素領域Pを定義するゲート配線254が設けられており、各スイッチング領域TrAにはゲート配線254に繋がるゲート電極250が形成されている。

このとき、スイッチング領域TrAに順次積層されたソース及びドレイン電極210、215と、有機半導体層220と、ゲート絶縁膜225と、第1保護層240と、ゲート電極250はスイッチング素子である薄膜トランジスタOTrを構成する。

かかる構成を持つ本発明の実施例に係るアレイ基板は、有機半導体層220を備え、ゲート電極が互いに別の層に二つに分割して形成される従来のアレイ基板(図2)とは異なり、一つの層、即ち第1保護層240の上部のみに対してゲート電極250が備えられる。そのため、従来に比べゲート電極250を形成する一つの工程を省略することができ、ゲート電極250を形成するための材料費を節減することができるものである。

次に、ゲート電極250及びゲート配線254の上に表示領域の全面に対して第2保護層260が形成されている。第2保護層260と共にその下部に備えられた第1保護層240には、各画素領域P内にドレイン電極215の一部上面を露出するドレインコンタクトホール263が備えられている。

かかるドレインコンタクトホール263が形成された第2保護層260の上部には、透明な導電性物質からなる画素電極270が各画素領域P内に板状で形成されることで本発明の実施例に係るアレイ基板が構成される。

一方、前述した構成を持つ本発明の実施例に係る有機半導体層220を有する薄膜トランジスタOTrを備えたアレイ基板は、TNモードの液晶表示装置用アレイ基板となる。また、その変形例として横電界モードの液晶表示装置用アレイ基板となる場合は、図4に示すように画素電極270は各画素領域P内で多数のバーの形状であり、このようなバー形状の画素電極270と交互にバー形状の共通電極273が更に形成される。この場合、多数のバー形状の共通電極273は共通配線(不図示)に繋がり、前記共通配線(不図示)はゲート配線(254)が形成された第1保護層240の上にゲート配線254と並んで所定の間隔で離隔形成される。

そして、他の変形例として前記アレイ基板が、フリンジフィールドスイッチングモードの液晶表示装置用アレイ基板となる場合、図5に示すように画素電極270の上に第3保護層275が更に形成され、第3保護層275の上に表示領域の全面に対して板状の透明な共通電極280が更に形成される。このとき、板状の透明な共通電極280は、各画素領域Pに対してバー形状の多数の第1開口op1を有し、選択的にスイッチング領域TrAに対しても第2開口op2を有することができる。

次に、前述した構成を持つ本発明の実施例に係る有機半導体層220を有する薄膜トランジスタOTrを備えたアレイ基板の製造方法に関して説明する。変形例に係るアレイ基板に関しては、実施例との違いのみを説明する。

図6Aないし6Mは本発明の実施例に係る有機半導体層を有する薄膜トランジスタを備えたアレイ基板において、薄膜トランジスタを含む一つの画素領域Pに関する製造工程各段階を示す断面図である。説明の都合上、各画素領域内に薄膜トランジスタOTrが形成される領域をスイッチング領域TrAと定義する。

まずは図6Aに示すように、透明な絶縁基板201の上部に低抵抗金属物質、例えば金(Au)、銀(Ag)、アルミニウム(Al)、アルミニウム合金(AlNd)、銅(Cu)、モリブデン(Mo)、モリチタン(MoTi)のうち、一つまたは二つ以上の物質を蒸着することで、単層、または多層構造の第1金属層(不図示)を形成する。

その後、第1金属層(不図示)の上部にフォトレジストを塗布し、露光マスクを用いて露光し、露光されたフォトレジストを現像してフォトレジストパターン(不図示)を形成する。続いて、フォトレジストパターンをマスクとして使用して、フォトレジストパターン(不図示)の外部に露出された第1金属層(不図示)をエッチング及び該フォトレジストパターン(不図示)のストリップなどといった一連の段階を含むマスク工程を行い、第1金属層(不図示)をパターニングすることによって、一方向に延長する多数のデータ配線(不図示)を形成すると同時に、各画素領域P内のスイッチング領域TrAに該データ配線(不図示)に繋がったソース電極210とソース電極210から所定の間隔で離隔し、ソース電極210と相互に対面するドレイン電極215を形成する。

図面においては第1金属層(不図示)を単層構造に形成して単層構造のソース及びドレイン電極210、215とデータ配線(不図示)が形成されたことを一例として示しているが、ソース及びドレイン電極210、215とデータ配線(不図示)は二層、または多層構造になるように形成することもできる。

次に、図6Bに示すように、相互離隔するソース及びドレイン電極210、215とデータ配線(不図示)の上に液状の有機半導体物質、例えばペンタセン(pentacene)、またはポリチオフェン(polythiophene)を、インクジェット装置、ノズルコーティング装置、バーコーティング装置、スリットコーティング装置、スピンコーティング装置、またはプリンティング装置などを用いて全面にコーティングした後に該液状の有機半導体物質を乾燥させたり、固体または粉末状の有機半導体物質を真空雰囲気下で熱蒸着させたりすることで、基板201の全面に有機半導体物質層218を形成する。

その後、有機半導体物質層218の上に有機絶縁物質、例えばOGI物質を前述したインクジェット装置、ノズルコーティング装置、バーコーティング装置、スリットコーティング装置、スピンコーティング装置、またはプリンティング装置などを用いて全面にコーティングすることで、ゲート絶縁物質層222を形成する。

次に、図6Cに示すように、ゲート絶縁物質層222の表面に対し、水素プラズマ処理を行うことで表面を改質する。このようにOGI物質からなるゲート絶縁物質層222に対し、水素プラズマ処理を行って表面を改質する理由は、以後の段階で形成される感光性を持つ有機物質層(図6Dの290)との接触特性を向上させ、優れた接着力を持つようにするためである。

このとき、表面改質のための水素プラズマ処理工程を必ず行う必要はなく、場合によっては省略してもよい。

次に、図6Dに示すように、表面改質されたゲート絶縁物質層222の上に感光性を持つ有機物質であって、KOH水溶液を現像液とする物質、例えばフォトアクリルを塗布することで感光性有機物質層290を形成する。

その後、感光性有機物質層290の上に光透過領域TAと光遮断領域BAを有する露光マスク295を位置合わせし、露光マスク295を介して感光性有機物質層290に対して露光を行う。

図6Dにおいては、有機物質層290として、露光された部分が現像で除去されるポジティブ感光性を持つフォトアクリルを用いたものを一例として示しているが、現像後に露光部分が残るネガティブ感光性を持つ感光性有機物質を用いることもできる。この場合には、露光マスク295に代わって透過領域TAと遮断領域BAの位置が変わった露光マスクを用いて露光を行うと、同じ結果を得ることができる。

次に、図6Eに示すように、露光を行った感光性有機物質層(図6Dの290)をKOH水溶液を含む現像液にさらし、露光部分が現像液と反応して除去されるようにすることで、各スイッチング領域TrAに有機パターン291を形成する。

KOH水溶液を含む現像液は感光性有機物質層(図6Dの290)だけと反応し、その下部に位置するOGI物質からなるゲート絶縁物質層222とは反応しないため、現像液がゲート絶縁物質層222を透過して有機半導体物質層218と反応するなどの現象は発生しない。

次に、図6Fないし6Hに示すように、有機パターン291の外側に露出されたゲート絶縁物質層(図6Eの222)と、その下部に位置する有機半導体物質層(図6Eの218)を、有機パターン291をマスクとして利用する乾式エッチングで順次除去する。それにより、各スイッチング領域TrAにおいて、ソース及びドレイン電極210、215に接触し、かつ、ソース及びドレイン電極210、215間の離隔領域に対応してアイランド状を呈している有機半導体層220と、その上部に有機半導体層220と同じ平面積を持って完全に重なる形状のゲート絶縁膜225を形成する。

前記乾式エッチングは、例えばリアクティブイオンエッチング、またはイオンアクセラレーターエッチングのように異方性に優れたものであることが望ましい。このような異方性を持つ乾式エッチングは基板201面に対し、垂直方向に優れたエッチング力を持ち、基板201面の水平方向には殆どエッチングが行われない。

そのため、エッチング防止の役割を持つ有機パターン291の下部に形成されるゲート絶縁膜225と有機半導体層220には、アンダーカットが形成されておらず、有機パターン291と同じ平面積を持って完全に重なる形状を有することができる。

ゲート絶縁物質層(図6Eの222)と有機半導体物質層(図6Eの218)のパターニングのための乾式エッチングを行う際、感光性を持つ有機物質からなる有機パターン291も前記乾式エッチングによって厚さが減少することになる。そのため、有機パターン291の厚さは減少する。

次に、各スイッチング領域TrAに、アイランド状の有機半導体層220とゲート絶縁膜225が形成された基板201に対して更に乾式エッチングを行うことによってゲート絶縁膜225の上部に残存している有機パターン291を完全に除去し、ゲート絶縁膜225を露出する。このとき、乾式エッチングを更に行うことで、ゲート絶縁膜225の前記水素プラズマ処理によって改質された表面部分を完全に除去することが望ましい。

一方、前記乾式エッチングは反応ガスを変えて行うこともできる。即ち、有機パターン291の外部に露出されたゲート絶縁物質層(図6Eの222)とその下部に位置する有機半導体物質層(図6Eの218)を除去する場合、ゲート絶縁物質層(図6Eの222)及び有機半導体物質層(図6Eの218)に更に反応し、有機パターン291に比べゲート絶縁物質層222に対するエッチング速度が速い第1反応ガス雰囲気で1次乾式エッチングを行い、その後、有機パターン291を除去してゲート絶縁膜225を露出する段階では、ゲート絶縁膜225に対するエッチング速度に比べ、有機パターン291に更に反応して相対的に速いエッチング速度でエッチングされる第2反応ガス雰囲気で2次乾式エッチングを行うこともできる。

次に、図6Iに示すように、露出されたアイランド状のゲート絶縁膜225の上に有機絶縁物質、より正確にはゲート絶縁膜225を構成するものと同一物質、即ちOGI物質をコーティングすることで表示領域の全面に平らな表面を持つ第1保護層240を形成する。このとき、第1保護層240は平らな表面を持ちながら、ゲート絶縁膜225の上部において最少の厚さを有するようにすることが望ましい。

その理由は、本発明の実施例、または変形例に係るアレイ基板の製造特性上、ゲート電極(図6Jの250)は第1保護層240上に形成され、第1保護層250の厚さが増加するにしたがって有機半導体層220との離隔距離が増加するため、その増加距離を最小化にするためである。

次に、図6Jに示すように、第1保護層240の上に低抵抗金属物質、例えば金(Au)、銀(Ag)、アルミニウム(Al)、アルミニウム合金(AlNd)、銅(Cu)、モリブデン(Mo)、モリチタン(MoTi)のうち、一つまたは二つ以上の物質を連続蒸着することで、単層、または多層構造の第2金属層(不図示)を形成する。

その後、前記第2金属層(不図示)に対してマスク工程を行い、パターニングすることによって前記データ配線(不図示)と交差して多数の画素領域Pを定義するゲート配線254を形成すると同時に、各スイッチング領域TrAにおいては、ゲート配線254から分岐した形状で、アイランド状のゲート絶縁膜225に対してゲート電極250を形成する。

このとき、スイッチング領域TrAに順次積層されたソース及びドレイン電極210、215と、有機半導体層220と、ゲート絶縁膜225と、第1保護層及びゲート電極250はスイッチング素子である薄膜トランジスタOTrを構成する。

本実施例においてはゲート配線254とゲート電極250が単層構造に形成されたことを一例として示しているが、第2金属層(不図示)を二層以上の多層構造に形成した場合、ゲート配線254及びゲート電極250は多層構造をなすことができる。

一方、本発明の一変形例である横電界型の液晶表示装置用アレイ基板(図4)の場合、ゲート配線254及びゲート電極250を形成する段階で、第1保護層240の上にゲート配線254と所定の間隔で離隔する共通配線(不図示)を更に形成する。

次に、図6Kに示すように、ゲート配線254及びゲート電極250の上に、例えばフォトアクリルのような感光性を持つ有機絶縁物質を塗布することで、平らな表面を持つ第2保護層260を形成する。この場合、感光性を持つ有機絶縁物質は露光部分が現像後に残るネガティブタイプであることが望ましい。

次に、図6Lに示すように、感光性を持つフォトアクリルからなる第2保護層260に対し、透過領域と遮断領域を有する露光マスクを用いて露光した後に現像工程を行うことによって、ドレイン電極215の一端上面に対応する部分に第1保護層240を露出するホール(不図示)を形成し、続いて乾式エッチングを行って前記ホール(不図示)の内部に露出された第1保護層240をエッチングすることで、ドレイン電極215を露出するドレインコンタクトホール263を形成する。

このとき、表示領域にゲート配線254と共通配線(不図示)が形成される本発明の一変形例である横電界型の液晶表示装置用アレイ基板(図4)の場合、ドレインコンタクトホール263の他、各画素領域Pの内部に前記共通配線(不図示)を露出する共通コンタクトホール(不図示)を更に形成することもできる。

次に、図6Mに示すようにドレインコンタクトホール263が備えられた第2保護層260の上に透明な導電性物質、例えば酸化インジウムスズ(ITO)、または酸化インジウム亜鉛(IZO)を蒸着して透明な導電性物質層(不図示)を形成する。

その後、前記透明な導電性物質層(不図示)を、マスク工程を通じてパターニングすることでドレインコンタクトホール263を介してドレイン電極215に接触する板状の画素電極270を各画素領域Pに形成する。

一方、他の変形例として横電界型の液晶表示装置用アレイ基板を製造する場合、図4を参照すると、画素電極270を形成する段階で、画素電極270を各画素領域P内でその一端が繋がった多数のバー形状になるように形成すると同時に、前記共通コンタクトホール(不図示)を介して前記共通配線(不図示)に接触し、バー形状の多数の画素電極270と交互に配置されるバー形状の多数の共通電極273を形成する。この場合、画素電極270と共通電極273を必ず透明な導電性物質にする必要はなく、不透明な金属物質、例えばモリブデン(Mo)、モリチタン(MoTi)、アルミニウム(Al)、アルミニウム合金(AlNd)、銅(Cu)のうち、一つまたは二つ以上の物質から構成することもできる。また、バー形状の前記画素電極270及び共通電極273は、単層構造でも良いし、多層構造でも良い。

また、他の変形例としてフリンジフィールドスイッチングモードの液晶表示装置用アレイ基板を製造する場合は、図5を参照すると、板状の画素電極270が形成された状態でその上部に有機絶縁物質を塗布して第3保護層275を形成し、それをパターニングして各画素領域P内の前記画素電極270に対してバー形状の多数の第1開口op1を所定の間隔で離隔形成する。

このとき、共通電極280はスイッチング領域TrAに対応する第2開口op2を更に備えるように形成することもできる。このように第2開口op2を形成する理由は、前記共通電極280が薄膜トランジスタOTrと重なることで発生する寄生容量による薄膜トランジスタOTrの特性低下を抑えるためである。

かかる変形例に係るフリンジフィールドスイッチングモードの液晶表示装置用アレイ基板の場合、画素電極270と共通電極280は透明な導電性物質からなることが望ましい。

本発明の実施例及び変形例に係るアレイ基板は、有機半導体物質からなる有機半導体層220を備えながら、これに対応する一つのゲート電極250を備える。そのため、互いに別の層に二つに分割してゲート電極が備えられる従来のアレイ基板(図2)に比べ、ゲート電極250の形成のための材料費を節減することができ、ゲート配線254に直接繋がらない第1ゲート電極を形成するための段階を省略することによって工程を単純化する効果がある。

図7は、本発明の実施例に係る有機半導体層を有する薄膜トランジスタを備えたアレイ基板において電流‐電圧の特性を示すグラフであって、ソース及びドレイン電極間の電圧差Vdsを−1V(701)、−10V(702)、−20V(703)、−30V(704)に印加した場合のゲート電圧に対するドレイン電流変化Ids(左側軸、上側4つの曲線に関する。)及びゲート絶縁膜を通じた漏れ電流Igs(右側軸、下側4つの曲線に関する。)を示す。

図7に示すように本発明の実施例に係るアレイ基板は、薄膜トランジスタのオン状態、即ちゲート電圧Vgsが−40Vないし0Vのとき、ソース及びドレイン電極間の電圧差Vdsが−10V、−20V、−30Vとなるようにした場合、ドレイン電流Idsは凡そ10−4Aであり、ドレイン電流Idsのオン・オフ比、即ちIon/Ioffは凡そ10Aである。また、ドレイン電流Idsはゲート電圧Vgsの大きさが変化するとき、特定区間に対してリニア的に減少する形で、特に特定大きさのゲート電圧Vgsに対して不規則なムラが無く、安定的に段々減少する形で形成されていることがわかる。

また、ソース及びドレイン電極間に電圧を印加していない状態で、ゲート電圧Vgsを変化させ、ゲート絶縁膜を通じて流れる漏れ電流を測定した場合、漏れ電流Igsは10−11Aないし10−14A程度の値を持つので、漏れ電流特性も良好な状態であることがわかる。

201:基板、210:ソース電極、215:ドレイン電極、220:有機半導体層、225:ゲート絶縁膜、240:第1保護層、250:ゲート電極、254:ゲート配線、260:第2保護層、263:ドレインコンタクトホール、270:画素電極、P:画素領域、Tr:薄膜トランジスタ、TrA:スイッチング領域

Claims (15)

  1. 基板上に導電性物質を形成し、前記導電性物質をエッチングすることにより、前記基板上の画素領域内にソース電極及びドレイン電極を形成する段階と;
    前記ソース電極及びドレイン電極を有する前記基板上に、有機半導体層及び下記の構造式1を持つゲート絶縁膜を形成する段階と;
    前記ゲート絶縁膜上に感光性有機物質層を形成する段階と;
    前記有機半導体層と前記ゲート絶縁膜をエッチングすることにより、前記ソース電極及びドレイン電極の相互に対面する両端に接触し、アイランド形状を有する前記有機半導体層を形成する段階であって、前記ゲート絶縁膜は前記アイランド形状を有する、段階と;
    前記ゲート絶縁膜上の前記表示領域の全面に第1保護層を形成する段階と;
    前記第1保護層上の前記各画素領域内に前記ゲート絶縁膜に対してゲート電極を形成する段階と;
    前記ゲート電極上の前記表示領域の全面に、前記各ドレイン電極を露出するドレインコンタクトホールを有する第2保護層を形成する段階と;
    前記第2保護層上の前記各画素領域に前記ドレインコンタクトホールを介して前記ドレイン電極に接触する画素電極を形成する段階と、
    を有する
    アレイ基板の製造方法。
    構造式1‐
  2. 前記有機半導体層とゲート絶縁膜を形成する段階は、
    前記ゲート絶縁膜上に感光性有機物質層を形成する段階の後に、前記感光性有機物質層を露光及び現像を行うことで、前記画素領域に、有機絶縁パターンを形成する段階と;
    前記有機絶縁パターンをエッチングマスクとして使用し、前記有機絶縁パターンの外側に露出された前記ゲート絶縁物質層と前記有機半導体物質層を第1乾式エッチングで除去することにより、アイランド形状を有し、互いに重なる前記有機半導体層と前記ゲート絶縁膜を前記画素領域内に形成する段階と;
    前記有機絶縁パターンを除去する段階
    を有する請求項1に記載のアレイ基板の製造方法。
  3. 前記第1乾式エッチングは、互いに重なる前記有機半導体層及び前記ゲート絶縁膜に関して異方性を持つことを特徴とする請求項2に記載のアレイ基板の製造方法。
  4. 前記有機絶縁パターンを、前記第1乾式エッチングを更に行って除去し、または前記第1乾式エッチングと異なる反応ガス雰囲気の第2乾式エッチングを行って除去することを特徴とする請求項2に記載のアレイ基板の製造方法。
  5. 前記ゲート絶縁物質層を形成した後、前記有機絶縁物質層を形成する前に前記ゲート絶縁物質層に対して水素プラズマ工程を行うことで、前記ゲート絶縁物質層を表面改質して前記有機絶縁物質層との接着力を向上させる段階を有する請求項2に記載のアレイ基板の製造方法。
  6. 前記第1保護層は、前記ゲート電極及び前記ゲート絶縁膜間の前記第1保護層の厚さを最少にするために、前記ゲート絶縁膜を構成する物質と同じものから形成することを特徴とする請求項2に記載のアレイ基板の製造方法。
  7. 前記有機半導体層はペンタセン(pentacene)、またはポリチオフェン(polythiophene)からなり、
    第1保護層は下記の構造式1を持つOGI物質、PI、PVP、PVA、PMMA、BCB、ポリプロピレンのうちの少なくとも1つの物質
    からなり、
    前記第2保護層はフォトアクリルからなることを特徴とする請求項1に記載のアレイ基板の製造方法。
    ‐構造式1‐
  8. 前記ソース電極及びドレイン電極を形成する段階は、前記ソース電極に繋がったデータ配線を形成する段階を有し、
    前記ゲート電極を形成する段階は、前記ゲート電極に繋がり、前記データ配線と交差して前記画素領域を定義するゲート配線を形成する段階を有する請求項1に記載のアレイ基板の製造方法。
  9. 前記ゲート配線を形成する段階は、前記ゲート配線と並んで離隔する共通配線を形成する段階を有し、
    前記第2保護層を形成する段階は、前記ドレインコンタクトホールと共に前記共通配線を露出する共通コンタクトホールを備える段階を有し、
    前記画素電極を形成する段階は前記画素電極を、各画素領域で所定の間隔で離隔する多数のバー形状を持つように形成すると同時に、各画素領域内に、前記共通コンタクトホールを介して前記共通配線に接触し、前記多数のバー形状を持つ画素電極と交互に配置される多数の共通電極を形成する段階を有する請求項8に記載のアレイ基板の製造方法。
  10. 前記画素電極の上部に第3保護層を形成する段階と;
    前記第3保護層の上部に、前記表示領域の全面に対して板状であり、各画素領域に対してバー形状の多数の開口を持つ共通電極を形成する段階を有する請求項8に記載のアレイ基板の製造方法。
  11. 多数の画素領域を有する表示領域が定義された基板上の前記各画素領域内に相互離隔するソース電極及びドレイン電極と;
    下記の構造式1を持ち、前記ソース電極及びドレイン電極の相互対面する両端に接触し、かつ、これらの両電極間の離隔領域にアイランド状で形成される有機半導体層、及びそれと同じ平面形状を持って完全に重なる、順次積層されたゲート絶縁膜と;
    前記ゲート絶縁膜上の前記表示領域の全面に形成された第1保護層と;
    前記第1保護層上の前記各画素領域内に、前記ゲート絶縁膜に対して形成されたゲート電極と;
    前記各ドレイン電極を露出するドレインコンタクトホールを有し、前記ゲート電極上の前記表示領域の全面に形成された第2保護層と;
    前記ドレインコンタクトホールを介して前記ドレイン電極に接触し、前記第2保護層上の前記各画素領域に形成された画素電極を備え
    アレイ基板。
    ‐構造式1‐
  12. 前記有機半導体層はペンタセン(pentacene)、またはポリチオフェン(polythiophene)からなり、
    第1保護層は下記の構造式1を持つOGI物質、PI、PVP、PVA、PMMA、BCB、ポリプロピレンのうちの少なくとも1つの物質からなり、
    前記第2保護層はフォトアクリルからなることを特徴とする請求項11に記載のアレイ基板。
    ‐構造式1‐
  13. 前記基板上には前記ソース電極に繋がり、一方向に延長するデータ配線が設けられ、
    前記第1保護層上には前記ゲート電極に繋がり、前記データ配線と交差して前記画素領域を定義するゲート配線が設けられる請求項11に記載のアレイ基板。
  14. 前記第1保護層上には前記ゲート配線と並んで離隔する共通配線が設けられ、
    前記画素電極は各画素領域で多数のバー形状を持ち、
    前記第2保護層には前記ドレインコンタクトホールと共に前記共通配線を露出する共通コンタクトホールが備えられ、
    前記第2保護層上に形成された前記画素電極は各画素領域で所定の間隔で離隔する多数のバー形状を持ち、
    前記第2保護層上には各画素領域内に前記コンタクトホールを介して前記共通配線に接触し、前記バー形状の多数の画素電極と交互するバー形状の多数の共通電極が備えられたことを特徴とする請求項11に記載のアレイ基板。
  15. 前記画素電極上部の前記表示領域の全面に形成された第3保護層と;
    前記第3保護層の上部に、前記表示領域の全面に対して板状であり、各画素領域に対してバー形状の多数の開口を持って形成された共通電極を備える請求項11に記載のアレイ基板。
JP2012258222A 2012-03-05 2012-11-27 アレイ基板及びその製造方法 Active JP5847061B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2012-0022562 2012-03-05
KR20120022562 2012-03-05

Publications (2)

Publication Number Publication Date
JP2013187536A JP2013187536A (ja) 2013-09-19
JP5847061B2 true JP5847061B2 (ja) 2016-01-20

Family

ID=49042308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012258222A Active JP5847061B2 (ja) 2012-03-05 2012-11-27 アレイ基板及びその製造方法

Country Status (4)

Country Link
US (1) US8759823B2 (ja)
JP (1) JP5847061B2 (ja)
KR (1) KR102008902B1 (ja)
CN (1) CN103295960B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102008902B1 (ko) * 2012-03-05 2019-10-21 엘지디스플레이 주식회사 어레이 기판 및 이의 제조 방법
WO2014199673A1 (ja) * 2013-06-11 2014-12-18 シャープ株式会社 有機エレクトロルミネッセンス表示装置
CN103513483B (zh) * 2013-10-28 2016-05-25 京东方科技集团股份有限公司 阵列基板及其制造方法和显示装置
KR20150053078A (ko) * 2013-11-07 2015-05-15 엘지디스플레이 주식회사 어레이기판 및 이의 제조방법
KR102112979B1 (ko) * 2013-11-20 2020-05-20 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR20150083693A (ko) 2014-01-10 2015-07-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI662709B (zh) * 2014-04-07 2019-06-11 緯創資通股份有限公司 電子元件及其製作方法
TWI559510B (zh) * 2014-06-23 2016-11-21 群創光電股份有限公司 顯示裝置
KR101577900B1 (ko) * 2014-06-24 2015-12-29 동국대학교 산학협력단 국부적 에칭공정을 이용한 유기박막 트랜지스터 및 이의 제조방법
CN104218151A (zh) * 2014-08-20 2014-12-17 京东方科技集团股份有限公司 一种有机薄膜晶体管及其制作方法、阵列基板和显示装置
CN104656332B (zh) * 2015-01-28 2018-11-06 上海天马微电子有限公司 阵列基板及其制备方法和显示装置
CN105470388B (zh) * 2015-11-18 2018-09-28 深圳市华星光电技术有限公司 有机半导体薄膜晶体管及其制作方法
CN105633100B (zh) * 2016-03-17 2018-11-02 深圳市华星光电技术有限公司 薄膜晶体管阵列面板及其制作方法
CN205645818U (zh) * 2016-05-18 2016-10-12 武汉华星光电技术有限公司 一种oled显示面板
GB2566972A (en) * 2017-09-29 2019-04-03 Flexenable Ltd Patterning semiconductor for TFT device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10221705A (ja) * 1997-02-07 1998-08-21 Hoshiden Philips Display Kk 液晶表示素子
KR100766318B1 (ko) * 2005-11-29 2007-10-11 엘지.필립스 엘시디 주식회사 유기 반도체 물질을 이용한 박막트랜지스터와 이를 구비한액정표시장치용 어레이 기판 및 그 제조방법
JP2006117958A (ja) * 2006-01-30 2006-05-11 Asahi Glass Co Ltd 多孔質膜、その製造方法及び物品
JP4458048B2 (ja) * 2006-02-23 2010-04-28 カシオ計算機株式会社 薄膜トランジスタの製造方法
KR101279927B1 (ko) * 2006-10-16 2013-07-04 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR20080040119A (ko) * 2006-11-02 2008-05-08 삼성전자주식회사 디클로로포스포릴기를 함유하는 자기조립단분자막 형성화합물을 이용한 유기박막 트랜지스터의 제조방법
US8497494B2 (en) * 2006-11-24 2013-07-30 Lg Display Co., Ltd. Thin film transistor and array substrate for liquid crystal display device comprising organic insulating material
KR101539354B1 (ko) * 2008-09-02 2015-07-29 삼성디스플레이 주식회사 액정 표시 장치
JP5630036B2 (ja) * 2009-05-07 2014-11-26 セイコーエプソン株式会社 有機トランジスター、有機トランジスターの製造方法、電気光学装置および電子機器
KR101311874B1 (ko) * 2009-12-14 2013-09-26 엘지디스플레이 주식회사 반사투과형 액정표시장치용 어레이 기판의 제조 방법
KR102008902B1 (ko) * 2012-03-05 2019-10-21 엘지디스플레이 주식회사 어레이 기판 및 이의 제조 방법

Also Published As

Publication number Publication date
KR20130101433A (ko) 2013-09-13
CN103295960A (zh) 2013-09-11
KR102008902B1 (ko) 2019-10-21
CN103295960B (zh) 2016-01-13
US20130228756A1 (en) 2013-09-05
JP2013187536A (ja) 2013-09-19
US8759823B2 (en) 2014-06-24

Similar Documents

Publication Publication Date Title
US9727158B2 (en) Touch sensing type liquid crystal display device and method of fabricating the same
US10254876B2 (en) Array substrate, fabricating method thereof and display device
US9281320B2 (en) Array substrate and liquid crystal display apparatus having the same
KR101978326B1 (ko) 어레이 기판, 그 제조 방법 및 구동 방법, 및 디스플레이 디바이스
US9201276B2 (en) Process architecture for color filter array in active matrix liquid crystal display
US9508747B2 (en) Thin film transistor array substrate
US20160005985A1 (en) Organic semiconductor thin film transistor and method of fabricating the same
US8148727B2 (en) Display device having oxide thin film transistor and fabrication method thereof
KR101250319B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법
KR101305378B1 (ko) 터치인식 횡전계형 액정표시장치 및 이의 제조 방법
US8623162B2 (en) Fabricating method of flexible display
US9502447B2 (en) Array substrate and manufacturing method thereof, display device
US9754979B2 (en) Display device, thin film transistor, array substrate and manufacturing method thereof
JP4118485B2 (ja) 半導体装置の作製方法
KR101290709B1 (ko) 터치센서 인셀 타입 액정표시장치용 어레이 기판 및 이의 제조방법
US8743301B2 (en) Liquid crystal display device provided with an electrode for sensing a touch of a user
US9190526B2 (en) Thin film transistor, display panel, and method for fabricating thin film transistor
KR101425064B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
US9678400B2 (en) Array substrate for liquid crystal display and manufacturing method thereof
US8440486B2 (en) Electrophoretic display device and method of fabricating the same
KR101049001B1 (ko) 횡전계 방식(ips)의 컬러필터 온박막트랜지스터(cot) 구조의 액정표시장치
CN103293804B (zh) 液晶显示装置及其制造方法
US9385141B2 (en) Array substrate, display panel and method for manufacturing array substrate
WO2017008370A1 (zh) 阵列彩膜集成式液晶显示面板的制作方法及其结构
KR100691319B1 (ko) 유기 박막 트랜지스터 및 그의 제조 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140922

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151027

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151124

R150 Certificate of patent or registration of utility model

Ref document number: 5847061

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250