TWI662709B - 電子元件及其製作方法 - Google Patents

電子元件及其製作方法 Download PDF

Info

Publication number
TWI662709B
TWI662709B TW103112718A TW103112718A TWI662709B TW I662709 B TWI662709 B TW I662709B TW 103112718 A TW103112718 A TW 103112718A TW 103112718 A TW103112718 A TW 103112718A TW I662709 B TWI662709 B TW I662709B
Authority
TW
Taiwan
Prior art keywords
electrode
layer
drain
source
gate
Prior art date
Application number
TW103112718A
Other languages
English (en)
Other versions
TW201539756A (zh
Inventor
彭玉容
謝芯瑀
王怡凱
Original Assignee
緯創資通股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 緯創資通股份有限公司 filed Critical 緯創資通股份有限公司
Priority to TW103112718A priority Critical patent/TWI662709B/zh
Priority to CN201410161951.7A priority patent/CN104979212B/zh
Priority to US14/484,295 priority patent/US9954171B2/en
Publication of TW201539756A publication Critical patent/TW201539756A/zh
Application granted granted Critical
Publication of TWI662709B publication Critical patent/TWI662709B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/481—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
    • H10K10/482—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors the IGFET comprising multiple separately-addressable gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

一種電子元件的製作方法，包括：提供一基板；在基板上形成一源極與一汲極；在基板上形成一半導體層；在半導體層上形成一第一光敏材料層；利用一第一曝光顯影製程將第一光敏材料層的一第一部分移除，而留下第一光敏材料層的一第二部分以作為一第一閘絕緣層；將半導體層圖案化，以形成一位於第一閘絕緣層下的通道層；在基板上形成一第二光敏材料層；利用一第二曝光顯影製程將第二光敏材料層的一第三部分移除，以暴露出至少部分第一閘絕緣層；以及在第一閘絕緣層上形成一第一閘極。一種電子元件亦被提出。

Description

電子元件及其製作方法
本發明是有關於一種電子元件及其製作方法。
隨著半導體製程技術的進步，許多種電子元件得以微小化，例如電晶體、電容、電阻、顯示畫素、影像感測像素…等。在顯示技術或影像感測技術中，畫素陣列中的電晶體品質為顯示品質與所獲得的影像品質的關鍵因素。有別於晶片(chip)製程中，是利用離子佈植的方式在矽基板上往下作出電晶體的一部分，在顯示面板的技術中則是採用在基板上堆疊不同特性的薄膜的方式來製作出電晶體，因此這種電晶體又稱為薄膜電晶體。
一般的薄膜電晶體包括源極、汲極、通道層、閘絕緣層及閘極，其中源極與汲極可用第一道黃光製程來形成，通道層利用第二道黃光製程來形成，閘絕緣層用第三道黃光製程來形成，而閘極則用第四道黃光製程來形成。因此，在習知技術中，製作薄膜電晶體至少需四道黃光製程，也就是至少需採用四個光罩，其中每一道黃光製程包括上光阻、曝光、顯影、蝕刻及去光阻等5 個步驟。換言之，製作薄膜電晶體需要至少20個製程步驟。如此繁多的製程步驟將使得總製程時間及總製作成本難以減少。
本發明提供一種電子元件的製作方法，其可減少製程步驟，進而縮短總製程時間及降低成本。
本發明提供一種電子元件，其可具有較低的製作成本與製作工時。
本發明的一實施例的一種電子元件的製作方法包括：提供一基板；在基板上形成一源極與一汲極；在基板上形成一半導體層，並使半導體層覆蓋源極與汲極；在半導體層上形成一第一光敏材料層；利用一第一曝光顯影製程將第一光敏材料層的一第一部分移除，而留下第一光敏材料層的一第二部分以作為一第一閘絕緣層；將半導體層圖案化，以形成一位於第一閘絕緣層下的通道層；在基板上形成一第二光敏材料層，並使第二光敏材料層包覆源極、汲極、通道層及第一閘絕緣層；利用一第二曝光顯影製程將第二光敏材料層的一第三部分移除，以暴露出至少部分第一閘絕緣層；以及在第一閘絕緣層上形成一第一閘極。
本發明的一實施例的一種電子元件包括一基板、一源極、一汲極、一通道層、一第一閘絕緣層、一介電層及一第一閘極。源極配置於基板上，汲極配置於基板上，且通道層連接源極與汲極。第一閘絕緣層配置於通道層上，且介電層覆蓋部分基板， 並暴露出至少部分第一閘絕緣層，其中第一閘絕緣層與介電層是由光敏材料所形成。第一閘極配置於第一閘絕緣層上。
在本發明的實施例的電子元件及其製作方法中，由於採用了光敏材料來製作第一閘絕緣層及第一閘絕緣層上的另一膜層(即介電層)，因此這兩個膜層可以藉由曝光及顯影製程來完成，而可以不用藉由蝕刻與去光阻的步驟來完成，且在製程後仍保留於電子元件中而不需移除。如此一來，製作電子元件的製程步驟便可以被減少，進而縮短製程時間及降低製作成本。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
50、80‧‧‧光罩
52、84‧‧‧透光區
54、82‧‧‧遮光區
60、90‧‧‧紫外光
100、100a、100b‧‧‧電子元件
110‧‧‧基板
122‧‧‧源極
124‧‧‧汲極
130‧‧‧半導體層
132、134、134c、134d、152b‧‧‧部分
140‧‧‧第一光敏材料層
142‧‧‧第一部分
144、144c、144d‧‧‧第二部分
150‧‧‧第二光敏材料層
151、151e‧‧‧開口
152、152e‧‧‧第四部分
154‧‧‧第三部分
160、160f、160g‧‧‧第一閘極
160b‧‧‧電容電極
170‧‧‧第二閘極
180‧‧‧第二閘絕緣層
190‧‧‧圖案化膜層間中間層
210‧‧‧畫素電極
圖1A至圖1I為用以展示本發明之一實施例之電子元件的製作方法的步驟的剖面示意圖。
圖2為圖1I中的電子元件的汲極電流相對於閘極電壓的特性曲線圖。
圖3為用以展示本發明之另一實施例之電子元件的製作方法的其中一步驟及此電子元件的結構的剖面示意圖。
圖4A與圖4B為用以展示本發明之又一實施例之電子元件的製作方法的其中二個步驟的剖面示意圖。
圖5A與圖5B分別繪示在圖1F的步驟中，第一閘絕緣層的 最小延伸範圍與最大延伸範圍。
圖6繪示在圖1H的步驟中，介電層的開口的最大分佈範圍。
圖7A與圖7B分別繪示在圖1I的步驟中，第一閘極的最小延伸範圍與最大延伸範圍。
圖1A至圖1I為用以展示本發明之一實施例之電子元件的製作方法的步驟的剖面示意圖。請參照圖1A至圖1I，本實施例之電子元件的製作方法包括下列步驟。首先，如圖1A所繪示，提供一基板110，其中基板110可為塑膠基板(其厚度例如為10微米至300微米)、玻璃基板(其厚度例如為50微米至760微米)或金屬箔(metal foil)(其厚度例如為10微米至300微米)。上述塑膠基板的材質例如為聚萘二甲酸乙二酯(polyethylene naphthalate,PEN)、聚對苯二甲酸乙二酯(polyethylene terephthalate,PET)或聚醯亞胺(polyimide)。
然後，如圖1B所繪示，在基板110上形成一源極122與一汲極124。在本實施例中，可利用一般的微影蝕刻製程來形成源極122與汲極124。舉例而言，可在基板110上形成一導電層。然後，在導電層上塗佈一光阻層。接著，透過光罩來對部分的光阻層曝光。之後，藉由顯影製程來形成圖案化光阻層。再來，透過圖案化光阻層保護部分的導電層，以對其他部分的導電層進行蝕刻，而剩餘的導電層即形成源極122與汲極124。在本實施例中， 源極122與汲極124的材料(即上述導電層的材料)可包括金屬、其合金、金屬氧化物或導電高分子材料。舉例而言，源極122與汲極124的材料包括銀、金、銅、鋁、鎳、鉑、鉬、氧化銦錫、氧化銦鋅或其組合，或者源極122與汲極124的材料包括聚苯胺(polyaniline,PANI)、聚(3,4-二氧乙基噻吩)(poly(3,4-ethylenedioxythiophene),PEDOT)或石墨烯(graphene)。
接著，如圖1C所繪示，在基板110上形成一半導體層130，並使半導體層130覆蓋源極122與汲極124。半導體層130的材質可為小分子或高分子有機半導體材料或無機半導體材料。在本實施例中，半導體層130的材質包括稠五苯(pentacene)、聚3-己基噻吩(poly(3-hexylthiophene),P3HT)、聚噻吩衍生物(poly(3.3'''-didodecylquarterthiophene),PQT-12)或氧化銦鎵鋅(indium gallium zinc oxide)。
之後，如圖1D所繪示，在半導體層130上形成一第一光敏材料層140。在本實施例中，第一光敏材料層140的材料包括聚乙烯苯酚(polyvinylphenol,PVP)、聚乙烯醇(polyvinyl alcohol,PVA)、相轉換光阻(phase transfer photoresist)或負光阻(negative photoresist)。在一實施例中，相轉換光阻例如為安智電子材料公司(AZ Electronic Materials)之編號為5214E的相轉換光阻，而負光阻例如為永光化學工業股份有限公司(Everlight Chemical)之編號為ENPI202的負光阻。在本實施例中，第一光敏材料層140 的厚度例如為100奈米至1000奈米。
再來，利用一第一曝光顯影製程將第一光敏材料層140的一第一部分142移除，而留下第一光敏材料層140的一第二部分144以作為一第一閘絕緣層。舉例而言，當第一光敏材料層140為相轉換光阻時，可利用紫外光60經由光罩50使第一部分142曝光。光罩50具有遮光區54與透光區52，紫外光60經由透光區52傳遞至第一部分142，以使第一部分曝光，但紫外光60會被遮光區54遮擋而無法傳遞至第二部分144，因此第二部分144不會曝光。然後，再利用顯影製程將第一部分142去除，留下的第二部分144再以紫外線60照射曝光，並以攝氏120度烘烤1至3分鐘，以進行相轉換。然而，當第一光敏材料層140為負光阻時，光罩50上的遮光區54與透光區52則是互換過來的，而使第二部分144曝光，但第一部分142不曝光，但經過顯影製程後仍是第二部分144被留下來，而第一部分142被移除。在本實施例中，被留下來的第二部分144如圖1E所繪示，即形成第一閘絕緣層，而不會經由去光阻的製程將其去除。
接著，將半導體層130圖案化，以形成一位於第一閘絕緣層(即第二部分144)下的通道層(即半導體層130的部分134)。舉例而言，可利用乾式蝕刻或濕式蝕刻製程來蝕刻半導體層130的部分132，以將半導體層130圖案化，而第二部分144可作為蝕刻阻擋層，以防止第二部分144下方的半導體層的部分134被蝕刻。半導體層130之留下來未被蝕刻的部分134即形成通道層， 如圖1F所繪示。其中，乾式蝕刻例如是利用氬氣電漿、氮氣電漿來蝕刻有機半導體材料所形成的半導體層130，而濕式蝕刻例如是利用草酸溶液來蝕刻氧化銦鎵鋅所形成的半導體層130。
然後，如圖1G所繪示，在基板110上形成一第二光敏材料層150，並使第二光敏材料層150包覆源極122、汲極124、通道層(即部分134)及第一閘絕緣層(即第二部分144)。在本實施例中，第二光敏材料層150的材料包括聚乙烯苯酚(polyvinylphenol,PVP)、聚乙烯醇(polyvinyl alcohol,PVA)、相轉換光阻(phase transfer photoresist)或負光阻(negative photoresist)。在一實施例中，相轉換光阻例如為安智電子材料公司(AZ Electronic Materials)之編號為5214E的相轉換光阻，而負光阻例如為永光化學工業股份有限公司(Everlight Chemical)之編號為ENPI202的負光阻。在本實施例中，第二光敏材料層150的厚度例如為100奈米至1000奈米。此外，第一光敏材料層140與第二光敏材料層150的材料可為相同材料或不同材料。
之後，如圖1G所繪示，利用一第二曝光顯影製程將第二光敏材料層150的一第三部分154移除，以暴露出至少部分第一閘絕緣層(即第二部分144)。舉例而言，當第二光敏材料層150為相轉換光阻時，可利用紫外光90經由光罩80使第二光敏材料層150的第三部分154曝光。具體而言，紫外光90經過光罩80的透光區84而使第三部分154曝光，而光罩80的遮光區82則會阻擋紫外光90，而使第二光敏材料層150的一第四部分152不曝 光。接著，利用顯影製程移除第三部分154，以形成暴露出至少部分第一閘絕緣層(即第二部分144)的開口151，留下的第二部分144再以紫外線90照射曝光，並以攝氏120度烘烤1至3分鐘，以進行相轉換，如圖1H所繪示。另一方面，當第二光敏材料層150為負光阻時，光罩80上的透光區84與遮光區82則可互換，而紫外光90使第四部分152曝光，但不使第三部分154曝光。
再來，如圖1I所繪示，在第一閘絕緣層(即第二部分144)上形成一第一閘極160，其中第一閘極160的材料可包括金屬、其合金、金屬氧化物或導電高分子材料。舉例而言，第一閘極160的材料包括銀、金、銅、鋁、鎳、鉑、鉬、氧化銦錫、氧化銦鋅或其組合，或者第一閘極160的材料包括聚苯胺(polyaniline,PANI)、聚(3,4-二氧乙基噻吩)(poly(3,4-ethylenedioxythiophene),PEDOT)或石墨烯(graphene)。第一閘極160的材料可以相同於或不同於源極122與汲極124的材料。如此，即完成電子元件100的製作，而電子元件100即為電晶體，例如為薄膜電晶體。在本實施例中，第一閘極160的形成方式可以是在第一閘絕緣層(即第二部分144)與第四部分152上形成一層導電層，然後再用一般的微影蝕刻製成將此導電層圖案化為第一閘極160。
本實施例的電子元件100即包括基板110、源極122、汲極124、通道層(即部分134)、第一閘絕緣層(即第二部分144)、介電層(即第四部分152)及第一閘極160。其中，源極122配置於基板110上，汲極124配置於基板110上，且通道層(即部分 134)連接源極122與汲極124。第一閘絕緣層(即第二部分144)配置於通道層(即部分134)上，且介電層(即第四部分152)覆蓋部分基板110，並暴露出至少部分第一閘絕緣層(即第二部分144)(在圖1I中是以暴露出部分第一閘絕緣層為例)，且第一閘極160配置於第一閘絕緣層(即第二部分144)上。在本實施例中，第一閘絕緣層(即第二部分144)與介電層(即第四部分152)為各自成型，亦即是由不同道光敏材料層的製程所形成。
在本實施例的電子元件100及其製作方法中，由於採用了光敏材料來製作第一閘絕緣層(即第二部分144)及介電層(即第四部分152)，因此這兩個膜層可以藉由曝光及顯影製程來完成，而可以不用藉由蝕刻與去光阻的步驟來完成，且在製程後仍保留於電子元件100中而不需移除。如此一來，製作電子元件的製程步驟便可以被減少，進而縮短製程時間及降低製作成本。
圖2為圖1I中的電子元件的汲極電流相對於閘極電壓的特性曲線圖。請參照圖1I與圖2，圖2中的虛曲線是代表在汲極124與源極122的電壓差(即圖中的Vds)為-15伏特時所測得的特性曲線，而實曲線則是代表在汲極124與源極122的電壓差(即圖中的Vds)為-40伏特時所測得的特性曲線。由圖2可知，當電子元件100作為開關用途時，其導通電流(例如為閘極電壓為-40伏特左右所對應的汲極電流)與截止電流(例如為閘極電壓為10伏特左右所對應的汲極電流)的差異約為6個數量極(order)至7個數量極，由此可知以圖1A至圖1I的製程所製作出來的電子元 件100具有良好的電性品質。另外，由圖2可知，電子元件100開始導通的起始電壓約為5伏特。
圖3為用以展示本發明之另一實施例之電子元件的製作方法的其中一步驟及此電子元件的結構的剖面示意圖。請參照圖3，本實施例之電子元件100a的製作方法與圖1A至圖1I的電子元件100的製作方法類似，而兩者的差異如下所述。本實施例之電子元件100a的製作方法更包括在基板110上形成源極122與汲極124之前，先在基板110上依序形成一第二閘極170及一第二閘絕緣層180，其中第二閘絕緣層180覆蓋第二閘極170，且源極122與汲極124是形成於第二閘絕緣層180上。形成第二閘極170的方法可以是先在基板110上形成一導電層，然後再藉由一般的微影蝕刻製程形成第二閘極170。第二閘極170的材料可包括金屬、其合金、金屬氧化物或導電高分子材料。舉例而言，第二閘極170的材料包括銀、金、銅、鋁、鎳、鉑、鉬、氧化銦錫、氧化銦鋅或其組合，或者第二閘極170的材料包括聚苯胺(polyaniline,PANI)、聚(3,4-二氧乙基噻吩)(poly(3,4-ethylenedioxythiophene),PEDOT)或石墨烯(graphene)。第二閘極170的材料可以相同於或不同於第一閘極160的材料。此外，形成好的第二閘絕緣層180則覆蓋第二閘極170，且位於第二閘極170與通道層(即部分134)之間。如此一來，電子元件100a即成為一雙閘極電晶體。
圖4A與圖4B為用以展示本發明之又一實施例之電子元 件的製作方法的其中二個步驟的剖面示意圖。請參照圖4A與圖4B，本實施例之電子元件100b的製作方法與圖1A至圖1I之電子元件的製作方法類似，而兩者的差異如下所述。
在本實施例中，電子元件100b的製作方法更包括在第二光敏材料層150的第四部分152上形成一圖案化膜層間中間層190，其中圖案化膜層間中間層190覆蓋第一閘極160，並暴露出汲極124。其中，圖案化膜層間中間層190的圖案化方式可以是利用傳統的微影蝕刻方式來達成，或者圖案化膜層間中間層190的材質可以採用上述第一光敏材料層140與第二光敏材料層150的材質，且利用曝光及顯影製程(但不包含蝕刻及去光阻)來將一整面形成的介電層圖案化成圖案化膜層間中間層190。然後，在基板上形成一畫素電極210，其中畫素電極210配置於圖案化膜層間中間層190上，且與汲極124相接。
在本實施例中，第四部分152覆蓋部分汲極124，且在第一閘絕緣層(即第二部分144)上形成第一閘極160的同時，利用與第一閘極160相同的一道電極層製程在第四部分152的一部分152b上形成一電容電極160b。換言之，第一閘極160與電容電極160b是由同一層導電層圖案化而成(例如是蝕刻而成)。此外，電容電極160b、第四部分152的部分152b及汲極124形成一電容器。在本實施例中，電子元件100b可作為顯示面板中的一個畫素結構，而上述電容器例如可形成畫素結構中的儲存電容。當然，依照上述的製程部驟亦可同時在基板110上形成多個呈陣列排列 的畫素結構100b，進而形成顯示面板，而圖4A與圖4B中則繪示一個畫素結構100b為例，但本發明不以此為限。
在本實施例之畫素結構100b中，圖案化膜層間中間層190配置於介電層(即第四部分152)上，覆蓋第一閘極160，且暴露出汲極124，而畫素電極124配置於圖案化膜層間中間層190上，且與汲極124相接，而達成與汲極124的電性連接。此外，電容絕緣層(即部分152b)覆蓋部分汲極124，且電容電極160b配置於電容絕緣層(即部分152b)上。另外，圖案化膜層間中間層190可覆蓋至少部分電容電極160b，並隔開電容電極160b與畫素電極210。
圖5A與圖5B分別繪示在圖1F的步驟中，第一閘絕緣層的最小延伸範圍與最大延伸範圍。請參照圖1F、圖5A及圖5B，在圖1F的步驟中，第一閘絕緣層(即第二部分144)在平行於源極122與汲極124的排列方向上的延伸範圍是落在從一第一延伸範圍至一第二延伸範圍的範圍內，其中第一延伸範圍為從與源極122之朝向汲極124的一側切齊的位置延伸至與汲極124之朝向源極122之一側切齊的位置(第一延伸範圍亦即圖5A之第二部分144c的延伸範圍)，且第二延伸範圍為從與源極122之遠離汲極124的一側切齊的位置延伸至與汲極124之遠離源極122之一側切齊的位置(第二延伸範圍亦即圖5B之第二部分144d的延伸範圍)，而圖1F的第二部分144的延伸範圍則是介於圖5A之第一延伸範圍與圖5B之第二延伸範圍之間。此外，由於在圖5A與圖5B 中作為蝕刻阻擋層的第二部分144c、144d的延伸範圍不同，因此位於其下的通道層(即部分134c、134d)的分佈範圍亦隨之不同。
圖6繪示在圖1H的步驟中，介電層的開口的最大分佈範圍。請參照圖1H與圖6，介電層(即第四部分152)的開口151在平行於源極122與汲極124的排列方向上的分佈範圍是落在從一第一分佈範圍至一第二分佈範圍的範圍內，其中第一分佈範圍為從與源極122之朝向汲極124的一側切齊的位置分佈至與汲極124之朝向源極122之一側切齊的位置(第一分佈範圍即圖1H中開口151的分佈範圍)，且第二分佈範圍為從與源極122之遠離汲極124的一側切齊的位置分佈至與汲極124之遠離源極122之一側切齊的位置(第二分佈範圍即圖6中第四部分152e的開口151e的分佈範圍)。
圖7A與圖7B分別繪示在圖1I的步驟中，第一閘極的最小延伸範圍與最大延伸範圍。請參照圖1I、圖7A及圖7B，在圖1I的步驟中，第一閘極160在平行於源極122與汲極124的排列方向上的延伸範圍是落在從一第三延伸範圍至一第四延伸範圍的範圍內，其中第三延伸範圍為從與源極122之朝向汲極124的一側切齊的位置延伸至與汲極124之朝向源極122之一側切齊的位置(第三延伸範圍即為圖7A中第一閘極160f的延伸範圍)，且第四延伸範圍為從與源極122之遠離汲極124的一側切齊的位置延伸至與汲極124之遠離源極122之一側切齊的位置(第四延伸範圍即為圖7B中第一閘極160g的延伸範圍)，而圖1I中的第一閘 極160的延伸範圍則介於圖7A的第三延伸範圍與圖7B的第四延伸範圍之間。
綜上所述，在本發明的實施例的電子元件及其製作方法中，由於採用了光敏材料來製作第一閘絕緣層及第一閘絕緣層上的另一膜層(即介電層)，因此這兩個膜層可以藉由曝光及顯影製程來完成，而可以不用藉由蝕刻與去光阻的步驟來完成，且在製程後仍保留於電子元件中而不需移除。如此一來，製作電子元件的製程步驟便可以被減少，進而縮短製程時間及降低製作成本。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

Claims (26)

  1. 一種電子元件的製作方法，包括：提供一基板；在該基板上形成一源極與一汲極；在該基板上形成一半導體層，並使該半導體層覆蓋該源極與該汲極；在該半導體層上形成一第一光敏材料層；利用一第一曝光顯影製程將該第一光敏材料層的一第一部分移除，而留下該第一光敏材料層的一第二部分以作為一第一閘絕緣層；將該半導體層圖案化，以形成一位於該第一閘絕緣層下的通道層；在該基板上形成一第二光敏材料層，並使該第二光敏材料層包覆該源極、該汲極、該通道層及該第一閘絕緣層；利用一第二曝光顯影製程將該第二光敏材料層的一第三部分移除，以暴露出至少部分該第一閘絕緣層；以及在該第一閘絕緣層上形成一第一閘極。
  2. 如申請專利範圍第1項所述的電子元件的製作方法，其中該第一光敏材料層與該第二光敏材料層的材料包括聚乙烯苯酚(polyvinylphenol,PVP)、聚乙烯醇(polyvinyl alcohol,PVA)、相轉換光阻(phase transfer photoresist)或負光阻(negative photoresist)。
  3. 如申請專利範圍第1項所述的電子元件的製作方法，其中該半導體層的材質為有機半導體或金屬氧化物半導體。
  4. 如申請專利範圍第1項所述的電子元件的製作方法，其中該半導體層的材質包括稠五苯(pentacene)、聚3-己基噻吩(poly(3-hexylthiophene),P3HT)、聚噻吩衍生物(poly(3.3'''-didodecylquarterthiophene),PQT-12)或氧化銦鎵鋅(indium gallium zinc oxide)。
  5. 如申請專利範圍第1項所述的電子元件的製作方法，更包括：在該基板上形成該源極與該汲極之前，先在該基板上依序形成一第二閘極及一第二閘絕緣層，其中該第二閘絕緣層覆蓋該第二閘極，且該源極與該汲極是形成於該第二閘絕緣層上。
  6. 如申請專利範圍第1項所述的電子元件的製作方法，其中該第二光敏材料層在經過該第二曝光顯影製程後留下一第四部分，且該電子元件的製作方法更包括：在該第二光敏材料層的該第四部分上形成一圖案化膜層間中間層，其中該圖案化膜層間中間層覆蓋該第一閘極，並暴露出該汲極；以及在該基板上形成一畫素電極，其中該畫素電極配置於該圖案化膜層間中間層上，且與該汲極相接。
  7. 如申請專利範圍第1項所述的電子元件的製作方法，其中該第二光敏材料層在經過該第二曝光顯影製程後留下一第四部分，該第四部分覆蓋部分汲極，且在該第一閘絕緣層上形成該第一閘極的同時，利用與該第一閘極相同的一道電極層製程在該第四部分的一部分上形成一電容電極，且該電容電極、該第四部分的該部分及該汲極形成一電容器。
  8. 如申請專利範圍第1項所述的電子元件的製作方法，其中該第一閘絕緣層在平行於該源極與該汲極的排列方向上的延伸範圍是落在從一第一延伸範圍至一第二延伸範圍的範圍內，其中該第一延伸範圍為從與該源極之朝向該汲極的一側切齊的位置延伸至與該汲極之朝向該源極之一側切齊的位置，且該第二延伸範圍為從與該源極之遠離該汲極的一側切齊的位置延伸至與該汲極之遠離該源極之一側切齊的位置。
  9. 如申請專利範圍第1項所述的電子元件的製作方法，其中移除後的該第三部分形成暴露出至少部分該第一閘絕緣層的一開口，該開口在平行於該源極與該汲極的排列方向上的分佈範圍是落在從一第一分佈範圍至一第二分佈範圍的範圍內，其中該第一分佈範圍為從與該源極之朝向該汲極的一側切齊的位置分佈至與該汲極之朝向該源極之一側切齊的位置，且該第二分佈範圍為從與該源極之遠離該汲極的一側切齊的位置分佈至與該汲極之遠離該源極之一側切齊的位置。
  10. 如申請專利範圍第1項所述的電子元件的製作方法，其中該第一閘極在平行於該源極與該汲極的排列方向上的延伸範圍是落在從一第三延伸範圍至一第四延伸範圍的範圍內，其中該第三延伸範圍為從與該源極之朝向該汲極的一側切齊的位置延伸至與該汲極之朝向該源極之一側切齊的位置，且該第四延伸範圍為從與該源極之遠離該汲極的一側切齊的位置延伸至與該汲極之遠離該源極之一側切齊的位置。
  11. 如申請專利範圍第1項所述的電子元件的製作方法，其中該源極、該汲極及該第一閘極的材料包括銀、金、銅、鋁、鎳、鉑、鉬、氧化銦錫、氧化銦鋅或其組合，或者該源極、該汲極及該第一閘極的材料包括聚苯胺(polyaniline,PANI)、聚(3,4-二氧乙基噻吩)(poly(3,4-ethylenedioxythiophene),PEDOT)或石墨烯(graphene)。
  12. 一種電子元件，包括：一基板；一源極，配置於該基板上；一汲極，配置於該基板上；一通道層，連接該源極與該汲極；一第一閘絕緣層，配置於該通道層上，其中該第一閘絕緣層在平行於該源極與該汲極的排列方向上的延伸範圍是落在從一第一延伸範圍至一第二延伸範圍的範圍內，其中該第一延伸範圍為從與該源極之朝向該汲極的一側切齊的位置延伸至與該汲極之朝向該源極之一側切齊的位置，且該第二延伸範圍為從與該源極之遠離該汲極的一側切齊的位置延伸至與該汲極之遠離該源極之一側切齊的位置；一介電層，覆蓋部分該基板，並暴露出至少部分該第一閘絕緣層；以及一第一閘極，配置於該第一閘絕緣層上。
  13. 如申請專利範圍第12項所述的電子元件，其中該第一閘絕緣層與該介電層是由光敏材料所形成。
  14. 如申請專利範圍第13項所述的電子元件，其中該光敏材料包括聚乙烯苯酚(polyvinylphenol,PVP)、聚乙烯醇(polyvinyl alcohol,PVA)、相轉換光阻(positive photoresist)或負光阻(negative photoresist)。
  15. 如申請專利範圍第12項所述的電子元件，其中該通道層的材質為有機半導體或金屬氧化物半導體。
  16. 如申請專利範圍第12項所述的電子元件，其中該通道層的材質包括稠五苯(pentancene)、聚3-己基噻吩(poly(3-hexylthiophene),P3HT)、聚噻吩衍生物(poly(3.3'''-didodecylquarterthiophene),PQT-12)或氧化銦鎵鋅(indium gallium zinc oxide)。
  17. 如申請專利範圍第12項所述的電子元件，更包括：一第二閘極，配置於該通道層與該基板之間；以及一第二閘絕緣層，配置於該基板上，覆蓋該第二閘極，且位於該第二閘極與該通道層之間。
  18. 如申請專利範圍第12項所述的電子元件，更包括：一圖案化膜層間中間層，配置於該介電層上，覆蓋該第一閘極，且暴露出該汲極；以及一畫素電極，配置於該圖案化膜層間中間層上，且與該汲極相接。
  19. 如申請專利範圍第12項所述的電子元件，更包括：一電容絕緣層，覆蓋部分該汲極；以及一電容電極，配置於該電容絕緣層上，其中該電容電極、該電容絕緣層及該汲極形成一電容器。
  20. 如申請專利範圍第12項所述的電子元件，其中該介電層具有暴露出至少部分該第一閘絕緣層的一開口，該開口在平行於該源極與該汲極的排列方向上的分佈範圍是落在從一第一分佈範圍至一第二分佈範圍的範圍內，其中該第一分佈範圍為從與該源極之朝向該汲極的一側切齊的位置分佈至與該汲極之朝向該源極之一側切齊的位置，且該第二分佈範圍為從與該源極之遠離該汲極的一側切齊的位置分佈至與該汲極之遠離該源極之一側切齊的位置。
  21. 如申請專利範圍第12項所述的電子元件，其中該第一閘極在平行於該源極與該汲極的排列方向上的延伸範圍是落在從一第三延伸範圍至一第四延伸範圍的範圍內，其中該第三延伸範圍為從與該源極之朝向該汲極的一側切齊的位置延伸至與該汲極之朝向該源極之一側切齊的位置，且該第四延伸範圍為從與該源極之遠離該汲極的一側切齊的位置延伸至與該汲極之遠離該源極之一側切齊的位置。
  22. 如申請專利範圍第12項所述的電子元件，其中該源極、該汲極及該第一閘極的材料為金屬、其合金、金屬氧化物或有機導電性材料。
  23. 如申請專利範圍第12項所述的電子元件，其中該源極、該汲極及該第一閘極的材料包括銀、金、銅、鋁、鎳、鉑、鉬、氧化銦錫、氧化銦鋅或其組合，或者該源極、該汲極及該第一閘極的材料包括聚苯胺(polyaniline,PANI)、聚(3,4-二氧乙基噻吩)(poly(3,4-ethylenedioxythiophene),PEDOT)或石墨烯(graphene)。
  24. 如申請專利範圍第12項所述的電子元件，其中該第一閘絕緣層與該介電層為各自成型。
  25. 一種電子元件，包括：一基板；一源極，配置於該基板上；一汲極，配置於該基板上；一通道層，連接該源極與該汲極；一第一閘絕緣層，配置於該通道層上；一介電層，覆蓋部分該基板，並暴露出至少部分該第一閘絕緣層；一第一閘極，配置於該第一閘絕緣層上；一圖案化膜層間中間層，配置於該介電層上，覆蓋該第一閘極，且暴露出該汲極；以及一畫素電極，配置於該圖案化膜層間中間層上，且與該汲極相接。
  26. 一種電子元件，包括：一基板；一源極，配置於該基板上；一汲極，配置於該基板上；一通道層，連接該源極與該汲極；一電容絕緣層，覆蓋部分該汲極；一電容電極，配置於該電容絕緣層上，其中該電容電極、該電容絕緣層及該汲極形成一電容器；一第一閘絕緣層，配置於該通道層上；一介電層，覆蓋部分該基板，並暴露出至少部分該第一閘絕緣層；以及一第一閘極，配置於該第一閘絕緣層上。
TW103112718A 2014-04-07 2014-04-07 電子元件及其製作方法 TWI662709B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW103112718A TWI662709B (zh) 2014-04-07 2014-04-07 電子元件及其製作方法
CN201410161951.7A CN104979212B (zh) 2014-04-07 2014-04-22 电子元件及其制作方法
US14/484,295 US9954171B2 (en) 2014-04-07 2014-09-12 Electronic device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103112718A TWI662709B (zh) 2014-04-07 2014-04-07 電子元件及其製作方法

Publications (2)

Publication Number Publication Date
TW201539756A TW201539756A (zh) 2015-10-16
TWI662709B true TWI662709B (zh) 2019-06-11

Family

ID=54210502

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103112718A TWI662709B (zh) 2014-04-07 2014-04-07 電子元件及其製作方法

Country Status (3)

Country Link
US (1) US9954171B2 (zh)
CN (1) CN104979212B (zh)
TW (1) TWI662709B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2566972A (en) * 2017-09-29 2019-04-03 Flexenable Ltd Patterning semiconductor for TFT device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200729350A (en) * 2006-01-20 2007-08-01 Ind Tech Res Inst Dielectric layer, composition and method for forming the same
US20080121875A1 (en) * 2006-11-24 2008-05-29 Lg.Philips Lcd Co., Ltd. Array substrate for liquid crystal display device and method of fabricating the same
CN100538487C (zh) * 2006-10-16 2009-09-09 乐金显示有限公司 用于液晶显示装置的阵列基板及其制造方法
TW201203557A (en) * 2010-04-09 2012-01-16 Dainippon Printing Co Ltd Thin film transistor substrate
US20130075734A1 (en) * 2006-03-29 2013-03-28 Paul A. Cain Thin film transistor device with accurately aligned electrode patterns
US20130153890A1 (en) * 2011-12-14 2013-06-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
US20130228756A1 (en) * 2012-03-05 2013-09-05 Lg Display Co., Ltd. Array Substrate and Method of Fabricating the Same
US20130288426A1 (en) * 2012-04-25 2013-10-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100766318B1 (ko) * 2005-11-29 2007-10-11 엘지.필립스 엘시디 주식회사 유기 반도체 물질을 이용한 박막트랜지스터와 이를 구비한액정표시장치용 어레이 기판 및 그 제조방법
US20080044986A1 (en) * 2006-08-18 2008-02-21 Olaf Storbeck Method for improved dielectric performance
US8754188B2 (en) * 2011-03-24 2014-06-17 Northwestern University Semiconducting compounds and devices incorporating same
SG11201504734VA (en) * 2011-06-17 2015-07-30 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same
US9117916B2 (en) * 2011-10-13 2015-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor film
US9653614B2 (en) * 2012-01-23 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9165887B2 (en) * 2012-09-10 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with discrete blocks

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200729350A (en) * 2006-01-20 2007-08-01 Ind Tech Res Inst Dielectric layer, composition and method for forming the same
US20130075734A1 (en) * 2006-03-29 2013-03-28 Paul A. Cain Thin film transistor device with accurately aligned electrode patterns
CN100538487C (zh) * 2006-10-16 2009-09-09 乐金显示有限公司 用于液晶显示装置的阵列基板及其制造方法
US20080121875A1 (en) * 2006-11-24 2008-05-29 Lg.Philips Lcd Co., Ltd. Array substrate for liquid crystal display device and method of fabricating the same
TW201203557A (en) * 2010-04-09 2012-01-16 Dainippon Printing Co Ltd Thin film transistor substrate
US20130153890A1 (en) * 2011-12-14 2013-06-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
US20130228756A1 (en) * 2012-03-05 2013-09-05 Lg Display Co., Ltd. Array Substrate and Method of Fabricating the Same
US20130288426A1 (en) * 2012-04-25 2013-10-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
CN104979212B (zh) 2018-09-28
CN104979212A (zh) 2015-10-14
US20150287924A1 (en) 2015-10-08
US9954171B2 (en) 2018-04-24
TW201539756A (zh) 2015-10-16

Similar Documents

Publication Publication Date Title
KR101544657B1 (ko) 유기 박막 트랜지스터 어레이 기판 및 그 제조 방법, 및 디스플레이 장치
US20230387145A1 (en) Methods of manufacturing electronic structures
KR101415484B1 (ko) 유기 ｔｆｔ 어레이 기판 및 그 제조 방법
WO2016192476A1 (zh) 一种阵列基板及其制备方法、显示装置
JP6394096B2 (ja) 圧力センサ装置
US20160043229A1 (en) Display device and method for manufacturing the same
CN111969008A (zh) 有机发光显示基板及其制备方法、显示装置
TW531794B (en) Thin film transistor, method for manufacturing the same and display device including the same
US8723278B2 (en) Sensor element array and method of fabricating the same
TWI662709B (zh) 電子元件及其製作方法
US9543330B1 (en) Method of manufacturing a thin film transistor and a pixel structure
TWI469224B (zh) 有機薄膜電晶體及其製造方法
TWI511302B (zh) 薄膜電晶體及使用該薄膜電晶體的顯示陣列基板的製造方法
TWI646668B (zh) Thin film transistor array, manufacturing method thereof, and image display device
TWI599050B (zh) 薄膜電晶體及其製作方法
JP2011216606A (ja) 薄膜トランジスタの製造方法
US20220238621A1 (en) Organic semiconductor substrate
US10276433B2 (en) Method for fabricating planarization layer
KR20110066746A (ko) 액정표시장치의 어레이기판 및 그 제조방법
JP2007220713A (ja) 薄膜トランジスタ
TWI548002B (zh) 上接觸式有機薄膜電晶體兼具緩衝層的製造方法
KR20190070180A (ko) 임프린트 리소그래피 공정을 이용한 산화물 트랜지스터의 제조 방법 및 이에 의해 제조된 임프린트 리소그래피 공정을 이용한 산화물 트랜지스터
WO2023223337A1 (en) Pmma gate dielectric based patterned bottom-gate bottom contact type organic thin film transistor
GB2601257A (en) Electronic structures and their methods of manufacture
TW202111953A (zh) 薄膜電晶體裝置及其製造方法