KR101544657B1 - 유기 박막 트랜지스터 어레이 기판 및 그 제조 방법, 및 디스플레이 장치 - Google Patents
유기 박막 트랜지스터 어레이 기판 및 그 제조 방법, 및 디스플레이 장치 Download PDFInfo
- Publication number
- KR101544657B1 KR101544657B1 KR1020137018812A KR20137018812A KR101544657B1 KR 101544657 B1 KR101544657 B1 KR 101544657B1 KR 1020137018812 A KR1020137018812 A KR 1020137018812A KR 20137018812 A KR20137018812 A KR 20137018812A KR 101544657 B1 KR101544657 B1 KR 101544657B1
- Authority
- KR
- South Korea
- Prior art keywords
- photoresist
- thin film
- substrate
- pattern layer
- layer
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 105
- 239000000758 substrate Substances 0.000 title claims abstract description 90
- 238000000034 method Methods 0.000 title claims abstract description 80
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 238000000059 patterning Methods 0.000 claims abstract description 61
- 239000004065 semiconductor Substances 0.000 claims abstract description 43
- 229920002120 photoresistant polymer Polymers 0.000 claims description 102
- 229910052751 metal Inorganic materials 0.000 claims description 29
- 239000002184 metal Substances 0.000 claims description 29
- 238000005530 etching Methods 0.000 claims description 28
- 238000011161 development Methods 0.000 claims description 13
- 238000003860 storage Methods 0.000 claims description 8
- 238000004528 spin coating Methods 0.000 claims description 7
- 238000004380 ashing Methods 0.000 claims description 5
- 230000014759 maintenance of location Effects 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 5
- 229910052710 silicon Inorganic materials 0.000 claims 5
- 239000010703 silicon Substances 0.000 claims 5
- 239000010408 film Substances 0.000 claims 2
- 239000000463 material Substances 0.000 description 6
- 239000010949 copper Substances 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 4
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 3
- 229920001665 Poly-4-vinylphenol Polymers 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 229920001467 poly(styrenesulfonates) Polymers 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000002207 thermal evaporation Methods 0.000 description 3
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052793 cadmium Inorganic materials 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 238000007646 gravure printing Methods 0.000 description 2
- RBTKNAXYKSUFRK-UHFFFAOYSA-N heliogen blue Chemical compound [Cu].[N-]1C2=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=NC([N-]1)=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=N2 RBTKNAXYKSUFRK-UHFFFAOYSA-N 0.000 description 2
- 238000007641 inkjet printing Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- YRZZLAGRKZIJJI-UHFFFAOYSA-N oxyvanadium phthalocyanine Chemical compound [V+2]=O.C12=CC=CC=C2C(N=C2[N-]C(C3=CC=CC=C32)=N2)=NC1=NC([C]1C=CC=CC1=1)=NC=1N=C1[C]3C=CC=CC3=C2[N-]1 YRZZLAGRKZIJJI-UHFFFAOYSA-N 0.000 description 2
- 229920001568 phenolic resin Polymers 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000002033 PVDF binder Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000004372 Polyvinyl alcohol Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XBDYBAVJXHJMNQ-UHFFFAOYSA-N Tetrahydroanthracene Natural products C1=CC=C2C=C(CCCC3)C3=CC2=C1 XBDYBAVJXHJMNQ-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- MCMNRKCIXSYSNV-UHFFFAOYSA-N ZrO2 Inorganic materials O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- BDOSMKKIYDKNTQ-UHFFFAOYSA-N cadmium atom Chemical compound [Cd] BDOSMKKIYDKNTQ-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 125000005582 pentacene group Chemical group 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920000301 poly(3-hexylthiophene-2,5-diyl) polymer Polymers 0.000 description 1
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000004926 polymethyl methacrylate Substances 0.000 description 1
- 229960002796 polystyrene sulfonate Drugs 0.000 description 1
- 239000011970 polystyrene sulfonate Substances 0.000 description 1
- 229920002635 polyurethane Polymers 0.000 description 1
- 239000004814 polyurethane Substances 0.000 description 1
- 229920002451 polyvinyl alcohol Polymers 0.000 description 1
- 229920002981 polyvinylidene fluoride Polymers 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
- IFLREYGFSNHWGE-UHFFFAOYSA-N tetracene Chemical compound C1=CC=CC2=CC3=CC4=CC=CC=C4C=C3C=C21 IFLREYGFSNHWGE-UHFFFAOYSA-N 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/464—Lateral top-gate IGFETs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/80—Constructional details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
- H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
유기 박막 트랜지스터 어레이 기판 및 그 제조 방법을 제공하여 유기 박막 트랜지스터 어레이 기판의 제조 효율을 향상시킨다. 이 방법에서, 하나의 패턴화 공정을 통하여 기판 상에 픽셀 전극의 패턴층(3) 및 픽셀 전극의 패턴층(3) 위에 위치한 소스 전극과 데이터 라인의 패턴층(2a) 및 드레인 전극의 패턴층(2b)을 형성하고; 하나의 패턴화 공정을 통하여 소스 전극과 데이터 라인의 패턴층(2a) 및 드레인 전극의 패턴층(2b)을 덮는 유기 반도체층(4) 및 유기 반도체층(4)을 덮는 게이트 절연층(5)을 형성하고; 하나의 패턴화 공정을 통하여 게이트 절연층(5)이 형성된 기판 상에 게이트 전극 및 게이트 라인의 패턴층(7)을 형성한다.
Description
본 발명의 실시예들은 유기 박막 트랜지스터 어레이 기판 및 그 제조 방법, 및 디스플레이 장치에 관한 것이다.
유기 박막 트랜지스터(OTFT)는 활성층(active layer)으로서 유기 반도체를 사용하는 논리 유닛 장치로서, 대규모 공정에 채용가능하고, 플렉시블 기판에 적용가능하며, 생산원가가 낮다는 등의 이점을 갖고, 평판 디스플레이, 센서, 저장 카드, 무선 주파수 식별 태그(radio frequency identification card) 등의 분야에 적용될 전망이다. 유기 박막 트랜지스터의 연구 및 개발은 세계의 주목을 받고 있다.
일반적으로, 유기 박막 트랜지스터 어레이 기판은 소스 전극, 드레인 전극, 데이터 라인, 픽셀 전극, 게이트 전극 및 게이트 라인, 유기 반도체층, 게이트 절연층, 패시베이션층 등을 포함한다.
유기 박막 트랜지스터 어레이 기판의 제조 공정에서, 통상 소스 전극 및 데이터 라인의 패턴층, 드레인 전극의 패턴층, 픽셀 전극의 패턴층, 게이트 전극 및 게이트 라인의 패턴층, 유기 반도체층, 게이트 절연층, 패시베이션층 등을 형성하는 것이 필요하다.
각 층을 형성하기 위해, 한번의 패턴화 공정을 실행하고, 패턴화 공정에 마스크판의 사용이 요구된다. 예를 들어, 소스 전극 및 데이터 라인의 패턴층을 형성하는 경우, 먼저, 어레이 기판 상에 금속 박막층을 형성하고, 금속 박막 상에 포토레지스트층을 스핀코팅하며, 다음으로, 마스크판으로 포토레지스트를 노광하고 현상하고 나서, 포토레지스트 패턴으로 어레이 기판을 에칭하여 포토레지스트가 제거된 영역의 금속 박막을 에칭 제거하고, 마지막으로 남아있는 포토레지스트를 제거한다. 지금까지, 노광 및 현상, 에칭, 스트립핑 및 다른 작업들을 통하여, 어레이 기판 상에 소스 전극 및 데이터 라인의 패턴층을 형성한다. 모든 기타 패턴층의 형성공정도 유사하다.
종래 방법에서, 유기 박막 트랜지스터 어레이 기판 상에 각 층을 형성하기 위해, 하나의 패턴화 공정의 실행이 필요하다. 각 패턴화 공정은 마스크 패턴을 박막 패턴으로 전환하기 위해 필요하고, 각 패턴층은 다른 박막 패턴층을 정확히 덮으며, 따라서, 유기 박막 트랜지스터 어레이 기판을 제조하는 공정에서, 마스크판의 개수가 비교적 많다. 이로써, 생산 효율이 낮고, 생산 원가가 높아지도록 한다.
본 개시의 실시예들은 유기 박막 트랜지스터 어레이 기판의 제조 효율을 높이기 위한 유기 박막 트랜지스터 어레이 기판 및 그 제조 방법을 제공한다.
본 개시의 일 양태에서 제공하는 유기 박막 트랜지스터(OTFT) 어레이 기판의 제조 방법은, 하나의 패턴화 공정을 통해 기판 상에 픽셀 전극의 패턴층 및, 픽셀 전극의 패턴층 위에 위치하는 소스 전극과 데이터 라인의 패턴층, 및 드레인 전극의 패턴층을 형성하는 단계; 하나의 패턴화 공정을 통해 소스 전극과 데이터 라인의 패턴층 및 드레인 전극의 패턴층을 덮는 유기 반도체층을 형성하고, 유기 반도체층을 덮는 게이트 절연층을 형성하는 단계; 및 하나의 패턴화 공정을 통해 게이트 절연층이 형성된 기판 상에 게이트 전극과 게이트 라인의 패턴층을 형성하는 단계를 포함한다.
본 개시의 다른 양태에서, 상술한 방법을 따라 제조된 유기 박막 트랜지스터(OTFT) 어레이 기판을 더 제공한다.
본 개시의 또 다른 양태에서, 상술한 유기 박막 트랜지스터(OTFT) 어레이 기판을 포함하는 디스플레이 장치를 더 제공한다.
본 개시의 실시예에 따른 방법에서, 3번의 패턴화 공정을 사용하여 유기 박막 트랜지스터 어레이 기판을 제조하여, 제조 공정이 간단하고, 제조 비용이 감소하며, 제조 시간이 줄어들고, 제조 효율이 향상된다.
본 개시의 실시예들의 기술적 해결책을 더욱 명확하게 예시하기 위해, 하기에서 실시예들의 도면을 간단히 설명할 것이다. 하기에 설명하는 도면들은 단지 본 개시의 일부 실시예에 관련되어 있을 뿐 본 발명을 한정하는 것이 아님은 자명하다.
도 1a은 본 개시의 실시예에서 투명 도전 박막 및 금속 박막을 형성한 후의 단면도;
도 1b는 본 개시의 실시예에서 제1 패턴화 공정의 하프톤(half-tone) 또는 그레이톤(gray-tone) 마스크를 가지고 노광 및 현상한 후의 OTFT를 도시한 단면도;
도 1c는 본 개시의 실시예에서 제1 패턴화 공정의 제1 에칭 공정 후의 OTFT를 도시한 단면도;
도 1d는 본 개시의 실시예에서 제1 패턴화 공정의 포토레지스트를 에싱한 후의 OTFT를 도시한 단면도;
도 1e는 본 개시의 실시예에서 제1 패턴화 공정의 제2 에칭 공정 후의 OTFT를 도시한 단면도;
도 1f는 본 개시의 실시예에서 제1 패턴화 공정의 포토레지스트를 스트립핑한 후의 OTFT를 도시한 단면도;
도 1g는 본 개시의 실시예에서 제1 패턴화 공정의 포토레지스트를 스트립핑한 후의 OTFT를 도시한 평면도;
도 2a는 본 개시의 실시예에서 유기 반도체층 및 게이트 절연층의 박막들을 제조한 후의 단면도;
도 2b는 본 개시의 실시에에서 제2 패턴화 공정의 마스크를 가지고 노광 및 현상한 후의 OTFT를 도시한 단면도;
도 2c는 본 개시의 실시예에서 제2 패턴화 공정의 에칭 공정 후의 OTFT를 도시한 단면도;
도 2d는 본 개시의 실시에에서 도 2c의 A-A의 방향을 따라 절취한 단면도;
도 3a는 본 개시의 실시예에서 제3 패턴화 공정 후의 OTFT를 도시한 단면도; 및
도 3b는 본 개시의 실시예에서 제3 패턴화 공정 후의 OTFT를 도시한 평면도.
도 1a은 본 개시의 실시예에서 투명 도전 박막 및 금속 박막을 형성한 후의 단면도;
도 1b는 본 개시의 실시예에서 제1 패턴화 공정의 하프톤(half-tone) 또는 그레이톤(gray-tone) 마스크를 가지고 노광 및 현상한 후의 OTFT를 도시한 단면도;
도 1c는 본 개시의 실시예에서 제1 패턴화 공정의 제1 에칭 공정 후의 OTFT를 도시한 단면도;
도 1d는 본 개시의 실시예에서 제1 패턴화 공정의 포토레지스트를 에싱한 후의 OTFT를 도시한 단면도;
도 1e는 본 개시의 실시예에서 제1 패턴화 공정의 제2 에칭 공정 후의 OTFT를 도시한 단면도;
도 1f는 본 개시의 실시예에서 제1 패턴화 공정의 포토레지스트를 스트립핑한 후의 OTFT를 도시한 단면도;
도 1g는 본 개시의 실시예에서 제1 패턴화 공정의 포토레지스트를 스트립핑한 후의 OTFT를 도시한 평면도;
도 2a는 본 개시의 실시예에서 유기 반도체층 및 게이트 절연층의 박막들을 제조한 후의 단면도;
도 2b는 본 개시의 실시에에서 제2 패턴화 공정의 마스크를 가지고 노광 및 현상한 후의 OTFT를 도시한 단면도;
도 2c는 본 개시의 실시예에서 제2 패턴화 공정의 에칭 공정 후의 OTFT를 도시한 단면도;
도 2d는 본 개시의 실시에에서 도 2c의 A-A의 방향을 따라 절취한 단면도;
도 3a는 본 개시의 실시예에서 제3 패턴화 공정 후의 OTFT를 도시한 단면도; 및
도 3b는 본 개시의 실시예에서 제3 패턴화 공정 후의 OTFT를 도시한 평면도.
본 발명의 실시예들의 목적, 기술적 세부사항, 및 이점들을 명료하게 하기 위하여, 이하에서, 본 발명의 실시예들에 관련된 도면과 연계하여 명백하게 완전히 이해가능한 방식으로 실시예들의 기술적 해결책들을 설명할 것이다. 설명되는 실시예들은 본 발명의 실시예들의 단지 일부일 뿐이며 전부가 아니라는 것은 자명하다. 설명되는 실시예들에 기초하여, 당업자라면, 어떠한 창조적 노력 없이도, 본 발명의 범위 내에 속하는 다른 실시예(들)을 얻을 수 있다.
달리 정의되지 않는 한, 여기서 사용된 기술적 또는 과학적 용어는 본 발명이 속하는 해당 분야의 당업자에 의해 이해되는 통상의 의미를 가질 것이다. 용어, “하나의(a,an)”, “그 하나(the)” 등은 양의 제한을 나타내는 것이 아니라, 적어도 하나의 존재를 나타낸다. 용어 “포함하다(comprise)”, “포함하는(comprising)”, “구비하다(include)”, “구비하는(including)”,“함유하다(contain)” 또는 유사한 것은, 이 같은 용어의 이전에 나타난 요소(들)이나 개체(들)이 이 같은 용어 이후에 열거된 요소나 개체들을 아우르거나 또는 그 등가물이라는 것으로서, 다른 요소나 개체들을 배제하는 것은 아니다. 용어 “접속(connection)”, “접속된(connected)” 또는 유사한 것은 물리적 또는 기계적 접속으로 제한되지 않고, 직접이나 간접에 상관없이 전기적 접속 또한 포함할 수 있다. 용어 “상부에(upper)”, “하부에(lower)”, “좌측(left)”, “우측(right)” 등은 단지 상대적 위치를 나타내기 위해서 사용되며, 설명되는 대상물의 절대 위치가 변경됨에 따라 상응하는 위치 관계도 변경될 수 있다.
유기 박막 트랜지스터 어레이 기판의 제조 효율을 향상시키기 위해서, 본 개시의 실시예는 유기 박막 트랜지스터 어레이 기판을 제조하기 위한 2가지 방법 및 그 방법들에 대응하는 유기 박막 트랜지스터 어레이 기판들을 제공한다. 본 개시의 실시예에 따라, 3번의 패턴화 공정을 통해 어레이 기판의 제조를 완성할 수 있다.
본 개시에서, 패턴화 공정은 포토리소그래피 패턴화 공정과 같은 공정으로, 예를 들어, 패턴화되는 구조물층 상에 포토레지스트를 코팅하는 단계, 마스크판을 가지고 포토레지스트를 노광하는 단계, 노광된 포토레지스트를 현상하여 포토레지스트 패턴을 획득하는 단계, 포토레지스트 패턴을 가지고 구조물층을 에칭하는 단계, 및 그리고 나서 선택적으로 포토레지스트 패턴을 제거하는 단계를 포함한다.
본 개시의 실시예에서 제공된 유기 박막 트랜지스터 어레이에 기판의 제조 방법은 다음의 단계를 포함한다.
하나의 패턴화 공정을 통해 기판 상에 픽셀 전극의 패턴층, 및 픽셀 전극의 패턴층 상에 위치하는 소스 전극과 데이터 라인의 패턴층 및 드레인 전극의 패턴층을 형성하는 단계(101).
하나의 패턴화 공정을 통해 소스 전극과 데이터 라인의 패턴층 및 드레인 전극의 패턴층을 덮는 유기 반도체층 및 유기 반도체층을 덮는 게이트 절연층을 형성하는 단계(102).
하나의 패턴화 공정을 통해 게이트 절연층이 형성된 기판 상에 게이트 전극 및 게이트 라인의 패턴층을 형성하는 단계(103).
하나의 패턴화 공정을 통해 기판 상에 픽셀 전극의 패턴층 및 픽셀 전극의 패턴층 위에 있는 소스 전극과 데이터 라인의 패턴층 및 드레인 전극의 패턴층을 형성하는 단계(101)에 있어서, 이 단계의 일 예시는 다음과 같다.
기판 상에 투명 도전 박막을 형성하고 나서, 투명 도전 박막 상에 금속 박막을 형성한다.
금속 박막 상에 포토레지스트를 스핀코팅하고, 마스크를 이용한 노광 및 현상을 거쳐 포토레지스트 제거 영역, 포토레지스트 부분 보유 영역 및 포토레지스트 완전 보유 영역을 생산한다. 마스크판은 하프톤(half-tone) 마스크판, 그레이톤(gray-tone) 마스크판 등일 수 있다. 여기에서, 2개의 포토레지스트 완전 보유 영역들이 형성되는데, 하나는 소스 전극 및 데이터 라인의 패턴층에 대응하고, 다른 하나는 드레인 전극의 패턴층에 대응한다. 두 포토레지스트 완전 보유 영역 사이 영역은 채널지역에 대응한다. 포토레지스트 부분 보유 영역은 드레인 전극의 패턴층에 대응하는 포토레지스트 완전 보유 영역의 측면에 위치하고 포토레지스트 완전 보유 영역에 인접한다.
얻어진 포토레지스트의 패턴을 에칭 마스크로 하여, 기판을 에칭하여 포토레지스트 완전 제거 영역의 투명 도전 박막 및 금속 박막을 에칭 제거한다.
기판 상의 포토레지스트는 에싱을 거쳐 포토레지스트 부분 보유 영역의 포토레지스트를 제거하는 한편 포토레지스트 완전 보유 영역의 포토레지스트를 부분적으로 제거한다.
남은 포토레지스트의 패턴을 에칭 마스크로 하여, 기판을 에칭하여 포토레지스트 부분 보유 영역의 금속 박막을 에칭 제거하여, 픽셀 전극의 패턴층을 얻는다.
포토레지스트 완전 보유 영역의 포토레지스트를 스트립핑하여 소스 전극과 데이터 라인의 패턴층 및 드레인 전극의 패턴층을 얻는다.
하나의 패턴화 공정을 통해 소스 전극과 데이터 라인의 패턴층 및 드레인 전극의 패턴층을 덮는 유기 반도체층 및 유기 반도체층을 덮는 게이트 절연층을 형성하는 단계(102)에 있어서, 이 단계의 일 예는 다음과 같다.
소스 전극과 데이터 라인의 패턴층, 드레인 전극의 패턴층 및 픽셀 전극의 패턴층이 형성된 기판 상에 유기 반도체층 박막을 형성하고, 다음으로, 소스 전극과 데이터 라인의 패턴층, 드레인 전극의 패턴층, 픽셀 전극의 패턴층 및 유기 반도체층 박막이 형성된 기판 상에 게이트 절연층 박막을 형성한다.
게이트 절연층 박막 상에 포토레지스트를 스핀코팅하고, 마스크판을 이용한노광 및 현상을 거쳐 포토레지스트 제거 영역과, 소스 전극과 데이터 라인의 패턴층 및 드레인 전극의 패턴층에 대응하게 배치되는 포토레지스트 완전 보유 영역을 얻는다.
얻어진 포토레지스트 패턴을 에칭 마스크로 하여, 기판을 에칭하여, 포토레지스트 완전 제거 영역의 게이트 절연층의 박막 및 유기 반도체층 박막을 에칭 제거한다.
포토레지스트 완전 보유 영역의 포토레지스트을 스트립핑하여 유기 반도체층 및 게이트 절연층의 패턴층을 얻는다.
예를 들어, 게이트 절연층의 박막을 형성한 후 및 게이트 절연층의 박막 상에 포토레지스트층을 스핀코팅하기 전에, 제1 사전 설정 온도로 제1 사전 설정 시간 동안 기판을 베이킹(baking)할 수 있고, 제2 사전 설정 온도로 제2 사전 설정 시간 동안 베이킹 할 수도 있는데, 제2 사전 설정 온도는 제 1 사전 설정 온도보다 높다. 예를 들어, 제1 사전 설정 온도는 100℃보다 낮고, 제2 사전 설정 온도는 130℃보다 높다. 제1 사전 설정 시간 및 제2 사전 설정 시간은 서로 같거나 다르다.
하나의 패턴화 공정을 통해 게이트 절연층이 형성된 기판 상에 게이트 전극 및 게이트 라인의 패턴층을 형성하는 단계(103)에 있어서, 이 단계의 일 예는 다음과 같다.
게이트 절연층이 형성된 기판 상에 게이트 금속 박막을 형성한다.
게이트 금속 박막 상에 포토레지스트를 스핀코팅하고, 마스크판을 이용한 노광 및 현상을 거쳐, 포토레지스트 완전 제거 영역 및 포토레지스트 완전 보유 영역을 얻는다.
얻어진 포토레지스트 패턴을 에칭 마스크로 하여, 기판을 에칭하여, 포토레지스트 완전 제거 영역의 게이트 금속 박막을 에칭 제거한다.
포토레지스트를 스트립핑하여 게이트 전극 및 게이트 라인의 패턴층을 얻는다.
도 3a에 도시된 바와 같이, 본 개시의 실시예에 따르면, 상술한 방법에 따라 제조된 유기 박막 트랜지스터(OTFT) 어레이 기판은 복수의 게이트 라인들 및 복수의 데이터 라인들을 포함할 수 있다. 이들 게이트 라인들 및 데이터 라인들은 서로 교차하여 복수의 픽셀 영역을 구획하고, 그리고 나서 각 픽셀 영역 내에, 픽셀 전극의 패턴층(3) 및 OTFT를 형성한다. OTFT는 픽셀 전극의 패턴층(3) 위에 위치한 소스 전극과 데이터 라인의 패턴층(2a) 및 드레인 전극의 패턴층(2b), 소스 전극과 데이터 라인의 패턴층(2a) 및 드레인 전극의 패턴층(2b)을 덮는 유기 반도체층(4), 유기 반도체층(4)을 덮는 게이트 절연층(5), 및 게이트 절연층(5)을 덮는 게이트 전극 및 게이트 라인의 패턴층(7)을 포함한다.
이 실시예에서, 예를 들어 유기 반도체층의 재료는 펜타센(pentacene), 테트라센(tetracene), 구리 프탈로시아닌(copper phthalocyanine), 바나딜 프탈로시아닌(vanadyl phthalocyanine), 불화계 구리 프탈로시아닌(fluorinated copper phthalocyanine), 및 폴리 3-헥실싸이오펜(poly(3-hexylthiophene))으로 이루어진 그룹에서 선택된 하나이다.
게이트 전극 및 게이트 라인의 패턴층의 재료는 예를 들어 골드(Au), 실버(Ag), 구리(Cu), 몰리브덴(Mo), 알루미늄(Al), 카드뮴(Cd), 골드 페이스트(Au paste), 실버 페이스트(Ag paste), 구리 페이스트(Cu paste), 폴리 3,4-에틸렌디옥시 티오펜(poly(3,4-ethylenedioxy thiophene)) 및 폴리스티렌 술포네이트(polystyrene sulfonate, PEDOT/PSS) 또는 임의의 이들의 조합으로 이루어진 그룹에서 선택된 하나이다.
게이트 절연층의 재료는 예를 들어 탄탈 펜트옥사이드(Ta2O5), 티탄늄 디옥사이드(TiO2), 지르코늄 디옥사이드(ZrO2), 알루미늄 옥사이드(Al2O3), 실리콘 나이트라이드(SiNx), 실리콘 옥사이드(SiO2), 폴리메틸 메타크릴레이트(polymethyl methacrylate), 폴리이미드(polyimide), 폴리비닐 알코올(polyvinyl alcohol), 폴리비닐 페놀(polyvinyl phenol), 폴리우레탄(polyurethane), 페놀 포름알데히드 수지(phenol formaldehyde resin) 및 폴리비닐리덴 플루오라이드(polyvinylidene fluoride)로 이루어진 그룹에서 선택된 하나 또는 두 개이다.
소스 전극과 데이터 라인의 패턴층 및 드레인 전극의 패턴층의 재료는 예를 들어 Au, Ag, Cu, Mo, Cd, Al, Au 페이스트, Ag 페이스트, Cu 페이스트, PEDOT/PSS 및 임의의 이들의 조합으로 이루어진 그룹에서 선택된 하나이다.
기판의 재료는 유리 또는 플라스틱이다.
예를 들어, 유기 반도체층의 박막을 형성하는 방법은 열증착(thermal deposition), 스핀코팅(spin-coating), 프린팅(printing) 등을 포함한다.
예를 들어, 게이트 전극의 박막을 형성하는 방법은 스퍼터링(sputtering), 전자선 증착(electron beam evaporation), 열증착(thermal deposition), 잉크젯 프린팅(ink-jet printing), 스크린 프린팅(screen printing), 그라비어 프린팅(gravure printing), 나노-임프린트(nano-imprint) 및 미세접촉 프린팅(micro-printing)으로 이루어진 그룹에서 선택된 임의의 하나를 포함한다.
예를 들어, 소스 및 드레인 전극의 박막을 형성하는 방법은 스퍼터링, 전자선 증착, 열증착, 잉크젯 프린팅, 스크린 프린팅, 그라비어 프린팅, 나노-임프린트, 및 미세접촉 프린팅으로 이루어진 그룹에서 선택된 임의의 하나를 포함한다.
본 개시의 실시예들에서 유기 박막 트랜지스터 어레이 기판 및 그 제조 방법이 제공되는데, 소스 전극과 데이터 라인의 패턴층 및 픽셀 전극의 패턴층을 하나의 패턴화로 획득하고, 유기 반도체층 및 게이트 절연층도 하나의 패턴화로 획득하며, 게이트 라인 및 게이트 전극층을 하나의 패턴화로 획득한다. 3번의 패턴화 공정으로, 제조 비용이 감소하고, 제조 효율을 향상시킨다.
본 실시예에 따라 제공하는 유기 박막 트랜지스터 어레이 기판은, 서로 교차하여 복수의 픽셀 영역을 구획하는 복수의 게이트 라인들 및 복수의 데이터 라인들을 포함하고, 각 픽셀 영역 내에 픽셀 전극 및 유기 박막 트랜지스터를 형성한다. 유기 박막 트랜지스터는 탑-게이트 바텀-컨택 형태(top-gate bottom-contact configuration)를 갖는데, 여기에서 절연 기판 상에 소스 전극과 데이터 라인의 패턴층, 드레인 전극의 패턴층 및 픽셀 전극의 패턴층이 위치하고, 소스 전극과 데이터 라인의 패턴층 및 드레인 전극의 패턴층 상에 유기 반도체층이 위치하고, 유기 반도체층 상에 게이트 절연층이 위치하고, 및 게이트 절연층 상에 게이트 전극이 위치한다.
실시예의 실시 방법은 다음의 단계를 포함한다.
먼저, 기판 상에 투명 도전 박막의 층을 형성하고 나서, 금속 박막의 층을 형성하며, 제1 패턴화 공정을 통해 소스 전극과 데이터 라인의 패턴층, 드레인 전극의 패턴층 및 픽셀 전극의 패턴층을 형성하는 단계(111).
단계(111)를 거친 기판 상에 유기 반도체층 및 게이트 절연층을 제조하고, 제2 패턴화 공정을 통해 유기 반도체층 및 게이트 절연층을 형성하는 단계(112).
단계(112)를 거친 기판 상에 게이트 금속 박막을 형성하고, 제3 패턴화 공정을 통해 게이트 전극 및 게이트 라인의 패턴층을 형성하는 단계(113).
예를 들어, 단계(111)에서, 먼저 유리 기판(1) 상에 스퍼터링 방식으로 투명 도전 박막(2)의 층을 형성하고 나서, 투명 도전 박막 상에 금속 박막(3)을 형성한다. 도 1a는 본 실시예에서 투명 도전 박막 및 금속 박막을 형성한 후의 단면도이다. 계속해서, 포토레지스트(8)의 층을 스핀코팅하고 나서, 하프톤(half-tone) 또는 그레이톤(gray-tone) 마스크판으로 노광 및 현상한다. 도 1b는 본 실시예에 따라 제1 패턴화 공정에서 하프톤 또는 그레이톤 마스크판으로 노광 및 현상한 후의 OTFT를 도시한 단면도이다. 도 1b에서, 영역 A는 포토레지스트 제거 영역이고, 영역 B는 포토레지스트 부분 보유 영역이며, 영역 C는 포토레지스트 완전 보유 영역이다. 포토레지스트 완전 보유 영역은 소스 전극과 데이터 라인 및 드레인 전극이 형성되는 패턴 영역에 대응하고, 포토레지스트 부분 보유 영역은 픽셀 전극이 형성될 패턴 영역에 대응하며, 및 포토레지스트 완전 제거 영역은 포토레지스트 완전 보유 영역 및 포토레지스트 부분 보유 영역 이외의 영역에 대응하고 채널 영역의 형성을 위해 이용된다. 도 1b에 도시된 어레이 기판에 대해, 얻어진 포토레지스트 패턴을 에칭 마스크로서 이용하는 제1 에칭 공정을 실행하여, 포토레지스트 완전 제거 영역의 투명 도전 박막 및 금속 박막을 에칭 제거한다. 도 1c는 본 실시예에 따라 제1 패턴화 공정에서 제1 에칭 후의 OTFT를 도시한 단면도이다. 다음으로, 도 1c에 도시된 어레이 기판 상에 포토레지스트가 에싱을 거쳐, 포토레지스트 부분 보유 영역의 포토레지스트를 제거하는 한편 포토레지스트 완전 보유 영역을 부분적으로 제거하여 더 얇아지게 한다. 도 1d는 본 실시예에 따라 제1 패턴화 공정에서 포토레지스트의 에싱 후에 OTFT를 도시한 단면도이다. 다음으로, 도 1d에 도시된 어레이 기판 상에 제2 에칭 공정을 실행하고, 포토레지스트 부분 보유 영역의 금속 박막을 에칭 제거하여 픽셀 전극의 패턴층을 획득한다. 도 1e는 본 실시에에서 제1 패턴화 공정의 제2 에칭 후의 OTFT를 도시한 단면도이다. 포토레지스트를 스트립핑한 후에, 소스 전극과 데이터 라인의 패턴층(2a), 드레인 전극의 패턴층(2b) 및 픽셀 전극의 패턴층(3)을 획득한다. 도 1f는 본 실시예에 따라 제1 패턴화 공정의 포토레지스트를 스트립핑한 후의 OTFT를 도시한 단면도이다. 도 1g는 본 실시예에 따라 제1 패턴화 공정에서의 포토레지스트를 스트립핑한 후의 OTFT를 도시한 평면도이다.
단계(112)에서, 단계(111)를 거친 기판 상에 진공 증착 방식으로 예를 들어 두께가 50㎚이고 바나딜 프탈로시아닌(vanadyl phthalocyanine)로 이루어진 유기 반도체층 박막(4)을 제조하고 나서, 스핀코팅 방식으로 예를 들어 두께가 550㎚이고 폴리비닐 페놀(polyvinyl phenol, PVP)로 이루어진 게이트 절연층 박막(5)을 제조하며, 100℃보다 낮은 온도로 20분 동안 베이킹하고 나서 130℃보다 높은 온도로 20분 동안 베이킹한다. 도 2a는 본 실시예에 따라 유기 반도체층 박막(4) 및 게이트 절연층 박막(5)을 제조한 후의 단면도이다. 다음으로, 게이트 절연층 박막(5) 상에 포토레지스트(8)의 층을 스핀코팅하고, 마스크판으로 포토레지스트(8) 상에 노광 및 현상을 실행한다. 도 2b는 본 실시예에 따라 제2 패턴화 공정의 마스크판으로 노광 및 현상한 후의 OTFT를 도시한 단면도이다. 도 2b에서, 영역 A는 포토레지스트 완전 보유 영역이고, 영역 B는 포토레지스트 제거 영역이다. 포토레지스트 완전 보유 영역은 유기 반도체층 및 게이트 절연층이 형성될 패턴 영역에 대응한다. 도 2b에서 도시된 유리 기판에 대하여, 에칭 공정을 수행하여 포토레지스트 완전 제거 영역의 절연층 박막 및 유기 반도체층 박막을 에칭 제거한다. 도 2c는 본 실시예에 따라 제2 패턴화 공정의 에칭 공정 후의 OTFT를 도시한 단면도이고, 도 2d는 본 실시예에 따라 제2 패턴화 공정의 에칭 공정 후의 OTFT를 도시한 평면도이다.
단계(113)에서, 단계(112)를 거친 기판 상에 게이트 금속 박막을 형성하고, 게이트 금속 박막의 형성 후에, 제3 패턴화 공정을 통해 게이트 전극 및 게이트 라인의 패턴층(7)을 형성한다. 도 3a는 본 실시예에 따라 제3 패턴화 공정 후의 OTFT를 도시한 단면도이고, 도 3b는 대응하는 평면도이다.
본 실시에에서 3번의 패턴화 공정을 사용한다. 하나의 패턴화 공정으로 소스 전극과 데이터 라인의 패턴층 및 픽셀 전극의 패턴층을 형성하고, 하나의 패턴화 공정으로 유기 반도체층 및 게이트 절연층을 형성하고, 하나의 패턴화 공정으로 게이트 전극 및 게이트 라인을 형성함으로써, 제조 공정을 간소화하고, 제조 비용을 줄이며, 제조 시간이 짧아지고, 제조 효율을 향상시킨다.
본 개시의 실시예에 따라, 유기 박막 트랜지스터 어레이 기판을 더 제공하는데, 이것은 상술한 실시예에서 설명된 바와 같은 어레이 기판의 제조 방법을 이용하여 얻어진 어레이 기판이다. 도 3a에 도시된 바와 같이, 어레이 기판 상에 서로 교차하는 게이트 라인 및 데이터 라인에 의해 구획된 픽셀 영역 내에 픽셀 전극의 패턴층(3) 및 유기 박막 트랜지스터를 구비한다. 유기 박막 트랜지스터는, 픽셀 전극의 패턴층(3) 위에 위치한 소스 전극과 데이터 라인의 패턴층(2a) 및 드레인 전극의 패턴층(2b), 소스 전극과 데이터 라인의 패턴층(2a) 및 드레인 전극의 패턴층(2b)을 덮는 유기 반도체층(4), 유기 반도체층(4)을 덮는 게이트 절연층(5), 및 게이트 절연층(5)을 덮는 게이트 전극 및 게이트 라인의 패턴층(7)을 포함한다. 본 개시의 실시예에 의해 제공된 유기 박막 트랜지스터 어레이 기판은 3번의 패턴화 공정을 사용하여 형성될 수 있는데, 하나의 패턴화 공정으로 소스 전극과 데이터 라인의 패턴층 및 픽셀 전극의 패턴층을 형성하고, 하나의 패턴화 공정으로 유기 반도체층 및 게이트 절연층을 형성하며, 하나의 패턴화 공정으로 게이트 전극 및 게이트 라인을 형성한다. 따라서, 제조 공정을 간소화하고, 제고 비용을 줄이며, 제조 시간이 짧아지고, 제조 효율을 향상시킨다.
본 개시의 실시예에 따라 상술한 유기 박막 트랜지스터의 제조 방법에 의해 제조된 유기 박막 트랜지스터 어레이 기판을 포함하는 디스플레이 장치를 제공한다.
본 개시의 실시예에 의해 제공된 디스플레이 장치는 액정 패널, 전자종이, OLED 패널, 액정TV, 액정 디스플레이, 디지털 액자, 휴대폰, 태블릿 컴퓨터, 또는 디스플레이 기능을 갖는 기타 다른 제품 또는 부품일 수 있다.
상술한 설명들은 단순히 본 개시의 실시예들의 예일 뿐, 본 개시의 보호범위를 한정하기 위해 사용되지 않는다. 본 개시의 보호범위는 첨부된 청구항에 의해 결정된다.
Claims (9)
- 유기 박막 트랜지스터 어레이 기판의 제조 방법에 있어서,
제1 패턴화 공정을 통하여 기판 상에 픽셀 전극의 패턴층, 및 상기 픽셀 전극의 패턴층 위에 위치하는 소스 전극과 데이터 라인의 패턴층 및 드레인 전극의 패턴층을 형성하는 단계,
제2 패턴화 공정을 통하여 상기 소스 전극과 데이터 라인의 패턴층 및 상기 드레인 전극의 패턴층을 덮는 유기 반도체층, 및 상기 유기 반도체층을 덮는 게이트 절연층을 형성하는 단계 - 상기 제2 패턴화 공정에서는 유기 반도체층 막과 게이트 절연층 막이 적층된 층들이 에칭되고, 상기 유기 반도체층 및 상기 게이트 절연층은 동일한 패턴을 지님 - , 및
제3 패턴화 공정을 통하여 상기 게이트 절연층이 형성된 상기 기판 상에 게이트 전극 및 게이트 라인의 패턴층을 형성하는 단계
를 포함하는 유기 박막 트랜지스터 어레이 기판의 제조 방법. - 제1항에 있어서,
상기 제1 패턴화 공정을 통하여 상기 기판 상에 상기 픽셀 전극의 패턴층, 및 상기 픽셀 전극의 패턴층 위에 위치하는 상기 소스 전극과 데이터 라인의 패턴층 및 상기 드레인 전극의 패턴층을 형성하는 단계는,
상기 기판 상에 투명 도전 박막을 형성하고 상기 투명 도전 박막 상에 금속 박막을 형성하는 단계,
상기 금속 박막 상에 포토레지스트를 스핀코팅하고, 상기 포토레지스트 상에 마스크판을 이용한 노광 및 현상을 실행하여, 포토레지스트 제거 영역, 포토레지스트 부분 보유 영역 및 포토레지스트 완전 보유 영역을 얻는 단계,
상기 기판 상에 에칭 공정을 수행하여 상기 포토레지스트 완전 제거 영역의 상기 투명 도전 박막 및 상기 금속 박막을 에칭 제거하는 단계,
상기 기판 상의 상기 포토레지스트 상에 에싱 공정을 실행하여 상기 포토레지스트 부분 보유 영역의 상기 포토레지스트를 제거하는 단계,
상기 기판 상에 에칭 공정을 진행하여 상기 포토레지스트 부분 보유 영역의 금속 박막을 에칭 제거하고 상기 픽셀 전극의 패턴층을 얻는 단계, 및
상기 포토레지스트 완전 보유 영역의 포토레지스트를 스트립핑(stripping off)하여 상기 소스 전극과 데이터 라인의 패턴층 및 상기 드레인 전극의 패턴층을 얻는 단계
를 포함하는 유기 박막 트랜지스터 어레이 기판의 제조 방법. - 제2항에 있어서,
상기 마스크판은 하프톤(half-tone) 마스크판 또는 그레이톤(gray-tone) 마스크판인 유기 박막 트랜지스터 어레이 기판의 제조 방법. - 제1항 내지 제3항 중 어느 한 항에 있어서,
상기 제2 패턴화 공정을 통하여 상기 소스 전극과 데이터 라인의 패턴층 및 상기 드레인 전극의 패턴층을 덮는 상기 유기 반도체층, 및 상기 유기 반도체층을 덮는 게이트 절연층을 형성하는 단계는,
상기 소스 전극과 데이터 라인의 패턴층 및 상기 드레인 전극의 패턴층을 덮는 상기 유기 반도체층의 박막을 형성하는 단계,
상기 유기 반도체층의 박막을 덮는 상기 게이트 절연층의 박막을 형성하는 단계,
상기 게이트 절연층의 박막 상에 포토레지스트를 스핀코팅하고, 상기 포토레지스트 상에 마스크판을 가지고 노광 및 현상을 실행하여, 포토레지스트 제거 영역 및 포토레지스트 완전 보유 영역을 얻는 단계;
상기 기판 상에 에칭 공정을 수행하여 상기 포토레지스트 완전 제거 영역의 상기 게이트 절연층의 박막 및 상기 유기 반도체층의 박막을 에칭 제거하는 단계, 및
상기 포토레지스트 완전 보유 영역의 포토레지스트를 스트립핑하여, 상기 유기 반도체층의 패턴층 및 상기 게이트 절연층의 패턴층을 얻는 단계
를 포함하는 유기 박막 트랜지스터 어레이 기판의 제조 방법. - 제4항에 있어서,
상기 게이트 절연층 박막의 형성 후에, 및 상기 게이트 절연층의 박막 상에 포토레지스트의 스핀코팅 전에, 상기 방법은,
제1 사전 설정 온도로 제1 사전 설정 시간 동안 상기 기판을 베이킹(baking)하고 나서, 제1 사전 설정 온도보다 높은 제2 사전 설정 온도로 제2 사전 설정 시간 동안 상기 기판을 베이킹하는 단계를 더 포함하는 유기 박막 트랜지스터 어레이 기판의 제조 방법. - 제1항 내지 제3항 중 어느 한 항에 있어서,
상기 게이트 절연층이 형성된 상기 기판 상에 상기 제3 패턴화 공정을 통하여 상기 게이트 전극 및 게이트 라인의 패턴층을 형성하는 단계는,
상기 게이트 절연층이 형성된 상기 기판 상에 게이트 금속 박막을 형성하는 단계,
상기 게이트 금속 박막 상에 포토레지스트를 스핀코팅하고, 상기 포토레지스트 상에 마스크판을 가지고 노광 및 현상을 실행하여 포토레지스트 완전 제거 영역 및 포토레지스트 완전 보유 영역을 얻는 단계,
상기 기판 상에 에칭 공정을 수행하여 상기 포토레지스트 완전 제거 영역의 상기 게이트 금속 박막을 에칭 제거하는 단계, 및
상기 포토레지스트를 스트립핑하여 상기 게이트 전극 및 게이트 라인의 패턴층을 얻는 단계
를 포함하는 유기 박막 트랜지스터 어레이 기판의 제조 방법. - 제1항에 기재된 상기 방법에 의해 제조된 유기 박막 트랜지스터 어레이 기판.
- 제7항에 기재된 상기 유기 박막 트랜지스터 어레이 기판을 포함하는 디스플레이 장치.
- 제4항에 있어서,
상기 게이트 절연층이 형성된 상기 기판 상에 상기 제3 패턴화 공정을 통하여 상기 게이트 전극 및 게이트 라인의 패턴층을 형성하는 단계는,
상기 게이트 절연층이 형성된 상기 기판 상에 게이트 금속 박막을 형성하는 단계,
상기 게이트 금속 박막 상에 포토레지스트를 스핀코팅하고, 상기 포토레지스트 상에 마스크판을 가지고 노광 및 현상을 실행하여 포토레지스트 완전 제거 영역 및 포토레지스트 완전 보유 영역을 얻는 단계,
상기 기판 상에 에칭 공정을 수행하여 상기 포토레지스트 완전 제거 영역의 상기 게이트 금속 박막을 에칭 제거하는 단계, 및
상기 포토레지스트를 스트립핑하여 상기 게이트 전극 및 게이트 라인의 패턴층을 얻는 단계
를 포함하는 유기 박막 트랜지스터 어레이 기판의 제조 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012102605940A CN102779785A (zh) | 2012-07-25 | 2012-07-25 | 有机薄膜晶体管阵列基板及其制备方法和显示装置 |
| CN201210260594.0 | 2012-07-25 | ||
| PCT/CN2012/086700 WO2014015627A1 (zh) | 2012-07-25 | 2012-12-14 | 有机薄膜晶体管阵列基板及其制备方法和显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140041403A KR20140041403A (ko) | 2014-04-04 |
| KR101544657B1 true KR101544657B1 (ko) | 2015-08-17 |
Family
ID=47124650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020137018812A KR101544657B1 (ko) | 2012-07-25 | 2012-12-14 | 유기 박막 트랜지스터 어레이 기판 및 그 제조 방법, 및 디스플레이 장치 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US9219238B2 (ko) |
| EP (1) | EP2889911B1 (ko) |
| JP (1) | JP6129313B2 (ko) |
| KR (1) | KR101544657B1 (ko) |
| CN (1) | CN102779785A (ko) |
| WO (1) | WO2014015627A1 (ko) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102779785A (zh) | 2012-07-25 | 2012-11-14 | 京东方科技集团股份有限公司 | 有机薄膜晶体管阵列基板及其制备方法和显示装置 |
| GB2521139B (en) * | 2013-12-10 | 2017-11-08 | Flexenable Ltd | Reducing undesirable capacitive coupling in transistor devices |
| KR102366566B1 (ko) | 2014-10-16 | 2022-02-25 | 삼성디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치 |
| CN105140181A (zh) | 2015-09-21 | 2015-12-09 | 京东方科技集团股份有限公司 | Tft阵列基板的制造方法、tft阵列基板及显示装置 |
| JP2017111296A (ja) * | 2015-12-16 | 2017-06-22 | 株式会社ジャパンディスプレイ | 表示装置 |
| GB2557192B (en) * | 2016-11-29 | 2021-03-10 | Flexenable Ltd | Semiconductor patterning |
| KR102248402B1 (ko) | 2018-04-19 | 2021-05-04 | 엘지디스플레이 주식회사 | 전계발광 표시장치 및 그 제조방법 |
| CN111081703B (zh) * | 2019-12-31 | 2023-12-26 | 广州新视界光电科技有限公司 | 一种静电防护电路和显示装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040238814A1 (en) * | 2001-12-25 | 2004-12-02 | Masanobu Mizusaki | Transistor and display device including the transistor |
| US20080002124A1 (en) * | 2006-06-29 | 2008-01-03 | Lg.Philips Lcd Co., Ltd. | Liquid crystal display device and method for fabricating the same |
| US20110215406A1 (en) | 2010-03-08 | 2011-09-08 | Sony Corporation | Thin film transistor and electronic device |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9919913D0 (en) * | 1999-08-24 | 1999-10-27 | Koninkl Philips Electronics Nv | Thin-film transistors and method for producing the same |
| KR101102133B1 (ko) * | 2004-10-27 | 2012-01-02 | 삼성전자주식회사 | 박막 트랜지스터의 제조방법 및 그 방법에 의해서 제조되는 박막 트랜지스터를 포함하는 표시소자 |
| KR100766318B1 (ko) * | 2005-11-29 | 2007-10-11 | 엘지.필립스 엘시디 주식회사 | 유기 반도체 물질을 이용한 박막트랜지스터와 이를 구비한액정표시장치용 어레이 기판 및 그 제조방법 |
| KR101213871B1 (ko) * | 2005-12-15 | 2012-12-18 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| WO2007099689A1 (ja) * | 2006-02-28 | 2007-09-07 | Pioneer Corporation | 有機トランジスタ及びその製造方法 |
| KR101256544B1 (ko) | 2006-08-24 | 2013-04-19 | 엘지디스플레이 주식회사 | 유기 박막트랜지스터 액정표시장치 및 그 제조방법 |
| KR101151159B1 (ko) * | 2006-09-19 | 2012-06-01 | 삼성전자주식회사 | 포스페이트계 자기조립단분자막을 포함하는 유기 박막트랜지스터 및 그 제조방법 |
| JP5396709B2 (ja) | 2007-12-11 | 2014-01-22 | セイコーエプソン株式会社 | 薄膜トランジスタ、電気光学装置および電子機器 |
| CN101894807B (zh) * | 2009-05-22 | 2012-11-21 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| KR101747391B1 (ko) | 2009-07-07 | 2017-06-15 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 이의 제조 방법 |
| CN102148196B (zh) * | 2010-04-26 | 2013-07-10 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| CN101814581B (zh) | 2010-04-29 | 2012-02-22 | 吉林大学 | 顶栅顶接触自对准有机薄膜晶体管的制备方法 |
| CN102779942B (zh) * | 2011-05-24 | 2015-11-25 | 京东方科技集团股份有限公司 | 一种有机薄膜晶体管阵列基板及其制作方法 |
| CN102637636A (zh) * | 2011-08-24 | 2012-08-15 | 京东方科技集团股份有限公司 | 有机薄膜晶体管阵列基板及其制作方法和显示装置 |
| CN102779785A (zh) | 2012-07-25 | 2012-11-14 | 京东方科技集团股份有限公司 | 有机薄膜晶体管阵列基板及其制备方法和显示装置 |
-
2012
- 2012-07-25 CN CN2012102605940A patent/CN102779785A/zh active Pending
- 2012-12-14 KR KR1020137018812A patent/KR101544657B1/ko active IP Right Grant
- 2012-12-14 US US13/985,195 patent/US9219238B2/en not_active Expired - Fee Related
- 2012-12-14 WO PCT/CN2012/086700 patent/WO2014015627A1/zh active Application Filing
- 2012-12-14 EP EP12858692.2A patent/EP2889911B1/en not_active Not-in-force
- 2012-12-14 JP JP2015523368A patent/JP6129313B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040238814A1 (en) * | 2001-12-25 | 2004-12-02 | Masanobu Mizusaki | Transistor and display device including the transistor |
| US20080002124A1 (en) * | 2006-06-29 | 2008-01-03 | Lg.Philips Lcd Co., Ltd. | Liquid crystal display device and method for fabricating the same |
| US20110215406A1 (en) | 2010-03-08 | 2011-09-08 | Sony Corporation | Thin film transistor and electronic device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140061615A1 (en) | 2014-03-06 |
| WO2014015627A1 (zh) | 2014-01-30 |
| US9219238B2 (en) | 2015-12-22 |
| EP2889911A4 (en) | 2016-06-29 |
| CN102779785A (zh) | 2012-11-14 |
| KR20140041403A (ko) | 2014-04-04 |
| EP2889911B1 (en) | 2022-03-23 |
| EP2889911A1 (en) | 2015-07-01 |
| JP6129313B2 (ja) | 2017-05-17 |
| JP2015524615A (ja) | 2015-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101544657B1 (ko) | 유기 박막 트랜지스터 어레이 기판 및 그 제조 방법, 및 디스플레이 장치 | |
| KR101493583B1 (ko) | 유기 박막 트랜지스터 어레이 기판과 그 제조방법 및 디스플레이 장치 | |
| CN106057827B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| KR101900170B1 (ko) | 어레이 기판의 제조 방법, 어레이 기판 및 디스플레이 디바이스 | |
| KR101415484B1 (ko) | 유기 ｔｆｔ 어레이 기판 및 그 제조 방법 | |
| WO2013159538A1 (zh) | 有机薄膜晶体管阵列基板及其制备方法以及显示装置 | |
| US9240562B2 (en) | OTFT array substrate, display device and method for manufacturing the same | |
| KR20060019976A (ko) | 유기 박막트랜지스터 및 액정표시소자의 제조방법 | |
| WO2014015585A1 (zh) | 有机薄膜晶体管阵列基板制作方法 | |
| US9685621B2 (en) | Thin film transistor, its manufacturing method, array substrate and display device | |
| CN106449519B (zh) | 一种薄膜晶体管及制作方法、显示装置 | |
| TWI469224B (zh) | 有機薄膜電晶體及其製造方法 | |
| WO2016011685A1 (zh) | 共平面型氧化物半导体tft基板的制作方法 | |
| KR100662787B1 (ko) | 유기 박막트랜지스터와 그 제조방법, 및 이를 이용한 액정표시소자의 제조방법 | |
| CN106449654A (zh) | 一种基板及其制备方法、显示装置 | |
| WO2015035715A1 (zh) | Tft阵列基板制作方法及tft阵列基板、显示设备 | |
| KR20110066746A (ko) | 액정표시장치의 어레이기판 및 그 제조방법 | |
| KR101771882B1 (ko) | 액정표시장치의 어레이 기판 제조방법 | |
| CN116583117A (zh) | 阵列基板、显示面板及其制备方法 | |
| TW201539756A (zh) | 電子元件及其製作方法 | |
| CN117153847A (zh) | 薄膜晶体管阵列基板及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| AMND | Amendment | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20180719 Year of fee payment: 4 |