CN106449654A - 一种基板及其制备方法、显示装置 - Google Patents

一种基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN106449654A
CN106449654A CN201610900471.7A CN201610900471A CN106449654A CN 106449654 A CN106449654 A CN 106449654A CN 201610900471 A CN201610900471 A CN 201610900471A CN 106449654 A CN106449654 A CN 106449654A
Authority
CN
China
Prior art keywords
insulating barrier
substrate
conductive pattern
area
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610900471.7A
Other languages
English (en)
Other versions
CN106449654B (zh
Inventor
张松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610900471.7A priority Critical patent/CN106449654B/zh
Publication of CN106449654A publication Critical patent/CN106449654A/zh
Application granted granted Critical
Publication of CN106449654B publication Critical patent/CN106449654B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Abstract

本发明的实施例提供一种基板及其制备方法、显示装置，涉及显示技术领域，既可以提高产品良率，又可以提高开口率。所述基板包括衬底、依次设置在所述衬底上的第一导电图案、第一绝缘层、第二绝缘层和第二导电图案；所述第一绝缘层上设置有第一过孔，所述第二绝缘层上设置有第二过孔；所述第一过孔和所述第二过孔用于使所述第一导电图案和所述第二导电图案电连接；所述第一过孔远离所述衬底的上表面的面积大于所述第一过孔下表面的面积；所述第二过孔远离所述衬底的上表面的面积等于所述第二过孔下表面的面积；其中，所述第一过孔上表面与所述第二过孔下表面重合。

Description

一种基板及其制备方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种基板及其制备方法、显示装置。
背景技术
随着显示技术的发展，各种各样的显示装置出现在人们的视野中。
现有的显示装置包括基板，基板上设置有多层膜层，两层导电图案之间设置有绝缘层，在两层导电图案需要电连接时，一般通过在绝缘层上设置过孔，使两层导电图案电连接。
现有技术中，为了尽可能提高基板的开口率，通常将过孔的尺寸做到尽量小，即过孔与位于其下方的第一导电图案和位于其上方的第二导电图案的接触面积尽量小；为了保证第一导电图案和第二导电图案之间的响应速度，通常使过孔的电性接触面积尽量大，即过孔与第一导电图案的接触面积尽量大，本领域技术人员综合两个因素考虑，在制备过孔时，适中的选择了过孔的表面积。但是，由于光阻的各向异性(即有机物、高分子等材料在不同位置处的腐蚀速度不同)，使得刻蚀出的过孔的上表面积大于下表面积，即沿第二导电图案到第一导电图案的方向，过孔面积依次递减，而过孔的上表面积大，不仅降低了基板的开口率，而且容易导致位于绝缘层上方的第二导电图案在过孔位置处发生断裂，从而降低产品良率。
发明内容
本发明的实施例提供一种基板及其制备方法、显示装置，既可以提高产品良率，又可以提高开口率。
为达到上述目的，本发明的实施例采用如下技术方案：
第一方面，提供一种基板，包括衬底、依次设置在所述衬底上的第一导电图案、第一绝缘层、第二绝缘层和第二导电图案；所述第一绝缘层上设置有第一过孔，所述第二绝缘层上设置有第二过孔；所述第一过孔和所述第二过孔用于使所述第一导电图案和所述第二导电图案电连接；所述第一过孔远离所述衬底的上表面的面积大于所述第一过孔下表面的面积；所述第二过孔远离所述衬底的上表面的面积等于所述第二过孔下表面的面积；其中，所述第一过孔上表面与所述第二过孔下表面重合。
优选的，所述第一绝缘层的厚度大于等于所述第二绝缘层的厚度。
可选的，所述第一绝缘层和所述第二绝缘层完全接触。
可选的，所述第一绝缘层和所述第二绝缘层不完全接触。
基于上述，优选的，所述第一导电图案和所述第二导电图案为金属电极和透明电极。
第二方面，提供一种显示装置，包括第一方面所述的基板。
第三方面，提供一种基板的制备方法，包括依次在衬底上形成第一导电图案、第一绝缘层、第二绝缘层和第二导电图案；所述第一绝缘层上形成有第一过孔，所述第二绝缘层上形成有第二过孔；所述第一过孔和所述第二过孔用于使所述第一导电图案和所述第二导电图案电连接；所述第一过孔远离所述衬底的上表面的面积大于所述第一过孔下表面的面积；所述第二过孔远离所述衬底的上表面的面积等于所述第二过孔下表面的面积；其中，所述第一过孔上表面与所述第二过孔下表面重合。
优选的，形成所述第一绝缘层和所述第二绝缘层，包括：形成第一子绝缘薄膜，并形成光刻胶；利用掩模板对光刻胶进行曝光，显影后使对应待形成所述第一过孔位置处的光刻胶去除；对所述第一子绝缘薄膜进行刻蚀，形成包括所述第一过孔的第一绝缘层，并去除剩余的光刻胶；形成第二子绝缘薄膜，并形成光刻胶；其中，所述第二子绝缘薄膜将所述第一过孔覆盖；利用所述掩模板对光刻胶进行曝光，显影后对所述第二子绝缘薄膜进行刻蚀，使所述第一过孔露出，形成包括所述第二过孔的第二绝缘层，并去除剩余的光刻胶。
优选的，所述第一绝缘层的厚度大于等于所述第二绝缘层的厚度。
可选的，所述第一绝缘层和所述第二绝缘层完全接触。
或者，所述第一绝缘层和所述第二绝缘层不完全接触。
本发明的实施例提供一种基板及其制备方法、显示装置，相对现有技术中沿第二导电图案到第一导电图案的方向，过孔面积依次递减，本发明实施例通过改变过孔的形状，即使靠近衬底的第一绝缘层上的第一过孔上表面面积大于下表面面积，使远离衬底的第二绝缘层上的第二过孔上表面面积等于下表面面积，并使第一过孔上表面与第二过孔下表面重合，可使第二过孔与第二导电图案的接触面积减小，即使第二过孔上表面的面积小于现有技术中过孔与第二导电图案接触的面积，从而可改善现有技术中第二导电图案容易发生断裂的问题，提高产品良率，并且可提高开口率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1(a)为本发明实施例提供的一种基板的结构示意图一；
图1(b)为本发明实施例提供的一种基板的结构示意图二；
图1(c)为本发明实施例提供的一种基板的结构示意图三；
图2(a)为本发明实施例提供的一种基板的结构示意图四；
图2(b)为本发明实施例提供的一种基板的结构示意图五；
图3为本发明实施例提供的一种第一绝缘层和第二绝缘层的制备方法的流程图；
图4(a)为本发明实施例提供的一种基板的制备过程示意图一；
图4(b)为本发明实施例提供的一种基板的制备过程示意图二；
图4(c)为本发明实施例提供的一种基板的制备过程示意图三；
图4(d)为本发明实施例提供的一种基板的制备过程示意图四；
图4(e)为本发明实施例提供的一种基板的制备过程示意图五。
附图标记：
01-第一导电图案；02-第二导电图案；03-薄膜晶体管；04-光刻胶；11-第一过孔；12-第二过孔；20-衬底；31-第一绝缘层；311-第一子绝缘薄膜；32-第二绝缘层；322-第二子绝缘薄膜。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种基板，如图1(a)、图1(b)和图1(c)所示，包括衬底20、依次设置在衬底20上的第一导电图案01、第一绝缘层31、第二绝缘层32和第二导电图案02；第一绝缘层31上设置有第一过孔11，第二绝缘层32上设置有第二过孔12；第一过孔11和第二过孔12用于使第一导电图案01和第二导电图案02电连接；第一过孔11远离衬底20的上表面的面积大于第一过孔11下表面的面积；第二过孔12远离衬底20的上表面的面积等于第二过孔12下表面的面积；其中，第一过孔11上表面与第二过孔12下表面重合。
需要说明的是，第一，不对第一绝缘层31和第二绝缘层32进行限定，如图1(a)和图1(b)所示，其可以是同一种用途的绝缘层，如图图1(c)所示，也可以是不同种用途的绝缘层。
其中，第一绝缘层31和第二绝缘层32是不同种用途的绝缘层时，第一绝缘层31和第二绝缘层32的材料可以相同，也可以不同。
此外，不对第一绝缘层31和第二绝缘层32的厚度进行限定，能使第一导电图案01和第二导电图案02通过第一过孔11和第二过孔12导通即可。
第二，第一过孔11上表面与第二过孔12下表面重合，即第一过孔11上表面的面积与第二过孔12下表面的面积相等，并且第一过孔11和第二过孔12位置对应且连通。
其中，第二导电图案02穿过第二过孔12和第一过孔11与第一导电图案01电连接。
第三，不对基板的具体结构进行限定。
本发明实施例提供一种基板，相对现有技术中沿第二导电图案02到第一导电图案01的方向，过孔面积依次递减，本发明实施例通过改变过孔的形状，即使靠近衬底20的第一绝缘层31上的第一过孔11上表面面积大于下表面面积，使远离衬底20的第二绝缘层32上的第二过孔12上表面面积等于下表面面积，并使第一过孔11上表面与第二过孔12下表面重合，可使第二过孔12与第二导电图案02的接触面积减小，即使第二过孔12上表面的面积小于现有技术中过孔与第二导电图案02接触的面积，从而可改善现有技术中第二导电图案02容易发生断裂的问题，提高产品良率，并且可提高开口率。
优选的，如图1(a)和图1(b)所示，第一绝缘层31的厚度大于等于第二绝缘层32的厚度。
即，如图1(a)所示，第一绝缘层31的厚度大于第二绝缘层32的厚度；如图1(b)所示，第一绝缘层31的厚度等于第二绝缘层32的厚度。
本发明实施例通过使第一绝缘层31的厚度大于等于第二绝缘层32的厚度，可在保证第一过孔11与第一导电图案01电性接触面积，即保证第一过孔11下表面的面积与现有技术中过孔与第一导电图案01电性接触的面积相同的情况下，使第二过孔12与第二导电图案02的接触面积减小，从而可保证第一导电图案01和第二导电图案02的响应速度。在此基础上，第一绝缘层31的厚度越小，形成的第一过孔11上表面的面积越小，因此将第一绝缘层31和第二绝缘层32的厚度设置为相同，可最大程度减小第二过孔12上表面的面积(第二过孔12与第二导电图案02的接触面积)。
可选的，如图1(a)和图1(b)所示，第一绝缘层31和第二绝缘层32完全接触。
即，第一绝缘层31和第二绝缘层32为同一种用途的绝缘层，在第一绝缘层31和第二绝缘层32之间不设置其他膜层。
本发明实施例通过将同一种用途的绝缘层分两层设置，并分别在第一绝缘层31上设置第一过孔11，在第二绝缘层32上设置第二过孔12，可减小第一过孔11上表面的面积，从而减小第二过孔12与第二导电图案02的接触面积。
可选的，如图1(c)所示，第一绝缘层31和第二绝缘层32不完全接触。
即，第一绝缘层31和第二绝缘层32为不同种用途的绝缘层，在第一绝缘层31和第二绝缘层32之间设置有其他膜层。
需要说明的是，本领域技术人员应该明白，无论第一绝缘层31和第二绝缘层32之间是否设置其他膜层，在过孔位置处，第一绝缘层31和第二绝缘层32均处于贴合状态，从而保证第一过孔11上表面与第二过孔12下表面重合。
本发明实施例通过在第一绝缘层31上设置第一过孔11，在第二绝缘层32上设置第二过孔12，可减小第一过孔11上表面的面积，从而减小第二过孔12与第二导电图案02的接触面积。
基于上述，优选的，第一导电图案01和第二导电图案02为金属电极和透明电极。
示例的，如图2(a)所示，所述基板为阵列基板，阵列基板包括薄膜晶体管03和像素电极(即第二导电图案02)，薄膜晶体管03的源极与数据线电连接，漏极(即第一导电图案01)与像素电极电连接，栅极与栅线电连接。
示例的，如图2(b)所示，所述基板为阵列基板，阵列基板包括公共电极(即第二导电图案02)和公共电极线(即第一导电图案01)，公共电极通过第二过孔12和第一过孔11与公共电极线电连接。
其中，不对透明电极的材料进行限定，例如可以为ITO(氧化铟锡)、IZO(铟锌氧化物)等。薄膜晶体管可以为非晶硅薄膜晶体管、多晶硅薄膜晶体管、金属氧化物薄膜晶体管、有机薄膜晶体管等。在此基础上，薄膜晶体管还可以为顶栅型或底栅型等。
本发明实施例还提供一种显示装置，包括上述基板。
其中，显示装置具体可以是LCD(Liquid Crystal Display，液晶显示器)、液晶电视、数码相框、手机、平板电脑、导航仪、OLED(Organic Light-Emitting Diode，有机发光二极管)显示器、等具有任何显示功能的产品或者部件。
本发明实施例提供一种显示装置，显示装置中用于连接导电图案的过孔，相对现有技术中沿第二导电图案02到第一导电图案01的方向，过孔面积依次递减，本发明实施例通过改变过孔的形状，即使靠近衬底20的第一绝缘层31上的第一过孔11上表面面积大于下表面面积，使远离衬底20的第二绝缘层32上的第二过孔12上表面面积等于下表面面积，并使第一过孔11上表面与第二过孔12下表面重合，可使第二过孔12与第二导电图案02的接触面积减小，即使第二过孔12上表面的面积小于现有技术中过孔与第二导电图案02接触的面积，从而可改善现有技术中第二导电图案02容易发生断裂的问题，提高产品良率，并且可提高开口率。
本发明实施例还提供一种基板的制备方法，如图1(a)、图1(b)和图1(c)所示，包括依次在衬底20上形成第一导电图案01、第一绝缘层31、第二绝缘层32和第二导电图案02；第一绝缘层31上形成有第一过孔11，第二绝缘层32上形成有第二过孔12；第一过孔11和第二过孔12用于使第一导电图案01和第二导电图案02电连接；第一过孔11远离衬底20的上表面的面积大于第一过孔11下表面的面积；第二过孔12远离衬底20的上表面的面积等于第二过孔12下表面的面积；其中，第一过孔11上表面与第二过孔12下表面重合。
其中，不对第一绝缘层31和第二绝缘层32的具体形成方式进行限定，使第二过孔12上表面和下表面的面积等于第一过孔11上表面的面积即可。
本发明实施例提供一种基板的制备方法，相对现有技术中沿第二导电图案02到第一导电图案01的方向，过孔面积依次递减，本发明实施例通过改变过孔的形状，即使靠近衬底20的第一绝缘层31上的第一过孔11上表面面积大于下表面面积，使远离衬底20的第二绝缘层32上的第二过孔12上表面面积等于下表面面积，并使第一过孔11上表面与第二过孔12下表面重合，可使第二过孔12与第二导电图案02的接触面积减小，即使第二过孔12上表面的面积小于现有技术中过孔与第二导电图案02接触的面积，从而可改善现有技术中第二导电图案02容易发生断裂的问题，提高产品良率，并且可提高开口率。
优选的，如图3所示，形成第一绝缘层31和第二绝缘层32，包括：
S10、如图4(a)所示，形成第一子绝缘薄膜311，并形成光刻胶04。
S20、如图4(b)所示，利用掩模板对光刻胶04进行曝光，显影后使对应待形成第一过孔11位置处的光刻胶04去除。
S30、如图4(c)所示，对第一子绝缘薄膜311进行刻蚀，形成包括第一过孔11的第一绝缘层31，并去除剩余的光刻胶04。
其中，可采用灰化工艺或剥离工艺去除剩余的光刻胶04。
S40、如图4(d)所示，形成第二子绝缘薄膜322，并形成光刻胶04；其中，第二子绝缘薄膜322将第一过孔11覆盖。
S50、如图4(e)所示，利用所述掩模板对光刻胶04进行曝光，显影后对第二子绝缘薄膜322进行刻蚀，使第一过孔11露出，形成包括第二过孔12的第二绝缘层32，并去除剩余的光刻胶04。
其中，对第二子绝缘薄膜322上的光刻胶04和第一子绝缘薄膜311上的光刻胶04采用同一种掩模板进行曝光，来使两层光刻胶04的曝光范围相同。
需要说明的是，第一，在本发明实施例中，形成第一子绝缘薄膜311、第二子绝缘薄膜322、光刻胶04等描述中，所指的形成可以为沉积、涂覆等，在此不做限定。
第二，对于光刻胶04，其种类很多，根据其化学反应机理和显影原理，可分负性胶和正性胶两类。光照后形成不可溶物质的是负性胶；反之，对某些溶剂是不可溶的，经光照后变成可溶物质的即为正性胶。不同种类的光刻胶对应有不同的掩膜板。本发明实施例不对光刻胶04的种类进行限定。
本发明实施例在形成第一绝缘层31时便形成第一过孔11，在形成第二绝缘层32时再形成第二过孔12。基于刻蚀工艺特性，可采用同一掩模板，使形成的第一过孔11上表面的面积大于下表面的面积，第二过孔12上表面的面积等于下表面的面积，且第一过孔11上表面与第二过孔12下表面重合，工艺简单。
优选的，如图1(a)和图1(b)所示，第一绝缘层31的厚度大于等于第二绝缘层32的厚度。
本发明实施例通过使第一绝缘层31的厚度大于等于第二绝缘层32的厚度，可在保证第一过孔11与第一导电图案01电性接触面积，即保证第一过孔11下表面的面积与现有技术中过孔与第一导电图案01电性接触的面积相同的情况下，使第二过孔12与第二导电图案02的接触面积减小，从而可保证第一导电图案01和第二导电图案02的响应速度。在此基础上，第一绝缘层31的厚度越小，形成的第一过孔11上表面的面积越小，因此将第一绝缘层31和第二绝缘层32的厚度设置为相同，可最大程度减小第二过孔12上表面的面积(第二过孔12与第二导电图案02的接触面积)。
可选的，如图1(a)和图1(b)所示，第一绝缘层31和第二绝缘层32完全接触。
本发明实施例通过将同一种用途的绝缘层分为两次形成，并在形成第一绝缘层31时便形成第一过孔11，在形成第二绝缘层32时再形成第二过孔12，可减小第一过孔11上表面的面积，从而减小第二过孔12与第二导电图案02的接触面积。
或者，如图1(c)所示，第一绝缘层31和第二绝缘层32不完全接触。
本发明实施例通过在形成第一绝缘层31时便形成第一过孔11，在形成第二绝缘层32时再形成第二过孔12，可减小第一过孔11上表面的面积，从而减小第二过孔12与第二导电图案02的接触面积。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种基板，其特征在于，包括衬底、依次设置在所述衬底上的第一导电图案、第一绝缘层、第二绝缘层和第二导电图案；
所述第一绝缘层上设置有第一过孔，所述第二绝缘层上设置有第二过孔；所述第一过孔和所述第二过孔用于使所述第一导电图案和所述第二导电图案电连接；
所述第一过孔远离所述衬底的上表面的面积大于所述第一过孔下表面的面积；
所述第二过孔远离所述衬底的上表面的面积等于所述第二过孔下表面的面积；
其中，所述第一过孔上表面与所述第二过孔下表面重合。
2.根据权利要求1所述的基板，其特征在于，所述第一绝缘层的厚度大于等于所述第二绝缘层的厚度。
3.根据权利要求1所述的基板，其特征在于，所述第一绝缘层和所述第二绝缘层完全接触。
4.根据权利要求1所述的基板，其特征在于，所述第一绝缘层和所述第二绝缘层不完全接触。
5.根据权利要求1-4任一项所述的基板，其特征在于，所述第一导电图案和所述第二导电图案为金属电极和透明电极。
6.一种显示装置，其特征在于，包括权利要求1-5任一项所述的基板。
7.一种基板的制备方法，其特征在于，包括依次在衬底上形成第一导电图案、第一绝缘层、第二绝缘层和第二导电图案；
所述第一绝缘层上形成有第一过孔，所述第二绝缘层上形成有第二过孔；所述第一过孔和所述第二过孔用于使所述第一导电图案和所述第二导电图案电连接；
所述第一过孔远离所述衬底的上表面的面积大于所述第一过孔下表面的面积；
所述第二过孔远离所述衬底的上表面的面积等于所述第二过孔下表面的面积；
其中，所述第一过孔上表面与所述第二过孔下表面重合。
8.根据权利要求7所述的制备方法，其特征在于，形成所述第一绝缘层和所述第二绝缘层，包括：
形成第一子绝缘薄膜，并形成光刻胶；
利用掩模板对光刻胶进行曝光，显影后使对应待形成所述第一过孔位置处的光刻胶去除；
对所述第一子绝缘薄膜进行刻蚀，形成包括所述第一过孔的第一绝缘层，并去除剩余的光刻胶；
形成第二子绝缘薄膜，并形成光刻胶；其中，所述第二子绝缘薄膜将所述第一过孔覆盖；
利用所述掩模板对光刻胶进行曝光，显影后对所述第二子绝缘薄膜进行刻蚀，使所述第一过孔露出，形成包括所述第二过孔的第二绝缘层，并去除剩余的光刻胶。
9.根据权利要求8所述的制备方法，其特征在于，所述第一绝缘层的厚度大于等于所述第二绝缘层的厚度。
10.根据权利要求8所述的制备方法，其特征在于，所述第一绝缘层和所述第二绝缘层完全接触；或者，
所述第一绝缘层和所述第二绝缘层不完全接触。
CN201610900471.7A 2016-10-14 2016-10-14 一种基板及其制备方法、显示装置 Active CN106449654B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610900471.7A CN106449654B (zh) 2016-10-14 2016-10-14 一种基板及其制备方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610900471.7A CN106449654B (zh) 2016-10-14 2016-10-14 一种基板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN106449654A true CN106449654A (zh) 2017-02-22
CN106449654B CN106449654B (zh) 2019-12-31

Family

ID=58174524

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610900471.7A Active CN106449654B (zh) 2016-10-14 2016-10-14 一种基板及其制备方法、显示装置

Country Status (1)

Country Link
CN (1) CN106449654B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107104106A (zh) * 2017-04-10 2017-08-29 武汉华星光电技术有限公司 Tft基板的制作方法及tft基板
CN109545800A (zh) * 2018-11-23 2019-03-29 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168190A (ja) * 1999-12-08 2001-06-22 Mitsubishi Electric Corp 半導体装置、液晶表示装置、半導体装置の製造方法および液晶表示装置の製造方法
US20050287722A1 (en) * 1995-11-19 2005-12-29 Semiconductor Energy Laboratory Co., Ltd., A Japan Corporation Method of fabricating semiconductor device
CN1722449A (zh) * 2004-07-15 2006-01-18 精工爱普生株式会社 半导体器件用基板、其制造方法及其应用
JP2006093533A (ja) * 2004-09-27 2006-04-06 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
CN101546076A (zh) * 2008-03-26 2009-09-30 北京京东方光电科技有限公司 Tft-lcd阵列基板和彩膜基板及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050287722A1 (en) * 1995-11-19 2005-12-29 Semiconductor Energy Laboratory Co., Ltd., A Japan Corporation Method of fabricating semiconductor device
JP2001168190A (ja) * 1999-12-08 2001-06-22 Mitsubishi Electric Corp 半導体装置、液晶表示装置、半導体装置の製造方法および液晶表示装置の製造方法
CN1722449A (zh) * 2004-07-15 2006-01-18 精工爱普生株式会社 半导体器件用基板、其制造方法及其应用
JP2006093533A (ja) * 2004-09-27 2006-04-06 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
CN101546076A (zh) * 2008-03-26 2009-09-30 北京京东方光电科技有限公司 Tft-lcd阵列基板和彩膜基板及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107104106A (zh) * 2017-04-10 2017-08-29 武汉华星光电技术有限公司 Tft基板的制作方法及tft基板
CN109545800A (zh) * 2018-11-23 2019-03-29 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置

Also Published As

Publication number Publication date
CN106449654B (zh) 2019-12-31

Similar Documents

Publication Publication Date Title
CN101685229B (zh) 液晶显示器阵列基板的制造方法
CN103293790B (zh) 像素单元及其制备方法、阵列基板、显示装置
CN102881688B (zh) 一种阵列基板、显示面板及阵列基板的制造方法
CN103676354B (zh) 电极结构及制备方法、阵列基板及制备方法和显示装置
CN103715267A (zh) 薄膜晶体管、tft阵列基板及其制造方法和显示装置
CN100368909C (zh) 薄膜晶体管阵列基板、液晶显示器件及其制造和检测方法
CN103021940B (zh) 阵列基板及其制造方法、显示装置
CN101587272A (zh) 液晶显示器件及其制造方法
CN104037126A (zh) 一种阵列基板的制备方法、阵列基板和显示装置
CN105261653B (zh) 显示装置
CN103151359A (zh) 一种显示装置、阵列基板及其制作方法
CN109634467A (zh) 一种阵列基板及其制备方法
CN104157613B (zh) 一种阵列基板的制备方法
CN103048840B (zh) 阵列基板及其制作方法、液晶显示面板和显示装置
CN103094287B (zh) 阵列基板及其制备方法、显示装置
CN103915444A (zh) 一种阵列基板及其制备方法、液晶显示面板
CN106019751A (zh) 阵列基板及其制造方法、显示装置
CN105679714A (zh) 阵列基板及其制作方法
CN103219284A (zh) Tft阵列基板、tft阵列基板的制作方法及显示装置
CN104241296B (zh) 一种阵列基板及其制作方法和显示装置
CN103117224A (zh) 一种薄膜晶体管和阵列基板的制作方法
CN106449660A (zh) 一种阵列基板、其制作方法及显示装置
CN103489874A (zh) 阵列基板及其制备方法、显示装置
CN106449654A (zh) 一种基板及其制备方法、显示装置
CN104393020B (zh) 一种阵列基板及其制备方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant