KR20060019976A - 유기 박막트랜지스터 및 액정표시소자의 제조방법 - Google Patents

유기 박막트랜지스터 및 액정표시소자의 제조방법 Download PDF

Info

Publication number
KR20060019976A
KR20060019976A KR1020040068693A KR20040068693A KR20060019976A KR 20060019976 A KR20060019976 A KR 20060019976A KR 1020040068693 A KR1020040068693 A KR 1020040068693A KR 20040068693 A KR20040068693 A KR 20040068693A KR 20060019976 A KR20060019976 A KR 20060019976A
Authority
KR
South Korea
Prior art keywords
layer
forming
organic
film
substrate
Prior art date
Application number
KR1020040068693A
Other languages
English (en)
Other versions
KR100675639B1 (ko
Inventor
서현식
최낙봉
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020040068693A priority Critical patent/KR100675639B1/ko
Priority to JP2005151603A priority patent/JP4431081B2/ja
Priority to GB0620853A priority patent/GB2428889B/en
Priority to FR0505633A priority patent/FR2874746B1/fr
Priority to TW094118494A priority patent/TWI275180B/zh
Priority to GB0511402A priority patent/GB2418065B/en
Priority to US11/148,293 priority patent/US7754523B2/en
Priority to CNB200510077422XA priority patent/CN100445852C/zh
Priority to DE102005030675A priority patent/DE102005030675B4/de
Publication of KR20060019976A publication Critical patent/KR20060019976A/ko
Application granted granted Critical
Publication of KR100675639B1 publication Critical patent/KR100675639B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H10K10/486—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions the channel region comprising two or more active layers, e.g. forming pn heterojunctions

Abstract

본 발명은 유기 박막트랜지스터의 제조방법에 관한 것으로, 기판을 준비하는 단계와, 상기 기판 상에 게이트전극을 형성하는 단계와, 상기 게이트전극을 포함하는 기판 전면에 게이트절연막을 형성하는 단계와, 상기 게이트절연막 상에 배면 노광(back exposing)을 통해 유기 액티브층을 형성하는 단계 및 상기 액티브층 상에 소스 및 드레인전극을 형성하는 단계를 포함하여 이루어지는 유기 박막트랜지스터의 제조방법을 제공한다.

Description

유기 박막트랜지스터 및 액정표시소자의 제조방법{FABRICATION METHOD OF ORGANIC THIN FILM TRANSISTOR AND LIQUID CRYSTAL DISPLAY DEVICE}
도1a ~ 도1e는 종래 유기 박막트랜지스터의 제조방법을 나타낸 공정단면도.
도2a ~ 도2e는 본 발명에 의한 유기 박막트랜지스터의 제조방법을 나타내 공정단면도.
도3a ~ 도3c는 본 발명의 액티브층을 형성방법을 상세하게 나타낸 공정단면도.
도4는 본 발명에 의한 액정표시소자를 나타낸 단면도.
***도면의 주요부분에 대한 부호의 설명***
111,211: 게이트전극 115,215: 액티브층
115',215': 무기패턴 116,216: 소스전극
117,217: 드레인전극 118,218: 보호막
125: 감광패턴 231: 블랙매트릭스
233: 칼라필터 235: 공통전극
본 발명은 유기 박막트랜지스터의 제조방법에 관한 것으로, 특히 배면노광을 통해 액티브층을 형성함으로써, 액티브패턴을 정확하게 형성하고, 마스크 수를 절감할 수 있도록 한 유기 박막트랜지스터의 제조방법에 관한 것이다.
통상적으로, 유기 반도체는 반도체 특성을 나타내는 공액성 유기 고분자인 폴리아세틸렌이 개발된 후, 합성방법의 다양함, 필름형태로 형성이 용이함, 유연성, 전도성, 저렴한 생산비와 같은 유기물의 특성 때문에 새로운 전기전자재료로서 기능성 전자소자 및 광소자등 광범위한 분야에서 활발한 연구가 이루어지고 있다.
이러한 전도성 고분자를 이용한 소자 중에서, 유기물을 액티브층으로 사용하는 유기 박막트랜지스터(Organic Thin Film Transistor: OTFT)에 관한 연구가 1980년 이후부터 시작되었으며, 근래에는 전세계에서 많은 연구가 진행 중에 있다. 상기 OTFT는 Si-TFT와 구조적으로 거의 같은 형태로 반도체 영역에 Si 대신에 유기물을 사용한다는 차이점이 있다. 이러한 유기 박막트랜지스터는 기존의 Si박막을 형성하기 위한 플라즈마를 이용한 화학증착(CVD)을 대신하여 상압의 프린팅 공정으로 박막형성이 가능하며, 더 나아가서는 플라스틱 기판을 이용한 연속공정(Roll to Roll)이 가능하고 저가의 트랜지스터를 구현할 수 있는 장점이 있다.
따라서, 유기 박막트랜지스터 연구의 최종 목적은 박막트랜지스터의 모든층을 유기막으로 형성하고, 이를 통해 상압에서 유기 박막트랜지스터의 인쇄공정 및 연속공정이 가능하도록 하는데 있다. 그리고, 현재까지는, 액티브층을 유기막으로하는 유기 박막트랜지터의 연구가 시도되고 있는 상태이며, 계속해서 액티브층 이외에 증작장비 없이도 상압에서 유기 박막트랜지스터를 제작할 수 있는 연구가 진 행될 것이다.
도1a ~ 도1e는 종래 유기 박막트랜지스터의 제조공정을 나타낸 것으로, 특히, 액정표시소자에 적용되는 박막트랜지스터의 공정단면도를 나타낸 것이다.
먼저, 도1a에 도시된 바와 같이, 투명한 기판(10)을 준비한 다음, 그 위에 제1금속물질을 증착하여 제1금속막을 형성한 후, 이를 패터닝하여 게이트전극(11)을 형성한다. 이때, 상기 게이트전극(11)의 패터닝공정은 사진식각 공정(photolithography)을 통해서 이루어진다. 사진식각 공정은 패턴을 형성하고자 하는 식각대상층 상에 감광막(photoresist film)을 도포하는 감광막 도포공정과, 상기 감광막 상에 마스크를 얼라인한 후, 상기 마스크를 통해 빛을 조사하는 노광공정(exposing process)과, 상기 노광된 감광막을 현상액에 작용시켜 식각대상층 상에 감광패턴을 형성하는 현상공정(developing process)과, 상기 감광패턴을 마스크로하여 상기 식각대상층을 식각함으로써 원하는 패턴을 형성하는 식각공정(etching process) 및 상기 패턴 상에 잔류하는 감광패턴을 제거하는 스트립공정(strip process)으로 이루어진다. 예를 들어, 상기 제1금속물질은 식각대상층이되며, 상기 게이트전극은 상기 제2금속물질이 식각되어 형성된 원하는 패턴이 되는 것이다.
이어서, 상기 게이트전극(11)을 포함하는 기판(10) 전면에 SiNx 또는 SiOx 등을 플라즈마 CVD 방법으로 증착하여 게이트절연막(13)을 형성한다.
그리고, 상기 게이트절연막(13) 상부에 펜타센(pentacene)과 같은 저분자 유기물을 증착하여 도1b에 도시된 바와 같이, 게이트전극(11)과 대응하는 게이트절연막(13) 상에 액티브패턴(15)을 형성한다. 상기 펜타센은 감광막에 의해 그 전기적 특성이 변화되기 때문에, 일반적인 사진식각 공정을 사용할 수가 없다. 따라서, 상기 액티브패턴(15)은 쉐도우마스크(showdow mask)를 사용하여 형성할 수 있으며, 쉐도우마스크는 패턴을 형성하고자 하는 영역이 오픈되어 있는 것으로, 일반적으로 노광공정에서 사용하는 마스크와는 다른 개념을 가진다. 즉, 노광공정에서 사용하는 마스크는 광을 차단시키거나 투과시키는 영역으로 구분되는 반면에, 쉐도우마스크는 오픈된영역과 막힌영역으로 구분되어, 패턴을 형성하고자 하는 물질이 상기 오픈된영역을 통해서만 증착되어 오픈된영역과 동일한 형태를 가지는 패턴을 형성할 수가 있다. 그러나, 쉐도우마스크를 통해 형성된 패턴은 일반마스크를 사용한 패턴에 비해 정밀도가 매우 떨어진다.
다음으로, 상기한 바와 같은 방법을 통해 형성된 액티브층(15) 상에 제2금속물질을 증착하여, 제2금속막을 형성한 후, 상기 제2금속막을 패터닝함으로써, 도1c에 도시된 바와 같이, 액티브층(15) 상에 소스 및 드레인전극(16,17)을 각각 형성한다. 이때, 상기 소스 및 드레인전극(16,17)은 상기 게이트전극(11)과 마찬가지로, 제2금속막의 포토그소그래피 공정을 통해 형성될 수 있다.
이어서, 도1d에 도시된 바와 같이, 상기 소스 및 드레인전극(16,17)을 포함하는 기판 전면에 유기막 또는 무기막을 증착하여 보호막(18) 형성한 후에, 상기 보호막(18)을 패터닝하여 드레인전극(17)의 일부를 노출시키는 콘택홀(19)을 형성한다. 이때, 상기 콘택홀(19)은 사진식각 공정을 통해 형성된다.
마지막으로, 상기 콘택홀(19)을 포함하는 기판 전면에 ITO와 같은 투명한 전도성물질을 증착한 후에, 이를 패터닝함으로써, 도1e에 도시된 바와 같이, 상기 콘 택홀(19)을 통해 상기 드레인전극(17)과 전기적으로 접속하는 화소전극(20)을 형성한다. 이때에도, 상기 화소전극(20)은 사진식각 공정을 통해 형성된다.
상기한 바와 같은 공정을 통해 형성된 유기 박막트랜지스터는 액티브층을 쉐도우 마스크를 사용하여 형성하기 때문에, 패턴의 정확성이 떨어지는 문제점이 있었다.
아울러, 상기 액티브층이 마스크를 통해 형성되기 때문에, 마스크의 수가 증가하는 문제점이 있었다.
따라서, 본 발명은 상기한 바와 같은 문제점을 해결하기 위해서 이루어진 것으로, 본 발명의 목적은 정확한 패턴을 형성할 수 있는 유기 박막트랜지스터의 제조방법을 제공하는데 있다.
본 발명의 다른 목적은 마스크 수를 절감할 수 있는 유기 박막트랜지스터의 제조방법을 제공하는데 있다.
기타 본 발명의 목적 및 특징은 이하의 발명의 구성 및 특허청구범위에서 상세히 기술될 것이다.
상기한 목적을 달성하기 위한 본 발명은 기판을 준비하는 단계와, 상기 기판 상에 게이트전극을 형성하는 단계와, 상기 게이트전극을 포함하는 기판 전면에 게이트절연막을 형성하는 단계와, 상기 게이트절연막 상에 배면 노광(back exposing)을 통해 유기 액티브층을 형성하는 단계 및 상기 액티브층 상에 소스 및 드레인전 극을 형성하는 단계를 포함하여 이루어지는 유기 박막트랜지스터의 제조방법을 제공한다.
상기 유기 액티브층을 형성하는 단계는 상기 게이트절연막 상에 유기막 및 무기막을 순차적으로 적층하는 단계와, 상기 무기막 상에 감광막을 도포하는 단계와, 상기 기판의 배면을 통해 상기 감광막을 노광한 후, 이를 현상하여, 상기 게이트전극과 대응하는 영역에 감광패턴을 형성하는 단계 및 상기 감광패턴을 마스크로하여 상기 유기막 및 무기막을 식각함으로써, 액티브층을 형성하는 단계를 포함하여 이루어진다.
그리고, 상기 유기막은 펜타센(pentacene) 또는 폴리아크릴아민(polyacrylamine;PAA)으로 형성할 수 있으며, 상기 무기막은 실리콘질화막(SiNx), 실리콘산화막(SiOx), 인듐산화막(InOx) 중 하나로 형성할 수 있다.
또한, 상기 게이트전극은 Cu, Ti, Cr, Al, Mo, Ta, Al 합금과 같은 금속물질을 증착한 후, 사진식각 공정을 통해 형성하거나, Ag 페이스트를 사용하여 형성할 수 있다.
아울러, 상기 게이트절연막은 PVP(poly-vinyl-prrolidone), PMMA(poly- methly-methacrylate) 중의 하나를 사용하여 형성할 수 있으며, 무기물질을 사용할 수도 있다.
그리고, 상기 소스 및 드레인전극은 금속층으로 형성하거나, 전도성 고분자로 이루어진 유기물질로 형성할 수도 있다.
한편, 상기 소스 및 드레인전극을 포함하는 기판 전면에 보호막을 형성하는 단계와, 상기 보호막 상에 상기 드레인전극의 일부를 노출시키는 콘택홀을 형성하는 단계 및 상기 보호막 상에 상기 콘택홀을 통해 상기 드레인전극과 전기적으로 연결되는 화소전극을 형성하는 단계를 더 포함하여 이루어지며, 상기 보호막은 유기물질은 아크릴(acryl) 또는 BCB(benzocyclobutene)로 형성하거나, 무기물질로 형성할 수 있다.
상기 화소전극은 PEDOT(Poly Elyene Dioxty Thiospnene)와 같은 유기물질을 사용할 수 있으며, 상기 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와 같은 전도성물질로 형성할 수도 있다.
또한, 본 발명은 제1 및 제2기판을 준비하는 단계와, 상기 제1기판 상에 게이트전극을 형성하는 단계와, 상기 게이트전극을 포함하는 기판 전면에 게이트절연막을 형성하는 단계와, 상기 게이트절연막 상에 유기막 및 무기막을 적층하는 단계와, 상기 무기막 상에 감광막을 도포하는 단계와, 상기 제1기판의 배면에 광을 조사하여 상기 감광막을 노광하는 단계와, 상기 감광막을 현상하여 상기 게이트전극과 대응하는 무기막 상에 감광패턴을 형성하는 단계와, 상기 감광패턴을 마스크로하여 상기 유기막 및 무기막을 식각하여 액티브층을 형성하는 단계와, 상기 액티브층 상에 소스 및 드레인전극을 형성하는 단계와, 상기 소스 및 드레인전극을 포함하는 기판 전면에 상기 드레인전극의 일부를 노출시키는 보호막을 형성하는 단계와, 상기 보호막 상에 화소전극을 형성하는 단계 및 상기 제1 및 제2기판 상에 액정층을 형성하는 단계를 포함하는 이루어진다.
상기 유기막은 펜타센(pentacene) 또는 PAA(polyacrylamine) 중에 하나로 형 성할 수 있다.
또한, 상기 제2기판 상에 블랙매트릭스를 형성하는 단계와, 상기 블랙매트릭스 상에 칼라필터를 형성하는 단계 및 상기 칼라필터 상에 공통전극을 형성하는 단계를 더 포함하여 이루어진다. 상기 제1기판 상에 화소전극과 공통전극을 함께 형성할 수도 있다.
상기한 바와 같이 이루어지는 본 발명의 유기 박막트랜지터는 쉐도우마스크 공정을 생략하고, 배면노광 공정을 통해 액티브층을 형성하기 때문에 종래에 비해 정확한 액티브패턴을 형성할 수 있는 잇점이 있다. 즉, 종래에는 액티브층으로 사용되는 유기막의 포토레지스트 공정이 불가능하기 때문에, 별도의 쉐도우마스크를 사용하여 유기 액티브패턴을 형성하였으나, 상기 쉐도우마스크는 특성상 미세한 패턴을 형성할 수 없기 때문에, 상기 액티브패턴을 정확하게 형성할 수 없는 문제점이 있었다. 반면에, 본 발명은 액티브층으로 사용되는 유기막(펜타센 또는 PAA) 상부에 무기막을 추가로 형성함으로써, 배면노광이 가능하여 미세한 패턴을 정확하게 형성할 수 있도록 한다. 즉, 상기 유기막은 감광막과 직접 접촉하게 되면, 그 전기적 특성이 변하여 액티브층으로써의 기능을 제대로 수행할 수 없기 때문에, 상기 유기막 상에 무기막을 증착한 후, 그 상부에 감광막을 도포하여 배면노광이 가능하도록 한 것이다.
이하, 첨부된 도면을 통해 본 발명에 의한 유기 박막트랜지스터의 제조방법 및 이를 이용한 액정표시소자의 제조방법에 대하여 더욱 상세하게 설명하도록 한다.
도2a ~ 도2e는 본 발명에 의한 유기 박막트랜지스터의 제조방법을 나타낸 공정단면도이다.
먼저, 도2a에 도시된 바와 같이, 투명한 제1기판(110)을 준비한 다음, 그 상부에 Cu, Ti, Cr, Al, Mo, Ta, Al 합금과 같은 제1금속물질을 증착한 후, 이를 패터닝하여 게이트전극(111)을 형성한다. 이때, 상기 게이트전극(111)의 패터닝공정은 사진식각 공정(photolithography)을 통해서 이루어진다. 사진식각 공정은 패턴을 형성하고자 하는 식각대상층 상에 감광막(photoresist film)을 도포하는 감광막 도포공정과, 상기 감광막 상에 마스크를 얼라인한 후, 상기 마스크를 통해 빛을 조사하는 노광공정(exposing process)과, 상기 노광된 감광막을 현상액에 작용시켜 식각대상층 상에 감광패턴을 형성하는 현상공정(developing process)과, 상기 감광패턴을 마스크로하여 상기 식각대상층을 식각함으로써 의도한 패턴을 형성하는 식각공정(etching process) 및 상기 패턴 상에 잔류하는 감광패턴을 제거하는 스트립공정(strip process)으로 이루어진다. 예를 들어, 상기 제1금속물질은 식각대상층이되며, 상기 게이트전극(111)은 상기 제1금속물질이 식각되어 형성된 패턴이 되는 것이다.
한편, 상기 게이트전극(111)은 Ag 페이스트와 같은 전도성물질을 사용하여 사진식각공정과 같은 패터닝공정 없이 바로 기판 상에 게이트전극 패턴을 바로 인쇄할 수도 있다. 이와 같이, Ag 페이스트를 사용하는 경우, 상압에서 공정이 가능하기 때문에 사진식각공정에 의한 금속패턴을 형성하는 경우에 비해 공정이 훨씬 단순하며, 생산효율을 향상시킬 수 있는 잇점이 있다.
상기한 바와 같이, 제1금속물질의 사진식각공정 또는 Ag 페이스트의 인쇄공정을 통해 투명기판(110) 상에 게이트전극(111)을 형성한 후에, 상기 게이트전극(111)을 포함하는 투명기판(110) 전면에 실리콘질화막(SiNx) 또는 실리콘산화막(SiOx)과 같은 무기물을 증착하여 게이트절연막(113)을 형성한다.
한편, 상기 게이트절연막(113)은 PVP(poly-vinyl-prrolidone), PMMA(poly- methly-methacrylate)와 같은 유기물질을 사용하여 형성할 수도 있다. 이때, 상기 유기막은 코팅방법을 통해 형성할 수 있다. 이와 같이, 유기물질을 사용하는 경우 진공장비 없이 상압에서 바로 형성할 수 있기 때문에 공정효율을 더욱 향상시킬 수가 있다.
다음으로, 상기 게이트절연막(113) 상에 유기막 및 무기막을 연속하여 증착한 후, 배면노광(back exposing)을 통해 패터닝함으로써, 도2b에 도시된 바와 같이, 유기패턴 이루어진 액티브층(115)과 무기패턴(115')을 형성한다. 즉, 상기 무기막 상에 감광막을 도포한 후, 상기 제1기판(110) 배면을 통해 광을 조사하여, 감광패턴을 형성하고, 상기 감광패턴을 마스크로 하여 무기막 및 유기막을 식각함으로써, 액티브층(115) 및 무기패턴(115')을 각각 형성할 수 있다. 이때, 상기 무기패턴(115')은 액티브층(115)을 보호하기 위해 형성된 것으로, 이하, 도3a ~ 도3c에 도시된 공정단면도를 통해 액티브층(115)의 형성방법을 더욱 구체적으로 설명하도록 한다.
먼저, 도3a에 도시된 바와 같이, 상기 게이트절연막(113) 상에 유기막(115a) 및 무기막(115'a)을 순차적으로 적층한 후, 상기 무기막(115'a) 상에 감광막(125a) 을 도포한다. 이때, 상기 유기막(115a)으로는 펜타센(pentacene)과 같은 저분자 유기물질을 증착방법을 통해 형성하거나, PAA(polyacrylamine)와 같은 유기물질을 코팅방법을 통해 형성할 수 있다. 그리고, 무기막(115'a)은 SiNx, SiOx 또는 산화인듐과 같은 무기물질 중에 하나를 선택하여 형성할 수 있다.
상기 무기막(115'a)은 그 하부에 형성된 유기막(115a)을 보호하기 위해 형성된 것으로, 상기 유기막(115a)이 수분과의 접촉에 이해서 전기적 특성이 저하되기 때문에, 유기막(115a)을 수분으로부터 보호하기 위해 유기막(115a) 상부에 무기막(115'a)을 형성하는 것이다. 즉, 상기 유기막(115a)을 패터닝하기 위해 그 상부에 감광막을 도포해야 하는데, 상기 유기막(115a) 상에 감광막(125a)을 바로 도포하는 경우, 상기 감광막(125a) 내에 함유된 수분이 유기막(115a)에 침투되어 유기막(115a)의 전기적 특성을 저하시키게 된다. 따라서, 본 발명에서는 상기 유기막(115a)을 용이하게 패터닝하기 위해서 그 상부에 무기막(115'a)을 사용하며, 상기 무기막(115'a) 상부에 감광막(125a)을 도포한다.
이어서, 상기 제1기판(110)의 배면을 통해 광(도면상에 화살표로 표기)을 조사함으로써, 감광막(125a)을 노광시킨다. 이때, 상기 제1기판(110) 상에 형성된 게이트전극(111)이 광을 블로킹(blocking)하기 때문에, 상기 게이트전극(111)과 대응하는 감광막(125a)에는 광이 조사되지 않는다. 이와 같이, 부분적으로 광이 조사된 감광막(125a)을 현상액에 작용시키게 되면, 도3b에 도시된 바와 같이, 상기 광이 조사된 영역이 제거되고, 광이 조사되지 않은 게이트전극(111) 상부 영역에 감광패턴(125)을 형성하게 된다.
이어서, 상기 감광패턴(125)을 마스크로하여 상기 유기막(115a) 및 무기막(115'a)을 식각함으로써, 도3c에 도시된 바와 같이, 유기패턴으로 이루어진 액티브층(115)과 무기패턴(115')을 각각 형성한다. 이후에, 스트립공정(strip process)을 통해 상기 감광패턴(125)을 제거하게 된다. 상기 무기패턴(115')은 건식식각 공정을 통해 제거할 수 있으나, 굳이 제거하지 않아도 무방하다.
상기 도3a ~ 도3c의 공정을 통해 액티브층(115)이 완성되면, 상기 액티브층(115)을 포함하는 투명기판(110) 전면에 Cu, Mo, Ta, Al, Cr, Ti, Al 합금과 같은 제2금속물질을 증착한 후, 이를 패터닝하여 도2c에 도시된 바와 같이, 상기 액티브층(115)과 접촉하는 소스전극(116) 및 드레인전극(117)을 각각 형성한다. 이때, 상기 소스 및 드레인전극(116,117)의 패터닝공정은 상기 게이트전극(111)과 마찬가지로, 사진식각공정(photolithography)을 통해서 이루어진다.
한편, 상기 소스 및 드레인전극(116,117)은 전도성 고분자물질을 코팅방법 또는 인쇄방법를 통해 형성할 수도 있다. 이와 같이, 전도성 고분자물질을 사용하는 경우, 상압에서 공정이 가능하기 때문에 사진식각공정에 의해 금속패턴을 형성하는 경우에 비해 공정이 더욱 단순하며, 생산효율을 향상시킬 수 있는 잇점이 있다.
이어서, 상기 소스 및 드레인전극(116,117)이 형성된 기판 전면에 SiNx 또는 SiOx와 같은 무기물질을 증착하거나, 또는 BCB 또는 아크릴과 같은 유기물질을 코팅하여 도2d에 도시된 바와 같이, 보호막(118)을 형성하고, 상기 보호막(118)의 일부를 제거하여 드레인전극(117)의 일부를 노출시키는 콘택홀(119)을 형성한다. 이 때, 상기 콘택홀(119)은 사진식각공정에 의해서 형성될 수 있으며, 상기 보호막(118)이 유기물질로 형성하는 경우, 상압에서 공정이 가능하기 때문에, 무기물질로 형성하는 것에 비해 공정이 간단한 잇점이 있다.
다음으로, 상기와 같이 형성된 유기 박막트랜지스터를 액정표시소자에 적용하기 위해, 도2e에 도시된 바와 같이, 상기 보호막(118) 상부에 상기 콘택홀(119)을 통해 상기 드레인전극(117)과 전기적으로 접속하는 화소전극(120)을 형성한다. 이때, 상기 화소전극(120)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와 같은 투명한 전도성 물질을 증착한 후, 사진식각공정을 통해 형성할 수 있다. 또는, 상기 화소전극(120)이 PEDOT(Poly Elyene Dioxty Thiospnene)과 같은 고분자 유기물질을 사용하여 형성할 수 있다. 이때에서, 화소전극(120)을 유기물질로 형성하는 경우, 상압에서 공정이 가능한 잇점이 있다.
상기한 바와 같이, 유기 박막트랜지스터 및 화소전극이 형성된 제1기판(110)을 칼라필터 및 공통전극이 형성된 제2기판과 합착한 후, 그 사이에 액정층을 형성하게 되면, 액정표시소자가 완성된다.
도4는 본 발명에 의한 유기 박막트랜지스터 액정표시소자를 나타낸 단면도로써, 도면에 도시된 바와 같이, 액정표시소자(200)는 도2a~도2e를 통해 유기 박막트랜지스터(OTFT) 및 화소전극(220)이 형성된 제1기판(210)을 준비한 다음, 이를 블랙매트릭스(231) 및 칼라필터(233) 그리고, 공통전극(235)이 형성한 제2기판(230)과 합착시키고, 그 사이에 액정층(240)을 형성함으로써, 제작할 수 있다.
상기 제2기판(210)에 형성된 블랙매트릭스(231) 및 칼라필터(233) 그리고, 공통전극(235)의 형성방법에 대하여 구체적으로 언급하지 않았으나, 상기 블랙매트릭스(231)는 유기물 또는 금속물질로 형성될 수 있으며, 상기 공통전극(235)은 화소전극(220)과 마찬가지로, ITO, IZO와 같은 전도성물질이나 PEDOT와 같은 고분자 전도성물질로 형성할 수 있다.
한편, 도면에 나타내진 않았지만, 상기 공통전극(235) 및 화소전극(220)이 제1기판(210) 상에 형성될 수 있다. 이와 같이, 공통전극(235) 및 화소전극(220)이 동일한 기판(제1기판;210) 상에 형성되는 경우, 액정의 수평구동에 의해 시야각 특성을 개선시킬 수 있는 잇점이 있다.
상기한 바와 같이, 본 발명은 유기 박막트랜지스터 및 이를 사용한 액정표시소자의 제조방법을 제공한다. 즉, 본 발명은 종래 유기 박막트랜지스터의 액티브층을 형성하기 위해 쉐도우마스크를 사용하는 종래 문제점을 해결하기 위해 도출된 것으로, 본 발명은 상기 액티브층을 형성하는 유기막 상에 무기막을 형성한 후, 상기 무기막 상에 감광막을 도포하고, 배면노광을 통해 게이트전극 상부에 감광패턴을 형성한다. 그리고, 상기 감광패턴을 마스크로하여 유기막 및 무기막을 식각해냄으로써, 종래에 비해 정확한 형태의 액티브패턴을 형성할 수가 있다.
또한, 본 발명은 배면노광을 통해 액티브패턴을 형성함에 따라, 종래에 비해 마스크 수를 줄일 수가 있다. 즉, 종래 액티브패턴을 형성하기 위해 사용된 고가의 쉐도우마스크를 사용하지 않고도, 종래 보다 더욱 정확한 액티브패턴을 형성할 수가 있다.
아울러, 본 발명에서는 상기 액티브패턴 뿐만 아니라, 게이트전극, 게이트절 연막, 소스/드레인전극 및 보호막도 유기물질 또는 페이스트를 사용하여 증착장비 없이도, 상압에서 코팅 또는 인쇄방법을 통해 형성할 수 있다.
또한, 본 발명에서는 액정표시소자를 제작하기 위한 유기 박막트랜지스터의 제조방법이 설명되어 있으나, 본 발명의 기본개념은 배면노광을 통해 유기 박막트랜지스터의 액티브패턴을 형성하는 박막트랜지스터의 제조방법 및 이를 이용한 모든 소자에 적용될 수 있을 것이다.
전술한 바와 같이, 본 발명에 의하면 배면노광을 통해 유기 박막트랜지스터의 액티브패턴을 형성함으로써, 정확한 유기 액티브패턴을 형성할 수가 있다.
또한, 본 발명은 마스크 없이 액티브패턴을 형성함에 따라, 마스크 수의 절감에 따른 생산효율이 증대를 기대할 수 있다.

Claims (21)

  1. 기판을 준비하는 단계;
    상기 기판 상에 게이트전극을 형성하는 단계;
    상기 게이트전극을 포함하는 기판 전면에 게이트절연막을 형성하는 단계;
    상기 게이트절연막 상에 배면 노광(back exposing)을 통해 유기 액티브층을 형성하는 단계; 및
    상기 액티브층 상에 소스 및 드레인전극을 형성하는 단계를 포함하여 이루어지는 유기 박막트랜지스터의 제조방법.
  2. 제1항에 있어서, 상기 유기 액티브층을 형성하는 단계는,
    상기 게이트절연막 상에 유기막 및 무기막을 순차적으로 적층하는 단계;
    상기 무기막 상에 감광막을 도포하는 단계;
    상기 기판의 배면을 통해 상기 감광막을 노광한 후, 이를 현상하여, 상기 게이트전극과 대응하는 영역에 감광패턴을 형성하는 단계; 및
    상기 감광패턴을 마스크로하여 상기 유기막 및 무기막을 식각함으로써, 유기 액티브층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 유기 박막트랜지스터의 제조방법.
  3. 제2항에 있어서, 상기 유기막은 펜타센(pentacene)으로 형성하는 것을 특징 으로 하는 유기 박막트랜지스터의 제조방법.
  4. 제2항에 있어서, 상기 유기막은 PAA(polyacrylamine)으로 형성하는 것을 특징으로 하는 유기 박막트랜지스터의 제조방법.
  5. 제2항에 있어서, 상기 무기막은 실리콘질화막(SiNx), 실리콘산화막(SiOx), 인듐산화막(InOx) 중 하나로 형성하는 것을 특징으로 하는 유기 박막트랜지스터의 제조방법.
  6. 제1항에 있어서, 상기 게이트전극은 Cu, Ti, Cr, Al, Mo, Ta, Al 합금과 같은 금속물질을 증착한 후, 사진식각 공정을 통해 형성하는 것을 특징으로 하는 유기 박막트랜지터의 제조방법.
  7. 제1항에 있어서, 상기 게이트전극은 Ag 페이스트를 사용하여 형성하는 것을 특징으로 하는 유기 박막트랜지스터의 제조방법.
  8. 제1항에 있어서, 상기 게이트절연막은 유기물질을 사용하여 형성하는 것을 특징으로 하는 유기 박막트랜지스터의 제조방법.
  9. 제8항에 있어서, 상기 유기물질은 PVP(poly-vinyl-prrolidone), PMMA(poly- methly-methacrylate) 중의 하나를 사용하는 것을 특징으로 하는 유기 박막트랜지스터의 제조방법.
  10. 제1항에 있어서, 상기 소스 및 드레인전극은 전도성 고분자로 형성하는 것을 특징으로 하는 유기 박막트랜지스터의 제조방법.
  11. 제1항에 있어서, 상기 소스 및 드레인전극을 포함하는 기판 전면에 보호막을 형성하는 단계;
    상기 보호막 상에 상기 드레인전극의 일부를 노출시키는 콘택홀을 형성하는 단계; 및
    상기 보호막 상에 상기 콘택홀을 통해 상기 드레인전극과 전기적으로 연결되는 화소전극을 형성하는 단계를 더 포함하여 이루어지는 유기 박막트랜지스터의 제조방법.
  12. 제11항에 있어서, 상기 보호막은 유기물질로 형성하는 것을 특징으로 하는 유기 박막트랜지스터의 제조방법.
  13. 제12항에 있어서, 상기 유기물질은 아크릴(acryl) 또는 BCB(benzocyclobutene)를 사용하는 것을 특징으로 하는 유기 박막트랜지스터의 제조방법.
  14. 제11항에 있어서, 상기 화소전극은 유기물질로 형성하는 것을 특징으로 하는 유기 박막트랜지스터의 제조방법.
  15. 제14항에 있어서, 상기 유기물질로 PEDOT(Poly Elyene Dioxty Thiospnene)를 사용하는 것을 것을 특징으로 하는 유기 박막트랜지스터의 제조방법.
  16. 제1 및 제2기판을 준비하는 단계;
    상기 제1기판 상에 게이트전극을 형성하는 단계;
    상기 게이트전극을 포함하는 기판 전면에 게이트절연막을 형성하는 단계;
    상기 게이트절연막 상에 펜타센막 및 무기막을 적층하는 단계;
    상기 무기막 상에 감광막을 도포하는 단계;
    상기 제1기판의 배면에 광을 조사하여 상기 감광막을 노광하는 단계;
    상기 감광막을 현상하여 상기 게이트전극과 대응하는 무기막 상에 감광패턴을 형성하는 단계;
    상기 감광패턴을 마스크로하여 상기 유기막 및 무기막을 식각하여 액티브층을 형성하는 단계;
    상기 액티브층 상에 소스 및 드레인전극을 형성하는 단계;
    상기 소스 및 드레인전극을 포함하는 기판 전면에 상기 드레인전극의 일부를 노출시키는 보호막을 형성하는 단계;
    상기 보호막 상에 화소전극을 형성하는 단계; 및
    상기 제1 및 제2기판 상에 액정층을 형성하는 단계를 포함하는 이루어지는 액정표시소자의 제조방법.
  17. 제16항에 있어서, 상기 무기막은 펜타센(pentacene) 또는 PAA(polyacrylamine) 중에 하나로 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
  18. 제16항에 있어서,
    상기 제2기판 상에 블랙매트릭스를 형성하는 단계;
    상기 블랙매트릭스 상에 칼라필터를 형성하는 단계; 및
    상기 칼라필터 상에 공통전극을 형성하는 단계를 더 포함하여 이루어지는 액정표시소자의 제조방법.
  19. 제1기판;
    상기 기판 상에 형성된 게이트전극;
    상기 게이트전극을 포함하는 제1기판 전면에 형성된 게이트절연막;
    상기 게이트전극과 대응하는 게이트절연막 상부에 형성된 유기 액티브층;
    상기 유기 액티브층 상부에 형성된 무기패턴; 및
    상기 무기패턴 상부에 상기 액티브층과 전기적으로 접속하는 소스 및 드레인 전극을 포함하여 구성된 유기 박막트랜지스터.
  20. 제19항에 있어서, 상기 액티브층은 펜타센(pentacene)으로 형성된 것을 특징으로 하는 유기 박막트랜지스터.
  21. 제19항에 있어서, 상기 액티브층은 PAA(polyacrylamine)로 형성된 것을 특징으로 하는 유기 박막트랜지스터.
KR1020040068693A 2004-08-30 2004-08-30 유기 박막트랜지스터 및 액정표시소자의 제조방법 KR100675639B1 (ko)

Priority Applications (9)

Application Number Priority Date Filing Date Title
KR1020040068693A KR100675639B1 (ko) 2004-08-30 2004-08-30 유기 박막트랜지스터 및 액정표시소자의 제조방법
JP2005151603A JP4431081B2 (ja) 2004-08-30 2005-05-24 有機薄膜トランジスタの製造方法及び液晶表示素子の製造方法
FR0505633A FR2874746B1 (fr) 2004-08-30 2005-06-03 Transistor organique en couches minces, dispositif d'affichage a cristaux liquides utilisant ce transistor, et leur procede de fabrication
TW094118494A TWI275180B (en) 2004-08-30 2005-06-03 Method for fabricating organic thin film transistor and method for fabricating liquid crystal display device using the same
GB0620853A GB2428889B (en) 2004-08-30 2005-06-03 Method for fabricating organic thin film transistor and method for fabricating liquid crystal display device using the same
GB0511402A GB2418065B (en) 2004-08-30 2005-06-03 Method for fabricating organic thin film transistor and method for fabricating liquid crystal display device using the same
US11/148,293 US7754523B2 (en) 2004-08-30 2005-06-09 Method for fabricating organic thin film transistor and method for fabricating liquid crystal display device using the same
CNB200510077422XA CN100445852C (zh) 2004-08-30 2005-06-16 制造有机薄膜晶体管的方法和用其制造液晶显示器件的方法
DE102005030675A DE102005030675B4 (de) 2004-08-30 2005-06-30 Herstellungsverfahren eines organischen Dünnschichttransistors und einer Flüssigkristallanzeigenvorrichtung,ein organischer Dünnschichttransistor und eine Flüssigkristallanzeigevorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040068693A KR100675639B1 (ko) 2004-08-30 2004-08-30 유기 박막트랜지스터 및 액정표시소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20060019976A true KR20060019976A (ko) 2006-03-06
KR100675639B1 KR100675639B1 (ko) 2007-02-02

Family

ID=36139360

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040068693A KR100675639B1 (ko) 2004-08-30 2004-08-30 유기 박막트랜지스터 및 액정표시소자의 제조방법

Country Status (2)

Country Link
KR (1) KR100675639B1 (ko)
CN (1) CN100445852C (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7719009B2 (en) 2006-07-11 2010-05-18 Samsung Electronics Co., Ltd. Thin film transistor array panel and method of manufacture
DE202013103802U1 (de) 2013-08-22 2013-09-05 1A Event Services Gmbh Trageeinrichtung mit Belüftungssystem
DE102013109073A1 (de) 2013-08-22 2015-02-26 1A Event Services Gmbh Trageeinrichtung mit Belüftungssystem
KR101508213B1 (ko) * 2013-05-06 2015-04-07 한국화학연구원 유기반도체용 고분자 블렌드 및 이를 이용한 유기 박막 트랜지스터
CN111725439A (zh) * 2020-06-11 2020-09-29 武汉华星光电半导体显示技术有限公司 一种oled显示面板的制备方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101370969B1 (ko) * 2006-11-30 2014-03-10 엘지디스플레이 주식회사 광경화성의 유기 물질
CN101267018B (zh) * 2007-03-13 2013-03-20 奇美电子股份有限公司 可选择电性的有机半导体主动层及其运用
CN101669225B (zh) * 2007-04-25 2013-03-13 默克专利股份有限公司 电子器件的制备方法
CN102224580B (zh) * 2008-11-28 2016-03-02 索尼公司 薄膜晶体管制造方法、薄膜晶体管以及电子装置
JP2011187626A (ja) * 2010-03-08 2011-09-22 Sony Corp 薄膜トランジスタおよび電子機器
TWI447983B (zh) * 2011-05-24 2014-08-01 Au Optronics Corp 半導體結構以及有機電致發光元件
KR101960796B1 (ko) * 2012-03-08 2019-07-16 삼성디스플레이 주식회사 박막 트랜지스터의 제조 방법, 표시 기판의 제조 방법 및 표시 기판
TWI493631B (zh) * 2012-05-31 2015-07-21 Au Optronics Corp 半導體元件及其製造方法
CN102931350A (zh) * 2012-11-20 2013-02-13 上海交通大学 一种溶液法双极性薄膜晶体管及其制备方法
CN103094287B (zh) * 2013-01-31 2015-12-09 北京京东方光电科技有限公司 阵列基板及其制备方法、显示装置
CN103151368A (zh) * 2013-02-05 2013-06-12 京东方科技集团股份有限公司 一种阵列基板及oled显示装置
CN103700626B (zh) 2013-12-25 2017-02-15 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板和显示装置
CN104952931A (zh) 2015-05-08 2015-09-30 深圳市华星光电技术有限公司 场效应晶体管和其制造方法及显示器
CN106293294B (zh) * 2016-08-09 2019-01-15 京东方科技集团股份有限公司 一种触控模组及其制作方法、显示面板和显示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1033252C (zh) * 1992-12-29 1996-11-06 株式会社金星社 制造薄膜晶体管的方法
KR0171984B1 (ko) * 1995-12-11 1999-03-30 김주용 박막 트랜지스터의 자기 정렬 노광 방법
KR100251092B1 (ko) * 1996-11-22 2000-04-15 구본준 액정표시장치의 제조방법 및 그 제조방법으로 제조되는 액정표시장치
CN1148600C (zh) * 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法
KR100272255B1 (ko) * 1997-05-29 2000-11-15 윤종용 박막트랜지스터제조방법
KR100542307B1 (ko) * 1998-12-17 2006-04-14 비오이 하이디스 테크놀로지 주식회사 Tft-lcd의 제조방법
KR100720093B1 (ko) * 2000-10-04 2007-05-18 삼성전자주식회사 액정 표시 장치
JP3901460B2 (ja) 2001-02-19 2007-04-04 株式会社日立製作所 薄膜トランジスタの製造方法
KR20040043116A (ko) * 2001-04-10 2004-05-22 사르노프 코포레이션 유기 박막 트랜지스터를 이용한 고성능 액티브 매트릭스화소 제공방법 및 제공장치
CN1154174C (zh) * 2001-05-30 2004-06-16 友达光电股份有限公司 平面显示器制造方法
JP2003255394A (ja) * 2002-03-07 2003-09-10 Matsushita Electric Ind Co Ltd 液晶表示装置およびその製造方法
CN1144301C (zh) * 2002-04-05 2004-03-31 中国科学院长春应用化学研究所 一种有机薄膜晶体管开关器件及制作方法
KR100867477B1 (ko) * 2002-08-01 2008-11-10 하이디스 테크놀로지 주식회사 박막 트랜지스터 제조 방법
CN1186822C (zh) * 2002-09-23 2005-01-26 中国科学院长春应用化学研究所 有机薄膜晶体管及制备方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7719009B2 (en) 2006-07-11 2010-05-18 Samsung Electronics Co., Ltd. Thin film transistor array panel and method of manufacture
US8399311B2 (en) 2006-07-11 2013-03-19 Samsung Display Co., Ltd. Thin film transistor array panel and method of manufacture
KR101508213B1 (ko) * 2013-05-06 2015-04-07 한국화학연구원 유기반도체용 고분자 블렌드 및 이를 이용한 유기 박막 트랜지스터
DE202013103802U1 (de) 2013-08-22 2013-09-05 1A Event Services Gmbh Trageeinrichtung mit Belüftungssystem
DE102014104787A1 (de) 2013-08-22 2015-02-26 1A Event Services Gmbh Trageeinrichtung mit quasiaktiver Belüftung
DE102013109073A1 (de) 2013-08-22 2015-02-26 1A Event Services Gmbh Trageeinrichtung mit Belüftungssystem
CN111725439A (zh) * 2020-06-11 2020-09-29 武汉华星光电半导体显示技术有限公司 一种oled显示面板的制备方法
CN111725439B (zh) * 2020-06-11 2022-11-01 武汉华星光电半导体显示技术有限公司 一种oled显示面板的制备方法

Also Published As

Publication number Publication date
KR100675639B1 (ko) 2007-02-02
CN1743930A (zh) 2006-03-08
CN100445852C (zh) 2008-12-24

Similar Documents

Publication Publication Date Title
US7754523B2 (en) Method for fabricating organic thin film transistor and method for fabricating liquid crystal display device using the same
KR100675639B1 (ko) 유기 박막트랜지스터 및 액정표시소자의 제조방법
US20060197881A1 (en) Organic thin film transistor array panel and manufacturing method thereof
US7737448B2 (en) Thin film transistor array panel and manufacture thereof
KR101348025B1 (ko) 박막 트랜지스터의 제조방법
CN100523970C (zh) 使用有机半导体材料的液晶显示器阵列基板及其制造方法
US20060202199A1 (en) Organic thin film transistor array panel and manufacturing method thereof
US20060098154A1 (en) Method of manufacturing flexible display device
KR101243395B1 (ko) 유기 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20100015664A (ko) 유기 박막 트랜지스터들
EP2889911B1 (en) Organic thin film transistor array substrate, method for manufacturing same, and display device
KR20080010761A (ko) 유기 박막 트랜지스터 기판 및 그 제조 방법
KR20080010762A (ko) 유기 박막 트랜지스터 기판 및 그 제조 방법
US8785264B2 (en) Organic TFT array substrate and manufacture method thereof
US9240562B2 (en) OTFT array substrate, display device and method for manufacturing the same
KR100662787B1 (ko) 유기 박막트랜지스터와 그 제조방법, 및 이를 이용한 액정표시소자의 제조방법
KR101357214B1 (ko) 액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판 및 그 제조 방법
KR20100070231A (ko) 유기박막트랜지스터, 패턴형성방법, 이를 이용한 유기박막트랜지스터 및 액정표시소자 제조방법
GB2428889A (en) Organic TFT with inorganic protective layer
US7808569B2 (en) Method for manufacturing pixel structure
KR101241138B1 (ko) 유기 박막트랜지스터 액정표시장치 및 그 제조방법
KR101503311B1 (ko) 유기 박막 트랜지스터의 제조방법
KR100656920B1 (ko) 유기 박막 트랜지스터 표시판의 제조 방법
KR20030050983A (ko) 액정표시소자 및 그 제조방법
KR20080040158A (ko) 유기 박막 트랜지스터 기판 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 14