TWI493631B - 半導體元件及其製造方法 - Google Patents
半導體元件及其製造方法 Download PDFInfo
- Publication number
- TWI493631B TWI493631B TW101119597A TW101119597A TWI493631B TW I493631 B TWI493631 B TW I493631B TW 101119597 A TW101119597 A TW 101119597A TW 101119597 A TW101119597 A TW 101119597A TW I493631 B TWI493631 B TW I493631B
- Authority
- TW
- Taiwan
- Prior art keywords
- insulating layer
- opening
- drain
- patterned
- gate
- Prior art date
Links
Description
本發明是有關於一種元件及其製造方法,且特別是有關於一種半導體元件及其製造方法。
由於有機薄膜電晶體(organic thin-film transistor,OTFT)具輕薄、可撓性(flexibility)、製程溫度低等優點與特性,因此已廣泛地應用於液晶顯示器、有機發光顯示器、電泳顯示器等裝置中。
在有機薄膜電晶體製作技術中,為了兼顧良好的電荷注入能力與成本考量,通常會以銀來製作源極及汲極,且於覆蓋源極與汲極的保護層中形成暴露源極及汲極的接觸窗。然而,目前用以形成接觸窗的蝕刻氣體通常含有諸如氧、硫、氟或氯等可能使銀被氧化的組份,導致源極及汲極的特性受到影響。
本發明提供一種半導體元件,其具有良好的元件特性。
本發明另提供一種半導體元件的製造方法,使得半導體元件具有良好的元件特性。
本發明提出一種半導體元件,其包括基板、閘極、源極與汲極、半導體層、圖案化第一絕緣層、第二絕緣層以
及畫素電極。閘極配置於基板上。源極與汲極配置於閘極上方或閘極下方。半導體層位於閘極以及源極與汲極之間。圖案化第一絕緣層配置於汲極上且具有暴露出汲極的第一開口。第二絕緣層覆蓋源極、汲極以及圖案化第一絕緣層,且具有第二開口,第二開口與第一開口連通且暴露出汲極。畫素電極配置於第一開口與第二開口中,以電性連接汲極。
本發明提出一種半導體元件的製造方法。於基板上形成閘極。於閘極上方或下方形成源極與汲極。於基板上形成第一絕緣層,以覆蓋源極與汲極。形成半導體層,位於閘極以及源極與汲極之間。圖案化第一絕緣層,以形成圖案化第一絕緣層,圖案化第一絕緣層至少覆蓋汲極。於圖案化第一絕緣層上形成第二絕緣層,第二絕緣層覆蓋圖案化第一絕緣層、半導體層、源極以及汲極。對第二絕緣層進行蝕刻製程,以形成第二開口,第二開口暴露出圖案化第一絕緣層且位於汲極上方,其中第二絕緣層相對圖案化第一絕緣層(第二絕緣層/圖案化第一絕緣層)的蝕刻選擇比大於1。經由第二開口,對圖案化第一絕緣層進行濕式蝕刻製程,以形成與第二開口連通的第一開口,其中第一開口暴露出汲極。形成畫素電極,畫素電極經由第一開口及第二開口與汲極電性連接。
基於上述,在本發明之半導體元件中,汲極上依序配置有圖案化第一絕緣層與第二絕緣層,以及圖案化第一絕緣層與第二絕緣層中分別具有暴露出汲極的第一開口與第
二開口。在本發明之半導體元件的製造方法中,先以蝕刻製程於第二絕緣層中形成第二開口,再以濕式蝕刻製程於圖案化第一絕緣層中形成第一開口。如此一來,在形成第二開口時,圖案化第一絕緣層能保護汲極免於受到蝕刻製程的破壞。因此,半導體元件具有良好的元件特性。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1A至圖1H是根據本發明一實施例之半導體元件的製造方法的流程剖面示意圖。請參照圖1A,首先,於基板102上形成閘極110。在本實施例中,基板102例如是玻璃基板、石英基板、矽晶圓等硬質基板或是類似塑膠基板或金屬薄膜等可撓式基板。閘極110例如是單層或多層堆疊之導電材料,導電材料可以選自由銅(Cu)、鉬(Mo)、鈦(Ti)、鋁(Al)、鎢(W)、銀(Ag)、金(Au)及其合金所組成之族群中的至少一者。閘極110可透過形成導體層以及對導體層進行微影及蝕刻製程來圖案化導體層而製作。形成導體層的方法可以是沉積製程、濺鍍製程或其他製程。
接著,於閘極110上方形成第三絕緣層112。第三絕緣層112例如是閘絕緣層。第三絕緣層112的材質例如是二氧化矽、氮化矽或是氮氧化矽等介電材料,其形成方法例如是塗佈法或化學氣相沈積法。
請參照圖1B,然後,於閘極110上方形成源極120
與汲極122。在本實施例中,源極120與汲極122的材料例如是包括銀、銀、鋁、銅、鎂或上述之合金,其中上述金屬在其合金材料中例如是佔總量的50%以上。源極120與汲極122的形成方法例如是包括沈積製程與圖案化製程。其中,沈積製程可以是物理氣相沉積製程、化學氣相沉積製程或其他合適的沈積製程。
接著,形成半導體層130,位於閘極110以及源極120與汲極122之間。半導體層130的材料例如是聚噻吩(polythiophens)、聚苯胺(polyanilines)、聚乙炔(polyacetylenes)、聚噻吩乙炔(poly(thienylene vinylene)s)、聚(對苯乙炔)(poly(phenylene vinvlene)s)、五苯(pentacece)、銅酞菁(copper phthalocyanine)等有機半導體材料,或上述之組合,亦或其他適合的半導體材料。半導體層130的形成方法例如是包括塗佈製程與圖案化製程。
請參照圖1C,而後,於基板102上形成第一絕緣層140,以覆蓋源極120與汲極122。第一絕緣層140的材料例如是包括氟系材料,其可以是全部氟化材料(fully fluorinated material)或部分氟化材料(partially fluorinated material)。氟系材料例如是乙烯四氟乙烯共聚物(ethylene-tetrafluoroethylene,ETFE)、氟化乙烯丙烯共聚物(fluorinated ethylene propylene,FEP)、聚偏二氟乙烯共聚物(poly(vinylidene fluoride),PVDF)、聚氟乙烯共聚物(polyvinyl fluoride,PVF)、乙烯-氯代三氟乙烯共聚物(ethylene chlorotrifluoroethylene,ECTFE)、聚四氟乙烯
(polytetrafluoroethylene,PTFE)、過氟烷氧基化物(PFA,perfluoro(alkoxy alkane))或其他氟系材料。第一絕緣層140的形成方法例如是塗佈法。第一絕緣層140的厚度例如是介於10nm至3um。
請參照圖1D,接著,圖案化第一絕緣層140,以形成圖案化第一絕緣層142,圖案化第一絕緣層142至少覆蓋汲極122。對第一絕緣層140進行圖案化的方法例如是濕式蝕刻製程,諸如使用乙基九氟丁基醚(ethyl nonafluorobutyl ether)等氟系溶劑。在本實施例中,圖案化第一絕緣層142例如是覆蓋汲極122但未覆蓋半導體層130。
然後,於圖案化第一絕緣層142上形成第二絕緣層150,第二絕緣層150覆蓋圖案化第一絕緣層142、半導體層130、源極120以及汲極122。第二絕緣層150的材料例如是包括有機材料,諸如聚醯胺(polyamide)、聚酯(polyester)、聚醯亞胺(polyimide)、聚氨酯(polyurethane)、聚矽氧烷(polysiloxane)、其組合或其他適合的有機材料。第二絕緣層150的形成方法例如是塗佈法。第二絕緣層150的厚度例如是介於1um至4um。
請參照圖1E,接著,對第二絕緣層150進行蝕刻製程EP,以形成第二開口152,第二開口152暴露出圖案化第一絕緣層142且位於汲極122上方,其中第二絕緣層150相對圖案化第一絕緣層142(第二絕緣層150/圖案化第一絕緣層142)的蝕刻選擇比大於1。在本實施例中,蝕刻製程EP例如是乾式蝕刻製程或濕式蝕刻製程。乾式蝕刻製程例
如是使用含有諸如氧、硫、氟或氯等組份的蝕刻氣體,濕式蝕刻製程例如是使用醇類、酯類、醚類、酮類、芳香烴類或其他合適的蝕刻劑。在一實施例中,若第二絕緣層和第一絕緣層都是使用濕式蝕刻製程,兩者的蝕刻劑可以不同。特別說明的是,圖1E中省略繪示配置於第二絕緣層150上的圖案化罩幕層,但所屬領域具有通常知識者可以輕易理解,是以圖案化罩幕層為罩幕對第二絕緣層150進行蝕刻製程EP,以形成第二開口152。由於第二絕緣層150相對圖案化第一絕緣層142(第二絕緣層/圖案化第一絕緣層)的蝕刻選擇比大於1,因此蝕刻製程EP例如是會以圖案化第一絕緣層142的頂部為蝕刻終止層,或者是僅移除部分圖案化第一絕緣層142的頂部。換言之,圖案化第一絕緣層142能保護汲極122免於與蝕刻製程EP中使用的蝕刻劑接觸而受到破壞。
請參照圖1F,然後,經由第二開口152,對圖案化第一絕緣層142進行濕式蝕刻製程WEP,以形成與第二開口152連通的第一開口144,其中第一開口144暴露出汲極122。在本實施例中,濕式蝕刻製程WEP例如是使用乙基九氟丁基醚等氟系溶劑。特別說明的是,圖1F中省略繪示配置於圖案化第一絕緣層142上的圖案化罩幕層,但所屬領域具有通常知識者可以輕易理解,是以圖案化罩幕層為罩幕對圖案化第一絕緣層142進行蝕刻製程EP,以形成第一開口144。
請參照圖1G與圖1H,形成畫素電極162,畫素電極162經由第一開口144及第二開口152與汲極122電性連
接,以大致完成半導體元件100的製作。在本實施例中,畫素電極162例如是填滿第一開口144與第二開口152。在本實施例中,首先,如圖1G所示,畫素電極162的形成方法包括提供塗佈溶液,塗佈溶液包括金屬奈米結構與溶劑,然後將塗佈溶液塗佈於第二絕緣層150上,以形成塗佈層160。在本實施例中,金屬奈米結構包括金屬奈米線、金屬奈米管、金屬奈米顆粒或是其組合。金屬奈米線例如是銀金屬奈米線或其他金屬奈米線等。溶劑例如是包括水(water)、乙醇(ethanol)、或丙二醇甲醚醋酸酯(PGMEA)_。塗佈層160例如是會填滿第一開口144與第二開口152。接著,如圖1H所示,移除塗佈層160中的溶劑,以及對塗佈層160進行圖案化,以形成畫素電極162。然而,本發明不限於此,在一實施例中(未繪示),更包括於畫素電極162上形成諸如由銦錫氧化物構成的透明導電層。此外,在另一實施例中,畫素電極162也可以是包括透明導電層與金屬奈米結構的複合層。特別一提的是,雖然在本實施例中是以塗佈金屬奈米結構來形成畫素電極162為例,但在其他實施例中,畫素電極162也可以藉由網印法、噴墨法或傳統使用的沉積製程與蝕刻製程製作。
在本實施例中,半導體元件100例如是底閘極型(bottom gate)的薄膜電晶體。半導體元件100包括基板102、閘極110、源極120與汲極122、半導體層130、圖案化第一絕緣層142、第二絕緣層150以及畫素電極162。閘極110配置於基板102上。源極120與汲極122例如是配置於閘極110上方。半導體層130位於閘極110以及源
極120與汲極122之間。圖案化第一絕緣層142配置於汲極122上且具有暴露出汲極122的第一開口144。第二絕緣層150覆蓋源極120、汲極122以及圖案化第一絕緣層142,且具有第二開口152,第二開口152與第一開口144連通且暴露出汲極122。畫素電極162配置於第一開口144與第二開口152中,以電性連接汲極122。在本實施例中,畫素電極162例如是填滿第一開口144與第二開口152。在本實施例中,半導體元件100更包括第三絕緣層112,配置於基板102上且覆蓋閘極110,其位於閘極110以及源極120與汲極122之間。
特別一提的是,在本實施例中,是以圖案化第一絕緣層142覆蓋汲極122但未覆蓋半導體層130為例,但本發明不限於此。在另一實施例中,如圖2所示之半導體元件100a,圖案化第一絕緣層142a例如是更覆蓋半導體層130。如此一來,圖案化第一絕緣層142a可以同時保護汲極122與半導體層130,以避免半導體層130受到後續製程中的蝕刻劑等破壞,進而提升半導體元件100a的元件特性。由於半導體元件100a的製造方法與半導體元件100的製造方法大致相同,其不同處僅在於將第一絕緣層140圖案化為覆蓋汲極122與半導體層130,因此可參照前一實施例中所述,於此不贅述。
在上述的實施例中,以圖案化第一絕緣層142、142a包覆汲極122後,依序以蝕刻製程EP於第二絕緣層150中形成第二開口152,以及以濕式蝕刻製程WEP於圖案化
第一絕緣層142、142a中形成第一開口144,其中第一開口144與第二開口152暴露出汲極122。也就是說,以兩階段的方式來形成暴露出汲極122的通孔。其中,在形成第二開口152時,圖案化第一絕緣層142、142a可防止用以蝕刻第二絕緣層150的蝕刻劑與汲極122接觸,進而避免汲極122受到氧化等傷害。特別是,由於第二絕緣層150相對圖案化第一絕緣層142、142a(第二絕緣層150/圖案化第一絕緣層142、142a)的蝕刻選擇比大於1,因此可以確保汲極122能被圖案化第一絕緣層142、142a包覆而不會暴露於蝕刻製程EP中。另一方面,濕式蝕刻製程WEP幾乎不會蝕刻汲極122。因此,藉由上述兩階段方式形成暴露出汲極122的第一開口144與第二開口152後,汲極122能保持完整的結構與良好的特性。如此一來,半導體元件100、100a能具有良好的元件特性。另一方面,由於畫素電極162可以直接經由第一開口144與第二開口152與汲極122電性連接,而不需額外形成用以電性連接畫素電極162的浮置焊墊(floating pad),因此以本實施例之半導體元件的製作方法形成的薄膜電晶體具有較佳的開口率與儲存電容。
在上述的實施例中是以製作諸如底閘極型的半導體元件為例,接下來將說明製作頂閘極型的半導體元件。圖3A至圖3H是根據本發明一實施例之半導體元件的製造方法的流程剖面示意圖。由於本實施例之半導體元件的構件及構件的材料與形成方法與前一實施例相似,因此以下針
對不同處進行說明,其餘部分可參照前一實施例中所述,於此不贅述。請參照圖3A,首先,於基板102上形成源極120與汲極122。在本實施例中,源極120與汲極122的材料例如是包括銀、銀、鋁、銅、鎂或上述之合金,其中上述金屬在其合金材料中例如是佔總量的50%以上。
請參照圖3B,接著,形成半導體層130,位於源極120與汲極122之間。
請參照圖3C,然後,於基板102上形成第一絕緣層140,以覆蓋源極120與汲極122。第一絕緣層140的材料例如是包括氟系材料,其可以是全部氟化材料或部分氟化材料。氟系材料例如是乙烯四氟乙烯共聚物、氟化乙烯丙烯共聚物、聚偏二氟乙烯共聚物、聚氟乙烯共聚物、乙烯-氯代三氟乙烯共聚物、聚四氟乙烯、過氟烷氧基化物或其他氟系材料。第一絕緣層140的形成方法例如是塗佈法。第一絕緣層140的厚度例如是介於10nm至3um。
請參照圖3D,接著,圖案化第一絕緣層140,以形成圖案化第一絕緣層142,圖案化第一絕緣層142至少覆蓋汲極122。對第一絕緣層140進行圖案化的方法例如是濕式蝕刻製程,諸如使用乙基九氟丁基醚等氟系溶劑。在本實施例中,圖案化第一絕緣層142例如是覆蓋部分汲極122,其中該部分汲極122為汲極122中待暴露的部分。特別一提的是,在一實施例中,可以將第一絕緣層142圖案化成覆蓋汲極122與半導體層130,以同時保護汲極122與半導體層130。
然後,於圖案化第一絕緣層142上形成第二絕緣層150,第二絕緣層150覆蓋圖案化第一絕緣層142、半導體層130、源極120以及汲極122。第二絕緣層150的材料例如是包括有機材料,諸如聚醯胺、聚酯、聚醯亞胺、聚氨酯、聚矽氧烷、其組合或其他適合的有機材料。第二絕緣層150的形成方法例如是塗佈法。第二絕緣層150的厚度例如是介於1um至4um。
請參照圖3E,接著,於源極120與汲極122上方形成閘極110。閘極110可透過形成導體層以及對導體層進行微影及蝕刻製程來圖案化導體層而製作。
而後,形成具有第三開口114的第三絕緣層112,其中源極120與汲極122配置於閘極110下方,第三絕緣層112覆蓋閘極110以及第二絕緣層150,以及第三開口114暴露出汲極122上方的第二絕緣層150。第三絕緣層112例如是保護層。第三絕緣層112的材質例如是二氧化矽、氮化矽或是氮氧化矽等介電材料,其形成方法例如是塗佈法或化學氣相沈積法。
請參照圖3F,接著,對第二絕緣層150進行蝕刻製程EP,以形成第二開口152,第二開口152暴露出圖案化第一絕緣層142且位於汲極122上方,其中第二絕緣層150相對圖案化第一絕緣層142(第二絕緣層150/圖案化第一絕緣層142)的蝕刻選擇比大於1。在本實施例中,第二開口152例如是與第三開口114連通。蝕刻製程EP例如是乾式蝕刻製程或濕式蝕刻製程。乾式蝕刻製程例如是使用含有諸如氧、硫、氟或氯等組份的蝕刻氣體,濕式蝕刻製程例
如是使用醇類、酯類、醚類、酮類、芳香烴類或其他合適的蝕刻劑。在一實施例中,若第二絕緣層和第一絕緣層都是使用濕式蝕刻製程,兩者的蝕刻劑可以不同。由於第二絕緣層150相對圖案化第一絕緣層142(第二絕緣層150/圖案化第一絕緣層142)的蝕刻選擇比大於1,因此蝕刻製程EP例如是會以圖案化第一絕緣層142的頂部為蝕刻終止層,或者是僅移除部分圖案化第一絕緣層142的頂部。換言之,圖案化第一絕緣層142能保護汲極122免於與蝕刻製程EP中使用的蝕刻劑接觸而受到破壞。特別一提的是,在一實施例中,藉由適當地選擇第二絕緣層150與第三絕緣層112的材料,也有可能藉由蝕刻製程EP依序於第三絕緣層112與第二絕緣層150中形成第三開口114與第二開口152。
請參照圖3G,然後,經由第三開口114與第二開口152,對圖案化第一絕緣層142進行濕式蝕刻製程WEP,以形成與第二開口152連通的第一開口144,其中第一開口144暴露出汲極122。在本實施例中,濕式蝕刻製程WEP例如是使用乙基九氟丁基醚等氟系溶劑。
請參照圖3H,接著,形成畫素電極162,畫素電極162經由第一開口144、第二開口152以及第三開口114與汲極122電性連接,以大致完成半導體元件100b的製作。在本實施例中,畫素電極162例如是配置於第三絕緣層112上,且填滿第一開口144、第二開口152以及第三開口114。第三畫素電極162的形成方法可以是金屬奈米
結構塗佈法、網印法、噴墨法或傳統使用的沉積製程與蝕刻製程。
在本實施例中,半導體元件100b例如是頂閘極型(top gate)的薄膜電晶體。半導體元件100b包括基板102、源極120與汲極122、半導體層130、圖案化第一絕緣層142、第二絕緣層150、閘極110以及畫素電極162。閘極110配置於基板102上。源極120與汲極122例如是配置於閘極110下方。半導體層130位於閘極110以及源極120與汲極122之間。圖案化第一絕緣層142配置於汲極122上且具有暴露出汲極122的第一開口144。第二絕緣層150覆蓋源極120、汲極122以及圖案化第一絕緣層142,且具有第二開口152,第二開口152與第一開口144連通且暴露出汲極122。在本實施例中,半導體元件100b例如是更包括第三絕緣層112,配置於蓋閘極110上方且具有第三開口114。第三開口114與第二開口152連通。畫素電極162配置於第一開口144與第二開口152中,以及畫素電極162更配置於第三開口114中,以電性連接汲極122。在本實施例中,畫素電極162例如是填滿第一開口144、第二開口152以及第三開口114。
在上述的實施例中,以圖案化第一絕緣層142包覆汲極122後,依序於第三絕緣層112中形成第三開口114,以蝕刻製程EP於第二絕緣層150中形成第二開口152,以及以濕式蝕刻製程WEP於圖案化第一絕緣層142中形成第一開口144,其中第一開口144、第二開口152以及第三
開口114暴露出汲極122。其中,在形成第二開口152時,圖案化第一絕緣層142可防止用以蝕刻第二絕緣層150的蝕刻劑與汲極122接觸,進而避免汲極122受到氧化等傷害。特別是,由於第二絕緣層150相對圖案化第一絕緣層142(第二絕緣層150/圖案化第一絕緣層142)的蝕刻選擇比大於1,因此可以確保汲極122能被圖案化第一絕緣層142包覆而不會暴露於蝕刻製程EP中。另一方面,濕式蝕刻製程WEP幾乎不會蝕刻汲極122。因此,藉由上述方式形成暴露出汲極122的第一開口144與第二開口152後,汲極122仍能保持完整的結構與良好的特性。如此一來,半導體元件100b能具有良好的元件特性。另一方面,由於畫素電極162可以直接經由第一開口144、第二開口152以及第三開口114與汲極122電性連接,而不需額外形成用以電性連接畫素電極162的浮置焊墊,因此以本實施例之半導體元件的製作方法形成的薄膜電晶體具有較佳的開口率與儲存電容。
綜上所述,在本發明之半導體元件的製造方法中,以圖案化第一絕緣層包覆汲極後,依序以蝕刻製程於第二絕緣層中形成暴露汲極上方的圖案化第一絕緣層的第二開口,以及以濕式蝕刻製程於圖案化第一絕緣層中形成暴露出汲極的第一開口。也就是說,以兩階段的方式來形成暴露出汲極的通孔。藉由適當地選擇圖案化第一絕緣層與第二絕緣層的材料,在對第二絕緣層進行蝕刻製程以形成第二開口時,圖案化第一絕緣層能保護汲極免於受到蝕刻製
程的破壞。特別是,圖案化第一絕緣層能有效地保護以銀製作的汲極被乾式蝕刻製程中的氧、硫、氟或氯等組份氧化,以避免汲極的特性受到影響。因此,半導體元件具有良好的元件特性。此外,由於本發明之半導體元件的製造方法能輕易地與現有的半導體元件製程結合,而無需額外添購設備或大幅的改變半導體元件製程,因此不會導致半導體元件的製作成本大幅增加,且能使得半導體元件具有較佳的良率。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、100a、100b‧‧‧半導體元件
102‧‧‧基板
110‧‧‧閘極
112、140、142、142a、150‧‧‧絕緣層
114、144、152‧‧‧開口
120‧‧‧源極
122‧‧‧汲極
130‧‧‧半導體層
160‧‧‧塗佈層
162‧‧‧畫素電極
EP‧‧‧蝕刻製程
WEP‧‧‧濕式蝕刻製程
圖1A至圖1H是根據本發明一實施例之半導體元件的製造方法的流程剖面示意圖。
圖2是根據本發明一實施例之半導體元件的剖面示意圖。
圖3A至圖3H是根據本發明一實施例之半導體元件的製造方法的流程剖面示意圖。
102‧‧‧基板
110‧‧‧閘極
112、142、150‧‧‧絕緣層
120‧‧‧源極
122‧‧‧汲極
130‧‧‧半導體層
152‧‧‧開口
EP‧‧‧蝕刻製程
Claims (20)
- 一種半導體元件,包括:一基板;一閘極,配置於該基板上;一源極與一汲極,配置於該閘極上方或該閘極下方;一半導體層,位於該閘極以及該源極與該汲極之間;一圖案化第一絕緣層,配置於該汲極的一部份上且具有暴露出該汲極的一第一開口,其中該圖案化第一絕緣層的材料包括氟系材料;一第二絕緣層,覆蓋該源極、該汲極的部分上表面以及該圖案化第一絕緣層的上表面以及側面,且具有一第二開口,該第二開口與該第一開口連通且暴露出該汲極;以及一畫素電極,配置於該第一開口與該第二開口中,以電性連接該汲極。
- 如申請專利範圍第1項所述之半導體元件,其中該第二絕緣層的材料包括有機材料。
- 如申請專利範圍第1項所述之半導體元件,其中該汲極的材料包括銀、鋁、銅、鎂或上述之合金。
- 如申請專利範圍第1項所述之半導體元件,其中該圖案化第一絕緣層更覆蓋該半導體層。
- 如申請專利範圍第1項所述之半導體元件,其中該畫素電極填滿該第一開口與該第二開口。
- 如申請專利範圍第1項所述之半導體元件,其中 該畫素電極的材料包括金屬奈米線、金屬奈米管、金屬奈米顆粒或是其組合。
- 如申請專利範圍第1項所述之半導體元件,更包括一第三絕緣層,配置於該基板上且覆蓋該閘極。
- 如申請專利範圍第7項所述之半導體元件,其中該源極與該汲極配置於該閘極上方,且該第三絕緣層位於該閘極以及該源極與該汲極之間。
- 如申請專利範圍第7項所述之半導體元件,其中該源極與該汲極配置於該閘極下方,該第三絕緣層配置於該閘極上方且具有一第三開口。
- 如申請專利範圍第9項所述之半導體元件,其中該第三開口與該第二開口連通,以及該畫素電極更配置於該第三開口中。
- 一種半導體元件的製造方法,包括:於一基板上形成一閘極;於該閘極上方或下方形成一源極與一汲極;形成一半導體層,位於該閘極以及該源極與該汲極之間;於該基板上形成一第一絕緣層,以覆蓋該源極與該汲極;圖案化該第一絕緣層,以形成一圖案化第一絕緣層,該圖案化第一絕緣層覆蓋該汲極的一部份;於該圖案化第一絕緣層上形成一第二絕緣層,該第二絕緣層覆蓋該圖案化第一絕緣層、該半導體層、該源極 以及該汲極;對該第二絕緣層進行一蝕刻製程,以形成一第二開口,該第二開口暴露出該圖案化第一絕緣層且位於該汲極上方,其中該第二絕緣層/該圖案化第一絕緣層的蝕刻選擇比大於1;經由該第二開口,對該圖案化第一絕緣層進行一濕式蝕刻製程,以形成與該第二開口連通的一第一開口,其中該第一開口暴露出該汲極;以及形成一畫素電極,該畫素電極經由該第一開口及該第二開口與該汲極電性連接。
- 如申請專利範圍第11項所述之半導體元件的製造方法,其中該圖案化第一絕緣層的材料包括氟系材料。
- 如申請專利範圍第11項所述之半導體元件的製造方法,其中該第二絕緣層的材料包括有機材料。
- 如申請專利範圍第11項所述之半導體元件的製造方法,其中該汲極的材料包括銀、銀、鋁、銅、鎂或上述之合金。
- 如申請專利範圍第11項所述之半導體元件的製造方法,其中該圖案化第一絕緣層更覆蓋該半導體層。
- 如申請專利範圍第11項所述之半導體元件的製造方法,其中該畫素電極的形成方法包括:提供一塗佈溶液,該塗佈溶液包括一金屬奈米結構與一溶劑;將該塗佈溶液塗佈於該第二絕緣層上,以形成一塗 佈層;移除該塗佈層中的該溶劑;以及對該塗佈層進行圖案化,以形成該畫素電極。
- 如申請專利範圍第16項所述之半導體元件的製造方法,更包括於該畫素電極上形成一透明導電層。
- 如申請專利範圍第11項所述之半導體元件的製造方法,其中該畫素電極填滿該第一開口與該第二開口。
- 如申請專利範圍第11項所述之半導體元件的製造方法,更包括形成一第三絕緣層,其中該源極與該汲極配置於該閘極上方,且該第三絕緣層位於該源極與該汲極以及該閘極之間。
- 如申請專利範圍第11項所述之半導體元件的製造方法,更包括形成具有一第三開口的一第三絕緣層,其中該源極與該汲極配置於該閘極下方,該第三絕緣層覆蓋該閘極以及該第二絕緣層,以及該第三開口與該第二開口連通。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101119597A TWI493631B (zh) | 2012-05-31 | 2012-05-31 | 半導體元件及其製造方法 |
CN201210253439.6A CN102751448B (zh) | 2012-05-31 | 2012-07-20 | 半导体元件及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101119597A TWI493631B (zh) | 2012-05-31 | 2012-05-31 | 半導體元件及其製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201349352A TW201349352A (zh) | 2013-12-01 |
TWI493631B true TWI493631B (zh) | 2015-07-21 |
Family
ID=47031460
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101119597A TWI493631B (zh) | 2012-05-31 | 2012-05-31 | 半導體元件及其製造方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN102751448B (zh) |
TW (1) | TWI493631B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105097833B (zh) * | 2015-07-06 | 2018-03-13 | 武汉华星光电技术有限公司 | 显示器及其显示面板 |
CN109493734B (zh) * | 2018-10-26 | 2020-09-08 | 深圳市华星光电半导体显示技术有限公司 | 像素电极的制作方法、显示面板 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1808737A (zh) * | 2004-11-10 | 2006-07-26 | 三星Sdi株式会社 | 有机薄膜晶体管,其制造方法以及具有该晶体管的平板显示器 |
TW200719003A (en) * | 2005-11-10 | 2007-05-16 | Au Optronics Corp | Transflective pixel structure and fabricating method thereof |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100973811B1 (ko) * | 2003-08-28 | 2010-08-03 | 삼성전자주식회사 | 유기 반도체를 사용한 박막 트랜지스터 표시판 및 그 제조방법 |
KR100675639B1 (ko) * | 2004-08-30 | 2007-02-02 | 엘지.필립스 엘시디 주식회사 | 유기 박막트랜지스터 및 액정표시소자의 제조방법 |
WO2010061823A1 (ja) * | 2008-11-28 | 2010-06-03 | ソニー株式会社 | 薄膜トランジスタの製造方法、薄膜トランジスタおよび電子機器 |
-
2012
- 2012-05-31 TW TW101119597A patent/TWI493631B/zh not_active IP Right Cessation
- 2012-07-20 CN CN201210253439.6A patent/CN102751448B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1808737A (zh) * | 2004-11-10 | 2006-07-26 | 三星Sdi株式会社 | 有机薄膜晶体管,其制造方法以及具有该晶体管的平板显示器 |
TW200719003A (en) * | 2005-11-10 | 2007-05-16 | Au Optronics Corp | Transflective pixel structure and fabricating method thereof |
Also Published As
Publication number | Publication date |
---|---|
CN102751448A (zh) | 2012-10-24 |
CN102751448B (zh) | 2015-06-03 |
TW201349352A (zh) | 2013-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5149464B2 (ja) | コンタクト構造、基板、表示装置、並びに前記コンタクト構造及び前記基板の製造方法 | |
JP5652207B2 (ja) | 薄膜トランジスタの製造方法、薄膜トランジスタおよび電子機器 | |
JP5429454B2 (ja) | 薄膜トランジスタの製造方法および薄膜トランジスタ | |
JP4815765B2 (ja) | 有機半導体装置の製造方法 | |
TWI544633B (zh) | 半導體元件及其製作方法 | |
WO2010026798A1 (ja) | 酸化物薄膜トランジスタ、及びその製造方法 | |
TWI619246B (zh) | 噴墨裝置 | |
JP2006049836A (ja) | 薄膜トランジスタ及びその製造方法 | |
JP5590772B2 (ja) | 電子デバイス、およびそれを形成するためのプロセス | |
JP2008311677A (ja) | 半導体装置の作製方法 | |
US10784330B2 (en) | Organic thin film transistor array substrate in which data line, source, drain and pixel electrode are formed by one photo mask, manufacture method thereof, and display device | |
JP2006100808A (ja) | 半導体装置の作製方法 | |
JP2007103931A (ja) | 有機薄膜トランジスタ表示板及びその製造方法 | |
JP4884227B2 (ja) | 素子配置基板の製造方法 | |
JP4984416B2 (ja) | 薄膜トランジスタの製造方法 | |
JP2005019446A (ja) | 電界効果トランジスタおよびその製造方法 | |
TWI493631B (zh) | 半導體元件及其製造方法 | |
JP2011254091A (ja) | 有機半導体装置及びその製造方法 | |
JP5194526B2 (ja) | 薄膜トランジスタの製造方法、画素アレイの製造方法 | |
WO2010092891A1 (ja) | 有機半導体素子、及びその製造方法 | |
JP2009117620A (ja) | 画像読取装置およびその製造方法 | |
WO2014208442A1 (ja) | 薄膜トランジスタ | |
JP5422972B2 (ja) | 有機薄膜トランジスタアレイの製造方法、及び有機薄膜トランジスタアレイ | |
US9484542B2 (en) | Thin film transistor panel and method of manufacturing the same, and electronic device including the thin film transistor panel | |
TWI655678B (zh) | Thin film transistor array and image display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |