CN109493734B - 像素电极的制作方法、显示面板 - Google Patents
像素电极的制作方法、显示面板 Download PDFInfo
- Publication number
- CN109493734B CN109493734B CN201811260212.8A CN201811260212A CN109493734B CN 109493734 B CN109493734 B CN 109493734B CN 201811260212 A CN201811260212 A CN 201811260212A CN 109493734 B CN109493734 B CN 109493734B
- Authority
- CN
- China
- Prior art keywords
- layer
- inorganic
- mask layer
- pixel electrode
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
- G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本申请提出了一种显示面板及制作方法，所述制作方法包括：提供一基板；在所述基板上形成第一无机层；在所述第一无机层上形成第一金属掩模层；利用第一蚀刻工艺，去除所述第一金属掩模层所覆盖的所述第一无机层，使所述第一金属掩模层嵌入所述第一无机层内，使所述第一无机层形成第一无机掩模层；在所述第一无机掩模层上涂布纳米银线溶液，以形成像素电极层。本申请通过利用多晶硅和第一金属层制作形成沟槽，使所述纳米银线能直接进行图案化，得到预定图案，有利于纳米银线规则化的排布，以及降低了纳米银线图案化过程中断裂的风险。
Description
技术领域
本申请涉及显示领域，特别涉及一种像素电极的制作方法、显示面板。
背景技术
柔性显示器由于具有超薄、随意折叠、可弯曲、便于随身携带等优点而广泛应用于手机，可穿戴头盔等不同领域中。柔性显示器巨大的市场潜力，已经成为下一代显示器的主要发展方向。
现有柔性显示器制作的主要难点之一为可弯曲的像素电极。目前广泛使用的ITO电极具有机械强度大，弯曲易断裂等缺点难以应用到柔性显示器中。因此寻找可替代的像素电极至关重要，例如石墨烯、碳纳米管、纳米银线等都可作为替代的电极材料。
其中，纳米银线具有银优良的导电性，同时由于其纳米级别的尺寸效应，使得其具有优异的透光性与耐曲挠性，因此可用作为优选地替代ITO作为触控电极的材料。但是由于自身的特性，使得纳米银线难于进行图案化，形成预定的图案。
因此，目前亟需一种利用银纳米线像素电极的制作方法以解决上述问题。
发明内容
本申请提供一种像素电极的制作方法、显示面板，以解决银纳米线难于图案化的技术问题。
为解决上述问题，本申请提供的技术方案如下：
本申请提出了一种像素电极的制作方法，其包括：
提供一基板；
在所述基板上形成第一无机层；
在所述第一无机层上形成第一金属掩模层；
利用第一蚀刻工艺，去除所述第一金属掩模层所覆盖的所述第一无机层，使所述第一金属掩模层嵌入所述第一无机层内，使所述第一无机层形成第一无机掩模层；
在所述第一无机掩模层上涂布纳米银线溶液，以形成像素电极层。
在本申请的制作方法中，在所述第一无机层上形成第一金属掩模层的步骤包括：
在所述第一无机层上形成第一金属层；
利用第二蚀刻工艺，使所述第一金属层形成第一金属掩模层。
在本申请的制作方法中，所述第二蚀刻工艺为化学蚀刻。
在本申请的制作方法中，所述第一金属层的材料包括金、银中的一种。
在本申请的制作方法中，所述第一金属掩模层位于所述基板与所述像素电极层之间。
在本申请的制作方法中，所述第一无机层的材料包括多晶硅。
在本申请的制作方法中，所述像素电极层的高度不超过所述第一无机掩模的高度。
本申请还提出了一种显示面板，所述显示面板包括基板及位于所述基板上的像素层，其中，所述像素层包括第一无机掩模层、及位于第一无机掩模层内的第一金属掩模层及像素电极层，所述第一金属掩模层位于所述基板与所述像素电极层之间；
所述像素电极层的材料包括纳米银线。
在本申请的显示面板中，所述第一金属掩模层的材料包括金、银中的一种；
在本申请的显示面板中，所述像素电极层的高度不超过所述第一无机掩模的高度。
有益效果：本申请通过利用多晶硅和第一金属层制作形成沟槽，使所述纳米银线能直接进行图案化，得到预定图案，有利于纳米银线规则化的排布，以及降低了纳米银线图案化过程中断裂的风险。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请像素电制作方法的步骤图；
图2A～2E为本申请像素电极制作方法的工艺图；
图3为本申请显示面板中像素电极的膜层结构图。
具体实施方式
以下各实施例的说明是参考附加的图示，用以例示本申请可用以实施的特定实施例。本申请所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本申请，而非用以限制本申请。在图中，结构相似的单元是用以相同标号表示。
请参阅图1，图1为本申请像素电制作方法的步骤图。
所述像素电极的制作方法包括：
S10、提供一基板。
所述基板101可以为玻璃基板、石英基板、树脂基板等中的一种作为衬底，进行所述像素电极的制作。
在一种实施例中，所述基板101可以柔性基板。所述柔性基板一般选择聚酰亚胺薄膜作为基底。聚酰亚胺薄膜具有较强的拉伸强度，由均苯四甲酸二酐和二胺基二苯醚在强极性溶剂中经缩聚并流延成膜再经亚胺化而成。
请参阅图2A～2E，图2A～2E为本申请像素电极制作方法的工艺图。
S20、在所述基板上形成第一无机层；
请参阅图2A，首先利用低压化学气相沉积在所述基板101上形成第一无机层102。
在一种实施例中，所述第一无机层102的材料可以为多晶硅。所述多晶硅未掺杂其他材料。
S30、在所述第一无机层上形成第一金属掩模层。
本步骤护体包括：
S301、在所述第一无机层上形成第一金属层。
请参阅图2B，首先利用物理方法，例如溅射等，在所述第一无机层102上形成第一金属层103。
在一种实施例中，所述第一金属层103的金属材料为金、银中的一种。由于金、银具有良好的导电性及稳定性，且不溶于所述第一蚀刻的蚀刻液中，但本申请中的所述第一金属层103的材料不限于金、银，也可以为其他导电性及稳定性较优的金属。
S302、利用第二蚀刻工艺，使所述第一金属层形成第一金属掩模层。
请参阅图2C，本步骤主要采用电子束光刻工艺使所述第一金属层103形成第一金属掩模层104。采用掩模版(未画出)通过曝光、显影后，经第二蚀刻工艺使所述第一金属层103形成图2C所示的图案。
S40、利用第一蚀刻工艺，去除所述第一金属掩模层所覆盖的所述第一无机层，使所述第一金属掩模层嵌入所述第一无机层内，使所述第一无机层形成第一无机掩模层。
请参阅图2D，本步骤主要将所述第一金属掩模层104作为掩模版，对所述第一无机层102进行图案化处理，去除所述第一金属掩模层所覆盖的所述第一无机层102，使所述第一无机层102形成所述第一无机掩模层105。所述第一金属掩模层104沉降至所述第一无机掩模层105内，并与所述基板101接触。
在一种实施例中，位于所述第一金属掩模层104下面的多晶硅层将被蚀刻掉，使得所述多晶硅层形成预定的多晶硅阵列图案，作为形成所述像素电极的掩模版。
在一种实施例中，所述第一蚀刻工艺为化学蚀刻。所述第一蚀刻所使用的蚀刻液包括HF/AgNO3、HF/H2O2/IPA等溶液。
在一种实施例中，所述第一蚀刻的蚀刻温度为10℃～100℃。
S50、在所述第一无机掩模层上涂布纳米银线溶液，以形成像素电极层。
请参阅图2E，在本步骤中，首先在所述第一无机掩模层105上涂覆纳米银线溶液，使所述纳米银线溶液填充所述第一无机掩模层105上的各凹槽，使所述第一无机掩模层105形成一平整的平面。最后，通过退火工艺，去除所述纳米银线溶液中的液体，形成图案化后的所述像素电极层106。
在一种实施例中，所述像素电极层106的高度不超过所述第一无机掩模层105的高度。
在一种实施例中，所述退火工艺的温度为80℃～150℃。
本申请利用第一金属掩模层作为掩模版，对多晶硅层进行图案化处理。并以图案化后的多晶硅层作为反向掩模版，使包含有银纳米线的溶液填充图案化后的多晶硅层各凹槽，形成与所述多晶硅反向的纳米银线阵列图案。另外，整个制程由于在低温中下进行，避免了高温对柔性电极制作中的困难，提高了柔性电极生产的可能性。
请参阅图3，图3为本申请显示面板中像素电极的膜层结构图。
所述显示面板包括基板201及位于所述基板201上的像素层202。
所述基板201可以为玻璃基板、石英基板、树脂基板等中的一种作为衬底，进行所述像素电极的制作。
在一种实施例中，所述基板201可以柔性基板。所述柔性基板一般选择聚酰亚胺薄膜作为基底。聚酰亚胺薄膜具有较强的拉伸强度，由均苯四甲酸二酐和二胺基二苯醚在强极性溶剂中经缩聚并流延成膜再经亚胺化而成。
所述像素层202包括第一无机掩模层、及位于第一无机掩模层205内的第一金属掩模层204及像素电极层206。
所述第一无机掩模层205由第一无机层通过图案化处理形成。
在一种实施例中，利用低压化学气相沉积在所述基板201上形成第一无机层。
在一种实施例中，所述第一无机层的材料可以为多晶硅。所述多晶硅未掺杂其他材料。
所述第一无机层通过以所述第一金属掩模层204作为掩模版，经曝光、显影，及第一蚀刻工艺而形成。
在一种实施例中，所述第一无机层通过将所述第一金属掩模层204作为掩模版，对所述第一无机层进行图案化处理，使所述第一无机层形成所述第一无机掩模层205。所述第一金属掩模层204沉降至所述第一无机掩模层内，并与所述基板201接触。
在一种实施例中，位于所述第一金属掩模层204下面的多晶硅层将被蚀刻掉，使得所述多晶硅层形成预定的多晶硅阵列图案，作为形成所述像素电极的掩模版。
在一种实施例中，所述第一蚀刻工艺为化学蚀刻。所述第一蚀刻所使用的蚀刻液包括HF/AgNO3、HF/H2O2/IPA等溶液。
在一种实施例中，所述第一蚀刻的蚀刻温度为10℃～100℃。
在一种实施例中，所述第一金属掩模层204由第一金属层通过图案化处理形成。所述第一金属掩模层的金属材料为金、银中的一种。由于金、银具有良好的导电性及稳定性，且不溶于所述第一蚀刻的蚀刻液中，但本申请中的所述第一金属层的材料不限于金、银，也可以为其他导电性及稳定性较优的金属。
所述第一金属掩模层204主要采用电子束光刻工艺形成。利用掩模版(未画出)，通过曝光、显影后，经第二蚀刻工艺而形成。
所述像素电极层206位于所述第一金属层上。
所述像素电极层206通过在所述第一无机掩模层205上涂覆纳米银线溶液，使所述纳米银线溶液填充所述第一无机掩模层205上的各凹槽内，使所述第一无机掩模层205形成一平整的平面而形成。最后，通过退火工艺，去除所述纳米银线溶液中的液体，形成图案化后的像素电极层206。
在一种实施例中，所述像素电极层206的高度不超过所述第一无机掩模层205的高度。
在一种实施例中，所述退火工艺的温度为80℃～150℃。
在一种实施例中，所述像素电极层206可以为阵列基板上的像素电极层(阳极层)、或彩膜基板中公共电极层，具体没有限制。
本申请提出了一种显示面板及制作方法，所述制作方法包括：提供一基板；在所述基板上形成第一无机层；在所述第一无机层上形成第一金属掩模层；利用第一蚀刻工艺，去除所述第一金属掩模层所覆盖的所述第一无机层，使所述第一金属掩模层嵌入所述第一无机层内，使所述第一无机层形成第一无机掩模层；在所述第一无机掩模层上涂布纳米银线溶液，以形成像素电极层。本申请通过利用多晶硅和第一金属层制作形成沟槽，使所述纳米银线能直接进行图案化，得到预定图案，有利于纳米银线规则化的排布，以及降低了纳米银线图案化过程中断裂的风险。
综上所述，虽然本申请已以优选实施例揭露如上，但上述优选实施例并非用以限制本申请，本领域的普通技术人员，在不脱离本申请的精神和范围内，均可作各种更动与润饰，因此本申请的保护范围以权利要求界定的范围为准。
Claims (9)
1.一种像素电极的制作方法，其特征在于，包括：
提供一基板；
在所述基板上形成第一无机层；
在所述第一无机层上形成第一金属掩模层；
利用第一蚀刻工艺，去除所述第一金属掩模层所覆盖的所述第一无机层，使所述第一金属掩模层嵌入所述第一无机层内，使所述第一无机层形成第一无机掩模层；
在所述第一无机掩模层上涂布纳米银线溶液，以形成像素电极层；
在所述第一无机层上形成第一金属掩模层的步骤包括：
在所述第一无机层上形成第一金属层；
利用第二蚀刻工艺，使所述第一金属层形成第一金属掩模层。
2.根据权利要求1所述的像素电极的制作方法，其特征在于，所述第二蚀刻工艺为化学蚀刻。
3.根据权利要求1所述的像素电极的制作方法，其特征在于，所述第一金属层的材料包括金、银中的一种。
4.根据权利要求1所述的像素电极的制作方法，其特征在于，所述第一金属掩模层位于所述基板与所述像素电极层之间。
5.根据权利要求1所述的像素电极的制作方法，其特征在于，所述第一无机层的材料包括多晶硅。
6.根据权利要求1所述的像素电极的制作方法，其特征在于，所述像素电极层的高度不超过所述第一无机掩模层的高度。
7.一种显示面板，所述显示面板包括基板及位于所述基板上的像素层，其特征在于，所述像素层包括第一无机掩模层、及位于第一无机掩模层内的第一金属掩模层及像素电极层，所述第一金属掩模层位于所述基板与所述像素电极层之间，所述像素电极层的材料包括纳米银线；
其中，第一无机层通过将所述第一金属掩模层作为掩模版，对所述第一无机层进行图案化处理以使所述第一无机层形成所述第一无机掩模层，所述第一金属掩模层沉降至所述第一无机掩模层内，以及与所述基板接触。
8.根据权利要求7所述的显示面板，其特征在于，所述第一金属掩模层的材料包括金、银中的一种。
9.根据权利要求7所述的显示面板，其特征在于，所述像素电极层的高度不超过所述第一无机掩模的高度。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811260212.8A CN109493734B (zh) | 2018-10-26 | 2018-10-26 | 像素电极的制作方法、显示面板 |
| PCT/CN2018/117877 WO2020082497A1 (zh) | 2018-10-26 | 2018-11-28 | 像素电极的制作方法、显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811260212.8A CN109493734B (zh) | 2018-10-26 | 2018-10-26 | 像素电极的制作方法、显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109493734A CN109493734A (zh) | 2019-03-19 |
| CN109493734B true CN109493734B (zh) | 2020-09-08 |
Family
ID=65691597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811260212.8A Active CN109493734B (zh) | 2018-10-26 | 2018-10-26 | 像素电极的制作方法、显示面板 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN109493734B (zh) |
| WO (1) | WO2020082497A1 (zh) |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI493631B (zh) * | 2012-05-31 | 2015-07-21 | Au Optronics Corp | 半導體元件及其製造方法 |
| CN103730206B (zh) * | 2012-10-12 | 2016-12-21 | 纳米及先进材料研发院有限公司 | 制备透明的基于纳米材料的导电膜的方法 |
| CN104238204A (zh) * | 2013-06-07 | 2014-12-24 | 业鑫科技顾问股份有限公司 | 像素电极的制造方法 |
| CN103345324B (zh) * | 2013-07-05 | 2016-11-16 | 南昌欧菲光显示技术有限公司 | 触摸显示屏及其滤光片组件 |
| CN103365472A (zh) * | 2013-07-05 | 2013-10-23 | 南昌欧菲光显示技术有限公司 | 偏光滤光模块及触摸显示屏 |
| KR101656452B1 (ko) * | 2013-09-06 | 2016-09-09 | 주식회사 잉크테크 | 전도성 패턴 형성 방법 및 전도성 패턴 |
| CN105448423B (zh) * | 2014-06-12 | 2018-06-22 | 宸鸿科技(厦门)有限公司 | 导电膜的制作方法及触控面板的制作方法及触控面板 |
| CN104076561A (zh) * | 2014-07-18 | 2014-10-01 | 深圳市华星光电技术有限公司 | 用于制作hva像素电极的方法及阵列基板 |
| CN106297967B (zh) * | 2016-08-26 | 2018-01-16 | 京东方科技集团股份有限公司 | 柔性导电薄膜及其制备方法、柔性触摸屏及显示面板 |
| CN108364711A (zh) * | 2018-01-30 | 2018-08-03 | 南京邮电大学 | 一种丝网印刷银纳米线透明导电薄膜的后处理方法 |
| CN108399977B (zh) * | 2018-02-27 | 2019-12-27 | 合肥微晶材料科技有限公司 | 一种使纳米银线透明导电膜具有消影功能的方法 |
-
2018
- 2018-10-26 CN CN201811260212.8A patent/CN109493734B/zh active Active
- 2018-11-28 WO PCT/CN2018/117877 patent/WO2020082497A1/zh active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2020082497A1 (zh) | 2020-04-30 |
| CN109493734A (zh) | 2019-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10550490B2 (en) | Transparent conductive films with embedded metal grids | |
| US10973118B2 (en) | Flexible conductive film, its manufacturing method, flexible touch screen and flexible display panel | |
| WO2018119927A1 (zh) | 一种薄膜晶体管的制作方法 | |
| KR100575233B1 (ko) | 액정표시장치 제조 방법 | |
| KR101682501B1 (ko) | 은 나노와이어 패턴층 및 그래핀층을 포함하는 투명전극 및 그 제조방법 | |
| EP1283541A2 (en) | Method of fabricating field emission display employing carbon nanotubes | |
| CN103413782B (zh) | 一种阵列基板及其制作方法和显示面板 | |
| CN108091612B (zh) | 阵列基板及其制备方法 | |
| US20140212818A1 (en) | Method for forming graphene pattern | |
| JP2006054185A (ja) | エミッタの形成方法及びこれを利用した電界放出素子の製造方法 | |
| CN109493734B (zh) | 像素电极的制作方法、显示面板 | |
| CN112309847B (zh) | 显示面板及其制作方法 | |
| KR101914382B1 (ko) | 금속 나노와이어 패턴의 제조 방법, 이를 이용한 금속 나노와이어 전극 | |
| US11251382B2 (en) | Organic electroluminescent devices and manufacturing methods thereof | |
| US20190024268A1 (en) | Method for manufacturing pattern for electronic devices, and fiber-type electronic device comprising the pattern for electronic devices | |
| CN109830461A (zh) | 显示面板及其制作方法、蚀刻系统 | |
| KR100590579B1 (ko) | 탄소나노튜브 에미터를 구비한 전계방출소자의 제조방법 | |
| CN109597250B (zh) | 蓝相液晶面板的制作方法及其立体电极的制作方法 | |
| CN106252419A (zh) | 薄膜晶体管及其制造方法、阵列基板和显示装置 | |
| KR20160048546A (ko) | 전도성 부재 및 이의 제조 방법 | |
| CN109427689A (zh) | 一种显示面板及其制造方法 | |
| KR20050115949A (ko) | 전계 방출 디바이스 및 이러한 디바이스를 형성하는 방법 | |
| KR20160077459A (ko) | 금속나노와이어 전극제조방법 | |
| KR101775982B1 (ko) | 은 나노와이어를 이용한 나노 패턴 메탈 메쉬 구현 공정 방법 및 이를 이용한 하이브리드 메탈 메쉬 | |
| KR102090019B1 (ko) | 전자소자용 패턴의 제조 방법 및 전자소자용 패턴을 포함하는 섬유형 전자소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |