KR102090019B1 - 전자소자용 패턴의 제조 방법 및 전자소자용 패턴을 포함하는 섬유형 전자소자 - Google Patents

전자소자용 패턴의 제조 방법 및 전자소자용 패턴을 포함하는 섬유형 전자소자 Download PDF

Info

Publication number
KR102090019B1
KR102090019B1 KR1020180072707A KR20180072707A KR102090019B1 KR 102090019 B1 KR102090019 B1 KR 102090019B1 KR 1020180072707 A KR1020180072707 A KR 1020180072707A KR 20180072707 A KR20180072707 A KR 20180072707A KR 102090019 B1 KR102090019 B1 KR 102090019B1
Authority
KR
South Korea
Prior art keywords
pattern
electronic device
fiber filament
filament substrate
forming
Prior art date
Application number
KR1020180072707A
Other languages
English (en)
Other versions
KR20190009246A (ko
Inventor
황선빈
이동수
전대영
배수강
이승기
이상현
김태욱
Original Assignee
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술연구원 filed Critical 한국과학기술연구원
Priority to US16/032,585 priority Critical patent/US10915024B2/en
Priority to CN201810770376.9A priority patent/CN109273438A/zh
Publication of KR20190009246A publication Critical patent/KR20190009246A/ko
Application granted granted Critical
Publication of KR102090019B1 publication Critical patent/KR102090019B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/24—Curved surfaces
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems
    • G03F7/70283—Mask effects on the imaging process
    • G03F7/70291—Addressable masks, e.g. spatial light modulators [SLMs], digital micro-mirror devices [DMDs] or liquid crystal display [LCD] patterning devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L27/304—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/50—Photovoltaic [PV] devices
    • H10K30/53—Photovoltaic [PV] devices in the form of fibres or tubes, e.g. photovoltaic fibres

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Thin Film Transistor (AREA)

Abstract

섬유필라멘트 기판 상에 적층된 전자소자용 패턴을 포함하는 섬유형 전자소자가 제공된다. 해당 전자소자용 패턴을 응용하는 경우, 섬유필라멘트에 직접 전자소자를 제조할 수 있어, 이를 웨어러블 디바이스 등에 널리 사용될 수 있다. 해당 전자소자용 패턴은 마스크리스 노광장치(maskless exposure device)를 이용하는 노광 공정을 포함하는 전자소자용 패턴을 형성하는 방법에 의해 제조되고, 이에 따라 전자소자용 패턴을 섬유필라멘트 기판 상에 연속 공정을 통해 제조할 수 있어 공정의 효율을 증대시킬 수 있다.

Description

전자소자용 패턴의 제조 방법 및 전자소자용 패턴을 포함하는 섬유형 전자소자{METHOD FOR MANUFACTURING PATTERN FOR ELECTRONIC DEVICE, AND FIBER-TYPED ELECTRONIC DEVICE COMPRISING THE PATTERN FOR ELECTRONIC DEVICE}
본 발명은 전자소자용 패턴의 제조 방법 및 전자소자용 패턴을 포함하는 섬유형 전자소자에 관한 것으로서, 전자소자의 소형화(scaling down) 및 집적화(integration)에 기여함과 동시에 고성능(high performance), 고유연성(high flexibility) 및 고신뢰성(high reliability)를 확보하도록 기여할 수 있는, 전자소자용 패턴의 제조 방법 및 전자소자용 패턴을 포함하는 섬유형 전자소자에 관한 것이다.
최근, 착용가능한 컴퓨팅 시스템(wearable computing system)에 대한 관심이 증가하면서, 섬유 제품의 형대로 활용될 수 있는 기능성 섬유가 많이 개발되고 있다. 예컨대, 발열 섬유, 디스플레이(display) 섬유, 터치(touch) 섬유 등 특정 기능을 수행하는 섬유뿐 아니라 트랜지스터(transistor), 저항 등의 소자가 집적되어 있는 섬유가 개발되었다.
하지만, 섬유다발을 직물로 만들기 위한 직조방법이 반드시 필요하고 이러한 경우 유연성 등을 유지하면서 전자 섬유로의 전원 인가 및 전자 섬유와 다른 기기와의 연결을 구현하는 것이 용이하지 않은 단점이 있었다.
종래에는 도 1a와 같이 기판 상에 전자 소자를 만든 후, 섬유에 전자소자를 전사하여 섬유형 전자소자를 제조하거나, 도 1b와 같이 순차적으로 적층된, 절연층, 반도체층 패턴, 소스 전극 및 드레인전극을 포함하는 전도성 섬유를 2 이상 형성한 후, 상기 전도성 섬유를 직교하여 1개의 트랜지스터로 구현하였다. 하지만, 도 1a 및 1b와 같은 경우는 소자의 기계적 안정성을 위하여 극한의 두께가 요구 되며, 기판과 의류 사이의 접착 문제 등이 존재한다. 아울러, 도 1b와 같이 전도성 섬유 상호간을 물리적으로 접속시키는 방법은 컨택(Contact)과 내구성 등에 취약점을 내제하고 있어서 스마트 섬유를 이용한 웨어러블 디바이스 개발에 현실적으로 매우 어려운 장벽이 되고 있다.
따라서, 섬유 기판에 형성되는 패턴으로서, 전자소자의 소형화(scaling down) 및 집적화(integration)를 확보함과 동시에 기존의 컨택과 내구성 등의 성능이 우수한 패턴을 제조하는 새로운 기술에 대한 요구가 증대되고 있는 실정이다.
KR 10-2015-0128874 A
본 발명에서는 전자소자의 소형화(scaling down) 및 집적화(integration)에 기여함과 동시에 고성능(high performance), 고유연성(high flexibility) 및 고신뢰성(high reliability)를 확보하도록 기여할 수 있는, 전자소자용 패턴의 제조 방법 및 상기 전자소자용 패턴을 제공하고자 한다.
아울러 본 발명에서는 상기 전자소자용 패턴을 포함하는 섬유형 전자소자로서 스마트 섬유에 사용될 수 있는 섬유형 전자소자를 제공하고자 한다.
본 발명의 일 구현예에서, 섬유필라멘트 기판; 및 상기 섬유필라멘트 기판 상에 형성된 전자소자용 패턴;을 포함하는 섬유형 전자소자가 제공된다.
예시적인 구현예에서, 상기 섬유필라멘트 기판은 50nm 미만의 RMS 표면거칠기(Root Mean Square Roughnes)를 가질 수 있다.
예시적인 구현예에서, 상기 섬유 필라멘트 기판은 투명 유리 섬유, 불투명 유리 섬유, 금속 섬유, 투명 절연성 고분자 섬유, 투명 도전성 고분자 섬유, 불투명 도전성 고분자 섬유, 무기물 반도체 섬유, 유기물 반도체 섬유, 및 산화물 반도체 섬유로 이루어진 그룹에서 선택된 하나 이상을 포함할 수 있다.
예시적인 구현예에서, 상기 섬유필라멘트 기판의 종횡비(aspect ratio)는 100 이상 일 수 있다.
예시적인 구현예에서, 상기 전자소자용 패턴은 섬유필라멘트 기판 상에 형성된 복수 개의 전자소자용 패턴을 포함하는 전자소자용 패턴 어레이(array)를 포함하고, 상기 패턴 어레이는 복수 개로 형성되며, 각 패턴 어레이의 전자소자용 패턴들은 서로 상이한 면적을 가질 수 있다.
예시적인 구현예에서, 상기 전자소자용 패턴은 복수 개의 전자소자용 패턴을 포함하는 전자소자용 패턴 어레이(array)를 포함하고, 상기 패턴 어레이는 복수 개로 형성되며, 각 패턴 어레이의 전자소자용 패턴들은 서로 상이한 모양으로 배열될 수 있다.
예시적인 구현예에서, 상기 전자소자용 패턴은 상기 섬유필라멘트 기판 상에 복수 개로 적층될 수 있다.
본 발명의 다른 구현예에서, 섬유필라멘트 기판; 및 상기 섬유 필라멘트 기판 상에 순차적으로 형성된 하부 전극; 반도체층 패턴; 유전층; 및 상부 전극;을 포함하는 트랜지스터가 제공된다.
본 발명의 다른 구현예에서, 섬유필라멘트 기판 및 섬유필라멘트 기판 상에 형성된 복수 개의 트랜지스터를 포함하는 트랜지스터 패턴 어레이(array)를 포함하며, 상기 패턴 어레이는 복수 개로 형성되고, 상기 트랜지스터는 상기 섬유 필라멘트 기판 상에 순차적으로 형성된 하부 전극 반도체층 패턴 유전층 및 상부 전극을 포함하는, 트랜지스터가 제공된다.
예시적인 구현예에서, 상기 반도체층 패턴은 n형 반도체층 패턴 또는 p형 반도체층 패턴일 수 있다.
예시적인 구현예에서, 상기 하부 전극은 드레인 전극 및 소스 전극을 포함하고, 상기 상부 전극은 게이트 전극을 포함할 수 있다.
예시적인 구현예에서, 상기 드레인 전극 및 소스 전극은 서로 이격되어 있고, 상기 반도체층 패턴은 상기 드레인 전극과 소스 전극을 연결하는 채널부를 포함할 수 있다.
본 발명의 또 다른 구현예에서, 섬유필라멘트 기판; 및 상기 섬유필라멘트 기판 상에 순차적으로 형성된 하부 전극; p형 활성층; n형 활성층; 절연층; 및 상부 전극;을 포함하는 인버터가 제공된다.
본 발명의 또 다른 구현예에서, 섬유필라멘트 기판; 및 상기 섬유필라멘트 기판 상에 순차적으로 형성된 하부 전극; p형 활성층; n형 활성층; 절연층; 제1 콘택홀; 상부 게이트 전극; 층간절연층; 제2 콘택홀; 및 상부전극; 을 포함하는 링오실레이터가 제공된다.
본 발명의 또 다른 구현예에서, 섬유필라멘트 기판 상에 전자소자용 패턴을 형성하는 방법으로서, 섬유필라멘트 기판 상에 포토레지스트막을 형성하는 단계; 상기 포토레지스트막에 노광공정, 광경화 공정 및 현상 공정을 수행하여 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴 상면 및 상기 포토레지스트 패턴이 형성되지 않은 섬유필라멘트 기판 상면 상에 증착공정을 수행하여 전자소자용 패터닝층을 형성하는 단계; 및 상기 포토레지스트 패턴 및 상기 포토레지스트 패턴 상에 형성된 전자소자용 패터닝층을 상기 섬유필라멘트 기판으로부터 제거하여 전자소자용 패턴을 형성하는 단계; 를 포함하며, 상기 노광공정은 마스크리스 노광장치(maskless exposure device)를 통해 수행되는, 섬유필라멘트 기판 상에 전자소자용 패턴을 형성하는 방법이 제공된다.
본 발명의 또 다른 구현예에서, 섬유필라멘트 기판 상에 전자소자용 패턴을 형성하는 방법으로서, 섬유필라멘트 기판 상에 전자소자용 패터닝층을 형성하는 단계; 상기 전자소자용 패터닝층 상에 포토레지스트막을 형성하는 단계; 상기 포토레지스트막에 노광공정, 광경화 공정 및 현상 공정을 수행하여 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 마스크 패턴으로 이용하여 상기 전자소자용 패터닝층에 식각 공정을 수행하여 전자소자용 패턴을 형성하는 단계; 및 상기 포토레지스트 패턴을 제거하는 단계; 를 포함하며, 상기 노광공정은 마스크리스 노광장치(maskless exposure device)를 통해 수행되는 섬유필라멘트 기판 상에 전자소자용 패턴을 형성하는 방법이 제공된다.
예시적인 구현예에서, 상기 섬유필라멘트 기판은 50nm 미만의 RMS 표면거칠기를 가질 수 있다.
예시적인 구현예에서, 상기 섬유필라멘트 기판의 종횡비(aspect ratio)는 100 이상 일 수 있다.
예시적인 구현예에서, 상기 마스크리스 노광장치는 상기 섬유필라멘트 기판에 관한 설계 데이터에 기초하여 생성된 노광데이터를 이용하여 상기 포토레지스트막을 직접 노광하는 마스크리스 노광 유닛을 포함하고, 상기 설계 데이터는 상기 섬유필라멘트 기판에 형성될 하나 이상의 전도성 패턴에 관하여 미리 정해진 전자소자용 패턴 정보와, 상기 전자소자용 패턴 상에 탑재되거나 형성될 전자 부품의 미리 정해진 패드 레이아웃 정보를 포함할 수 있다.
예시적인 구현예에서, 상기 마스크리스 노광 유닛은 상기 광경화 및 현상된 섬유필라멘트 기판의 상기 노광전 섬유필라멘트 기판에 대한 신축을 계측하고, 상기 계측된 신축에 기초하여 상기 노광 데이터의 위치 및 형상을 보정하는 스케일링 보정값을 생성하는 스케일링 보정값 생성 유닛을 포함할 수 있다.
예시적인 구현예에서, 상기 전자소자용 패턴은 복수 개의 전자소자용 패턴을 포함하는 전자소자용 패턴 어레이(array)를 포함하고, 상기 패턴 어레이의 전자소자용 패턴들은 각각 상이한 면적을 가질 수 있다.
예시적인 구현예에서, 상기 전자소자용 패턴 어레이는 제1 영역과 제2 영역으로 구분되며, 상기 제1영역의 전자소자용 패턴들은 제2 영역의 전자소자용 패턴들보다 더 작은 면적을 가질 수 있다.
예시적인 구현예에서, 상기 전자소자용 패턴은 복수 개의 전자소자용 패턴을 포함하는 전자소자용 패턴 어레이(array)를 포함하고, 상기 패턴 어레이의 전자소자용 패턴들은 서로 상이한 모양으로 배열될 수 있다.
예시적인 구현예에서, 상기 전자소자용 패턴은1nm 내지 1μm의 두께로 형성될 수 있다.
예시적인 구현예에서, 상기 노광 공정은 -20℃ 내지 100℃ 범위의 온도 및 1x 10-8 torr 내지 1500torr 압력 조건 하에서 수행될 수 있다.
예시적인 구현예에서, 상기 섬유필라멘트 기판은 투명 유리 섬유, 불투명 유리 섬유, 금속 섬유, 투명 절연성 고분자 섬유, 투명 도전성 고분자 섬유, 불투명 도전성 고분자 섬유, 무기물 반도체 섬유, 유기물 반도체 섬유, 및 산화물 반도체 섬유로 이루어진 그룹에서 선택된 하나 이상을 포함할 수 있다.
예시적인 구현예에서, 상기 섬유필라멘트 기판은 원통형, 삼각기둥, 사각기둥 또는 다각기둥 형의 형상을 가질 수 있다.
예시적인 구현예에서, 상기 전자소자용 패턴은 전자소자의 소스 전극, 드레인 전극, 절연층, 반도체층 패턴 및 배선으로 이루어진 그룹에서 선택된 하나 이상일 수 있다.
예시적인 구현예에서, 상기 방법은 연속 공정을 통하여 전자소자용 패턴을 형성하는 것일 수 있다.
본 발명의 다른 구현예에서, 상기 섬유필라멘트 기판 상에 전도성 패턴을 형성하는 방법을 포함하는 섬유형 전자 소자 제조 방법이 제공된다.
본 발명의 전자소자용 패턴의 제조 방법에 따르면, 섬유필라멘트 기판 표면에 직접 전자소자용 패턴을 형성할 수 있다. 즉, 금속 배선, 반도체층 패턴과 같은 활성층, 소스 전극, 드레인 전극, 절연층 등과 같은 전자소자용 패턴을 섬유필라멘트 기판 표면에 직접 형성할 수 있다. 아울러, 이를 응용하여(즉, 섬유필라멘트 기판에 반도체 공정을 직접 수행하여) 트랜지스터와 같은 전자소자를 섬유 필라멘트 기판에 직접 형성할 수 있다.
즉, 본 발명의 전자소자용 패턴의 제조 방법에 따르면, 모노필라멘트 기판 상에 직접 소자를 집적시킬 수 있다. 이에 따라, 단위 소자의 크기를 줄일 수 있음 과 동시에 섬유 간 접촉 불량 문제를 근본적으로 해결할 수 있다.
아울러, 본 발명의 일 구현예에 따른 전자소자용 패턴의 제조 방법에 따르면, 마스크리스 노광장치(maskless exposure apparatus)를 통해 직접 전자소자용 패턴을 연속공정(continuous process)으로 제조할 수 있고, 이는 기존에 반도체공정에서 수행중인 배치프로세스(batch process)와 차별화 될 수 있다. 이에 따라, 전자소자의 가격경쟁력 확보에도 기여할 수 있다.
뿐만 아니라, 전자소자용 패턴의 제조 방법에 따라 제조된 전자소자는 섬유형 전자소자로서 웨어러블 전자부품으로 사용될 수 있고, 전자소자의 소형화 및 집적화에 기여함과 동시에 고성능, 고유연성 및 고신뢰성을 확보할 수 있다.
도 1a 및 1b는 종래 기술에 따른 섬유형 트랜지스터의 구조를 나타내는 개략도이다.
도 2는 종래 기술에 따른 전자소자용 패턴 형성을 나타내는 개략도이다.
도 3은 본 발명의 일 구현예에 따른 섬유 필라멘트 기판 상에 형성된 전자소자용 패턴을 나타내는 모식도이다.
도 4a는 본 발명의 일 구현예에 따른 섬유형 메모리소자를 나타내는 모식도이고, 도 4b는 섬유필라멘트 상에 적층된 복수 개의 메모리 셀 어레이를 포함하는 섬유형 메모리소자를 나타내는 모식도이다.
도 5a 내지 5c는 각각 본 발명의 일 구현예에 따른 p형 트랜지스터, n형 트랜지스터 및 인버터의 구조를 나타내는 모식도이다.
도 6은 본 발명의 일 구현예에 따른 링오실레이터의 구조를 나타내는 모식도이다.
도 7은 본 발명의 일 구현예에 따른 전자소자용 패턴을 형성하는 방법을 나타내는 개략도이다. 이에 따르면, 연속공정으로 전자소자용 패턴을 형성할 수 있다.
도 8a는 본 발명의 일 구현예에 따라, 네거티브 포토레지스트 패턴을 이용하여 전자소자용 패턴을 형성하는 방법을 나타내며, 도 8b는 포지티브 포토레지스트 패턴을 이용하여 전자소자용 패턴을 형성하는 방법을 나타낸다. 한편, 상기 전자소자용 패턴은 전자소자를 구성하는 모든 패턴을 포함할 수 있으며, 예컨대, 금속 배선, 반도체층 패턴, 절연층 등 일 수 있다.
도 9는 본 발명의 일 구현예에 따른 p 타입 트랜지스터의 제조 방법을 나타내는 개념도이다.
도 10은 본 발명의 일 구현예에 따른 n-타입 트랜지스터의 제조 방법을 나타내는 개념도이다.
도 11은 본 발명의 일 구현예에 따른 인버터의 제조 방법을 나타내는 개념도이다.
도 12는 본 발명의 일 구현예에 따른 링 오실레이터의 제조 방법을 나타내는 개념도이다.
도 13a 및 13b는 본 발명의 일 구현예에 따른 섬유필라멘트 기판 상에 전자소자용 패턴을 형성하는 방법의 각 단계에서의 섬유필라멘트 기판의 표면을 나타내는 사진들이다. 도 13a은 포지티브 포토레지스트 패턴을 형성하고, 리프트-오프(lift-off) 공정을 이용한 경우에 있어서의 각 단계별 사진이고, 도 13b는 금속패터닝층의 식각(etching) 공정을 이용한 경우의 각 단계별 표면을 나타내는 사진이다.
도 14a는 현상 공정 후, 전자소자용 포토레지스트 패턴을 포함하는 섬유필라멘트 기판의 표면을 나타내는 현미경 이미지이고, 도 14b는 포토레지스트 패턴 상부에 알루미늄을 30nm 증착시킨 후의 표면의 현미경이미지이고, 도 14c는 리프트-오프(Lift-off) 공정 후 만들어진 30nm 두께의 알루미늄 패턴 어레이(20μm × 20μm)가 형성된 섬유기판 표면을 나타내는 현미경 이미지이다.
도 15는 본 발명의 일 구현예에 따른 섬유필라멘트 기판상에 만들어진 다양한 형태의 패턴들이 섬유필라멘트 기판 표면에 만들어진 사진들이다.
도 16은 본 발명의 일 구현예에 따른 트랜지스터의 적층 구조를 나타낸다.
도 17a는 본 발명의 일 구현예에 따른 트랜지스터의 각 층의 상면도를 도시한다.
도 17b는 본 발명의 일 구현예에 따른 트랜지스터로서, 상기 섬유필라멘트 기판상에 형성된 복수 개의 트랜지스터를 포함하는 트랜지스터 패턴 어레이를 나타낸다.
도 18a는 본 발명의 일 구현예에 따른 트랜지스터로서, 각각 알루미늄 증착 공정 수행 후, 포토레지스트 패턴 형성 후, 포토레지스트 패턴 제거 후의 섬유필라멘트 기판상에 형성된 트랜지스터를 나타내는 현미경 이미지이다.
도 18b는 소스, 드레인, 및 게이트 전극을 포함하는 섬유필라멘트 기판상에 형성된 트랜지스터의 사진을 나타낸다.
도 19a는 본 발명의 일 구현예에 따른 트랜지스터의 드레인전류-게이트전압 특성을 나타낸다.
도 19b는 본 발명의 일 구현예에 따른 트랜지스터의 드레인전류-드레인전압 특성을 나타낸다.
도 20a는 본 발명의 일 구현예에 따른 트랜지스터에서 소스 전극과 드레인 전극 간에 흐르는 전류량의 점멸비(on/off ratio) 특성을 나타낸다.
도 20b는 본 발명의 일 구현예에 따른 트랜지스터에서 약 0.1초 간격으로 온/오프 스위칭을 반복하여 측정한 스위칭 특성을 나타낸다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.
본 발명의 각 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다.
본 발명에서, 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 발명에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 발명에 있어서, 각 층(막), 영역, 전극, 패턴 또는 구조물들이 대상체, 기판, 각 층(막), 영역, 전극 또는 패턴들의 "상에", "상부에" 또는 "하부"에 형성되는 것으로 언급되는 경우에는 각 층(막), 영역, 전극, 패턴 또는 구조물들이 직접 기판, 각 층(막), 영역, 또는 패턴들 위에 형성되거나 아래에 위치하는 것을 의미하거나, 다른 층(막), 다른 영역, 다른 전극, 다른 패턴 또는 다른 구조물들이 대상체나 기판 상에 추가적으로 형성될 수 있다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 안된다.
즉, 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
용어정의
본 발명의 구현예에서, "전자소자용 패턴"이란 전자소자용으로서 기판 상에 형성될 수 있는 패턴이라면 제한되지 않는다. 예를 들어, 상기 전자소자용 패턴은 전자소자에 사용될 수 있는 물질이라면 제한되지 않고 포함할 수 있으며, 예컨대 구리, 니켈 등과 같은 금속, 실리콘산화물과 같은 절연물질, GeSe 등과 같은 반도체 물질등을 포함할 수 있다. 예컨대, 상기 전자소자용 패턴이 금속을 포함하는 금속패턴이라면 상기 전자소자용 패턴은 전자소자의 하부전극, 상부전극, 배선 등 일 수 있으며, 절연물질을 포함하는 경우 상기 전자소자용 패턴은 섬유형 전자소자의 절연 패턴일 수 있다.
본 발명의 구현예에서, "종횡비"란 섬유필라멘트 기판의 지름(d)대비 길이(L)의 비율을 의미한다.
본 발명의 구현예에서, "마스크리스 노광장치(maskless exposure apparatus)"란 종래의 아날로그 노광장치와는 달리 마스크를 사용하지 않고 소프트웨어적으로 광을 조작하여 패턴을 노광하는 노광장치를 의미한다. 한편, 상기 마스크리스 노광장치 라는 용어 대신 마스크리스 얼라이너(Maskless aligner), 비접촉식 리소그래피 장치, 레이저 리소그래피 장치, 비접촉식 노광기 등으로 사용될 수 있으며, 이에 제한되지 않는다.
본 발명의 구현예에서, "전자소자용 패터닝층"이란 기판 상에 형성되는 소스, 드레인, 전극, 배선, 절연층 등을 형성하기 위한 층(layer)으로서, 패터닝의 대상이 되는 층을 의미한다. 본 발명의 따른 패턴을 형성하는 방법에 따라서 상기 전자소자용 패터닝층을 패터닝하여 전자소자용 패턴을 제조할 수 있다.
섬유형 전자소자
본 발명의 일 구현예에서는 섬유필라멘트 기판; 및 상기 섬유필라멘트 기판 상에 직접 적층된 전자소자용 패턴을 포함하는 섬유형 전자소자가 제공된다(도 3).
본 발명의 다른 구현예에서는 섬유필라멘트 기판; 및 상기 섬유필라멘트 기판 상에 직접 적층된 복수 개의 전자소자용 패턴을 포함하는 섬유형 전자소자가 제공될 수 있다(도 4a 및 4b 참조).
예시적인 구현예에서, 상기 섬유필라멘트 기판은 제한되지 않으나, 투명 유리 섬유, 불투명 유리 섬유, 금속 섬유, 투명 절연성 고분자 섬유, 투명 도전성 고분자 섬유, 불투명 도전성 고분자 섬유, 무기물 반도체 섬유, 유기물 반도체 섬유, 및 산화물 반도체 섬유 등을 포함할 수 있다. 예컨대, 상기 섬유필라멘트 기판은 광섬유의 코어에 사용되는 유리 필라멘트 섬유일 수 있다.
일 구현예에서, 상기 섬유필라멘트 기판은 단가닥의 유리 모노필라멘트 섬유일 수 있다.
일 구현예에서, 상기 섬유필라멘트 기판은 필러를 포함할 수 있으며, 상기 필러는 실리카 입자 등을 포함할 수 있다.
한편, 본 발명에서는 상기 섬유필라멘트 기판의 표면 거칠기를 조절하여, 전자소자용 패턴을 단일 가닥으로 된 단섬유인 모노필라멘트에 형성할 수 있는데, 상기 섬유필라멘트 기판은 50nm 미만의 RMS(Root Mean Square Roughness) 표면 거칠기를 가질 수 있다. 섬유필라멘트 기판의 RMS 표면 거칠기가 50nm 미만이어야지만, 모노필라멘트 상에 전자소자용 패턴이 들뜸없이 형성될 수 있다.
일 구현예에서, 상기 섬유필라멘트 기판의 RMS 표면 거칠기는 1nm 이하일 수 있고, 예컨대 0.1nm이하일 수 있다.
예시적인 구현예에서, 섬유필라멘트 기판의 종횡비(aspect ratio)는 100 이상 또는 1000 이상, 예컨대 100 내지 1000일 수 있다. 이와 같은 종횡비를 가져야, 스마트의류로 사용이 가능하다. 상기 섬유필라멘트 기판은 제한되지 않으나, 원통형, 삼각기둥, 사각기둥 또는 다각기둥 형의 형상을 가질 수 있다.
일 구현예에서, 상기 섬유필라멘트 기판은 원통형 섬유필라멘트 기판으로서, 1 내지 2,500μm의 곡률 반경을 가질 수 있으며, 상기 섬유필라멘트 기판이 1μm 미만의 곡률 반경을 갖는 경우 전자소자용 패턴의 제조가 어려울 수 있으며, 2,500 μm을 초과하는 곡률반경을 갖는 경우 스마트 섬유 등에 적용하기 어려울 수 있다.
일 구현예에서, 상기 섬유필라멘트 기판의 곡률 반경은 10 내지 200μm 일 수 있다.
예시적인 구현예에서, 상기 전자소자용 패턴은 전자소자를 이루는 것으로서 패턴이 필요한 것이라면 제한되지 않는다, 예컨대, 상기 전자소자용 패턴은 전자소자의 전극(예를 들어, 소스 전극, 드레인 전극 등), 절연층, 콘택, 배선 등 일 수 있다.
예컨대, 상기 전자소자용 패턴이 절연 패턴으로 사용되는 경우, 상기 패터닝층은 실리콘 산화물과 같은 절연 물질을 포함할 수 있으며, 상기 전자소자용 패턴이 전극, 배선 등과 같은 전도성 패턴으로 사용되는 경우 금속 등과 같은 전도성 물질, 그리고 반도체 패턴으로 사용되는 경우 반도체특성을 가지는 물질 등을 포함할 수 있다.
예시적인 구현예에서, 상기 전자소자용 패턴은 1nm 내지 1um의 두께를 가질 수 있다. 예컨대, 상기 전자소자용 패턴은 1nm 내지 50nm의 두께를 가질 수 있다.
예시적인 구현예에서, 상기 전자소자용 패턴은 섬유필라멘트 기판 상에 수평적으로 복수 개로 형성될 수 있다.
예시적인 구현예에서, 상기 전자소자용 패턴은 섬유필라멘트 기판 상에 형성된 복수 개의 전자소자용 패턴들이 포함되는 복수 개의 전자소자용 패턴 어레이(array)를 포함할 수 있고, 패턴 어레이는 복수 개로 형성될 수 있다. 예를 들어, 도 3 에서는 다양한 패턴 어레이를 포함하는 전자소자용 패턴이 도시되었으며, 도 15에서는 총 5개의 패턴 어레이를 포함하는 전자소자용 패턴이 도시되었다.
한편, 상기 전자소자용 패턴들은 도 3과 같이 서로 다른 넓이를 갖도록 제조될 수 있다. 예를 들어, 상기 전자소자용 패턴 어레이가 제1 영역과 제2 영역으로 구분되도록 제조되는 경우, 상기 제1 영역의 전자소자용 패턴들은 제2 영역의 전자소자용 패턴들보다 더 작은 면적을 갖도록 제조될 수 있다.
이 경우, 예를 들면 상기 제1 영역의 전자소자용 패턴들은 1μmX1μm 내지 7μmX7μm의 면적을 갖고, 상기 제2 영역의 전자소자용 패턴들은 8μmX8μm 내지 30μm X30μm의 면적을 갖도록 제조될 수 있다.
한편, 상기 전자소자용 패턴 어레이는 복수 개로 제조될 수 있으며, 각 패턴 어레이는 서로 다른 모양 또는 형태를 갖도록 제조될 수 있다(도 15 참조).
예컨대, 상기 전자소자용 패턴 어레이가 제1 영역과 제2 영역으로 구분되도록 제조되는 경우, 상기 제1 영역의 전자소자용 패턴들은 회오리 모양으로 배열되어 상기 제1 영역은 원형을 띌 수도 있고, 제2 영역의 전자소자용 패턴들이 직선으로 배열되는 경우 상기 제2 영역은 줄무늬 모양으로 제조될 수도 있다.
한편, 상술한 바와 같이 본 발명의 전자소자용 패턴은 모노필라멘트 섬유에 직접 형성될 수 있어, 기존의 배치(batch) 프로세스가 아닌 연속 공정을 통해 제조될 수 있다. 일반적으로, 반도체 공정은 배치프로세스(batch process)인 특징을 가지며, 이 경우 공정 운전 및 생산이 시간 흐름에 따라 균일한 연속공정과 달리 반도체의 제조 및 회수로 비연속적이게 되어, 생산되는 반도체의 품질 또는 생산시간 면에서 불리할 수 있다.
이에 따라, 섬유필라멘트 기판의 길이에 무관하게 전자소자용 패턴 제조 공정이 수행될 수 있다. 따라서, 상기 섬유필라멘트 기판은 예를 들어, 1cm 내지 1km의 길이를 가질 수 있으나 이에 제한되지 않는다.
예시적인 구현예에서, 상기 전자 소자용 패턴은 수직적으로 복수 개로 형성될 수 있고, 서로 적층될 수 있다. 이에 따라, 상기 적층된 전자소자용 패턴을 이용하여 섬유필라멘트 기판; 및 상기 섬유필라멘트 상에 형성된 복수 개의 전자소자용 패턴을 포함하는 섬유형 전자소자를 제조할 수 있다.
예시적인 구현예에서, 상기 전자소자에서 상기 전자소자용 패턴은 서로 교차 적층될 수도 있다.
예컨대, 상기 전자소자용 패턴이 금속층을 포함하는 경우로서 상기 전자소자용 패턴이 교차적층되는 경우, 상기 복수 개의 전자소자용 패턴은 모노필라멘트 상에 형성된 전극, 배선 등으로서 기능할 수 있다.
본 발명의 전자소자용 패턴을 응용하여 섬유필라멘트 기판 상에 직접 트랜지스터, 인버터, 링 오실레이터 등을 형성할 수 있다(도 5a 내지 5c 및 도 6 참조).
이에 따라, 본 발명의 다른 일 구현예에서는 섬유필라멘트 기판; 및 상기 섬유 필라멘트 기판 상에 직접 순차적으로 형성된 하부 전극; 반도체층 패턴; 절연층; 및 상부 전극;을 포함하는 트랜지스터가 제공된다.
특히, 상기 트랜지스터는 도 16 내지 17b를 참조하여 설명될 수 있다.
도 16은 본 발명의 일 구현예에 따른 트랜지스터의 적층 구조를 나타내며, 도 17a는 본 발명의 일 구현예에 따른 트랜지스터의 각 층의 상면도를 도시한다.
예시적인 구현예에서, 상기 반도체층 패턴은 n형 반도체층 패턴 또는 p형 반도체층 패턴일 수 있다.
예시적인 구현예에서, 상기 하부 전극은 드레인 전극 및 소스 전극을 포함하고, 상기 상부 전극은 게이트 전극을 포함할 수 있다. 예를 들어, 상기 하부 전극은 금(Au) 또는 크롬(Cr)층 중 하나 이상의 재료로 제조된 것을 포함할 수 있다. 또한, 상기 상부 전극은 알루미늄(Al)으로 제조된 것을 포함할 수 있다.
선택적으로, 상기 트랜지스터는 상기 하부 전극과 상기 섬유필라멘트 기판의 사이에 형성된 절연층을 포함할 수 있다. 상기 절연층은 SiO2로 제조된 것을 포함할 수 있으며, 상기 절연을 통하여 상기 드레인 전극과 소스 전극을 절연시킬 수 있다.
예시적인 구현예에서, 상기 드레인 전극 및 소스 전극은 서로 이격되어 있고, 상기 반도체층 패턴은 상기 드레인 전극과 소스 전극을 연결하는 채널부를 포함할 수 있다. 상기 채널부는 반도체층 패턴을 포함할 수 있으며, 상기 반도체층 패턴은 IGZO의 재료로 제조된 것을 포함할 수 있다. 또한, 상기 채널부는 채널의 길이(L) 및 폭(W)을 가지는 것일 수 있으며, 상기 길이 및 폭의 비율에 따라서, 본 발명의 일 구현예에 따른 트랜지스터가 갖는 전류 특성이 달라질 수 있다.
예시적인 구현예에서, 상기 채널부는 길이(L) 및 폭(W)을 가지며, 상기 길이 및 폭의 비율(W/L)은 0.5 내지 5일 수 있다. 일 실시예에서, 상기 길이 및 폭의 비율은 0.8, 2.5 또는 5.0 일 수 있다. 상기 채널부의 길이 및 폭의 비율(W/L)이 전술한 범위인 경우, 본 발명의 일 구현예에 따른 트랜지스터가 우수한 동작 특성을 가질 수 있다.
예시적인 구현예에서, 상기 반도체층 패턴은 반도체층 패턴의 전체 중량에 대하여 10 내지 40 중량% 도핑된 것일 수 있다. 또한, 상기 반도체층 패턴은 반도체층 패턴의 전체 중량에 대하여 20 내지 40 중량%, 30 내지 40 중량%, 10 내지 30 중량%, 또는 10 내지 20 중량% 도핑된 것일 수 있다. 도핑량이 전술한 범위인 경우, 본 발명의 일 구현예에 따른 트랜지스터가 우수한 동작 특성을 가질 수 있다.
예시적인 구현예에서, 상기 반도체층 패턴 상에 유전층이 형성될 수 있다. 상기 유전층은 Al2O3로 제조된 것을 포함할 수 있으며, 유전 특성을 가지며, 이를 통하여 저장되는 전하를 늘릴 수 있다.
예시적인 구현예에서, 상기 유전승 상에 상부 전극이 형성될 수 있으며, 상기 상부 전극은 게이트 전극을 포함할 수 있다. 상기 게이트 전극은 알루미늄(Al)으로 제조된 것일 수 있다.
도 17b는 본 발명의 일 구현예에 따른 트랜지스터로서, 상기 섬유필라멘트 기판상에 형성된 복수 개의 트랜지스터를 포함하는 트랜지스터 패턴 어레이를 나타낸다.
예시적인 구현예에서, 상기 트랜지스터는 섬유필라멘트 기판, 및 섬유필라멘트 기판 상에 형성된 복수 개의 트랜지스터를 포함하는 트랜지스터 패턴 어레이(array)를 포함하며, 상기 패턴 어레이는 복수 개로 형성되고, 상기 트랜지스터는 상기 섬유 필라멘트 기판 상에 순차적으로 형성된 하부 전극, 반도체층 패턴, 유전층, 및 상부 전극을 포함할 수 있다.
예시적인 구현예에서 상기 복수 개의 트랜지스터의 하부 전극은 복수 개의 드레인 전극 및 복수 개의 소스 전극을 포함하고, 상기 복수 개의 트랜지스터의 상부 전극은 복수 개의 게이트 전극을 포함할 수 있으며, 각각의 전극들은 각 트랜지스터에 대응되는 것일 수 있다.
또한, 상기 복수의 트랜지스터에서 각각의 드레인 전극 및 소스 전극은 서로 이격되어 있고, 상기 반도체층 패턴은 상기 드레인 전극과 소스 전극을 연결하는 복수의 채널부를 포함할 수 있으며, 각각의 채널부는 각 드레인 전극 및 소스 전극에 연결될 수 있다.
예시적인 구현예에서, 상기 복수의 트랜지스터는 상기 상부 전극 상에 형성된 절연층 및 쇼트 전극층을 더 포함할 수 있다.
본 발명의 또 다른 일 구현예에서는 섬유필라멘트 기판; 및 상기 섬유필라멘트 기판 상에 직접 순차적으로 형성된 하부 전극; p형 활성층; n형 활성층; 절연층; 및 상부 전극;을 포함하는 인버터가 제공된다.
본 발명의 또 다른 일 구현예에서는, 섬유필라멘트 기판; 및 상기 섬유필라멘트 기판 상에 직접 순차적으로 형성된 하부 전극; p형 활성층; n형 활성층; 절연층; 제1 콘택홀; 상부 게이트 전극; 층간절연층; 제2 콘택홀; 및 상부 전극;을 포함하는 링오실레이터가 제공된다.
상기 트랜지스터, 인버터, 링 오실레이터는 본 발명의 전자소자용 패턴을 형성하는 방법을 대상 물질만 달리하여 반복적으로 수행하여 제조될 수 있다. 이에 따라, 모노필라멘트 기판상에 직접 트랜지스터, 인버터, 링 오실레이터 등을 구현할 수 있다. 또한, 상기 트랜지스터, 인버터, 링 오실레이터 등의 전자소자와 전자 회로를 적용하여 모노필라멘트 기판 상에 더욱 복잡한 회로를 구현할 수 있다. 이에 따라, 전자소자의 소형화 및 집적화에 기여할 수 있을 뿐만 아니라, 기존의 섬유형 전자소자 대비 누설전류발생 등의 전기적 문제점을 해결할 수 있다. 이에 따라, 섬유형 전자소자의 사용이 요구되는 스마트 의류 등과 같은 분야에서 널리 사용될 수 있다.
이들의 제조 방법은 후술되는 전자소자용 패턴을 형성하는 방법을 복수 회로 수행하여 제조될 수 있는바, 이하에서는 먼저 전자소자용 패턴을 형성하는 방법을 자세히 살펴본다.
전자소자용 패턴을 형성하는 방법
본 발명의 일 구현예에서는 상술한 전자소자용 패턴을 형성하기 위한 방법이 제공된다. 이에 따르면, 길이가 긴 섬유필라멘트 기판 표면에 마스크리스 노광장치(maskless exposure apparatus)를 통해 직접 전자소자용 패턴을 연속으로 형성할 수 있고, 특히 원통형 섬유필라멘트 기판 같은 곡면을 갖는 섬유필라멘트 기판에 전자소자용 패턴을 용이하게 형성할 수 있다.
한편, 상기 방법은 섬유필라멘트 기판 상에 포토레지스트막을 형성하는 단계; 상기 포토레지스트막에 노광공정, 광경화 및 현상 공정을 수행하여 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴 상면 및 상기 포토레지스트 패턴이 형성되지 않은 섬유필라멘트 기판 상면 상에 증착공정을 수행하여 전자소자용 패터닝층을 형성하는 단계; 및 상기 포토레지스트 패턴 및 상기 포토레지스트 패턴 상에 형성된 전자소자용 패터닝층을 상기 섬유필라멘트 기판으로부터 제거하여 전자소자용 패턴을 형성하는 단계; 를 포함한다.
도 8a 및 8b는 본 발명의 일 구현예에 따른 섬유필라멘트 기판 상에 전자소자용 패턴을 형성하는 방법을 나타내는 개략도이다. 이하, 도 8a 및 8b 를 바탕으로 각 공정을 상세히 서술한다.
먼저, 섬유필라멘트 기판 상에 포토레지스트막을 형성한다(a단계).
예시적인 구현예에서, 상기 섬유필라멘트 기판은 제한되지 않으나, 투명 유리 섬유, 불투명 유리 섬유, 금속 섬유, 투명 절연성 고분자 섬유, 투명 도전성 고분자 섬유, 불투명 도전성 고분자 섬유, 무기물 반도체 섬유, 유기물 반도체 섬유, 및 산화물 반도체 섬유 등을 포함할 수 있다.
일 구현예에서, 상기 섬유필라멘트 기판은 광섬유의 코어에 사용되는 유리 필라멘트 섬유 일 수 있다.
일 구현예에서, 상기 섬유필라멘트 기판은 필러를 포함할 수 있으며, 상기 필러는 실리카 입자 등을 포함할 수 있다.
한편, 본 발명에서는 섬유필라멘트 기판 상에 직접 반도체 공정을 적용해야 하므로, 기판의 표면 거칠기의 조절이 요구되고, 예컨대 상기 섬유필라멘트 기판은 50nm 미만의 RMS 표면거칠기(Root Mean Square Roughness)를 가질 수 있으며, 구체적으로는 1nm 이하의 RMS 표면 거칠기를 가질 수 있다. 상기 섬유필라멘트 기판의 RMS 표면거칠기가 50nm을 초과하는 경우, 전자소자용 패턴과의 접착이 저하될 수 있어, 최종적으로 전자소자의 성능이 저하될 수 있다.
예시적인 구현예에서, 섬유필라멘트 기판의 종횡비(aspect ratio)는 100 이상 또는 1000 이상, 예컨대 100 내지 1000일 수 있다. 상기 섬유필라멘트 기판의 모양은 제한되지 않으나, 원통형, 삼각기둥, 사각기둥 또는 다각기둥 형 형상을 가질 수 있다.
일 구현예에서, 상기 섬유필라멘트 기판은 원통형 섬유필라멘트 기판으로서, 1 내지 2,500μm의 곡률 반경을 가질 수 있으며, 상기 섬유필라멘트 기판이 1μm 미만의 곡률 반경을 갖는 경우 전자소자용 패턴의 제조가 어려울 수 있으며, 2,500 μm의 곡률반경을 갖는 경우 스마트 섬유 등에 적용하기 어려울 수 있다.
일 구현예에서, 상기 섬유필라멘트 기판의 곡률 반경은 10 내지 200μm 일 수 있다.
한편, 본 발명의 전자소자용 패턴은 연속 공정을 통해 제조되기 때문에, 섬유필라멘트 기판의 길이에 무관하게 전자소자용 패턴 제조 공정이 수행될 수 있다. 이에 따라, 장척의 섬유필라멘트 기판에 상기 제조 공정을 수행할 수 있으며, 상기 섬유필라멘트 기판은 예를 들어, 1km이하의 길이를 가질 수 있다.
일 구현예에서, 상기 섬유필라멘트 기판은 1cm 내지 1km의 길이를 가질 수 있다.
예시적인 구현예에서, 상기 포토레지스트막을 형성할 때, 포지티브 포토레지스트막 혹은 네거티브 포토레지스트막을 형성할 수 있다. 네거티브 포토레지스트막을 형성하는 경우 도 8a와 같이 공정이 진행될 수 있으며, 포지티브 포토레지스트막을 형성하는 경우 도 8b와 같이 공정이 진행될 수 있다.
일 구현예에서, 상기 포토레지스트 막을 형성할 때, 메니스커스를 이용할 수 있다. 아울러, 코팅 속도를 10mm/min 내지 120mm/min으로 제어하여 포토레지스트막의 두께를 제어할 수 있다.
이후, 포토레지스막을 형성하기 전에 기판의 표면거칠기를 보다 감화시키는 폴리싱 공정 등을 추가적으로 더 수행할 수도 있다. 이 경우 해당 전자소자용 패턴이 포함되는 전자소자의 전기적 성능이 보다 향상될 수 있다.
이어서, 상기 포토레지스트막에 노광공정, 광경화 및 현상 공정을 수행하여 포토레지스트 패턴을 형성한다(b단계).
본 발명에서 상기 노광공정은, 마스크리스 노광장치(maskless exposure device)를 통해 수행된다. 이때, 상기 마스크리스 노광장치는 상기 섬유필라멘트 기판에 관한 설계 데이터에 기초하여 생성된 노광데이터를 이용하여 상기 포토레지스트막에 직접 광원을 노광하는 마스크리스 노광 유닛을 포함한다.
예시적인 구현예에서, 상기 광원은 UV, X선, 전자빔, IR, 마이크로 빔 이루어진 그룹에서 선택된 하나 이상일 수 있다.
한편, 본 발명의 섬유필라멘트 기판은 곡면을 가질 수 있으므로, 상기 섬유필라멘트 기판의 표면을 따라 일정하게 포토레지스트 패턴을 형성하는 것이 중요하다. 이때, 상기 설계 데이터는 상기 섬유필라멘트 기판에 형성될 하나 이상의 전자소자용 패턴에 관하여 미리 정해진 전자소자용 패턴 정보와, 상기 전자소자용 패턴 상부 및 하부에 탑재되거나 형성될 기타 패턴(예를 들어, 전극, 절연층, 반도체층 패턴 등)의 미리 정해진 패드 레이아웃 정보를 포함하도록 설계되며, 이에 따라, 상기 포토레지스트막과 마스크를 접촉시키지 않고 상기 포토레지스트막에 패턴화 공정을 진행하여 포토레지스트 패턴을 제조할 수 있다.
본 발명의 마스크리스 노광장치의 마스크리스 노광 유닛은 광경화 및 현상될 섬유필라멘트 기판의 노광전 섬유필라멘트 기판에 대한 신축을 계측하고, 상기 계측된 신축에 기초하여 상기 노광 데이터의 위치 및 형상을 보정하는 스케일링 보정값을 생성하는 스케일링 보정값 생성 유닛을 포함한다. 이에 따라, 후술되는 광경화 및 현상 공정 후 상기 섬유필라멘트 기판의 표면이 곡면이어도 상기 섬유필라멘트 기판의 표면을 따라 일정하게 포토레지스트 패턴을 형성할 수 있다.
예시적인 구현예에서, 상기 노광 공정은 -20℃ 내지 100℃ 범위의 온도 및 1x 10-8 torr 내지 1,500torr의 압력 조건하에서 수행될 수 있다. 상기 범위를 벗어나는 경우 포토레지스트 패턴의 변이에 따른 노광 후 불균일한 패턴형성과 포토레지스트 패턴의 기판에 대한 고착과 같은 문제점이 발생할 수 있다.
이후, 통상의 광경화 및 현상 공정을 수행하여 포토레지스트 패턴을 형성할 수 있다.
예시적인 구현예예서, 상기 포토레지스트 패턴은 복수 개의 포토레지스트 패턴들이 포함되는 포토레지스트 패턴 어레이(array)일 수 있으며, 예를 들어, 상기 포토레지스트 패턴들은 서로 1μmX1μm 내지 30μmX30μm 범위로 이격되도록 제조될 수 있다.
한편, 상기 노광 공정 수행시 노광 장치와 연결되어 있는 프로그램에 서로 다른 복수개의 패턴을 가진 도면을 입력하여 섬유필라멘트 기판의 표면 상에 각각 서로 다른 크기 및 모양을 갖는 복수 개의 포토레지스트 패턴 어레이를 형성할 수 있다.
예를 들어, 상기 노광 공정 수행시 섬유필라멘트 기판을 서로 다른 2 개의 영역(제1 영역 및 제2 영역)으로 구분 지은 뒤, 상기 섬유필라멘트 기판의 제1 영역에 서로 1μmX1μm 내지 7μmX7μm 범위로 이격되는 복수 개의 포토레지스트 패턴을 포함하는 포토레지스트 패턴 어레이(제1 패턴 어레이) 및 8μmX8μm 내지 30μmX30μm 범위로 이격되는 복수 개의 포토레지스트 패턴을 포함하는 제2영역의 포토레지스트 패턴 어레이(제2 패턴 어레이) 를 제조할 수 있다.
일 구현예에서, 상기 포토레지스트 패턴은 1μm 내지 500μm 폭을 갖도록 제조될 수 있다.
한편, 상기 포토레지스트 패턴이 제1 영역 및 제2 영역으로 나뉘어 지는 것은 예를 들어 설명한 것에 불과하므로, 상기 포토레지스트 패턴은 이에 제한되지 않고 다양한 크기를 갖는 복수 개의 영역으로 구분되도록 제조될 수도 있다.
이어서, 상기 포토레지스트 패턴 상면 및 상기 포토레지스트 패턴이 형성되지 않은 섬유필라멘트 기판 상면 상에 전자소자용 패터닝층을 형성한다(c단계).
구체적으로, 상기 포토레지스트 패턴 상면 및 상기 포토레지스트 패턴이 형성되지 않은 섬유필라멘트 기판 상면 상에 상기 전자소자용 패터닝층을 형성한다. 이에 따라 상면에서 관측시 전자소자용 패터닝층의 상면 만이 관측될 수 있다.
일 구현예에서, 상기 전자소자용 패터닝층은 기판 상에 형성되는 전자 소자에 포함될 수 있는 층이라면 제한되지 않는다. 예를 들어, 상기 전자소자용 패터닝층은, 패터닝후 소스 및 드레인, 절연 패턴, 전극, 반도체층 패턴 패턴으로서의 기능을 수행할 수 있다.
일 구현예에서, 상기 패터닝층을 패터닝하여 형성된 전자소자용 패턴이 절연 패턴으로 사용되는 경우, 상기 패터닝층은 실리콘 산화물과 같은 절연 물질을 포함할 수 있으며, 상기 패터닝층이 전극, 배선 등과 같은 전도성 패턴으로 사용되는 경우 금속 등과 같은 전도성 물질 등을 포함할 수 있다.
일 구현예에서, 후술되는 전자소자용 패턴이 전극, 배선 등인 경우 상기 패터닝층은 구리, 알루미늄 등과 같은 금속을 포함할 수 있다.
한편, 상기 전자소자용 패터닝층은 열 및 전자빔 증착 공정, 스퍼터링 공정, 용액 공정 등을 통해 형성될 수 있다.
이후, 상기 전자소자용 패터닝층이 상면에 형성된 포토레지스트 패턴 만을 상기 섬유필라멘트 기판으로부터 제거하여 섬유필라멘트 기판 상에 전자소자용 패턴을 형성한다(d단계).
즉, 상기 포토레지스트 패턴은 예를 들어, 애싱(ashing) 및/또는 스트립(stripping) 공정에 의해 제거될 수 있다.
한편, 이때 섬유필라멘트 기판 상에 형성된 포토레지스트 패턴 전체가 제거되므로, 일부 포토레지스트 패턴 상에 형성된 전자소자용 패터닝층의 일부 제거된다. 이에 따라, 최종적으로 서로 일정한 간격으로 이격된 전자소자용 패턴만이 기판 상에 잔류할 수 있다.
예시적인 구현예예서, 상기 전자소자용 패턴은 복수 개의 전자소자용 패턴들이 포함되는 전자소자용 패턴 어레이(array)일 수 있으며, 이때, 상기 전자소자용 패턴들은 서로 1μmX1μm 내지 30μmX30μm의 넓이를 갖도록 제조될 수 있다(즉, 전자소자용 패턴들은 c단계에서 포토레지스트 패턴이 이격된 범위에 대응되는 넓이를 갖도록 제조된다).
한편, 상기 전자소자용 패턴은 서로 다른 크기를 갖는 복수 개의 전자소자용 패턴 어레이를 갖도록 제조될 수도 있으며, 예컨대 상술한 c 단계에서, 상기 섬유필라멘트 기판의 제1 영역에 서로 1μmX1μm 내지 7μm X7μm 범위로 이격되는 포토레지스트 패턴 어레이(제1 패턴 어레이) 및 8μmX8μm 내지 30μmX30μm 범위로 이격되는 제2영역의 포토레지스트 패턴 어레이(제2 패턴 어레이) 를 제조하는 경우, 상기 전자소자용 패턴 어레이는 상기 포토레지스트 패턴과 대응되도록 제1 영역과 제2 영역으로 구분되어 제조될 수 있다.
이에 따라, 상기 제1영역의 전자소자용 패턴들은 제2 영역의 전자소자용 패턴들보다 더 작은 면적을 갖도록 제조될 수 있다. 이 경우, 상기 제1영역의 전자소자용 패턴들은 1μmX1μm 내지 7μmX7μm의 면적을 갖고, 상기 제2 영역의 전자소자용 패턴들은 8μmX8μm 내지 30μmX30μm의 면적을 갖도록 제조될 수 있다.
이후, 전자소자용 패턴의 성질에 따라 추가적인 공정을 더 수행할 수도 있다.
예를 들어, 상기 전자소자용 패턴이 반도체 활성층인 경우, 이온 주입 공정 혹은 화학 처리 공정을 수행하는 등의 도핑 공정을 수행할 수도 있으며, 상기 전자소자용 패턴을 형성하고 어닐링 공정 등을 수행할 수도 있다.
또한, 표면을 세척하기 위하여 베이킹 공정등을 추가로 수행할 수도 있다.
예시적인 구현예에서, 상기 전자소자용 패턴은 1nm 내지 1um 의 두께로 형성될 수 있다. 상기 범위를 벗어나는 경우 전자소자용으로서의 집적화의 구현이 어려울 수도 있다.
또한, 일 구현예에서, 상기 전자소자용 패턴은 0.2μm 내지 500μm 폭으로 서로 이격될 수 있다.
이에 따라, 길이가 긴 섬유필라멘트 기판에 형성되는 패턴을 제조할 수 있다. 본 발명의 섬유필라멘트 기판 상에 패턴을 형성하는 방법에 따르면, 마스크 없이 설계값만을 이용하여 포토레지스트막에 포토레지스트 패턴을 형성할 수 있다. 이 경우, 섬유필라멘트 기판의 곡면에도 패턴을 제조할 수 있다. 상기 패턴은 전극, 배선 등으로 사용될 수 있으므로, 종래의 문제되었던 컨택 문제 역시 해결될 수 있다. 즉, 기존 섬유 적용가능 전자소자는 면기판 일체형의 소자와 섬유 직조형 소자로 나뉘어 지는데, 이들은 기계적 스트레스(굴곡/당김 등)를 가했을 때 주름, 찢어짐, 박리나, 깨짐과 접촉불량의 문제가 있었다. 이에 반해 본 발명에 따른 패턴은 이와 같은 문제가 발생하지 않을 수 있다.
아울러, 본 발명의 섬유필라멘트 기판에 형성되는 패턴을 제조하는 방법을 복수 회 수행하되 이를 응용하여, 섬유필라멘트 기판에 트랜지스터, 링 오실레이터, 인버터 등을 직접 설계할 수도 있다. 이에 따라, 전자소자의 소형화 및 집적화에 기여함과 동시에 전자소자가 고성능, 고유연성 및 고신뢰성을 확보하도록 기여할 수 있으며, 스마트 의류 등에 널리 사용될 수 있다.
아울러, 본 발명의 일 구현예에 따른 섬유필라멘트 기판 상에 패턴을 형성하는 방법에 따르면, 기존에 반도체공정에서 수행중인 배치프로세스(batch process)와 차별화되는 연속공정(continuous process)의 적용이 가능하여 연속 대량생산성을 확보할 수 있다. 이에 따라, 공정의 용이성을 향상시킬 수 있으며, 전자소자가 가격경쟁력을 갖도록 제조될 수 있다.
한편, 본 발명의 다른 구현예에서, 섬유필라멘트 기판 상에 패턴을 형성하는 방법으로서, 섬유필라멘트 기판 상에 전자소자용 패터닝층을 형성하는 단계; 상기 전자소자용 패터닝층 상에 포토레지스트막을 형성하는 단계; 상기 포토레지스트막에 노광공정, 광경화 공정 및 현상 공정을 수행하여 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 마스크 패턴으로 이용하여 상기 전자소자용 패터닝층에 식각 공정을 수행하여 전자소자용 패턴을 형성하는 단계; 및 상기 포토레지스트 패턴을 제거하는 단계; 를 포함하는 것을 특징으로 하는 섬유필라멘트 기판 상에 패턴을 형성하는 방법이 제공된다.
한편, 상술한 제조 방법은 전술한 섬유필라멘트 기판 상에 패턴을 형성하는 방법과 전자소자용 패터닝층을 형성한 후 포토레지스트 패턴을 형성하고 상기 포토레지스트 패턴을 마스크 패턴으로 이용하여 식각 공정을 수행하여 전자소자용 패턴을 형성한다는 점 이외에는 기본적인 구성은 동일하므로 동일 내지 유사한 구성에 대한 설명은 생략한다.
도 13b는 상기 섬유필라멘트 기판 상에 전자소자용 패턴을 형성하는 방법에 있어서 각 단계에서의 표면 변화를 나타내는 사진으로서, 네거티브 포토레지스트막을 형성한 금속패터닝층의 식각(etching) 공정을 이용한 경우의 각 단계별 표면을 나타내는 사진이다. 이하, 도 13b를 바탕으로 각 공정을 간단히 서술한다.
먼저, 섬유필라멘트 기판 상에 패턴을 형성하는 방법으로서, 섬유필라멘트 기판 상에 전자소자용 패터닝층을 형성한다(A단계).
예시적인 구현예에서, 상기 섬유필라멘트 기판은 제한되지 않으나, 투명 유리 섬유, 불투명 유리 섬유, 금속 섬유, 투명 절연성 고분자 섬유, 투명 도전성 고분자 섬유, 불투명 도전성 고분자 섬유, 무기물 반도체 섬유, 유기물 반도체 섬유, 및 산화물 반도체 섬유 등을 포함할 수 있다.
예시적인 구현예에서, 상기 섬유필라멘트 기판은 50nm 미만의 RMS 표면거칠기(Root Mean Square Roughness)를 가질 수 있다. 예시적인 구현예에서, 섬유필라멘트 기판의 종횡비(aspect ratio)는 100 이상 또는 1000 이상, 예컨대 100 내지 1000일 수 있다. 상기 섬유필라멘트 기판은 제한되지 않으나, 원통형, 삼각기둥, 사각기둥 또는 다각기둥 형의 형상을 가질 수 있다.
일 구현예에서, 상기 전자소자용 패터닝층은 기판 상에 형성되는 전자 소자에 포함될 수 있는 층이라면 제한되지 않는다. 예를 들어, 상기 전자소자용 패터닝층은, 패터닝되는 경우 소스 및 드레인용 패턴, 절연 패턴, 전극용 패턴, 반도체 층 패턴 등으로서의 기능을 수행할 수 있다.
일 구현예에서, 상기 패터닝층을 패터닝하여 형성된 전자소자용 패턴이 절연 패턴으로 사용되는 경우, 상기 패터닝층은 실리콘 산화물과 같은 절연 물질을 포함할 수 있으며, 상기 패터닝층이 전극, 배선 등과 같은 전도성 패턴으로 사용되는 경우 금속 등과 같은 전도성 물질 등을 포함할 수 있다.
일 구현예에서, 후술되는 전자소자용 패턴이 전극, 배선 등인 경우 상기 패터닝층은 구리, 알루미늄 등과 같은 금속을 포함할 수 있다.
한편, 상기 전자소자용 패터닝층은 증착 공정, 스퍼터링 공정, 용액 공정 등을 통해 형성될 수 있다.
이후, 상기 전자소자용 패터닝층 상에 포토레지스트막을 형성한다(B단계).
상기 포토레지스트막을 형성할 때, 포지티브 포토레지스트막 혹은 네거티브 포토레지스트막을 형성할 수 있으며, 포토레지스막을 형성하기 전에 기판의 표면거칠기를 감화시키는 폴리싱 공정 등을 추가적으로 더 수행할 수도 있다
이후, 상기 포토레지스트막에 노광공정, 광경화 및 현상 공정을 수행하여 포토레지스트 패턴을 형성한다(C단계).
본 발명에서 상기 노광공정은, 마스크리스 노광장치(maskless exposure device)를 통해 수행되고, 섬유필라멘트 기판은 곡면을 가질 수 있으므로, 상기 섬유필라멘트 기판의 표면을 따라 일정하게 포토레지스트 패턴을 형성하는 것이 중요한데, 본 발명과 같이 마스크리스 노광장치를 이용하여 섬유필라멘트 기판에 노광공정을 수행하는 경우 매우 조밀한 설계도 구현이 가능하므로, 이를 응용하여 장척의 섬유필라멘트 기판에 직접 트랜지스터 등과 같은 전자소자를 제조할 수 있고, 특히 원통형 섬유필라멘트 기판 같은 곡면을 갖는 섬유필라멘트 기판에 전자소자용 패턴을 용이하게 형성할 수 있다.
예시적인 구현예예서, 상기 포토레지스트 패턴은 복수 개의 포토레지스트 패턴들이 포함되는 포토레지스트 패턴 어레이(array)일 수 있으며, 이때, 상기 포토레지스트 패턴들은 각각 1μmX1μm 내지 30μmX30μm의 면적을 갖도록 제조될 수 있다.
한편, 상기 노광 공정 수행시 마스크리스 노광 장치와 연결되어 있는 프로그램에 서로 다른 복수개의 패턴을 가진 도면을 입력하여 섬유필라멘트 기판의 표면 상에 각각 서로 다른 크기를 갖는 복수 개의 포토레지스트 패턴 어레이를 형성할 수 있다.
이와 달리, 상기 노광 공정 수행시 섬유필라멘트 기판을 서로 다른 2 개의 영역(제1 영역 및 제2 영역)으로 구분 지은 뒤, 서로 다른 형태를 갖는 제1 및 제2 영역의 포토레지스트 패턴 어레이를 제조할 수도 있다.
예를 들어, 상기 노광 공정 수행시 섬유필라멘트 기판을 서로 다른 2 개의 영역(제1 영역 및 제2 영역)으로 구분 지은 뒤, 상기 섬유필라멘트 기판의 제1 영역에 1 μm X1 μm 내지 7 μm X7μm 의 면적을 갖는 포토레지스트 패턴 어레이(제1 포토레지스트 패턴 어레이) 및 8 μm X8 μm 내지 30 μm X30 μm 의 넓이를 갖는 제2영역의 포토레지스트 패턴 어레이(제2 포토레지스트 패턴 어레이) 를 제조할 수 있다.
이어서, 상기 포토레지스트 패턴을 마스크 패턴으로 이용하여 상기 전자소자용 패터닝층에 직접 식각 공정을 수행하여 전자소자용 패턴을 형성한다(D단계).
즉, 상기 포토레지스트 패턴이 형성되지 않은 전자소자용 패터닝층에 식각 공정을 수행하여 섬유필라멘트 기판 상에 형성되며, 서로 일정한 간격으로 이격된 패턴들을 포함하는 전자소자용 패턴을 형성한다(도 14에서 상기 패턴은 금속막 패턴이다).
한편, 상기 식각 공정으로서는 제한되지 않으며 통상의 식각 공정이 사용될 수 있다.
한편, 상기 전자소자용 패턴들은 복수 개의 패턴 어레이로 제조될 수 있다.
한편, 상술한 (C)단계에서, 제1 영역에 제1 포토레지스트 페턴 어레이가 제조되고, 제2 영역에 제2 포토레지스트 페턴 어레이가 제조되는 경우, 상기 전자소자용 패턴 어레이 역시 상기 포토레지스트 패턴과 대응되도록 제1 영역과 제2 영역으로 구분되어 제조될 수 있다.
상기 전자소자용 패턴들은 각각 예를 들어, 1μm X1 μm 내지 30 μm X30 μm의 면적을 가질 수 있다. 또한, 상기 전자소자용 패턴들은 1 μm 내지 500 μm 폭을 갖도록 제조될 수 있다.
일 구현예에서, 상기 제1영역의 전자소자용 패턴들은 제2 영역의 전자소자용 패턴들보다 더 작은 면적을 갖도록 제조될 수 있다. 이 경우, 상기 제1영역의 전자소자용 패턴들은 1μmX1μm 내지 7μm X7μm의 면적을 갖고, 상기 제2 영역의 전자소자용 패턴들은 8μm X8μm 내지 30μm X30μm의 면적을 갖도록 제조될 수 있다.
일 구현예에서, 상기 포토레지스트 패턴은 1 μm 내지 500 μm 폭을 갖도록 제조될 수 있다. 이후, 전자소자용 패턴 상에 잔류하는 포토레지스트 패턴을 제거한다(E단계).
구체적으로, 예를 들어, 애싱(ashing) 및/또는 스트립(stripping) 공정에 의해 포토레지스트 패턴을 전자소자용 패턴으로부터 제거한다.
이에 따라, 최종적으로, 섬유필라멘트 기판 상에 서로 일정 간격으로 이격된 전자소자용 패턴 만이 형성될 수 있다.
이와 같이, 섬유필라멘트 기판 상에 직접 전자소자용 패턴을 제조할 수 있다. 일 예로, 섬유필라멘트 기판에 곡면을 따라 전자소자용 패턴을 제조할 수 있으며, 이를 응용할 경우 종래의 섬유형 트랜지스터의 컨택(Contact)문제가 해결될 수 있다. 이에 따라, 섬유필라멘트 기판 상에 고성능, 고유연성 및 고신뢰성을 가지면서도 집적화된 전자소자를 제조할 수 있다. 본 발명을 응용하는 경우 다양한 전자소자의 제조가 가능하나, 일 예로, 트랜지스터, 인버터 및 링 오실레이터의 제조 방법을 도 9 내지 12를 참조로 설명한다.
트랜지스터, 인버터 및 링 오실레이터의 제조 방법
이하 도 9 내지 12에서는 원통형 모노필라멘트 기판 상에 p형 트랜지스터, n형트랜지스터, 인버터 및 오실레이터가 제조되는 것을 예로 들어 설명하나, 이에 제한되지 않는다.
먼저, 본 발명의 일 구현예에 따른 전자소자용 패턴의 형성 방법을 응용한 것으로서, p형 트랜지스터의 제조 방법을 설명한다(도 9참조).
먼저, 섬유필라멘트 기판 상에 상술한 전자소자용 패턴을 형성하는 방법을 통해, 섬유 필라멘트 기판 상에 금속막 패턴을 직접 형성하여 하부 전극을 형성한다. 이후, 상기 전자소자용 패턴을 형성하는 방법을 통해 상기 하부 전극이 형성된 섬유 필라멘트 기판 상에 p형 반도체층 패턴을 형성한다. 이때, p형 반도체층 패턴은 반도체 활성 물질을 포함할 수 있다. 이어서, 하부전극, p형 반도체층 패턴이 순차적으로 형성된 섬유 필라멘트 기판 상에 본 발명의 전자소자용 패턴을 형성하는 방법을 통해 절연층을 형성한다. 이때 절연층은 실리콘 산화물 등일 수 있다. 이후, 하부전극, p형 반도체층 패턴 및 절연층이 순차적으로 적층된 섬유 필라멘트 기판 상에 상기 전자소자용 패턴을 형성하는 방법을 통해 다시 금속막 패턴을 직접 형성하여 상부 전극을 형성한다.
이와 같은 공정을 통해, 섬유필라멘트 기판 상에 하부전극/p형반도체층 패턴/절연층/상부전극의 구조를 갖는 p형 트랜지스터를 직접 형성할 수 있다.
한편, n형 트랜지스터의 제조 방법은 다음과 같다(도 10참조).
섬유필라멘트 기판 상에 상술한 전자소자용 패턴을 형성하는 방법을 통해, 섬유 필라멘트 기판 상에 금속막 패턴을 직접 형성하여 하부 전극을 형성한다. 이후, 상기 전자소자용 패턴을 형성하는 방법을 통해 상기 하부 전극이 형성된 섬유 필라멘트 기판 상에 n형 반도체 물질을 포함하는 n형 반도체층 패턴을 형성한다. 이어서, 하부전극, n형 반도체층 패턴이 순차적으로 적층된 섬유 필라멘트 기판 상에 상기 전자소자용 패턴을 형성하는 방법을 통해 절연층을 형성한다. 이때 절연층은 실리콘 산화물 등일 수 있다. 이후, 하부전극, n형 반도체층 패턴 및 절연층이 순차적으로 적층된 섬유 필라멘트 기판 상에 본 발명의 전자소자용 패턴을 형성하는 방법을 통해 금속막 패턴을 직접 형성하여 상부 전극을 형성한다.
이와 같은 공정을 통해, 섬유필라멘트 기판 상에 하부전극/n형반도체층 패턴/절연층/상부전극의 구조를 갖는 p형 트랜지스터를 직접 형성할 수 있다.
한편, 본 발명의 일 구현예에 따른 인버터의 제조 방법은 다음과 같다(도 11 참조).
섬유필라멘트 기판 상에 상술한 전자소자용 패턴을 형성하는 방법을 통해, 섬유 필라멘트 기판 상에 금속막 패턴을 직접 형성하여 하부 전극을 형성한다. 이후, 상기 전자소자용 패턴을 형성하는 방법을 통해 상기 하부 전극이 형성된 섬유 필라멘트 기판 상에 활성 물질이 도핑된 p형 반도체층 패턴을 형성한다. 이어서, 하부전극, p형 반도체층 패턴이 순차적으로 형성된 섬유 필라멘트 기판 상에 상기 전자소자용 패턴을 형성하는 방법을 통해 n형 반도체층 패턴을 형성한다. 이어서, 하부전극, p형 반도체층 패턴 및 n형 반도체층 패턴이 순차적으로 형성된 섬유 필라멘트 기판 상에 상기 전자소자용 패턴을 형성하는 방법을 통해 절연층을 형성한다. 이후, 하부전극, p형 반도체층 패턴, n형 반도체층 패턴 및 절연층이 순차적으로 형성된 섬유 필라멘트 기판 상에 상기 전자소자용 패턴을 형성하는 방법을 통해 금속막 패턴을 직접 형성하여 상부 전극을 형성한다.
이와 같은 공정을 통해, 섬유필라멘트 기판 상에 하부 전극/p형 반도체층 패턴/ n형 반도체층 패턴 /절연층/상부 전극의 구조를 갖는 인버터를 직접 형성할 수 있다.
이밖에 링오실레이터의 제조 방법은 다음과 같다(도 12참조).
먼저, 섬유필라멘트 기판 상에 상술한 전자소자용 패턴을 형성하는 방법을 통해, 섬유 필라멘트 기판 상에 금속막 패턴을 직접 형성하여 하부 전극을 형성한다. 이후, 상기 전자소자용 패턴을 형성하는 방법을 통해 상기 하부 전극이 형성된 섬유 필라멘트 기판 상에 p형 반도체층 패턴을 형성한다. 이어서, 하부전극, p형 반도체층 패턴이 순차적으로 형성된 섬유 필라멘트 기판 상에 상기 전자소자용 패턴을 형성하는 방법을 통해 n형 반도체층 패턴을 형성한다. 이어서, 하부전극, p형 반도체층 패턴 및 n형 반도체층 패턴이 순차적으로 형성된 섬유 필라멘트 기판 상에 상기 전자소자용 패턴을 형성하는 방법을 통해 절연층을 형성한다. 이후, 하부전극, p형 반도체층 패턴, n형 반도체층 패턴 및 절연층이 순차적으로 적층된 섬유 필라멘트 기판 상에 상기 전자소자용 패턴을 형성하는 방법을 통해 금속막 패턴을 직접 형성하여 제1 콘택들을 형성한다. 이후, 하부전극, p형 반도체층 패턴, n형 반도체층 패턴, 절연층 및 제1 콘택들이 순차적으로 형성된 섬유 필라멘트 기판 상에 금속막 패턴을 직접 형성하여 상부 게이트 전극을 형성한다. 이후, 상기 전자소자용 패턴을 형성하는 방법을 통해 층간 절연층을 형성한 후, 동일한 방법으로 금속막 패턴을 형성하여 제2 콘택홀을 형성한다. 이후, 본 발명의 전자소자용 패턴을 형성하는 방법을 통해 상부 전극을 형성한다.
이에 따라, 섬유 기판 상에 형성되며, 하부 전극/p형 반도체층 패턴/n형 반도체층 패턴/절연층/제1 콘택홀/상부 게이트 전극/층간절연층/제2 콘택홀/상부 전극을 포함하는 링 오실레이터를 제조할 수 있다.
이처럼, 본 발명의 전자소자용 패턴을 형성하는 방법에 따르면, 섬유필라멘트 기판 상에 마스크리스 노광장치를 통해 간단하게 전자소자용 패턴을 직접 형성할 수 있다. 아울러, 상기 마스크리스 노광장치는 컴퓨터 프로그램에 의해 조절될 수 있는 바, 섬유필라멘트 기판 상에 매우 미세한 패턴을 형성할 수 있다. 뿐만 아니라, 상기 전자소자용 패턴을 형성하는 방법을 응용하면 섬유필라멘트 기판 상에 트랜지스터, 인버터, 링 오실레이터와 같은 전자소자를 연속공정으로 직접 형성할 수 있다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하고자 한다. 이들 실시예는 오로지 본 발명을 예시하기 위한 것으로, 본 발명의 범위가 이들 실시예들에 의해 제한되는 것으로 해석되지 않는 것은 당업계에서 통상의 지식을 가진 자에 있어서 자명할 것이다.
실시예
실시예 1: 원통형 섬유필라멘트 기판 상에 금속 전극 형성
125μm의 곡률 반경을 갖는 외부보호막이 제거된 원통형 섬유필라멘트 기판((Thorlabs사 CCC1310-J9제품) 상에 포지티브 포토레지스트(Az electronic materials사, GXR601)를 도포하여 포토레지스트막을 형성하였다. 이후, 100°C 핫 플레이트에서 1분간 프리-베이크(Pre-bake) 처리 후, Heidelberg instruments사　μPGUV_N의 마스크리스 노광장치를 이용하여, 상기 포토레지스트막에 노광공정을 수행하였다. 이후, 100°C 핫 플레이트에서 1분간 애프터-베이크(after-bake)처리 후, 현상액(Az electronic materials사, AZ 300 MIF)에 담가 2분간 현상 공정을 수행하여 상기 섬유필라멘트 기판의 포지스트 포토레지스트에 노광된 부분은 녹여내고, 노광 되지 못한 부분만 남겨 포토레지스트 패턴을 형성하였다. 현상 공정 후에 잔여 현상액을 씻어내기 위해 탈이온수를 이용하여 충분히 세정후100°C 핫 플레이트에서 1분간 하드-베이크(Hard-bake) 처리 하였다. 이후, 상기 포토레지스트 패턴 및 상기 포토레지스트 패턴이 형성되지 않은 원통형 섬유필라멘트 기판상에 알루미늄(Al)증착공정을 수행하여 알루미늄 패터닝층을 형성하였다. 이후, 원통형 섬유기판 상에 형성된 포토레지스트 패턴을 제거하여, 원통형 섬유필라멘트 기판 상에 복수 개의 알루미늄 패턴 어레이로서, 각 패턴은 5μm x5 μm의 넓이를 갖는 알루미늄 패턴 어레이를 형성하였다. 이때 패턴 어레이는 30nm의 두께를 갖도록 제조되었다.
실시예 2: 원통형 섬유필라멘트 기판 상에 금속 전극 형성
실시예 1에서, 노광공정에 사용하는 컴퓨터 프로그램상 도면을 바꾼 것을 제외하고는 동일한 조건을 수행하여 각 알루미늄 패턴이 10μm x10 μm의 크기를 갖는 알루미늄 패턴 어레이를 제조하였다.
실시예 3: 원통형 섬유필라멘트 기판 상에 금속 전극 형성
실시예 1에서, 노광공정에 사용하는 컴퓨터 프로그램상 도면을 바꾼것를 제외하고는 동일한 조건을 수행하여 각 알루미늄 패턴이 20μm x20 μm의 크기를 갖는 알루미늄 패턴 어레이를 제조하였다.
실시예 4: 원통형 섬유필라멘트 기판 상에 금속 전극 형성
실시예 1에서, 노광공정에 사용하는 컴퓨터 프로그램상 도면을 바꾼 것을 제외하고는 동일한 조건을 수행하여 알루미늄 패턴이 5개의 패턴 어레이를 포함하도록 제조하되, 마스크리스 노광공정 수행시 컴퓨터 프로그램상 도면을 5개로 달리하여 서로 다른 형상을 갖는 알루미늄 패턴 어레이를 제조하였다.
실시예 5: 원통형 섬유필라멘트 기판 상에 금속 전극 형성
125μm의 곡률 반경을 갖는 외부보호막이 제거된 원통형 섬유필라멘트 기판((Thorlabs사 CCC1310-J9제품) 상에 알루미늄(Al)증착공정을 수행하여 알루미늄 패터닝층을 형성하였다. 이후 네거티브 포토레지스트(MicroChem, SU8)를 도포하여 포토레지스트막을 형성하였다. 이후, 100°C 핫 플레이트에서 1분간 Pre-bake 처리 후, Heidelberg instruments사　μPGUV_N를 이용하여, 상기 포토레지스트막에 노광공정을 수행하였다. 이후, 100°C 핫 플레이트에서 1분간 에프터-베이크처리 후, 현상액(MicroChem사, SU8 developer)에 담가 2분간 현상 공정을 수행하여 상기 섬유필라멘트 기판의 네거티브 포토레지스트에 노광된 부분만 남겨 포토레지스트 패턴을 형성하였다. 현상 공정 후에 잔여 현상액을 씻어내기 위해 탈이온수를 이용하여 충분히 세정후100°C 핫 플레이트에서 1분간 하드-베이크처리 하였다. 이후, 상기 포토레지스트 패턴을 이용하여 상기 알루미늄 패터닝층을 엣칭하여, 원통형 섬유필라멘트 기판 상에 복수 개의 알루미늄 패턴 어레이로서, 각 패턴은 5μm x5 μm의 넓이를 갖는 알루미늄 패턴 어레이를 형성하였다. 이후, 상기 포토레지스트 패턴을 제거하였다. 이때, 알루미늄 패턴 어레이는 30nm의 두께를 갖도록 제조되었다.
실시예 6: 원통형 섬유필라멘트 기판 상에 금속 전극 형성
실시예 5에서, 노광공정에 사용하는 컴퓨터 프로그램상 도면을 바꾼 것을 제외하고는 동일한 조건을 수행하여 알루미늄 패턴이 5개의 패턴 어레이를 포함하도록 제조하되, 마스크리스 노광공정 수행시 컴퓨터 프로그램상 도면을 5개로 달리하여 서로 다른 형상을 갖는 알루미늄 패턴 어레이를 제조하였다.
실시예7: 섬유필라멘트 기판 상에 트랜지스터 형성
실시예 1의 알루미늄 패턴 어레이 제조 방법과 동일한 방법으로 트랜지스터의 각 층의 재료를 달리하여 반복 수행하여 제조하였다. 먼저, 상기 방법으로 Au 및 Cr을 각각 재료로 하여 하부 전극층을 섬유필라멘트 전극 상에 형성 하였다. 형성된 Cr의 두께는 10 nm, Au의 두께는 30nm이다. 다음으로, 하부 전극층 상에 반도체층 패턴을 IGZO를 재료로 하여 동일 방법으로 형성하였으며, 여기서 IGZO층의 두께 15nm이다. 다음으로, 반도체층 패턴 상에 유전층을 Al2O3를 재료로 하여 동일 방법으로 형성하였으며, 여기서 Al2O3의 두께 15nm이다. 다음으로, 유전층 상에 상부 전극을 Al를 재료로 하여 동일 방법으로 형성하였으며, 여기서 Al의 두께는 30nm인 트랜지스터를 제조하였다.
실험예 1: 패턴공정에 따른 섬유기판 표면확인(1)
도 13a 및 13b은 실시예 1 및 실시예 5의 각 제조 단계에서의 섬유필라멘트 기판의 표면을 나타내는 사진들이다. 도 13a 및 13b를 살펴보면, 모노필라멘트 섬유 상에 금속 패턴이 균일하게 형성됨을 확인할 수 있었다.
실험예 2: 패턴의 표면 확인(1)
도 14a는 현상 공정 후, 전자소자용 포토레지스트 패턴을 포함하는 섬유필라멘트 기판의 표면을 나타내는 현미경 이미지이고, 도 14b는 포토레지스트 패턴 상부에 알루미늄을 30nm 증착시킨 후의 표면의 현미경이미지이고, 도 14c는 리프트-오프(Lift-off) 공정 후 만들어진 30nm 두께의 알루미늄 패턴 어레이(20μm × 20μm)가 형성된 섬유기판 표면을 나타내는 현미경 이미지이다.
이들을 살펴보면, 섬유필라멘트 기판의 곡률 반경에도 불구하고, 노광공정과 금속 증착공정 후 리프트-오프 공정 등을 통해 알루미늄 패턴들이 일정한 간격을 갖고 이격되도록 형성되는 것을 확인할 수 있었다. 아울러 상기 알루미늄 패턴 어레이는 약 30nm 두께를 갖고, 일정한 간격을 갖고 이격되도록 형성되는 것을 확인할 수 있었다. 뿐만 아니라, 각 알루미늄 패턴들은 매우 일정한 간격으로 서로 이격되고 정확하게 형성됨을 확인할 수 있었다.
실험예 3: 패턴의 표면 확인(2)
도 15는 실시예 4 및 6에 따라 제조된 알루미늄 패턴 어레이의 현미경이미지 사진이다. 도 15의 상부 및 하부를 살펴보면, 모노필라멘트 상에 다양한 형태의 알루미늄 패턴 어레이를 형성할 수 있음을 확인할 수 있었다. 이에 따라, 이를 응용하여 다양한 모양의 전극 패턴, 배선 패턴 등을 모노필라멘트 상에 형성할 수 있음을 확인할 수 있었다.
실험예 4: 패턴공정에 따른 트랜지스터 표면확인
도 18a는 본 발명의 실시예 7에 따른 트랜지스터로서, 각각 알루미늄 증착 공정 수행 후, 포토레지스트 패턴 형성 후, 포토레지스트 패턴 제거 후 단계의 섬유필라멘트 기판상에 형성된 트랜지스터를, 도 18b는 소스, 드레인, 및 게이트 전극을 포함하는 섬유필라멘트 기판상에 형성된 트랜지스터의 현미경 사진을 나타낸다. 이에 따라, 본 발명의 일 구현예에 따른 트랜지스터가 모노필라멘트 상에서 트랜지스터 구조를 형성하고 있음을 확인할 수 있다.
실험예 5: 트랜지스터의 전류 특성 분석
도 19a는 본 발명의 실시예 7에 따른 트랜지스터의 드레인전류-게이트전압 특성을, 도 19b는 본 발명의 일 구현예에 따른 트랜지스터의 드레인전류-드레인전압 특성을 나타낸다.
또한, 도 20a는 본 발명의 실시예 7에 따른 트랜지스터에서 소스 전극과 드레인 전극 간에 흐르는 전류량의 점멸비(on/off ratio) 특성을 나타내며, 도 20b는 본 발명의 실시예 7에 따른 트랜지스터에서 약 0.1초 간격으로 온/오프 스위칭을 반복하여 측정한 결과를 나타내며, 그 결과 우수한 스위칭 특성을 갖는 것을 확인할 수 있다.
이들을 살펴보면, 본 발명의 일 구현예에 따른 섬유 필라멘트 기판 상에 형성된 트랜지스터는 기존의 반도체 기판에 형성된 트랜지스터와 동일한 수준의 전류-전압 특성을 갖는 것을 확인할 수 있었다.
앞에서 설명된 본 발명의 실시예는 본 발명의 기술적 사상을 한정하는 것으로 해석되어서는 안된다. 본 발명의 보호범위는 청구범위에 기재된 사항에 의하여만 제한되고, 본 발명의 기술 분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상을 다양한 형태로 개량 변경하는 것이 가능하다. 따라서, 이러한 개량 및 변경은 통상의 지식을 가진 자에게 자명한 것인 한 본 발명의 보호범위에 속하게 될 것이다.

Claims (30)

  1. 섬유필라멘트 기판; 및
    상기 섬유필라멘트 기판 상에 직접 형성된 전자소자용 패턴;을 포함하며,
    상기 섬유필라멘트 기판은 50nm 미만의 RMS 표면거칠기(Root Mean Square Roughnes)를 갖고, 종횡비(aspect ratio)는 100이상인, 섬유형 전자소자.
  2. 삭제
  3. 제1항에 있어서,
    상기 섬유 필라멘트 기판은 투명 유리 섬유, 불투명 유리 섬유, 금속 섬유, 투명 절연성 고분자 섬유, 투명 도전성 고분자 섬유, 불투명 도전성 고분자 섬유, 무기물 반도체 섬유, 유기물 반도체 섬유, 및 산화물 반도체 섬유로 이루어진 그룹에서 선택된 하나 이상을 포함하는, 섬유형 전자소자.
  4. 삭제
  5. 제1항에 있어서,
    상기 전자소자용 패턴은 섬유필라멘트 기판 상에 형성된 복수 개의 전자소자용 패턴을 포함하는 전자소자용 패턴 어레이(array)를 포함하고,
    상기 패턴 어레이는 복수 개로 형성되며,
    각 패턴 어레이의 전자소자용 패턴들은 서로 상이한 면적을 갖는 섬유형 전자소자.
  6. 제1항에 있어서,
    상기 전자소자용 패턴은 복수 개의 전자소자용 패턴을 포함하는 전자소자용 패턴 어레이(array)를 포함하고,
    상기 패턴 어레이는 복수 개로 형성되며,
    각 패턴 어레이의 전자소자용 패턴들은 서로 상이한 모양으로 배열되는 섬유형 전자소자.
  7. 제1항에 있어서,
    상기 전자소자용 패턴은 상기 섬유필라멘트 기판 상에 복수 개로 적층되는,
    섬유형 전자소자.
  8. 섬유필라멘트 기판; 및
    상기 섬유 필라멘트 기판 상에 직접 순차적으로 형성된 하부 전극; 반도체층 패턴; 유전층; 및 상부 전극;을 포함하며,
    상기 섬유필라멘트 기판은 50nm 미만의 RMS 표면거칠기(Root Mean Square Roughnes)를 갖고, 종횡비(aspect ratio)는 100이상인, 트랜지스터.
  9. 섬유필라멘트 기판; 및
    섬유필라멘트 기판 상에 직접 형성된 복수 개의 트랜지스터를 포함하는 트랜지스터 패턴 어레이(array)를 포함하며,
    상기 패턴 어레이는 복수 개로 형성되고,
    상기 트랜지스터는 상기 섬유 필라멘트 기판 상에 순차적으로 형성된 하부 전극; 반도체층 패턴; 유전층; 및 상부 전극;을 포함하며,
    상기 섬유필라멘트 기판은 50nm 미만의 RMS 표면거칠기(Root Mean Square Roughnes)를 갖고, 종횡비(aspect ratio)는 100이상인, 트랜지스터.
  10. 제8항 또는 제9항에 있어서,
    상기 반도체층 패턴은 n형 반도체층 패턴 또는 p형 반도체층 패턴인 트랜지스터.
  11. 제8항 또는 제9항에 있어서,
    상기 하부 전극은 드레인 전극 및 소스 전극을 포함하고, 상기 상부 전극은 게이트 전극을 포함하는 트랜지스터.
  12. 제11항에 있어서,
    상기 드레인 전극 및 소스 전극은 서로 이격되어 있고, 상기 반도체층 패턴은 상기 드레인 전극과 소스 전극을 연결하는 채널부를 포함하는 트랜지스터.
  13. 섬유필라멘트 기판; 및
    상기 섬유필라멘트 기판 상에 직접 순차적으로 형성된 하부 전극; p형 활성층; n형 활성층; 절연층; 및 상부 전극;을 포함하며,
    상기 섬유필라멘트 기판은 50nm 미만의 RMS 표면거칠기(Root Mean Square Roughnes)를 갖고, 종횡비(aspect ratio)는 100이상인, 인버터.
  14. 섬유필라멘트 기판; 및
    상기 섬유필라멘트 기판 상에 직접 순차적으로 형성된 하부 전극; p형 활성층; n형 활성층; 절연층; 제1 콘택홀; 상부 게이트 전극; 층간절연층; 제2 콘택홀; 및 상부 전극; 을 포함하며,
    상기 섬유필라멘트 기판은 50nm 미만의 RMS 표면거칠기(Root Mean Square Roughnes)를 갖고, 종횡비(aspect ratio)는 100이상인, 링오실레이터.
  15. 섬유필라멘트 기판 상에 전자소자용 패턴을 직접 형성하는 방법으로서,
    섬유필라멘트 기판 상에 포토레지스트막을 형성하는 단계;
    상기 포토레지스트막에 노광공정, 광경화 공정 및 현상 공정을 수행하여 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴 상면 및 상기 포토레지스트 패턴이 형성되지 않은 섬유필라멘트 기판 상면 상에 증착공정을 수행하여 전자소자용 패터닝층을 형성하는 단계; 및
    상기 포토레지스트 패턴 및 상기 포토레지스트 패턴 상에 형성된 전자소자용 패터닝층을 상기 섬유필라멘트 기판으로부터 제거하여 전자소자용 패턴을 형성하는 단계; 를 포함하며,
    상기 방법은 연속 공정을 통하여 전자소자용 패턴을 형성하는 것이고,
    상기 노광공정은 마스크리스 노광장치(maskless exposure device)를 통해 수행되고,
    상기 섬유필라멘트 기판은 50nm 미만의 RMS 표면거칠기(Root Mean Square Roughnes)를 갖고, 종횡비(aspect ratio)는 100이상인, 섬유필라멘트 기판 상에 전자소자용 패턴을 형성하는 방법.
  16. 섬유필라멘트 기판 상에 전자소자용 패턴을 직접 형성하는 방법으로서,
    섬유필라멘트 기판 상에 전자소자용 패터닝층을 형성하는 단계;
    상기 전자소자용 패터닝층 상에 포토레지스트막을 형성하는 단계;
    상기 포토레지스트막에 노광공정, 광경화 공정 및 현상 공정을 수행하여 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 마스크 패턴으로 이용하여 상기 전자소자용 패터닝층에 식각 공정을 수행하여 전자소자용 패턴을 형성하는 단계; 및
    상기 포토레지스트 패턴을 제거하는 단계; 를 포함하며,
    상기 방법은 연속 공정을 통하여 전자소자용 패턴을 형성하는 것이고,
    상기 노광공정은 마스크리스 노광장치(maskless exposure device)를 통해 수행되고,
    상기 섬유필라멘트 기판은 50nm 미만의 RMS 표면거칠기(Root Mean Square Roughnes)를 갖고, 종횡비(aspect ratio)는 100이상인, 섬유필라멘트 기판 상에 전자소자용 패턴을 형성하는 방법.
  17. 삭제
  18. 삭제
  19. 제15항 또는 제16항에 있어서,
    상기 마스크리스 노광장치는 상기 섬유필라멘트 기판에 관한 설계 데이터에 기초하여 생성된 노광데이터를 이용하여 상기 포토레지스트막을 직접 노광하는 마스크리스 노광 유닛을 포함하고,
    상기 설계 데이터는 상기 섬유필라멘트 기판에 형성될 하나 이상의 전도성 패턴에 관하여 미리 정해진 전자소자용 패턴 정보와, 상기 전자소자용 패턴 상에 탑재되거나 형성될 전자 부품의 미리 정해진 패드 레이아웃 정보를 포함하는 것을 특징으로 하는 섬유필라멘트 기판 상에 전자소자용 패턴을 형성하는 방법.
  20. 제19항에 있어서,
    상기 마스크리스 노광 유닛은 상기 광경화 및 현상된 섬유필라멘트 기판의 상기 노광전 섬유필라멘트 기판에 대한 신축을 계측하고, 상기 계측된 신축에 기초하여 상기 노광 데이터의 위치 및 형상을 보정하는 스케일링 보정값을 생성하는 스케일링 보정값 생성 유닛을 포함하는 것을 특징으로 하는 섬유필라멘트 기판 상에 전자소자용 패턴을 형성하는 방법.
  21. 제15항 또는 제16항에 있어서,
    상기 전자소자용 패턴은 복수 개의 전자소자용 패턴을 포함하는 전자소자용 패턴 어레이(array)를 포함하고, 상기 패턴 어레이의 전자소자용 패턴들은 각각 상이한 면적을 갖는 것을 특징으로 하는 섬유필라멘트 기판 상에 전자소자용 패턴을 형성하는 방법.
  22. 제21항에 있어서,
    상기 전자소자용 패턴 어레이는 제1 영역과 제2 영역으로 구분되며,
    상기 제1영역의 전자소자용 패턴들은 제2 영역의 전자소자용 패턴들보다 더 작은 면적을 갖는, 섬유필라멘트 기판 상에 전자소자용 패턴을 형성하는 방법.
  23. 제15항 또는 제16항에 있어서,
    상기 전자소자용 패턴은 복수 개의 전자소자용 패턴을 포함하는 전자소자용 패턴 어레이(array)를 포함하고, 상기 패턴 어레이의 전자소자용 패턴들은 서로 상이한 모양으로 배열되는 섬유필라멘트 기판 상에 전자소자용 패턴을 형성하는 방법.
  24. 제15항 또는 제16항에 있어서,
    상기 전자소자용 패턴은 1nm 내지 1μm의 두께로 형성되는 것을 특징으로 하는, 섬유필라멘트 기판 상에 전자소자용 패턴을 형성하는 방법.
  25. 제15항 또는 제16항에 있어서,
    상기 노광 공정은 -20℃ 내지 100℃ 범위의 온도 및 1 x 10-8 torr 내지 1500torr 압력 조건 하에서 수행되는 섬유필라멘트 기판 상에 전자소자용 패턴을 형성하는 방법.
  26. 제15항 또는 제16항에 있어서,
    상기 섬유필라멘트 기판은 투명 유리 섬유, 불투명 유리 섬유, 금속 섬유, 투명 절연성 고분자 섬유, 투명 도전성 고분자 섬유, 불투명 도전성 고분자 섬유, 무기물 반도체 섬유, 유기물 반도체 섬유, 및 산화물 반도체 섬유로 이루어진 그룹에서 선택된 하나 이상을 포함하는 섬유필라멘트 기판 상에 전자소자용 패턴을 형성하는 방법.
  27. 제15항 또는 제16항에 있어서,
    상기 섬유필라멘트 기판은 원통형, 삼각기둥, 사각기둥 또는 다각기둥 형의 형상을 갖는, 섬유필라멘트 기판 상에 전자소자용 패턴을 형성하는 방법.
  28. 제15항 또는 제16항에 있어서,
    상기 전자소자용 패턴은 전자소자의 소스 전극, 드레인 전극, 절연층 및 배선으로 이루어진 그룹에서 선택된 하나 이상인, 섬유필라멘트 기판 상에 전자소자용 패턴을 형성하는 방법.
  29. 삭제
  30. 제15항 또는 제16항 중 어느 한 항에 따른 섬유필라멘트 기판 상에 전자소자용 패턴을 형성하는 방법을 포함하는 섬유형 전자 소자 제조 방법.
KR1020180072707A 2017-07-18 2018-06-25 전자소자용 패턴의 제조 방법 및 전자소자용 패턴을 포함하는 섬유형 전자소자 KR102090019B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US16/032,585 US10915024B2 (en) 2017-07-18 2018-07-11 Method for manufacturing pattern for electronic devices, and fiber-type electronic device comprising the pattern for electronic devices
CN201810770376.9A CN109273438A (zh) 2017-07-18 2018-07-13 电子元件用图案制造方法及包含该图案的纤维型电子元件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20170090902 2017-07-18
KR1020170090902 2017-07-18

Publications (2)

Publication Number Publication Date
KR20190009246A KR20190009246A (ko) 2019-01-28
KR102090019B1 true KR102090019B1 (ko) 2020-03-17

Family

ID=65269672

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180072707A KR102090019B1 (ko) 2017-07-18 2018-06-25 전자소자용 패턴의 제조 방법 및 전자소자용 패턴을 포함하는 섬유형 전자소자

Country Status (1)

Country Link
KR (1) KR102090019B1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5804310A (en) * 1996-12-18 1998-09-08 Rasmussen; Glen L. Patterned fibers
US8259285B2 (en) * 2006-12-14 2012-09-04 Asml Holding N.V. Lithographic system, device manufacturing method, setpoint data optimization method, and apparatus for producing optimized setpoint data
CA2906065A1 (en) 2013-03-13 2014-10-02 Dsm Ip Assets B.V. Flexible electronic fiber-reinforced composite materials
KR101707728B1 (ko) * 2015-02-25 2017-02-17 순천대학교 산학협력단 인쇄 공정을 이용한 dc/ac 인버터 및 그 제조 방법
KR20160116868A (ko) * 2015-03-31 2016-10-10 한국전기연구원 섬유 일체형 탑 게이트 구조의 박막 트랜지스터 및 그 제조방법

Also Published As

Publication number Publication date
KR20190009246A (ko) 2019-01-28

Similar Documents

Publication Publication Date Title
US10915024B2 (en) Method for manufacturing pattern for electronic devices, and fiber-type electronic device comprising the pattern for electronic devices
US8691639B2 (en) Manufacture methods of thin film transistor and array substrate and mask
JP2012054615A (ja) Ｔｆｔアレイ構造及びその製造方法
CN108231553B (zh) 薄膜晶体管的制作方法及阵列基板的制作方法
US7537883B2 (en) Method of manufacturing nano size-gap electrode device
TWI332266B (en) Method for manufacturing a pixel structure of a liquid crystal display
CN108538855B (zh) 一种阵列基板的制作方法
CN108803168B (zh) 一种阵列基板及其制作方法、液晶显示装置
CN110993612A (zh) 阵列基板及其制作方法
KR20080105987A (ko) Ｔｆｔ 제조용 마스크, ｔｆｔ 및 그 제조 방법
KR102090019B1 (ko) 전자소자용 패턴의 제조 방법 및 전자소자용 패턴을 포함하는 섬유형 전자소자
TWI304655B (en) Thin film transistor and method of manufacturing the same
US11715744B2 (en) Array substrate, preparation method thereof, and display panel
TW202113443A (zh) 半導體裝置
JP3901460B2 (ja) 薄膜トランジスタの製造方法
TW200832719A (en) Array substrae, display device, and method for manufacturing the array substrate
US10424479B2 (en) Method for making nano-scaled channels with nanowires as masks
CN115547927A (zh) 阵列基板的制备方法、阵列基板及显示面板
US20050139819A1 (en) Process for fabricating nanoelectronic device by intermittent exposure
TWI794527B (zh) 包含由微結構控制物理性質之裝置及其製造方法
JP5332246B2 (ja) イオン注入用ステンシルマスクの製造方法
CN109212854B (zh) 一种ltps阵列基板的制造方法
JP2008103386A (ja) イオン注入用ステンシルマスクの製造方法
CN111681964A (zh) 一种基于二维材料的器件的制备方法
WO2020133808A1 (zh) 阵列基板及其制作方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant