CN111681964A - 一种基于二维材料的器件的制备方法 - Google Patents

一种基于二维材料的器件的制备方法 Download PDF

Info

Publication number
CN111681964A
CN111681964A CN202010445564.1A CN202010445564A CN111681964A CN 111681964 A CN111681964 A CN 111681964A CN 202010445564 A CN202010445564 A CN 202010445564A CN 111681964 A CN111681964 A CN 111681964A
Authority
CN
China
Prior art keywords
target substrate
source
dimensional material
etching
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010445564.1A
Other languages
English (en)
Inventor
杨慧
崔四维
张一飞
方晓生
吴东平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN202010445564.1A priority Critical patent/CN111681964A/zh
Publication of CN111681964A publication Critical patent/CN111681964A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors

Abstract

本发明属于二维材料技术领域，具体为一种基于二维材料的器件的制备方法。本发明方法使用含有迷宫型源漏电极图案的标记版，在目标衬底上一步形成标记和迷宫型源漏电极，然后将二维材料转移至目标衬底上，从而可简单高效的制备出基于二维材料的器件，且适用于任何衬底的器件制备；所述器件包括场效应晶体管、电阻和电容等。

Description

一种基于二维材料的器件的制备方法
技术领域
本发明属于二维材料技术领域，具体涉及一种基于二维材料的器件的制备方法。
背景技术
二维材料因具有独特的电学、光学、力学、化学以及热学特性，使其在高性能电子器件、光电子器件、自旋电子器件、能量转换及存储器等功能性元件的构筑中起着越来越重要的作用。如二硫化钼具有与层数相关的禁带宽度（1.2-1.8 eV）、高的电子迁移率（>200cm2/Vs）、高电流开关比（>108）、好的热稳定性及机械性能等，在电化学能量的存储及转化、集成电路等诸多领域有着广泛的应用前景。
目前，现有的二维材料器件的制备方案包括：（1）在二维材料的特定位置上转移或生长电极；（2）在电极的特定位置上转移或生长二维材料，以上两种常见方案中的二维材料制备方法中绝大多数都需要使用电子束光刻设备或者显微转移系统。它们的不足在于这两个设备成本昂贵、操作流程复杂。此外，使用电子束光刻工艺或者转移实验平台制备二维材料器件的过程中，会使得二维材料表面暴露于各种化学物质（包括但不限于聚合物抗蚀剂和溶剂），并且这些残留物无法通过实验方法将其完全去除，导致二维材料被污染，降低制备的二维材料器件的性能，制约了二维材料器件的实用化进程。
发明内容
本发明的目的在于提供一工艺简单、效率提高、性能优异的基于二维材料的器件的制备方法。
本发明提供的基于二维材料的器件的制备方法，使用含有迷宫型源漏电极图案的标记版，在目标衬底上一步形成标记和迷宫型源漏电极，然后将二维材料转移至目标衬底上，从而可简单高效的制备出基于二维材料的器件，且适用于任何衬底的器件制备。
本发明提供的基于二维材料的器件的制备方法，具体步骤为：
（1）清洗目标衬底：将目标衬底使用丙酮、异丙醇超声清洗5-10分钟，再使用去离子水冲洗并用氮气吹干；
（2）标记及源漏电极图案化：在清洗后的目标衬底上，采用正胶光刻工艺匀胶，利用含有迷宫型源漏电极图案的标记版光刻并图案化显影；
（3）可选的，对衬底氧化层刻蚀：将图案化的目标衬底置于等离子刻蚀系统中，根据所需要生长的源漏电极的厚度确定刻蚀深度，控制等离子刻蚀过程的工艺参数，使所述的目标基底的源漏电极处被刻蚀，而源漏电极以外的区域保持完好；
（4）标记和源漏电极的生长：在目标衬底上生长一层金属，将生长标记及源漏电极后的目标衬底的非保留部分的金属去除；
（5）制备沟道材料：采用机械剥离的方法将二维材料转移至目标衬底上，采用光学显微镜在所述目标衬底上观察得到基于二维材料的器件。
本发明中，所述目标衬底包括带有一定厚度二氧化硅的硅基衬底，或其他半导体工艺所用的衬底材料或柔性衬底材料。
本发明中，所述金属选自金属铬、金属钛、金属镍、金属金、金属银，或者其中多层不同金属的组合。
本发明中，所述等离子刻蚀过程的工艺参数包括刻蚀气体种类及流量、刻蚀时间和刻蚀功率。
本发明中，所述的刻蚀功率为300-600 W；所述的刻蚀时间为10-120 s。
本发明中，所述的二维材料器件包括场效应晶体管、电阻和电容器件。
本发明提供的基于二维材料器件的制备方法，可以简单有效的制备二维材料器件，制备过程中二维材料表面未暴露于光刻胶等化学物质中，不会在二维材料表面残留污染物。
本发明的有益之处：
本发明采用一步制备标记和源漏电极的方法，然后通过机械剥离的方法将二维材料转移至目标衬底，且采迷宫型源漏电极的图案，可以有效的增大剥离二维材料和源漏电极构筑成器件的概率。本发明方法和其他方法相比较，可避免电子束光刻设备或者显微转移系统的使用，极大的降低制备成本，提升器件的成品率。同时，还避免了二维材料暴露于各种化学物质（包括但不限于聚合物抗蚀剂和溶剂），保证二维材料表面洁净度，进一步提升器件的性能。
附图说明
图1为本发明所述迷宫型源漏电极图案示意图。
图2为本发明实施例1的基于多层二硫化钼的器件的制备过程示意图。
图3为本发明实施例1的单个基于多层二硫化钼的器件的截面图。
图4为本发明实施例2的单个基于单层或少层二硫化钼的器件的截面图。
图中标号：10为硅基衬底，20为氧化层，30为迷宫型源漏电极，40为标记，50为迷宫型电极沟道位置上的多层二硫化钼薄片。
具体实施方式
以下通过具体实施例进一步介绍本发明。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明实施例的保护范围。
实施例1，一种基于多层二硫化钼的器件的制备方法，包括如下步骤：
步骤1：将生长有氧化层的硅基衬底使用丙酮、异丙醇超声清洗5-10分钟，再使用去离子水冲洗并用氮气吹干。如图2（a）所示，10为硅基衬底，20为氧化层。在其他实施例中目标衬底也可以为其他半导体工艺所用的衬底材料或柔性衬底；
步骤2：在步骤1中的生长有氧化层的硅基衬底表面上，采用正胶光刻工艺匀胶，利用含有迷宫型源漏电极图案的标记版光刻并图案化显影；
步骤3：将步骤2中的显影好的目标衬底置于电子束蒸发系统中，控制电子束蒸发相关工艺条件，生长一定厚度的金属铬。生长结束后将目标衬底用去胶液浸泡，超声清洗，去掉非保留部分的金属铬，金属铬的厚度控制在30-100 nm左右，如图2（b）所示，30为生长的金属铬形成的迷宫型源漏电极，40为生长的金属铬形成的标记。在其他的实施例中，生长的金属也可以为金属钛、金属镍、金属金、金属银或者多层不同金属的组合；
步骤4：采用机械剥离的方法将二维材料转移至步骤3中的目标衬底上，如图2（c）所示，50为剥离到迷宫型电极沟道位置上的多层二硫化钼薄片。采用光学显微镜在所述目标衬底上观察得到基于二维材料的器件，如图3所示的基于多层二硫化钼的器件，即得到多层二硫化钼背栅场效应管。
实施例2，一种基于单层或少层二硫化钼的器件的制备方法，包括如下步骤：
步骤1-2同实施例1；
步骤3：将步骤2中的显影好的目标衬底置于等离子刻蚀系统中，控制等离子刻蚀过程的工艺参数，根据所需要生长的源漏电极的厚度确定出相应的刻蚀深度。因为光刻胶的存在，在刻蚀的过程中，使所述的目标衬底的标记及源漏电极处被刻蚀，而标记及源漏电极以外的区域保持完好。等离子刻蚀的功率可控制在300-600 W，等离子刻蚀时间可控制在10-120 s；
步骤4：将步骤3中的刻蚀好的目标衬底置于电子束蒸发系统中，控制电子束蒸发相关工艺条件，生长一定厚度的金属铬，金属铬的厚度控制在与刻蚀深度一致。生长结束后将目标衬底用去胶液浸泡，超声清洗，去掉非保留部分的金属铬。在其他的实施例中，生长的金属也可以为金属钛、金属镍、金属金、金属银或者多层不同金属的组合；
步骤5：采用机械剥离的方法将二维材料转移至步骤4中的目标衬底上，采用光学显微镜在所述目标衬底上观察得到基于二维材料的器件，得到图4所示的基于单层或少层二硫化钼的器件，即得到单层或少层二硫化钼背栅场效应管。

Claims (5)

1.基于二维材料的器件的制备方法，其特征在于，具体步骤为：
（1）清洗目标衬底：将目标衬底使用丙酮、异丙醇超声清洗5-10分钟，再使用去离子水冲洗并用氮气吹干；
（2）标记及源漏电极图案化：在清洗后的目标衬底上，采用正胶光刻工艺匀胶，利用含有迷宫型源漏电极图案的标记版光刻并图案化显影；
（3）对衬底氧化层刻蚀：将图案化的目标衬底置于等离子刻蚀系统中，根据所需要生长的源漏电极的厚度确定刻蚀深度，控制等离子刻蚀过程的工艺参数，使所述的目标基底的源漏电极处被刻蚀，而源漏电极以外的区域保持完好；所述工艺参数包括刻蚀气体种类及流量、刻蚀时间和刻蚀功率；
（4）标记和源漏电极的生长：在目标衬底上生长一层金属，将生长标记及源漏电极后的目标衬底的非保留部分的金属去除；
（5）制备沟道材料：采用机械剥离的方法将二维材料转移至目标衬底上，采用光学显微镜在所述目标衬底上观察得到基于二维材料的器件。
2.根据权利要求1所述的制备方法，其特征在于，所述器件包括场效应晶体管、电阻和电容。
3.根据权利要求1所述的制备方法，其特征在于，所述目标衬底包括带有一定厚度二氧化硅的硅基衬底，或其他半导体工艺所用的衬底材料或柔性衬底材料。
4.根据权利要求1所述的制备方法，其特征在于，所述金属选自金属铬、金属钛、金属镍、金属金、金属银，或者其中几种不同金属的组合。
5. 根据权利要求1所述的制备方法，其特征在于，所述刻蚀功率为300-600 W；所述刻蚀时间为10-120 s。
CN202010445564.1A 2020-05-25 2020-05-25 一种基于二维材料的器件的制备方法 Pending CN111681964A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010445564.1A CN111681964A (zh) 2020-05-25 2020-05-25 一种基于二维材料的器件的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010445564.1A CN111681964A (zh) 2020-05-25 2020-05-25 一种基于二维材料的器件的制备方法

Publications (1)

Publication Number Publication Date
CN111681964A true CN111681964A (zh) 2020-09-18

Family

ID=72434252

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010445564.1A Pending CN111681964A (zh) 2020-05-25 2020-05-25 一种基于二维材料的器件的制备方法

Country Status (1)

Country Link
CN (1) CN111681964A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113097074A (zh) * 2021-04-06 2021-07-09 南京大学 一种二维材料的图形化电极集成与表面钝化方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101383268A (zh) * 2007-09-07 2009-03-11 中国科学院微电子研究所 一种电子束对准标记的制作方法
CN103414449A (zh) * 2013-08-30 2013-11-27 电子科技大学 一种基于石墨烯材料的高频纳机电谐振器及其制备工艺
KR101435511B1 (ko) * 2013-07-23 2014-09-11 인하대학교 산학협력단 미로 모양 구조를 갖는 발광다이오드
CN105448743A (zh) * 2014-08-12 2016-03-30 中国科学院上海微系统与信息技术研究所 一种二硫化钼场效应管的制作方法
CN107024517A (zh) * 2017-03-14 2017-08-08 上海新克信息技术咨询有限公司 一种石墨烯气体传感器的制备方法
CN107238648A (zh) * 2017-06-13 2017-10-10 复旦大学 低温制备二维柔性离子敏场效应晶体管的方法
CN110061063A (zh) * 2019-04-24 2019-07-26 中国科学院微电子研究所 场效应晶体管制备方法及场效应晶体管

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101383268A (zh) * 2007-09-07 2009-03-11 中国科学院微电子研究所 一种电子束对准标记的制作方法
KR101435511B1 (ko) * 2013-07-23 2014-09-11 인하대학교 산학협력단 미로 모양 구조를 갖는 발광다이오드
CN103414449A (zh) * 2013-08-30 2013-11-27 电子科技大学 一种基于石墨烯材料的高频纳机电谐振器及其制备工艺
CN105448743A (zh) * 2014-08-12 2016-03-30 中国科学院上海微系统与信息技术研究所 一种二硫化钼场效应管的制作方法
CN107024517A (zh) * 2017-03-14 2017-08-08 上海新克信息技术咨询有限公司 一种石墨烯气体传感器的制备方法
CN107238648A (zh) * 2017-06-13 2017-10-10 复旦大学 低温制备二维柔性离子敏场效应晶体管的方法
CN110061063A (zh) * 2019-04-24 2019-07-26 中国科学院微电子研究所 场效应晶体管制备方法及场效应晶体管

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113097074A (zh) * 2021-04-06 2021-07-09 南京大学 一种二维材料的图形化电极集成与表面钝化方法
CN113097074B (zh) * 2021-04-06 2024-02-09 南京大学 一种二维材料的图形化电极集成与表面钝化方法

Similar Documents

Publication Publication Date Title
CN105336792B (zh) 碳纳米管半导体器件及其制备方法
JP2008205469A (ja) 薄膜トランジスタ及びその製造方法
US10707079B2 (en) Orthogonal patterning method
CN104465400B (zh) 无残留光学光刻胶石墨烯fet的制备及原位表征方法
JP2006165584A (ja) 有機薄膜トランジスタの製造方法、有機薄膜トランジスタ及び表示素子
WO2005061752A2 (en) Method for patterning films
Zhang et al. Multilayer Si shadow mask processing of wafer-scale MoS2 devices
CN111681964A (zh) 一种基于二维材料的器件的制备方法
CN108183165B (zh) 有机晶体管、阵列基板、显示装置及相关制备方法
KR101554563B1 (ko) 미세구리배선의 제조 방법 및 이를 이용한 트랜지스터제조방법
WO2011043019A1 (ja) 部材をマウントする方法
CN110634958A (zh) 一种不稳定的二维材料的半导体薄膜场效应管及其制备方法
TW200910590A (en) Method for manufacturing pixel structure
CN104465328A (zh) 可控清除石墨烯-金属接触区域残留光学光刻胶的方法
CN110600538B (zh) 离子凝胶在石墨烯转移和制备石墨烯晶体管中的应用以及石墨烯晶体管及其制备方法
KR102127740B1 (ko) 전계 효과 트랜지스터의 제조 방법 및 그래핀 소자에서 pmma를 제거하는 방법
US20110229642A1 (en) Method for disposing a component
JP2006114581A (ja) 有機電界効果トランジスタの製造方法及びその有機電界効果トランジスタ
JP5000014B2 (ja) 部材の配置方法
Yu et al. Single-step fabrication of double-layered metal thin film pattern for the electrodes of electronic devices
KR101710670B1 (ko) 쇼트키 다이오드 및 그 제조방법
TWI719083B (zh) 半導體裝置的製造方法
JP2023093790A (ja) グラフェンの製造方法
CN116206982A (zh) 一种基于石墨烯电极的二维半导体器件阵列构建工艺
CN115472506A (zh) 双栅极器件的制备方法及双栅极器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200918

WD01 Invention patent application deemed withdrawn after publication