CN113097074B - 一种二维材料的图形化电极集成与表面钝化方法 - Google Patents

一种二维材料的图形化电极集成与表面钝化方法 Download PDF

Info

Publication number
CN113097074B
CN113097074B CN202110365524.0A CN202110365524A CN113097074B CN 113097074 B CN113097074 B CN 113097074B CN 202110365524 A CN202110365524 A CN 202110365524A CN 113097074 B CN113097074 B CN 113097074B
Authority
CN
China
Prior art keywords
dimensional material
electrode
medium
target
surface passivation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110365524.0A
Other languages
English (en)
Other versions
CN113097074A (zh
Inventor
黎松林
王安健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University
Original Assignee
Nanjing University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University filed Critical Nanjing University
Priority to CN202110365524.0A priority Critical patent/CN113097074B/zh
Publication of CN113097074A publication Critical patent/CN113097074A/zh
Application granted granted Critical
Publication of CN113097074B publication Critical patent/CN113097074B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明介绍了一种二维材料的图形化电极集成与表面钝化方法,其步骤分为:步骤1:在底部介质上制作图形化金属电极,并清理介质表面有机物残留;步骤2:用转移支撑层逐次粘附起顶部介质和目标二维材料,形成目标二维材料/顶部介质叠层结构;步骤3:叠层结构与电极对准后,高温加热软化支撑层中的聚合物薄膜,释放叠层结构至底部介质及电极上;步骤4:加热融化并溶解清洗顶部介质上的聚合物薄膜,完成器件制备。步骤2分为:将顶部介质由转移支架层表面释放至目标二维材料表面;然后用转移支撑层粘附起所述叠层结构。本发明提出“先电极后转移材料”的工艺步骤,避免了复杂的工艺步骤,同时实现了图形化电极集成与材料的表面钝化两个目的。

Description

一种二维材料的图形化电极集成与表面钝化方法
技术领域
本发明涉及二维材料,具体地说是一种二维材料的图形化电极集成与表面钝化方法。
背景技术
自2004年,盖姆(Andre Geim)和诺沃肖洛夫(Konstantin Novoselov)使用机械解理的方式剥离出二维石墨烯以来,二维材料由于其特殊的电学特性受到广泛关注和研究。然而,二维材料仅有原子级厚度,其电学性能极易受到外界环境影响,常用的光刻、清洗等工艺在制备图形化电极过程中均会对二维材料造成不同程度的影响,在材料表面造成缺陷或有机物残留,影响器件的电学性能。因此,制备与材料具有可靠接触的图形化电极和实现材料表面钝化是获得二维材料的本征电学特性的关键。
目前,多采用多步的范德瓦尔斯力转移法,利用两层洁净介质材料将二维材料包覆起来,以达到表面钝化目的。
Wang L.et al.,One-dimensional electrical contact to a two-dimensionalmaterial.Science 2013,342(6158),614-617(Lei Wang等,《二维材料的一维接触》,《科学》2013年342卷第6158期614-7页)一文报道了一种形成高质量包覆和电极的方法。先利用范德瓦尔斯力转移法制备出氮化硼/石墨烯/氮化硼结构,然后通过刻蚀暴露出中间层石墨烯的边缘,最后在石墨烯边缘蒸镀金属电极形成边缘电学接触。整个器件制备过程中石墨烯始终受到氮化硼的保护,避免了与光刻和清洗工艺中有机溶剂的接触,因而获得的石墨烯非常干净。该方法的缺点是,工艺制备较为复杂,且边缘电极接触仅适用于金属性二维材料。
Jung Y et al.,Transferred via contacts as a platform for ideal two-dimensional transistors.Nature Electronics 2019,2(5),187-194(Younghun Jung等,《转移通孔接触是实现理想二维晶体管的一个平台》《自然·电子学》2019年2卷第5期187-194页)一文中采用的转移通孔电极技术对于该方法进行了改进,其在氮化硼上制造通孔后蒸镀金属电极,之后将电极与氮化硼一同转移至二维材料表面。该方法一并解决了电极集成以及材料表面钝化的问题。缺点是,氮化硼上的通孔深度在刻蚀中难以精确控制,同时电极与氮化硼两部分一体化转移的难度较大。
Liu,Y.et al.,Approaching the Schottky-Mott limit in van der Waalsmetal-semiconductor junctions.Nature2018,557(7707),696-700.(Yuan Liu等,《在范德瓦尔斯金属-半导体结中逼近肖特基-莫特极限》《自然》2018年557卷第7707期696-700页)和Kong L.et al.,Doping-free complementary WSe2 circuit via van der Waalsmetal integration.Nature Communications 2020,11(1),1866.(Lingan Kong等,《通过范德瓦尔斯金属集成的无掺杂互补的硒化钨电路》《自然·通讯》2020年11卷第1期1866页)中报道了一种改进的表面钝化和电极集成方案,可适合于半导体二维材料。先采用PDMS(聚二甲基硅氧烷)/PMMA(聚甲基丙烯酸甲酯)复合支撑膜粘贴起图形化的金属电极,而后转移金属电极到二维半导体材料表面,实现了金属电极与二维半导体材料的范德瓦尔斯集成。
美国专利US20210020744A1详细介绍了这种方法,并利用该方法制造了集成不同金属材质(金、银、铜、铂)电极的薄膜晶体管,实现了高迁移率器件和高电流密度器件。上述方法的缺点是,材料上层的PMMA钝化薄膜仍可能引入有机杂质,且电极剥离步骤较为复杂。
因此,如何设计一种二维材料的图形化电极集成与表面钝化方法,能避免复杂的电极转移制备工艺,同时避免在电极制备过程中引入过多的电学杂质,是一件亟待解决的事情,具有十分重要的意义。
发明内容
有鉴于此,本申请的目的在于提供一种二维材料的图形化电极集成与表面钝化方法。
为了达到上述目的,本申请提供如下技术方案。
一种二维材料的图形化电极集成与表面钝化方法,其步骤分为:
步骤1:在底部介质上制作图形化金属电极,并清理底部介质表面有机物残留;
步骤2:用转移支撑层逐次粘附起顶部介质和目标二维材料,形成目标二维材料/顶部介质叠层结构;
步骤3:叠层结构与电极对准后,高温加热软化支撑层中的聚合物薄膜,释放叠层结构至底部介质及电极上;
步骤4:加热融化并溶解清洗顶部介质上的聚合物薄膜,完成器件制备。
优选的,步骤1中,底部介质为具有自钝化表面原子结构的介质材料。
优选的,步骤1中,图形化电极制作采用紫外或电子束曝光方法。
优选的,步骤1中,清理底部介质表面有机残留的方法为热有机溶剂清洗后辅助以惰性/还原氛围退火或臭氧清洗。
优选的,步骤2中,转移支撑层为高分子聚合物薄膜复合结构。
优选的,步骤2中,顶部介质指具有自钝化表面原子结构的介质材料。
优选地,步骤2中,目标二维材料为具有层状原子结构、厚度10纳米以下的薄片。
优选的,步骤2中,通过顶部介质揭取目标二维材料时,步骤分为:
步骤S1:在目标二维材料温度为80-115℃时,将顶部介质由转移支架层表面释放至目标二维材料表面形成目标二维材料/顶部介质叠层结构;
步骤S2:在目标二维材料温度为40-60℃时,用转移支撑层粘附起所述叠层结构。
优选的,步骤3中,所述高温的温度为100-120℃。
优选的,步骤4中,所述加热融化的温度为120-130℃。
优选的,步骤4中,溶解薄膜的试剂为丙酮或苯甲醚中的一种。
相比于现有技术,本发明技术方案具有以下有益效果:
1.本发明对现有的转移技术进行了改进,提出“先制作电极后转移材料”的工艺步骤,避免了复杂的电极转移制备工艺;
2.本发明中电极的转移支撑层选用表面自钝化的疏水材料,避免在电极制备过程中引入过多的杂质;
3.本发明中的电极集成属于范德瓦尔斯集成方法,不损伤二维材料;
4.本发明提出的方法操作步骤更为简单,避免了复杂的工艺步骤,同时实现了图形化电极集成与材料的表面钝化两个目的;该方法还同时适用于金属性和半导体性二维材料。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。在所有附图中,类似的元件或部分一般由类似的附图标记标识。附图中,各元件或部分并不一定按照实际的比例绘制。
图1为本发明提供的一种二维材料的图形化电极集成与表面钝化方法的流程图;
图2为本发明提供的一种二维材料的图形化电极集成与表面钝化方法当目标二维材料为WSe2时步骤1、2的效果图;
图3为本发明提供的一种二维材料的图形化电极集成与表面钝化方法当目标二维材料为WSe2时步骤4的效果图;
图4为本发明提供的一种二维材料的图形化电极集成与表面钝化方法当目标二维材料为WSe2时步骤5的效果图;
图5为本发明提供的一种二维材料的图形化电极集成与表面钝化方法当目标二维材料为WSe2时步骤6的效果图;
图6为本发明提供的一种二维材料的图形化电极集成与表面钝化方法当目标二维材料为WSe2时步骤7、8的效果图;
图7为本发明提供的一种二维材料的图形化电极集成与表面钝化方法的图6的顶视图;
图8为本发明提供的一种二维材料的图形化电极集成与表面钝化方法当目标二维材料为WSe2时步骤2中底部介质的示意图;
图9为本发明提供的一种二维材料的图形化电极集成与表面钝化方法当目标二维材料为WSe2时步骤2中顶部介质的示意图;
图10为本发明提供的一种二维材料的图形化电极集成与表面钝化方法当目标二维材料为WSe2时步骤2中少层WSe2的示意图;
图11为本发明提供的一种二维材料的图形化电极集成与表面钝化方法当目标二维材料为WSe2时步骤3的效果图;
图12为本发明提供的一种二维材料的图形化电极集成与表面钝化方法当目标二维材料为WSe2时最终形成器件的实物图。
附图标记:1、转移支撑层;11、PDMS;12、PPC;2、顶部介质;3、氧化硅片;4、目标二维材料;5、底部介质;6、金属电极。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。在下面的描述中,提供诸如具体的配置和组件的特定细节仅仅是为了帮助全面理解本申请的实施例。因此,本领域技术人员应该清楚,可以对这里描述的实施例进行各种改变和修改而不脱离本申请的范围和精神。另外,为了清楚和简洁,实施例中省略了对已知功能和构造的描述。
应该理解,说明书通篇中提到的“一个实施例”或“本实施例”意味着与实施例有关的特定特征、结构或特性包括在本申请的至少一个实施例中。因此,在整个说明书各处出现的“一个实施例”或“本实施例”未必一定指相同的实施例。此外,这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。
此外,本申请可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的,其本身并不指示所讨论各种实施例和/或设置之间的关系。
本文中术语“和/或”,仅仅是一种描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,单独存在B,同时存在A和B三种情况,本文中术语“/和”是描述另一种关联对象关系,表示可以存在两种关系,例如,A/和B,可以表示:单独存在A,单独存在A和B两种情况,另外,本文中字符“/”,一般表示前后关联对象是一种“或”关系。
本文中术语“至少一种”,仅仅是一种描述关联对象的关联关系,表示可以存在三种关系,例如,A和B的至少一种,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。
还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含。
实施例1
本实施例介绍了一种二维材料的图形化电极集成与表面钝化方法的流程。
如图1所示,图1为本发明提供的一种二维材料的图形化电极集成与表面钝化方法的流程图,其展示了一种二维材料的图形化电极养成与表面钝化方法,包括下列步骤:
步骤1:在底部介质5上制作图形化金属电极6,并清理底部介质5表面有机物残留;
步骤2:用转移支撑层1逐次粘附起顶部介质2和目标二维材料4,形成目标二维材料4/顶部介质2叠层结构;
步骤3:叠层结构与电极对准后,高温加热软化支撑层中的聚合物薄膜,释放叠层结构至底部介质5及电极上;
步骤4:加热融化并溶解清洗顶部介质2上的聚合物薄膜,完成器件制备。
进一步的,步骤1中,底部介质5为具有自钝化表面原子结构的介质材料。
进一步的,步骤1中,底部介质5为经化学钝化的SiO2(氧化硅)和Al2O3(氧化铝)、mica(层状材料云母)、h-BN(层状材料六方氮化硼)。
进一步的,步骤1中,金属电极6为空气中稳定的金属材料。
进一步的,步骤1中,金属电极6为金、铂、钯中的一种。
进一步的,步骤1中,图形化电极制作采用紫外或电子束曝光方法。
进一步的,步骤1中,清理底部介质5表面有机残留的方法为热有机溶剂清洗后辅助以惰性/还原氛围退火或臭氧清洗。
进一步的,步骤2中,转移支撑层1为高分子聚合物薄膜复合结构。
进一步的,步骤2中,转移支撑层1为PPC12(聚碳酸亚丙酯)/PDMS11(聚二甲基硅氧烷)双层结构。
进一步的,步骤2中,顶部介质2为具有自钝化表面原子结构的介质材料。
进一步的,步骤2中,顶部介质2为h-BN(氮化硼)纳米薄片。
进一步的,步骤2中的目标二维材料4为具有层状原子结构、厚度10纳米以下的薄片,包括但不限于过渡金属硫族化合物(例如二硫化钼、二硒化钨)、石墨烯、黒磷。
进一步的,步骤2中通过顶部介质2揭取目标二维材料4时,步骤分为:
步骤S1:在目标二维材料4温度为80-115℃时,将顶部介质2由转移支架层表面释放至目标二维材料4表面形成目标二维材料4/顶部介质2叠层结构;
步骤S2:在目标二维材料4温度为40-60℃时,用转移支撑层1粘附起所述叠层结构。
进一步的,步骤3中,所述高温的温度为100-120℃。
进一步的,步骤4中,所述加热融化的温度为120-130℃。
进一步的,步骤4中,溶解薄膜的试剂为丙酮或苯甲醚。
本发明对现有的转移技术进行了改进,提出“先制作电极后转移材料”的工艺步骤,避免了复杂的电极转移制备工艺。
本发明提出的方法操作步骤更为简单,避免了复杂的工艺步骤,同时实现了图形化电极集成与材料的表面钝化两个目的;该方法还同时适用于金属性和半导体性二维材料。
实施例2
基于上述实施例1,本实施例介绍了一种二维材料的图形化电极集成与表面钝化方法的流程。
本实施例中目标二维材料4为WSe2(硒化钨)。
一种二维材料的图形化电极集成与表面钝化方法,包括下列步骤:
1、制作转移支撑层1。将PDMS11薄膜切割成3mm*3mm的小方块,贴在载玻片中央,随后在PDMS11上旋涂质量分数为15%的PPC12苯甲醚溶液,最后将载玻片放置在热台上,设置120℃烘烤5min。
2、在氧化硅片3上剥离二维材料薄片。选择氧化层厚度为285nm的氧化硅片3。使用胶带机械剥离方式,使h-BN薄片贴附于氧化硅片3表面,使用同样的方法剥离少层WSe2薄片。
如图2所示,图2为本发明提供的一种二维材料的图形化电极集成与表面钝化方法当目标二维材料4为WSe2时步骤1、2的效果图。
3、在底部介质5h-BN上制作金属电极6。依次,在底部介质5h-BN上旋涂PMMA(聚甲基丙烯酸甲酯)溶液、通过EBL(电子束曝光)定义电极图案、采用热蒸镀仪蒸镀3nmNi(镍)和12nm金,最后在丙酮中进行剥离工艺去除无用金属。为去除表面的PMMA残留,h-BN上金属电极6制作完毕后,将其浸入丙酮,在热台上加热丙酮至70℃,浸泡1h,取出,过异丙醇,氮气吹干。
4、使用转移支撑层1揭取顶部介质2h-BN。加热氧化硅片3至40℃,将转移支撑层1贴在顶部介质2h-BN上,保持接触1min后抬起支撑层,h-BN已经转移至支撑层表面,如图3所示,图3为本发明提供的一种二维材料的图形化电极集成与表面钝化方法当目标二维材料4为WSe2时步骤4的效果图。
5、释放顶部介质2h-BN于少层WSe2表面形成WSe2/h-BN叠层结构。将少层WSe2所在氧化硅片3加热至110℃,缓慢下压支撑层直至h-BN完全覆盖WSe2,如图4所示,图4为本发明提供的一种二维材料的图形化电极集成与表面钝化方法当目标二维材料4为WSe2时步骤5的效果图。该步骤需控制下压速度,使两个材料缓慢接触,以排出二者界面的气泡。同时,高温条件也增加了气泡的流动性,使其更容易滑向界面边缘而不是静止在界面内。
6、重复步骤4,使用转移支撑层1揭取该叠层结构。如图5所示,图5为本发明提供的一种二维材料的图形化电极集成与表面钝化方法当目标二维材料4为WSe2时步骤6的效果图。
7、释放叠层结构至底部介质5h-BN及其上制作的金属电极6表面。调整叠层结构的位置使之对准电极,重复步骤5使叠层结构完全降落在底部介质5h-BN和金属电极6上。
8、加热氧化硅片3至125℃,保持10min以完全融化PPC12,使其从PDMS11上脱落。
如图6、7所示,图6为本发明提供的一种二维材料的图形化电极集成与表面钝化方法当目标二维材料4为WSe2时步骤7、8的效果图;图7为本发明提供的一种二维材料的图形化电极集成与表面钝化方法的图6的顶视图。
步骤4~8均需要在手套箱中的微动平台上进行操作。
9、去除PPC12薄膜。将器件放入丙酮浸泡10min,取出,过异丙醇,氮气吹干,形成最终器件。
本发明中电极的转移支撑层1选用表面自钝化的疏水材料,避免在电极制备过程中引入过多的杂质。
实施例3
基于上述实施例2,本实施例介绍了一种二维材料的图形化电极集成与表面钝化方法的流程的实物图。
以WSe2为目标二维材料4的流程中。
进一步的,在所述步骤2,可在光学显微镜下判断厚度。
如图8所示,图8为本发明提供的一种二维材料的图形化电极集成与表面钝化方法当目标二维材料4为WSe2时步骤2中底部介质5的示意图,其展示了底部介质5的实物图,用于底部介质5的h-BN薄片厚度为10nm。
如图9所示,图9为本发明提供的一种二维材料的图形化电极集成与表面钝化方法当目标二维材料4为WSe2时步骤2中顶部介质2的示意图,其展示了顶部介质2的实物图,用于顶部介质2的厚度则为30nm。
如图10所示,图10为本发明提供的一种二维材料的图形化电极集成与表面钝化方法当目标二维材料4为WSe2时步骤2中少层WSe2的示意图,其展示了使用步骤2同样的方法剥离的少层WSe2薄片的实物图。
进一步的,在所述步骤3中,完成实物效果如图11所示,图11为本发明提供的一种二维材料的图形化电极集成与表面钝化方法当目标二维材料4为WSe2时步骤3的示意图。
进一步的,在所述步骤9中,完成最终形成器件如图12所示,图12为本发明提供的一种二维材料的图形化电极集成与表面钝化方法当目标二维材料4为WSe2时最终形成器件的实物图,白色层为底部介质5层,黑色层为WSe2层,最下方为金属电极6。
本发明中的电极集成属于范德瓦尔斯集成方法,不损伤二维材料,最终形成器件三层结构清晰,少层WSe2薄片无断裂,无污损,界面平整无气泡。
以上所述仅为本发明的优选实施例而已,其并非因此限制本发明的保护范围,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,通过常规的替代或者能够实现相同的功能在不脱离本发明的原理和精神的情况下对这些实施例进行变化、修改、替换、整合和参数变更均落入本发明的保护范围内。

Claims (10)

1.一种二维材料的图形化电极集成与表面钝化方法,其特征在于,其步骤分为:
步骤1:在底部介质(6)上制作图形化金属电极(7),并清理底部介质(6)表面有机物残留;
步骤2:用转移支撑层(1)逐次粘附起顶部介质(3)和目标二维材料(5),形成目标二维材料(5)/顶部介质(3)叠层结构;
步骤3:叠层结构与电极对准后,高温加热软化支撑层中的聚合物薄膜,释放叠层结构至底部介质(6)及电极上;
步骤4:加热融化并溶解清洗顶部介质(3)上的聚合物薄膜,完成器件制备。
2.根据权利要求1所述的一种二维材料的图形化电极集成与表面钝化方法,其特征在于,步骤1中,图形化电极制作采用紫外或电子束曝光方法。
3.根据权利要求1或2所述的一种二维材料的图形化电极集成与表面钝化方法,其特征在于,步骤1中,清理底部介质(6)表面有机残留的方法为热有机溶剂清洗后辅助以惰性/还原氛围退火或臭氧清洗。
4.根据权利要求3所述的一种二维材料的图形化电极集成与表面钝化方法,其特征在于,步骤1中的底部介质(6)和步骤2中的顶部介质(3)为具有自钝化表面原子结构的介质材料。
5.根据权利要求1或4所述的一种二维材料的图形化电极集成与表面钝化方法,其特征在于,步骤2中的目标二维材料(5)为具有层状原子结构、厚度10纳米以下的薄片。
6.根据权利要求5所述的一种二维材料的图形化电极集成与表面钝化方法,其特征在于,步骤2中,通过顶部介质(3)揭取目标二维材料(5)时,步骤分为:
步骤S1:在目标二维材料(5)温度为80-115℃时,将顶部介质(3)由转移支架层表面释放至目标二维材料(5)表面形成目标二维材料(5)/顶部介质(3)叠层结构;
步骤S2:在目标二维材料(5)温度为40-60℃时,用转移支撑层(1)粘附起所述叠层结构。
7.根据权利要求6所述的一种二维材料的图形化电极集成与表面钝化方法,其特征在于,步骤2中,转移支撑层(1)为高分子聚合物薄膜复合结构。
8.根据权利要求1或4或6或7任一项所述的一种二维材料的图形化电极集成与表面钝化方法,其特征在于,步骤3中,所述高温的温度为100-120℃。
9.根据权利要求1或4或6或7任一项所述的一种二维材料的图形化电极集成与表面钝化方法,其特征在于,步骤4中,加热融化的温度为120-130℃。
10.根据权利要求9所述的一种二维材料的图形化电极集成与表面钝化方法,其特征在于,步骤4中,溶解薄膜的试剂为丙酮或苯甲醚中的一种。
CN202110365524.0A 2021-04-06 2021-04-06 一种二维材料的图形化电极集成与表面钝化方法 Active CN113097074B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110365524.0A CN113097074B (zh) 2021-04-06 2021-04-06 一种二维材料的图形化电极集成与表面钝化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110365524.0A CN113097074B (zh) 2021-04-06 2021-04-06 一种二维材料的图形化电极集成与表面钝化方法

Publications (2)

Publication Number Publication Date
CN113097074A CN113097074A (zh) 2021-07-09
CN113097074B true CN113097074B (zh) 2024-02-09

Family

ID=76673744

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110365524.0A Active CN113097074B (zh) 2021-04-06 2021-04-06 一种二维材料的图形化电极集成与表面钝化方法

Country Status (1)

Country Link
CN (1) CN113097074B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113421845B (zh) * 2021-07-23 2024-05-17 中国科学技术大学 一种悬浮二维材料异质结的转移方法
CN116206961A (zh) * 2023-02-23 2023-06-02 重庆邮电大学 一种基于范德华接触金属电极的二维薄膜材料器件制备方法
CN118016768B (zh) * 2024-03-12 2024-08-16 国科大杭州高等研究院 一种波导集成的范德华异质结器件制备方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017128492A (ja) * 2016-01-15 2017-07-27 株式会社Flosfia 結晶性酸化物膜
CN107170711A (zh) * 2017-04-26 2017-09-15 中山大学 一种转移制备二维原子晶体叠层结构的方法
CN107240544A (zh) * 2017-05-04 2017-10-10 中国科学院宁波材料技术与工程研究所 一种图形化薄膜、薄膜晶体管及忆阻器的制备方法
WO2017177168A1 (en) * 2016-04-07 2017-10-12 University Of North Texas Two-dimensional transition metal dichalcogenide micro-supercapacitors
CN107611034A (zh) * 2017-09-07 2018-01-19 复旦大学 基于二维半导体材料的双极性晶体管的制备方法
CN108666223A (zh) * 2018-05-07 2018-10-16 华南理工大学 一种自对准底栅薄膜晶体管及其制备方法
CN110648922A (zh) * 2019-09-10 2020-01-03 南京大学 一种二维过渡金属硫属化合物薄膜大面积转移的方法及其应用
CN111312594A (zh) * 2020-03-10 2020-06-19 西北工业大学 一种二维材料转移组装系统及方法
CN111681964A (zh) * 2020-05-25 2020-09-18 复旦大学 一种基于二维材料的器件的制备方法
CN112349593A (zh) * 2020-10-27 2021-02-09 华东师范大学 一种石墨烯为源漏电极的二维薄膜晶体管及制备方法
CN112466930A (zh) * 2020-11-16 2021-03-09 复旦大学 一种二维半导体材料的金属接触结构及其制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6909111B2 (en) * 2000-12-28 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a light emitting device and thin film forming apparatus
JP2009147068A (ja) * 2007-12-13 2009-07-02 Oki Semiconductor Co Ltd 半導体装置の製造方法及び製造装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017128492A (ja) * 2016-01-15 2017-07-27 株式会社Flosfia 結晶性酸化物膜
WO2017177168A1 (en) * 2016-04-07 2017-10-12 University Of North Texas Two-dimensional transition metal dichalcogenide micro-supercapacitors
CN107170711A (zh) * 2017-04-26 2017-09-15 中山大学 一种转移制备二维原子晶体叠层结构的方法
CN107240544A (zh) * 2017-05-04 2017-10-10 中国科学院宁波材料技术与工程研究所 一种图形化薄膜、薄膜晶体管及忆阻器的制备方法
CN107611034A (zh) * 2017-09-07 2018-01-19 复旦大学 基于二维半导体材料的双极性晶体管的制备方法
CN108666223A (zh) * 2018-05-07 2018-10-16 华南理工大学 一种自对准底栅薄膜晶体管及其制备方法
CN110648922A (zh) * 2019-09-10 2020-01-03 南京大学 一种二维过渡金属硫属化合物薄膜大面积转移的方法及其应用
CN111312594A (zh) * 2020-03-10 2020-06-19 西北工业大学 一种二维材料转移组装系统及方法
CN111681964A (zh) * 2020-05-25 2020-09-18 复旦大学 一种基于二维材料的器件的制备方法
CN112349593A (zh) * 2020-10-27 2021-02-09 华东师范大学 一种石墨烯为源漏电极的二维薄膜晶体管及制备方法
CN112466930A (zh) * 2020-11-16 2021-03-09 复旦大学 一种二维半导体材料的金属接触结构及其制备方法

Also Published As

Publication number Publication date
CN113097074A (zh) 2021-07-09

Similar Documents

Publication Publication Date Title
CN113097074B (zh) 一种二维材料的图形化电极集成与表面钝化方法
Song et al. Graphene transfer: Paving the road for applications of chemical vapor deposition graphene
CN102176465B (zh) 可印刷半导体结构以及相关制造和组装方法
KR100691706B1 (ko) 전자 기능 재료를 원하는 패턴으로 제조하는 방법
KR101651932B1 (ko) 카르복실산을 이용한 전도성 금속 박막의 제조방법
JP2014525134A (ja) 薄膜の転写方法
TW201521984A (zh) 使用熱層壓轉移來製造掩埋式可撓性電極膜之方法
CN102299197B (zh) 光伏装置及薄膜太阳能电池的制造方法
CN106252236A (zh) 可伸缩电路基板及其制作方法
TWI544645B (zh) 薄膜電晶體及其製備方法
TW200836353A (en) Controlled buckling structures in semiconductor interconnects and nanomembranes for stretchable electronics
JP2006344618A (ja) 機能性膜含有構造体、及び、機能性膜の製造方法
KR20150069858A (ko) 전도성 잉크를 이용한 유연한 기판에서의 고전도도 금속 배선 형성 방법
US8198198B2 (en) Method for forming electrode pattern of ceramic substrate
KR20160145958A (ko) 단일 벽 나노 튜브를 기반으로 한 트랜젼트 반도체의 제조 방법
CN108156678A (zh) 可挠热电结构与其形成方法
CN103999207B (zh) 固体电子装置
CN105453191A (zh) 导电基板及其制造方法
KR101505471B1 (ko) 나노박막의 전사 및 접착방법
CN105027240B (zh) 氧化物层及氧化物层的制造方法、以及具备该氧化物层的电容器、半导体装置及微机电系统
Shu et al. Near-zero-adhesion-enabled intact wafer-scale resist-transfer printing for high-fidelity nanofabrication on arbitrary substrates
Hirose et al. All‐solution‐printed oxide thin‐film transistors by direct thermal nanoimprinting for use in active‐matrix arrays
JP2009239033A (ja) 有機薄膜トランジスタまたは/および有機薄膜トランジスタアレイの製造方法と有機薄膜トランジスタ、有機薄膜トランジスタアレイ
US6989336B2 (en) Process for laminating a dielectric layer onto a semiconductor
JP2010278190A (ja) 薄膜トランジスタの製造方法、金属酸化物半導体薄膜及び薄膜トランジスタ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant