CN108666223A - 一种自对准底栅薄膜晶体管及其制备方法 - Google Patents

一种自对准底栅薄膜晶体管及其制备方法 Download PDF

Info

Publication number
CN108666223A
CN108666223A CN201810427255.4A CN201810427255A CN108666223A CN 108666223 A CN108666223 A CN 108666223A CN 201810427255 A CN201810427255 A CN 201810427255A CN 108666223 A CN108666223 A CN 108666223A
Authority
CN
China
Prior art keywords
film
hydrophobic polymer
conductive
insulator
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810427255.4A
Other languages
English (en)
Other versions
CN108666223B (zh
Inventor
兰林锋
李育智
彭俊彪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China University of Technology SCUT
Original Assignee
South China University of Technology SCUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China University of Technology SCUT filed Critical South China University of Technology SCUT
Priority to CN201810427255.4A priority Critical patent/CN108666223B/zh
Publication of CN108666223A publication Critical patent/CN108666223A/zh
Application granted granted Critical
Publication of CN108666223B publication Critical patent/CN108666223B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/481—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种自对准底栅薄膜晶体管及其制备方法，制备方法包括以下步骤：依次在衬底上沉积导电薄膜、绝缘体薄膜和图案化的疏水聚合物薄膜；采用湿法刻蚀工艺，保留疏水聚合物薄膜覆盖下的绝缘体薄膜和导电薄膜；再在疏水聚合物两侧沉积绝缘体薄膜、然后采用喷墨印刷工艺制备源漏电极；疏水聚合物被除去后，在栅介质层和源漏电极之上沉积半导体薄膜作为薄膜晶体管的有源层。本发明制备工艺简单，成本低，能够减少寄生效应，可应用于制备短沟道器件。

Description

一种自对准底栅薄膜晶体管及其制备方法
技术领域
本发明涉及薄膜晶体管技术领域，特别是涉及一种自对准底栅薄膜晶体管及其制备方法。
背景技术
薄膜晶体管，作为实现电信号处理、控制与传输功能的基础元件，应用于平板显示、柔性电子领域及智能电子等新兴领域。目前平板显示领域中被广泛采用的薄膜晶体管主要有非晶硅薄膜晶体管和多晶硅薄膜晶体管，但非晶硅的迁移率低(～1cm2/V·s)，多晶硅均匀性差，工艺复杂成本高，很难应用于大尺寸和高分辨的平板显示，近年来,氧化物半导体薄膜晶体管备受关注，其具有迁移率高，均匀性好，工艺温度低，对可见光透明等优点，并且适用于柔性显示。
薄膜晶体管的工作速度是一项重要性能指标，提高薄膜晶体管的工作速度一般通过提高有源层材料的迁移率、减小沟道长度以及减少寄生电容等方式实现。目前，底栅结构的薄膜晶体管被广泛应用，但底栅结构的薄膜晶体管不易实现自对准、背面曝光技术与现有的工艺存在兼容性问题，而传统的制备方法会导致薄膜晶体管中的栅电极与源漏电极间存在较大的交叠区域，产生较大的寄生电容，同时也不利于减小沟道尺寸，从而不利于器件工作速度的提高，难以应用于高分辨有源矩阵有机发光二极管显示器、射频标签等一些对器件工作速度要求高的领域。
目前，薄膜晶体管的制备大多基于真空设备和光刻工艺，存在设备投资大，材料浪费多，工艺复杂等缺点，受限于印刷设备的机械定位精度，墨水的稳定度和周围环境的干扰等因素，喷墨印刷直接沉积薄膜难以实现自对准薄膜晶体管的制备。
因此，针对现有技术不足，提供一种自对准底栅薄膜晶体管及其制备方法以克服现有技术不足甚为必要。
发明内容
本发明的目的在于提供一种自对准底栅薄膜晶体管及其制备方法，以采用湿法刻蚀、喷墨印刷工艺制备，简化自对准底栅薄膜晶体管的制备工艺，具有制备工艺简单、成本低的优势，所制备的薄膜晶体管能够避免寄生电容效应，适用于制备短沟道器件。
本发明的上述目的通过如下技术手段实现：
提供一种自对准底栅薄膜晶体管的制备方法，具体包括如下步骤:
(1)在衬底上制备第一导电薄膜；
(2)在第一导电薄膜上制备第一绝缘体薄膜；
(3)在所述第一绝缘体薄膜上制备图案化的疏水聚合物薄膜；
(4)利用湿法腐蚀工艺除去未被图案化的疏水聚合物薄膜覆盖的第一绝缘体薄膜及第一导电薄膜部分，去除后余留的第一导电薄膜作为栅电极，余留的第一绝缘体薄膜作为栅介质层；
(5)在所述图案化的疏水聚合物薄膜的两侧附着第二绝缘体薄膜作为绝缘介质层，两侧的第二绝缘体薄膜及图案化的疏水聚合物薄膜将栅介质层和栅电极包覆，且第二绝缘体薄膜位于栅介质层两侧并与栅介质层连为一体；
(6)在图案化的疏水聚合物薄膜的两侧分别印刷导电墨水，经烧结得到第二导电薄膜作为源漏电极，其中，一侧的第二导电薄膜作为薄膜晶体管的源电极，另一侧的第二导电薄膜作为漏电极；
(7)除去图案化的疏水聚合物薄膜；
(8)在栅介质层、源电极、漏电极之上沉积半导体薄膜作为薄膜晶体管的有源层。
优选的，上述步骤(3)中的图案化的疏水聚合物薄膜为氟树脂Cytop、聚四氟乙烯PTFE，疏水聚合物薄膜的宽度小于10微米，疏水聚合物薄膜的厚度范围在2纳米至1000纳米之间；
优选的，疏水聚合物薄膜图案化的方法设置为喷墨印刷；
次优选的，疏水聚合物薄膜图案化的方法设置为光刻。
优选的，上述步骤(5)中，在所述图案化的疏水聚合物薄膜的两侧附着第二绝缘体薄膜具体是通过喷墨印刷或者阳极氧化中的至少一种方法制备而成。
优选的，上述步骤(5)中，在所述图案化的疏水聚合物薄膜的两侧附着第二绝缘体薄膜具体包括：
通过阳极氧化余留第一导电薄膜制备第一子绝缘体薄膜，再通过喷墨印刷方法制备第二子绝缘体薄膜，第一子绝缘体薄膜和第二子绝缘体薄膜构成整体第二绝缘体薄膜。
优选的，上述步骤(7)中图案化的疏水聚合物薄膜通过热处理方式被去除或者通过等离子体处理方式被去除。
优选的，上述步骤(1)中衬底设置为玻璃衬底或柔性塑料衬底；
所述第一导电薄膜设置为金属材料导电薄膜或者导电氧化物材料导电薄膜；
所述第一导电薄膜的厚度为10-1000纳米；
所述第一导电薄膜通过磁控溅射、热蒸发或者脉冲激光沉积方法制备或者通过溶液法制备。
优选的，上述步骤(2)中，所述第一绝缘体薄膜设置为氧化物绝缘体薄膜、氮化物绝缘体材料薄膜或聚合物绝缘体材料薄膜中的至少一种。
所述第一绝缘体薄膜通过阳极氧化、化学气相沉积、磁控溅射、原子层沉积、激光脉冲沉积、旋涂、刮涂或者喷涂中的一种或多种制备而成。
优选的，上述步骤(6)中，所述第二导电薄膜设置为金属导电薄膜、透明导电氧化物导电薄膜或者等导电聚合物材料薄膜中的至少一种；
所述第二导电薄膜的厚度为10纳米-2000纳米；
所述金属导电薄膜材料设置为Au、Ag、Cu或者Ni中的至少一种；
所述透明导电氧化物导电薄膜材料设置为氧化铟锡或者铝掺杂氧化锌；
所述导电聚合物材料薄膜材料为设置为导电碳纳米管、导电石墨烯或者PEDOT；
所述第二导电薄膜通过喷墨印刷方法制备。
步骤(8)中，所述半导体薄膜设置为氧化物半导体材料薄膜、有机聚合物半导体材料薄膜、有机小分子半导体材料薄膜、碳纳米管材料薄膜或者二维半导体材料薄膜；
所述半导体薄膜的厚度为0.5-200纳米；
所述半导体薄膜的沉积方法为磁控溅射、原子层沉积、化学气相沉积或者溶液法。
本发明同时提供一种通过上述方法制备的自对准底栅薄膜晶体管，包括：
衬底；
栅电极，所述栅电极在沉积于其上方的第一绝缘体薄膜和图案化的疏水聚合物薄膜的保护下通过湿法刻蚀的方式制备而成；
栅介质，所述栅介质层包覆栅电极，分两步沉积得到，其中，位于栅电极上的栅介质层在沉积于上方的疏水聚合物层的保护下通过湿法刻蚀绝缘体薄膜得到，位于栅电极两侧的栅介质层通过喷墨印刷或者阳极氧化中的至少一种方法制备第二绝缘体薄膜得到；
源漏电极，所述源漏电极与绝缘层接触，源漏电极间的沟道长度大于或等于栅电极的宽度，且与栅电极在垂直方向上没有交叠，所述源漏电极采用喷墨印刷技术制备；
有源层，所述有源层沉积在沟道中的栅介质层和源漏电极之上。
对比现有技术，本发明由于采取以上技术方案，具有以下优点：
1.本发明利用图案化的疏水聚合物作为保护层，实现了栅介质层和栅电极的湿法刻蚀图案化，同时利用疏水聚合物的疏水特性，结合喷墨印刷工艺制备源电极、漏电极，实现了疏水聚合物对沟道长度的控制，极大简化了自对准底栅薄膜晶体管的制备工艺，具有制备工艺简单，成本低的优势。
本发明提供的自对准薄膜晶体管的制备方法，使薄膜晶体管的源漏电极与栅电极形成自对准，减少了寄生效应，可应用于制备短沟道器件；衬底选用不耐高温的柔性材料，从而有利于在柔性显示等柔性电子器件中应用。
附图说明
利用附图对本发明作进一步的说明，但附图中的内容不构成对本发明的任何限制。
图1是本发明实施例1一种自对准底栅薄膜晶体管的结构示意图。
图2是在衬底上制备第一导电薄膜的示意图。
图3是制备第一绝缘体薄膜的示意图。
图4是淀积图案化的疏水聚合物薄膜的示意图。
图5是刻蚀得到栅介质层和栅电极的示意图。
图6是沉积第二绝缘体薄膜的示意图。
图7是在图案化的疏水聚合物薄膜的两侧印刷源漏电极的示意图。
图8是去除疏水聚合物层的示意图。
图9是本发明实施例2的自对准底栅薄膜晶体管的结构示意图。
图10是本发明实例2的方法在栅极的两侧阳极氧化生长绝缘介质层的示意图。
图11是本发明实例2的方法在疏水聚合物层两侧印刷源漏电极的示意图。
图12是本发明实例2的方法去除疏水聚合物层的示意图。
图13是本发明实例3的自对准底栅薄膜晶体管的结构示意图。
图14是本发明实例3的方法在阳极氧化的第一绝缘介质层两侧印刷第二绝缘介质层的示意图。
图15是在疏水聚合物层两侧和绝缘介质层之上印刷源漏电极的示意图。
图16是去除疏水聚合物层的示意图。
在图1至图16中，包括：
衬底1、
第一导电薄膜20、第一绝缘体薄膜30、
栅电极2、栅介质层3、
图案化的疏水聚合物薄膜40、
第二绝缘体薄膜5、
第一子绝缘体薄膜51、第二子绝缘体薄膜52、
源漏电极6、有源层7。
具体实施方式
结合以下实施例对本发明作进一步描述。
实施例1
图1是本发明的一种自对准底栅薄膜晶体管，包括衬底1、栅电极2、栅介质层3、绝缘介质层5、源漏电极6和有源层7。其中，栅电极2在衬底1上，栅介质层3在栅电极2上，绝缘介质层5在栅电极2的两侧，与栅介质层3连为一体，并且包覆栅电极2，源漏电极6在绝缘介质层5之上，且在垂直方向上不与栅电极2产生交叠，有源层7在栅介质层3和源漏电极6之上。
本施例中，衬底1采用玻璃衬底或聚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸二醇酯等柔性塑料材料。采用柔性塑料材料制作的衬底1可应用于柔性显示等柔性电子器件领域中。栅电极2可以采用钼、铜、铝、钛和铬等金属材料中的至少一种，也可以采用氧化铟锡、氟掺杂氧化锡、铝掺杂氧化锌和硼掺杂氧化锌等透明导电薄膜材料，其厚度为10-1000纳米。栅介质层3采用氧化硅、氮化硅等绝缘介质，也可采用氧化铝、氧化钽、氧化锆、氧化铪等金属氧化物高K介质，也可以采用有机介质。栅介质层3的厚度为5-200纳米。绝缘介质层5采用氧化硅、氧化铝、氧化锆等无机介质材料或者有机介质材料中的一种或多种的组合，其厚度为10-1000纳米。源漏电极6可以采用Au、Ag、Cu、Ni等金属材料，也可采用氧化铟锡、铝掺杂氧化锌等透明导电氧化物材料，还可以采用导电碳纳米管、导电石墨烯、PEDOT等导电聚合物材料。有源层7可以采用金属氧化物半导体材料，如含有氧化锌基或氧化铟基的氧化物半导体材料，也可采用二维半导体材料，亦可采用有机半导体材料，还可采用半导体性的碳纳米管，有源层的厚度为0.5-200纳米。
该自对准薄膜晶体管，其制备方法，包括以下步骤：
如图2所示，选取衬底1，在衬底1上生长一层第一导电薄膜20。第一导电薄膜20为金属材料或透明导电薄膜材料，可以是金属材料或透明导电薄膜材料中的至少一种，可形成单层、双层或多层材料。金属材料如钼、铝、铜、钛、铪、铬等单质或合金，并通过磁控溅射、电子束蒸发、热蒸发、激光脉冲沉积等方法形成，也可以采用氧化铟锡、铝掺杂氧化锌、硼掺杂氧化锌等透明导电薄膜、并通过磁控溅射、激光脉冲沉积、溶液法等方法形成。
如图3所示，在第一导电薄膜20上生长一层第一绝缘体薄膜30；第一绝缘体薄膜30可以采用氧化硅、氮化硅等绝缘体薄膜，并通过等离子体增强化学气相沉积方法形成。也可以采用氧化铝、氧化铪、氧化钽、氧化锆等高k氧化物绝缘体，并通过阳极氧化、磁控溅射、原子层沉积、溶液法等方法形成。
如图4所示，在第一绝缘体薄膜30上沉积一层图案化的疏水聚合物薄膜4。疏水聚合物薄膜4可以采用氟树脂CytopTM，聚四氟乙烯(PTFE)等疏水性聚合物。图案化的疏水聚合物薄膜4制备过程为：通过旋涂、喷涂等方法在第一绝缘体薄膜30上制备疏水聚合物薄膜，薄膜依次经固化和等离子处理后，在其上旋涂光刻胶，通过一次曝光，显影，形成光刻胶图形，再经等离子体处理，未被光刻胶保护的疏水聚合物薄膜被除去，形成图案化的疏水聚合物薄膜4，最后光刻胶被除去。图案化的疏水聚合物薄膜4的制备过程亦可为:采用喷墨印刷工艺在第一绝缘体薄膜30上直接喷墨印刷疏水聚合物材料，形成图案化的疏水聚合物薄膜4。图案化的疏水聚合物薄膜4的制备过程还可为:在第一绝缘体薄膜30上喷墨印刷疏水聚合物材料，印刷的疏水聚合物薄膜有明显的咖啡环，疏水聚合物薄膜经等离子体处理后，留下咖啡环部分的疏水聚合物薄膜，即图案化的疏水聚合物薄膜4。疏水聚合物薄膜4的宽度小于10微米，厚度为2-1000纳米。
如图5所示，在疏水聚合物薄膜4的保护下，利用湿法刻蚀工艺连续刻蚀第一绝缘体薄膜30和第一导电薄膜20，去除后余留的第一绝缘体薄膜作为栅介质层，去除后余留的第一导电薄膜作为栅电极2，栅介质层3和栅电极2的光刻图形完全一样，栅电极2位于栅介质层3的正下方。
如图6所示，在疏水聚合物薄膜4的两侧、衬底1之上喷墨印刷第二绝缘体薄膜并烧结形成绝缘介质层5，烧结方式可为热退火、紫外退火或激光退火，其中，热退火温度低于疏水聚合物薄膜4的分解温度。绝缘介质层5厚度大于栅极2的厚度，与栅介质3相连且包覆栅极2。
如图7所示，在疏水聚合物薄膜4的两侧、绝缘介质层5之上喷墨印刷导电墨水，经烧结得到导电薄膜，分别作为薄膜晶体管的源漏电极6。源漏电极6的材料可以为Au、Ag、Cu、Ni等金属，也可是氧化铟锡、铝掺杂氧化锌等透明导电氧化物，还可以是导电碳纳米管、导电石墨烯、PEDOT等导电聚合物材料。烧结方式包括热处理、紫外退火、激光退火。
如图8所示，再将疏水聚合物薄膜4经热处理或等离子体处理除去。
____________________________________________________
然后，再在源漏电极6和栅介质层3之上沉积半导体薄膜作为薄膜晶体管的有源层7，得到如图1的薄膜晶体管。有源层7材料可为氧化物半导体、有机聚合物半导体、有机小分子半导体、碳纳米管、二硫化钼等二维半导体材料。有源层7的制备方法包括磁控溅射、原子层沉积、化学气相沉积、溶液法等方法。
本发明利用图案化的疏水聚合物作为保护层，实现了栅介质层和栅电极的湿法刻蚀图案化，同时利用疏水聚合物的疏水特性，结合喷墨印刷工艺制备源电极、漏电极，实现了疏水聚合物对沟道长度的控制，极大简化了自对准底栅薄膜晶体管的制备工艺，具有制备工艺简单，成本低的优势。
本发明提供的自对准薄膜晶体管的制备方法，使薄膜晶体管的源漏电极与栅电极形成自对准，减少了寄生效应，可应用于制备短沟道器件；衬底选用不耐高温的柔性材料，从而有利于在柔性显示等柔性电子器件中应用。
实施例2
本发明实施例二的自对准底栅薄膜晶体管如图9所示，图9中的薄膜晶体管与实施例一中的薄膜晶体管的结构相同，不同之处在于：栅极2两侧的绝缘介质层5由阳极氧化栅极2形成。
该实例薄膜晶体管的制备步骤如下：
如图2所示，选取衬底1，在衬底1上生长一层第一导电薄膜20。第一导电薄膜20为金属材料或透明导电薄膜材料，可以是金属材料或透明导电薄膜材料中的至少一种，可形成单层、双层或多层材料。金属材料如钼、铝、铜、钛、铪、铬等单质或合金，并通过磁控溅射、电子束蒸发、热蒸发、激光脉冲沉积等方法形成，，薄膜厚度为10-1000纳米。
如图3所示，在第一导电薄膜20上生长一层第一绝缘体薄膜30；第一绝缘体薄膜30可以采用氧化硅、氮化硅等绝缘体薄膜，并通过等离子体增强化学气相沉积方法形成。也可以采用氧化铝、氧化铪、氧化钽、氧化锆等高k氧化物绝缘体，并通过阳极氧化、磁控溅射、原子层沉积、溶液法等方法形成，薄膜厚度为5-200纳米。
如图4所示，在第一绝缘体薄膜30上沉积一层图案化的疏水聚合物薄膜4。疏水聚合物薄膜4可以采用氟树脂CytopTM，聚四氟乙烯(PTFE)等疏水性聚合物。图案化的疏水聚合物薄膜4制备过程为：通过旋涂、喷涂等方法在第一绝缘体薄膜30上制备疏水聚合物薄膜，薄膜依次经固化和等离子处理后，在其上旋涂光刻胶，通过一次曝光，显影，形成光刻胶图形，再经等离子体处理，未被光刻胶保护的疏水聚合物薄膜被除去，形成图案化的疏水聚合物薄膜4，最后光刻胶被除去。图案化的疏水聚合物薄膜4的制备过程亦可为:采用喷墨印刷工艺在第一绝缘体薄膜30上直接喷墨印刷疏水聚合物材料，形成图案化的疏水聚合物薄膜4。图案化的疏水聚合物薄膜4的制备过程还可为:在第一绝缘体薄膜30上喷墨印刷疏水聚合物材料，印刷的疏水聚合物薄膜有明显的咖啡环，疏水聚合物薄膜经等离子体处理后，留下咖啡环部分的疏水聚合物薄膜，即图案化的疏水聚合物薄膜4。疏水聚合物薄膜4的宽度小于10微米，厚度为2-1000纳米。
如图5所示，在疏水聚合物薄膜4的保护下，利用湿法刻蚀工艺连续刻蚀第一绝缘体薄膜30和第一导电薄膜20，去除后余留的第一绝缘体薄膜作为栅介质层，去除后余留的第一导电薄膜作为栅电极2，栅介质层3和栅电极2的光刻图形完全一样，栅电极2位于栅介质层3的正下方。
如图10所示，通过阳极氧化栅极2的方法，在栅极2的两侧生长绝缘介质层5，绝缘介质层5与栅介质3相连，完整覆盖栅极2。绝缘介质层5的材料为氧化铝、氧化钽、氧化铪等金属氧化物绝缘体，绝缘介质层5的横向厚度为5-200纳米。
如图11所示，在疏水聚合物薄膜4的两侧、绝缘介质层5和衬底1之上喷墨印刷导电墨水，经烧结得到导电薄膜，分别作为薄膜晶体管的源漏电极6，源漏电极6的材料可以为Au、Ag、Cu、Ni等金属，也可是氧化铟锡、铝掺杂氧化锌等透明导电氧化物，还可以是导电碳纳米管、导电石墨烯、PEDOT等导电聚合物材料。烧结方式包括热处理、紫外退火、激光退火。
如图12所示，疏水聚合物薄膜4经热处理或等离子体处理除去。
_________________________________________________
然后，再在在源漏电极6和栅介质3之上沉积半导体层作为薄膜晶体管的有源层7，得到如图9所示的薄膜晶体管。有源层7材料可为氧化物半导体、有机聚合物半导体、有机小分子半导体、碳纳米管、二硫化钼等二维半导体材料。有源层7的制备方法包括磁控溅射、原子层沉积、化学气相沉积、溶液法等方法。本发明利用图案化的疏水聚合物作为保护层，实现了栅介质层和栅电极的湿法刻蚀图案化，同时利用疏水聚合物的疏水特性，结合喷墨印刷工艺制备源电极、漏电极，实现了疏水聚合物对沟道长度的控制，极大简化了自对准底栅薄膜晶体管的制备工艺，具有制备工艺简单，成本低的优势。本发明提供的自对准薄膜晶体管的制备方法，使薄膜晶体管的源漏电极与栅电极形成自对准，减少了寄生效应，可应用于制备短沟道器件；衬底选用不耐高温的柔性材料，从而有利于在柔性显示等柔性电子器件中应用。
实施例3。
本发明实施例三的自对准底栅薄膜晶体管如图13所示，图13中的薄膜晶体管与实施例一或二中的薄膜晶体管的结构相同，不同之处在于：栅极2两侧的绝缘介质层包括阳极氧化制备的第一子绝缘介质层51和由喷墨印刷制备的第二子绝缘介质层52。
该实例薄膜晶体管的制备步骤如下：
如图2所示，选取衬底1，在衬底1上生长一层第一导电薄膜20。第一导电薄膜20为金属材料或透明导电薄膜材料，可以是金属材料或透明导电薄膜材料中的至少一种，可形成单层、双层或多层材料。金属材料如钼、铝、铜、钛、铪、铬等单质或合金，并通过磁控溅射、电子束蒸发、热蒸发、激光脉冲沉积等方法形成，，薄膜厚度为10-1000纳米。
如图3所示，在第一导电薄膜20上生长一层第一绝缘体薄膜30；第一绝缘体薄膜30可以采用氧化硅、氮化硅等绝缘体薄膜，并通过等离子体增强化学气相沉积方法形成。也可以采用氧化铝、氧化铪、氧化钽、氧化锆等高k氧化物绝缘体，并通过阳极氧化、磁控溅射、原子层沉积、溶液法等方法形成，薄膜厚度为5-200纳米。
如图4所示，在第一绝缘体薄膜30上沉积一层图案化的疏水聚合物薄膜4。疏水聚合物薄膜4可以采用氟树脂CytopTM，聚四氟乙烯(PTFE)等疏水性聚合物。图案化的疏水聚合物薄膜4制备过程为：通过旋涂、喷涂等方法在第一绝缘体薄膜30上制备疏水聚合物薄膜，薄膜依次经固化和等离子处理后，在其上旋涂光刻胶，通过一次曝光，显影，形成光刻胶图形，再经等离子体处理，未被光刻胶保护的疏水聚合物薄膜被除去，形成图案化的疏水聚合物薄膜4，最后光刻胶被除去。图案化的疏水聚合物薄膜4的制备过程亦可为:采用喷墨印刷工艺在第一绝缘体薄膜30上直接喷墨印刷疏水聚合物材料，形成图案化的疏水聚合物薄膜4。图案化的疏水聚合物薄膜4的制备过程还可为:在第一绝缘体薄膜30上喷墨印刷疏水聚合物材料，印刷的疏水聚合物薄膜有明显的咖啡环，疏水聚合物薄膜经等离子体处理后，留下咖啡环部分的疏水聚合物薄膜，即图案化的疏水聚合物薄膜4。疏水聚合物薄膜4的宽度小于10微米，厚度为2-1000纳米。
如图10所示，通过阳极氧化栅极2的方法，在栅极2的两侧生长第一绝缘介质层51，第一绝缘介质层51与栅介质3相连，完整覆盖栅极2。第一绝缘介质层51的材料为氧化铝、氧化钽、氧化铪等金属氧化物绝缘体，第一绝缘介质层51的横向厚度为5-200纳米。
如图14所示，在疏水聚合物薄膜4的两侧、衬底1之上喷墨印刷绝缘层材料并烧结形成第二绝缘介质层52，烧结方式可为热退火、紫外退火或激光退火，其中，热退火温度低于疏水聚合物薄膜4的分解温度。第二绝缘介质层52与第一绝缘介质层51连为一体，第二绝缘介质层52厚度大于栅电极2的厚度。
如图15所示，在疏水聚合物薄膜4的两侧、绝缘介质层之上喷墨印刷导电墨水，经烧结得到导电薄膜，分别作为薄膜晶体管的源漏电极6，源漏电极6的材料可以为Au、Ag、Cu、Ni等金属，也可是氧化铟锡、铝掺杂氧化锌等透明导电氧化物，还可以是导电碳纳米管、导电石墨烯、PEDOT等导电聚合物材料。烧结方式包括热处理、紫外退火、激光退火。
如图16所示，疏水聚合物薄膜4经热处理或等离子体处理除去。
再在源漏电极6和栅介质层3之上沉积半导体层作为薄膜晶体管的有源层7，得到如图13的薄膜晶体管。有源层7材料可为氧化物半导体、有机聚合物半导体、有机小分子半导体、碳纳米管、二硫化钼等二维半导体材料。有源层7的制备方法包括磁控溅射、原子层沉积、化学气相沉积、溶液法等方法。本发明利用图案化的疏水聚合物作为保护层，实现了栅介质层和栅电极的湿法刻蚀图案化，同时利用疏水聚合物的疏水特性，结合喷墨印刷工艺制备源电极、漏电极，实现了疏水聚合物对沟道长度的控制，极大简化了自对准底栅薄膜晶体管的制备工艺，具有制备工艺简单，成本低的优势。本发明提供的自对准薄膜晶体管的制备方法，使薄膜晶体管的源漏电极与栅电极形成自对准，减少了寄生效应，可应用于制备短沟道器件；衬底选用不耐高温的柔性材料，从而有利于在柔性显示等柔性电子器件中应用。最后应当说明的是，以上实施例仅用以说明本发明的技术方案而非对本发明保护范围的限制，尽管参照较佳实施例对本发明作了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的实质和范围。

Claims (10)

1.一种自对准底栅薄膜晶体管制备方法，其特征在于,具体包括如下步骤:
(1)在衬底上制备第一导电薄膜；
(2)在第一导电薄膜上制备第一绝缘体薄膜；
(3)在所述第一绝缘体薄膜上制备图案化的疏水聚合物薄膜；
(4)利用湿法腐蚀工艺除去未被图案化的疏水聚合物薄膜覆盖的第一绝缘体薄膜及第一导电薄膜部分，去除后余留的第一导电薄膜作为栅电极，余留的第一绝缘体薄膜作为栅介质层；
(5)在所述图案化的疏水聚合物薄膜的两侧附着第二绝缘体薄膜作为绝缘介质层，两侧的第二绝缘体薄膜及图案化的疏水聚合物薄膜将栅介质层和栅电极包覆，且第二绝缘体薄膜位于栅介质层两侧并与栅介质层连为一体；
(6)在图案化的疏水聚合物薄膜的两侧分别印刷导电墨水，经烧结得到第二导电薄膜作为源漏电极，其中一侧的第二导电薄膜作为薄膜晶体管的源电极，另一侧的第二导电薄膜作为漏电极；
(7)除去图案化的疏水聚合物薄膜；
(8)在栅介质层、源电极、漏电极之上沉积半导体薄膜作为薄膜晶体管的有源层。
2.根据权利要求1所述的自对准底栅薄膜晶体管的制备方法，其特征在于：步骤(3)中的图案化的疏水聚合物薄膜为氟树脂Cytop、聚四氟乙烯PTFE，疏水聚合物薄膜的宽度小于10微米，疏水聚合物薄膜的厚度范围在2纳米至1000纳米之间；
所述疏水聚合物薄膜图案化的方法设置为喷墨印刷或光刻。
3.根据权利要求1所述的自对准底栅薄膜晶体管的制备方法，其特征在于：步骤(5)中，在所述图案化的疏水聚合物薄膜的两侧附着第二绝缘体薄膜具体是通过喷墨印刷或者阳极氧化中的至少一种方法制备而成。
4.根据权利要求3所述的自对准底栅薄膜晶体管的制备方法，其特征在于：
步骤(5)中，在所述图案化的疏水聚合物薄膜的两侧附着第二绝缘体薄膜具体包括：
通过阳极氧化余留第一导电薄膜制备第一子绝缘体薄膜，再通过喷墨印刷方法制备第二子绝缘体薄膜，第一子绝缘体薄膜和第二子绝缘体薄膜构成整体第二绝缘体薄膜。
5.根据权利要求1所述的自对准底栅薄膜晶体管的制备方法，其特征在于：步骤(7)中图案化的疏水聚合物薄膜通过热处理方式被去除或者通过等离子体处理方式被去除。
6.根据权利要求1所述的自对准底栅薄膜晶体管的制备方法，其特征在于：步骤(1)中衬底设置为玻璃衬底或柔性塑料衬底；
所述第一导电薄膜设置为金属材料导电薄膜或者导电氧化物材料导电薄膜；
所述第一导电薄膜的厚度为10-1000纳米；
所述第一导电薄膜通过磁控溅射、热蒸发或者脉冲激光沉积方法制备或者通过溶液法制备。
7.根据权利要求1所述的自对准底栅薄膜晶体管的制备方法，其特征在于：步骤(2)中，所述第一绝缘体薄膜设置为氧化物绝缘体薄膜、氮化物绝缘体材料薄膜或聚合物绝缘体材料薄膜中的至少一种；
所述第一绝缘体薄膜通过阳极氧化、化学气相沉积、磁控溅射、原子层沉积、激光脉冲沉积、旋涂、刮涂或者喷涂中的一种或多种制备而成。
8.根据权利要求1所述的自对准底栅薄膜晶体管的制备方法，其特征在于：步骤(6)中，所述第二导电薄膜设置为金属导电薄膜、透明导电氧化物薄膜或者等导电聚合物材料薄膜中的至少一种；
所述第二导电薄膜的厚度为10纳米-2000纳米；
所述金属导电薄膜材料设置为Au、Ag、Cu或者Ni中的至少一种；
所述透明导电氧化物导电薄膜材料设置为氧化铟锡或者铝掺杂氧化锌；
所述导电聚合物材料薄膜材料为设置为导电碳纳米管、导电石墨烯或者PEDOT；
所述第二导电薄膜通过喷墨印刷方法制备。
9.根据权利要求1所述的自对准底栅薄膜晶体管的制备方法，其特征在于：步骤(8)中，所述半导体薄膜设置为氧化物半导体材料薄膜、有机聚合物半导体材料薄膜、有机小分子半导体材料薄膜、碳纳米管材料薄膜或者二维半导体材料薄膜；
所述半导体薄膜的厚度为0.5-200纳米；
所述半导体薄膜的沉积方法为磁控溅射、原子层沉积、化学气相沉积或者溶液法。
10.一种通过如权利要求1至9的方法制备的自对准底栅薄膜晶体管，其特征在于，包括：
衬底；
栅电极，所述栅电极在沉积于其上方的第一绝缘体薄膜和图案化的疏水聚合物薄膜的保护下通过湿法刻蚀的方式制备而成；
栅介质，所述栅介质层包覆栅电极，分两步沉积得到，其中，位于栅电极上的栅介质层在沉积于上方的疏水聚合物层的保护下通过湿法刻蚀绝缘体薄膜得到，位于栅电极两侧的栅介质层通过喷墨印刷或者阳极氧化中的至少一种方法制备第二绝缘体薄膜得到；
源漏电极，所述源漏电极与绝缘层接触，源漏电极间的沟道长度大于或等于栅电极的宽度，且与栅电极在垂直方向上没有交叠，所述源漏电极采用喷墨印刷技术制备；
有源层，所述有源层沉积在沟道中的栅介质层和源漏电极之上。
CN201810427255.4A 2018-05-07 2018-05-07 一种自对准底栅薄膜晶体管及其制备方法 Active CN108666223B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810427255.4A CN108666223B (zh) 2018-05-07 2018-05-07 一种自对准底栅薄膜晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810427255.4A CN108666223B (zh) 2018-05-07 2018-05-07 一种自对准底栅薄膜晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN108666223A true CN108666223A (zh) 2018-10-16
CN108666223B CN108666223B (zh) 2021-06-15

Family

ID=63778602

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810427255.4A Active CN108666223B (zh) 2018-05-07 2018-05-07 一种自对准底栅薄膜晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN108666223B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109449245A (zh) * 2018-10-22 2019-03-08 福州大学 一种金属氧化物光晶体管及其制备方法
CN109698277A (zh) * 2018-12-27 2019-04-30 宁波石墨烯创新中心有限公司 一种有机薄膜晶体管及其制备方法
CN110571277A (zh) * 2019-08-23 2019-12-13 天津大学 一种柔性氧化铟锌薄膜晶体管及其制备方法
CN110911497A (zh) * 2019-11-20 2020-03-24 天津大学 柔性氧化铟镓薄膜晶体管及其制作方法
US20200365701A1 (en) * 2019-05-16 2020-11-19 Intel Corporation Thin film transistors with raised source and drain contacts and process for forming such
CN112309847A (zh) * 2020-10-16 2021-02-02 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法
CN113097074A (zh) * 2021-04-06 2021-07-09 南京大学 一种二维材料的图形化电极集成与表面钝化方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6200835B1 (en) * 1994-10-07 2001-03-13 Micron Technology, Inc. Methods of forming conductive polysilicon lines and bottom gated thin film transistors, and conductive polysilicon lines and thin film transistors
US6204521B1 (en) * 1998-08-28 2001-03-20 Micron Technology, Inc. Thin film transistors
US20090215222A1 (en) * 2008-02-22 2009-08-27 Hitachi, Ltd. Manufacturing method of semiconductor device
US20140209850A1 (en) * 2011-10-19 2014-07-31 Fuji Electric Co., Ltd. Strongly correlated nonvolatile memory element

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6200835B1 (en) * 1994-10-07 2001-03-13 Micron Technology, Inc. Methods of forming conductive polysilicon lines and bottom gated thin film transistors, and conductive polysilicon lines and thin film transistors
US6204521B1 (en) * 1998-08-28 2001-03-20 Micron Technology, Inc. Thin film transistors
US20090215222A1 (en) * 2008-02-22 2009-08-27 Hitachi, Ltd. Manufacturing method of semiconductor device
US20140209850A1 (en) * 2011-10-19 2014-07-31 Fuji Electric Co., Ltd. Strongly correlated nonvolatile memory element

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109449245A (zh) * 2018-10-22 2019-03-08 福州大学 一种金属氧化物光晶体管及其制备方法
CN109698277A (zh) * 2018-12-27 2019-04-30 宁波石墨烯创新中心有限公司 一种有机薄膜晶体管及其制备方法
US20200365701A1 (en) * 2019-05-16 2020-11-19 Intel Corporation Thin film transistors with raised source and drain contacts and process for forming such
US11908911B2 (en) * 2019-05-16 2024-02-20 Intel Corporation Thin film transistors with raised source and drain contacts and process for forming such
CN110571277A (zh) * 2019-08-23 2019-12-13 天津大学 一种柔性氧化铟锌薄膜晶体管及其制备方法
CN110911497A (zh) * 2019-11-20 2020-03-24 天津大学 柔性氧化铟镓薄膜晶体管及其制作方法
CN112309847A (zh) * 2020-10-16 2021-02-02 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法
WO2022077708A1 (zh) * 2020-10-16 2022-04-21 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法
CN112309847B (zh) * 2020-10-16 2022-04-26 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法
CN113097074A (zh) * 2021-04-06 2021-07-09 南京大学 一种二维材料的图形化电极集成与表面钝化方法
CN113097074B (zh) * 2021-04-06 2024-02-09 南京大学 一种二维材料的图形化电极集成与表面钝化方法

Also Published As

Publication number Publication date
CN108666223B (zh) 2021-06-15

Similar Documents

Publication Publication Date Title
CN108666223A (zh) 一种自对准底栅薄膜晶体管及其制备方法
Zocco et al. Pentacene organic thin-film transistors on flexible paper and glass substrates
KR101375124B1 (ko) 그래핀 투명 전극 및 이를 포함하는 플렉시블 실리콘 박막 반도체 소자
CN207925480U (zh) 薄膜晶体管和场效应二极管
WO2006094231A1 (en) System and method for forming conductive material on a substrate
CN106129122B (zh) 氧化物薄膜晶体管及其制备方法、阵列基板、显示装置
CN105706243A (zh) 金属氧化物半导体膜、薄膜晶体管、显示装置、图像传感器及x射线传感器
KR20100075100A (ko) 잉크젯 프린팅 방법을 이용한 유기 전계효과 트랜지스터의 활성 채널층 형성방법 및 이를 이용한 유기 전계효과 트랜지스터
CN102379042A (zh) 场效应晶体管、其制造方法以及使用了该场效应晶体管的电子器件
Li et al. Inkjet-printed oxide thin-film transistors based on nanopore-free aqueous-processed dielectric for active-matrix quantum-dot light-emitting diode displays
Kang et al. Low-voltage operating solution-processed CdS thin-film transistor with Ca2Nb3O10 nanosheets deposited using Langmuir–Blodgett method for a gate insulator
JP2009246342A (ja) 電界効果型トランジスタ及びその製造方法並びに画像表示装置
US7632705B2 (en) Method of high precision printing for manufacturing organic thin film transistor
CN107275007B (zh) 一种复合透明导电薄膜及其制备方法
Shi et al. Al2O3/HfO2 Nanolaminate Dielectric Boosting IGZO-Based Flexible Thin-Film Transistors
US10418490B2 (en) Field effect transistor and manufacturing method thereof
CN105742500A (zh) 场效应晶体管的制备方法及利用其制备的场效应晶体管
KR20130022575A (ko) 유기 전계효과 트랜지스터 및 그의 제조 방법
CN103177969A (zh) 一种金属氧化物薄膜晶体管的制备方法
CN110112293A (zh) 一种高分子聚合物薄膜晶体管及其制备方法
Lim et al. Organic thin-film transistor using high-resolution screen-printed electrodes
Jung et al. Enhanced contact properties of spray-coated AgNWs source and drain electrodes in oxide thin-film transistors
KR101954551B1 (ko) 금속 산화물막의 제조 방법, 금속 산화물막, 박막 트랜지스터, 박막 트랜지스터의 제조 방법, 전자 디바이스, 및 자외선 조사 장치
CN103413891A (zh) 一种用以改进结构性能的有机薄膜晶体管制备方法
CN107256924A (zh) 阻变器件及其制作方法、显示基板的制作方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant