JP2009246342A - 電界効果型トランジスタ及びその製造方法並びに画像表示装置 - Google Patents

電界効果型トランジスタ及びその製造方法並びに画像表示装置 Download PDF

Info

Publication number
JP2009246342A
JP2009246342A JP2009038868A JP2009038868A JP2009246342A JP 2009246342 A JP2009246342 A JP 2009246342A JP 2009038868 A JP2009038868 A JP 2009038868A JP 2009038868 A JP2009038868 A JP 2009038868A JP 2009246342 A JP2009246342 A JP 2009246342A
Authority
JP
Japan
Prior art keywords
gate insulating
insulating layer
effect transistor
field effect
organic semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009038868A
Other languages
English (en)
Inventor
Masaru Ito
大 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2009038868A priority Critical patent/JP2009246342A/ja
Publication of JP2009246342A publication Critical patent/JP2009246342A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】電界効果型トランジスタにおいて、表面平滑性及び低表面エネルギーを有するゲート絶縁層を用いて作製された電界効果型トランジスタに十分高いチャージキャリア伝導性能を与える電界効果型トランジスタ及びその製造方法並びに画像表示装置を提供すること。
【解決手段】基板と、基板上に形成されたゲート電極と、ゲート電極上に形成されたゲート絶縁層と、ゲート絶縁層上に形成された有機半導体、ソース電極及びドレイン電極と、を備え、ゲート絶縁層は、二層以上の積層体であり、かつ前記有機半導体と接するゲート絶縁層表面との算術平均粗さRaまたは二乗平均粗さRMSが0.3nm未満であることを特徴とする電界効果型トランジスタ。
【選択図】図1

Description

本発明は、電界効果型トランジスタ及びその製造方法並びに画像表示装置に関し、詳細には、有機半導体を用いた電界効果型トランジスタのゲート絶縁層を二層以上積層した電界効果型トランジスタ及びその製造方法並びに画像表示装置に関する。
近年、一般に普及している液晶ディスプレイ、有機ELディスプレイ及び電気泳動型ディスプレイ等の表示装置の多くは薄膜トランジスタ(以下、「TFT」という場合がある。)を表示スイッチングデバイスとしたアクティブマトリックス型の駆動装置を利用している。このような表示スイッチとしてのトランジスタには、ゲート電極、ゲート絶縁層、ソース電極−ドレイン電極、ソース電極−ドレイン電極間に配置された半導体からなる電界効果型トランジスタ(以下、「FET」という。)が利用されている。FETの駆動原理は、ゲート電極に電圧を印加することにより半導体中の電子またはホールからなるチャージキャリア量をコントロールし、ソース電極−ドレイン電極間のチャージ移動、すなわち電流を制御するもので、このような作用によりスイッチの役割を果たしている。
TFTアレイの半導体には、従来、アモルファスもしくは多結晶の薄膜シリコンを半導体として利用したものが使われている。一般的に、薄膜シリコンTFTの電極や半導体、絶縁層等の各層は真空プロセス及び300℃以上の高温プロセスが必要で、更にパターニングにはフォトリソグラフィ法を用いるなど、比較的煩雑で高コストなプロセスにより形成されている。
これに対して近年では、電極材料には溶液分散型ナノ金属粒子、半導体には有機半導体、絶縁材料には有機高分子等の溶媒に可溶または分散可能な材料を用いることが提案されている。有機物を用いた材料の形成方法として、インクジェット、スピンコートやフレキソ印刷等の塗布方式を用いた方法が数多く報告されるようになってきており、これによりプロセスの低温化、高速化、低コスト化が実現可能となってきている。
一般に有機FETと呼ばれている半導体に有機半導体を用いたFETの多くは、ゲート絶縁膜としてシリコンを熱酸化した酸化ケイ素を用いている例が報告されているが、この酸化ケイ素膜はそのままでは有機半導体のチャージキャリア伝導の性能を十分に引き出すことができず、たいていの場合、酸化ケイ素膜表面をヘキサメチルジシラザン(HMDS)(非特許文献1参照)やオクタデシルトリクロロシラン(OTS)(非特許文献2参照)等による処理によって撥水性にしてから用いられている。この表面処理により、酸化ケイ素膜表面のヒドロキシル基をクエンチしてチャージキャリア伝導のトラップとならないようにする効果、また、ゲート絶縁膜の表面エネルギーが下がったことにより半導体の結晶成長に影響し、半導体の結晶性が向上する効果等が得られ、比較的高いチャージキャリア移動度が得られる。ただし、これらHMDSやOTSを用いた表面処理には注意が必要で、ゲート絶縁膜表面で凝集したりポリマー化したりしてしまうとゲート絶縁膜表面に微粒子が堆積し、表面粗さを大きくする。その結果、ゲート絶縁膜−半導体界面において半導体の結晶生成を不可能にしたり、表面凹凸によりチャージキャリア伝導を悪化させたりしてしまうので(非特許文献3参照)、平滑なゲート絶縁膜表面を得るために、通常HMDSやOTSは真空プロセスで作製され、比較的良好なチャージキャリア移動度が得られるゲート絶縁膜表面の算術平均粗さRaまたは二乗平均粗さRMSは0.1nm−0.3nmである。またその時の純水の接触角は100度前後であり、表面エネルギーは十分に低くなっている。
以上はゲート絶縁膜としてシリコンを熱酸化した酸化ケイ素を用いた例であるが、塗布プロセスでゲート絶縁膜を形成した例も近年数多く報告されており、例えば、ポリイミドを使用した例(非特許文献4及び非特許文献5参照)や、熱硬化型ポリビニルフェノールを使用した例(非特許文献6及び非特許文献7参照)等が挙げられる。しかしながらこれらのゲート絶縁膜表面の算術平均粗さRaまたは二乗平均粗さRMSは通常0.3nm−2.0nm程度と大きく、酸化ケイ素のように多くのヒドロキシル基を表面に持たないことから、HMDSやOTSによる表面処理で平滑な表面を提供することはできなかった。その結果、以上のような塗布プロセスで得られたゲート絶縁膜を用いて作製した有機FETは、その半導体のチャージキャリア伝導性能を十分に引き出せていない。また、非特許文献8に開示されているように、真空でPECVD法により成膜されたゲート絶縁膜でも二乗平均粗さRMSが0.35nmと十分な平滑性が得られていないことから、これを用いて作製されたペンタセンを半導体とするFETも十分なモビリティを得られていない。
J. Am. Chem. Soc. 127, 11542 (2005) Appl. Phys. Lett. 81, 268 (2002) Appl. Phys. Lett. 85, 4400 (2004) Chem. Mater. 9, 1299(1997) Mater. Res. Soc. Symp. Proc.265 (2003) J. Appl. Phys. 92, 9, 5259(2002) J. Am. Chem. Soc. 127, 10388 (2005) J. Appl. Phys. 93, 1, 347(2003)
本発明は、電界効果型トランジスタにおいて、表面平滑性及び低表面エネルギーを有するゲート絶縁層を用いて作製された電界効果型トランジスタに十分高いチャージキャリア伝導性能を与える電界効果型トランジスタ及びその製造方法並びに画像表示装置を提供することである。
本発明の請求項1に係る発明は、基板と、基板上に形成されたゲート電極と、ゲート電極上に形成されたゲート絶縁層と、ゲート絶縁層上に形成された有機半導体、ソース電極及びドレイン電極と、を備え、ゲート絶縁層は、二層以上の積層体であり、かつ有機半導体と接するゲート絶縁層表面の算術平均粗さRaまたは二乗平均粗さRMSが0.3nm未満であることを特徴とする電界効果型トランジスタとしたものである。
本発明の請求項2に係る発明は、ゲート絶縁層は、有機半導体と接する層が自己組織化単分子膜であることを特徴とする請求項1に記載の電界効果型トランジスタとしたものである。
本発明の請求項3に係る発明は、ゲート絶縁層を構成する一層は、有機高分子化合物を含む材料であることを特徴とする請求項1又は2に記載の電界効果型トランジスタとしたものである。
本発明の請求項4に係る発明は、ゲート絶縁層を構成する一層は、無機酸化物を含む材料であることを特徴とする請求項1乃至3のいずれかに記載の電界効果型トランジスタとしたものである。
本発明の請求項5に係る発明は、有機半導体と接するゲート絶縁層表面の純水との接触角が95度以上であることを特徴とする請求項1乃至4のいずれかに記載の電界効果型トランジスタとしたものである。
本発明の請求項6に係る発明は、基板を準備し、基板上にゲート電極を形成し、ゲート電極上に二層以上の積層体であり、表面の処理を行うことにより算術平均粗さRaまたは二乗平均粗さRMSが0.3nm未満であるゲート絶縁層を形成し、ゲート絶縁層上に有機半導体、ソース電極及びドレイン電極を形成することを特徴とする電界効果型トランジスタの製造方法としたものである。
本発明の請求項7に係る発明は、ゲート絶縁層は、有機半導体と接する層が自己組織化単分子膜であることを特徴とする請求項6に記載の電界効果型トランジスタの製造方法としたものである。
本発明の請求項8に係る発明は、自己組織化単分子膜は、自己組織化単分子膜の形成材料を分散させた乾燥溶媒中に浸漬させて形成することを特徴とする請求項7に記載の電界効果型トランジスタの製造方法としたものである。
本発明の請求項9に係る発明は、乾燥溶媒が、クロロホルム,トリクロロエチレン,アニソール,ジエチルエーテル,ヘキサン,トルエンのうち少なくともいずれか一つを含むことを特徴とする請求項8に記載の電界効果型トランジスタの製造方法としたものである。
本発明の請求項10に係る発明は、ゲート絶縁層を構成する一層は、有機高分子化合物を含む材料であることを特徴とする請求項6乃至9のいずれかに記載の電界効果型トランジスタの製造方法としたものである。
本発明の請求項11に係る発明は、ゲート絶縁層を構成する一層は、無機酸化物を含む材料であることを特徴とする請求項6乃至10のいずれかに記載の電界効果型トランジスタの製造方法としたものである。
本発明の請求項12に係る発明は、有機半導体と接するゲート絶縁層表面の純水との接触角が95度以上であることを特徴とする請求項6乃至11のいずれかに記載の電界効果型トランジスタの製造方法としたものである。
本発明の請求項13に係る発明は、請求項1乃至5のいずれかに記載の電界効果型トランジスタを用いた画像表示装置としたものである。
本発明の請求項14に係る発明は、画像表示装置は、液晶表示装置、有機EL表示装置及び電子ペーパのいずれかであることを特徴とする請求項13に記載の画像表示装置としたものである。
本発明によれば、電界効果型トランジスタにおいて、表面平滑性及び低表面エネルギーを有するゲート絶縁層を用いて作製された電界効果型トランジスタに十分高いチャージキャリア伝導性能を与える電界効果型トランジスタ及びその製造方法並びに画像表示装置を提供することができる。
本発明の実施の形態に係る電界効果型トランジスタを示す概略断面図である。 本発明の実施の形態に係る電界効果型トランジスタを示す概略断面図である。 本発明の実施の形態に係るゲート絶縁層を示す概略断面図である。 本発明の実施の形態に係るゲート絶縁層を示す概略断面図である。
以下、本発明の実施の形態を図面参照しつつ説明する。実施の形態において、同一構成要素には同一符号を付け、重複する説明は省略する。
図1及び図2に示すように、本発明の実施の形態に係る電界効果型トランジスタは、基板10、ゲート電極20、ゲート絶縁層30、ソース電極40、ドレイン電極50及び有機半導体60を備えている。本発明の実施の形態に係る電界効果型トランジスタの構造は、図1に示すようにボトムゲート・ボトムコンタクト型70及び図2に示すようにボトムゲート・トップコンタクト型80である。
図1に示すように、ボトムゲート・ボトムコンタクト型70の場合は、ソース電極40及びドレイン電極50を形成した後に有機半導体60を形成することができる。図2に示すように、ボトムゲート・トップコンタクト型80の場合は有機半導体60を形成した後に、ソース電極40及びドレイン電極50を形成することができる。本発明の実施の形態に係る電界効果型トランジスタの構造は、ボトムゲート型に限定されるわけではなく、例えば、トップゲート型であってもよく、ゲート絶縁層30と有機半導体60との表面が接していればよい。
本発明の実施の形態に係る基板10は、表面に絶縁性がありシート状で、表面が平坦であれば何でも用いることができる。例えば、基板10の材料としてはソーダライムガラス、石英ガラス、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、シクロオレフィンポリマー、ポリイミド(PI)、ポリエーテルスルホン(PES)、ポリメチルメタクリレート(PMMA)、ポリカーボネート(PC)またはポリアリルレートなどを使用することができる。また、例えば、基板10の材料としてはステンレスシート、アルミ箔、銅箔またはシリコンウェハ等の導電性あるいは半導体性の基材であっても用いることができる。例えば、基板10としては、表面に絶縁性の高分子材料あるいは金属酸化物などを塗布または積層することにより用いることができる。更に、前述した基板10には、表面に易接着層等の表面処理層を形成しても良いし、コロナ処理、プラズマ処理、UV/オゾン処理等の表面処理を施しても良い。
本発明の実施の形態に係るゲート電極20、ソース電極40及びドレイン電極50の材料としては、例えばAl、Cr、Mo、Cu、Au、Pt、Pd、Fe、MnまたはAgなどの金属をPVD法やCVD法またはめっき等の方法で製膜した後に、フォトリソグラフィなどの方法を用いて形成できる。また、ゲート電極20、ソース電極40及びドレイン電極50の材料としては、例えばインジウム・錫酸化物(ITO)、フッ素ドープ酸化錫(FTO)、アルミニウムドープ酸化亜鉛(AZO)またはガリウムドープ酸化亜鉛(GZO)等の透明導電性材料や、PEDOT:PSS、ポリアニリンまたはポリチオフェン等の有機導電性材料等を用いることができる。しかし、これらの材料を用いた時に比較的高い配線抵抗を有する場合は金属バス電極を用いて抵抗の軽減を図ることがより好ましい。また、前述の金属、透明酸化物、有機導電性高分子等の導電性材料あるいはそれらの前駆体を、溶液、ペースト、ナノ粒子分散液等に加工した後、印刷法で塗工し、乾燥、焼成、光硬化あるいはエージング等によって形成することができる。印刷方法としては、特に限定されることはないが、凸版印刷、凹版印刷、平版印刷、反転オフセット印刷、スクリーン印刷、インクジェット、熱転写印刷、ディスペンサ等のパターニング可能な印刷方法を用いた方が工程の簡略化、低コスト化、高速化を達成でき、より好ましい。また、スピンコート法、ダイコート法、マイクログラビアコート法、ディップコート法等とフォトリソグラフィ法等とのパターニング手法を組み合わせても良い。さらに、前述の印刷法を組み合わせて用いても良い。
本発明の実施の形態に係るゲート絶縁層30は、二層以上の積層体であり、表面の算術平均粗さRaまたは二乗平均粗さRMSが0.3nm未満であることを特徴とする。ゲート絶縁層30の表面の算術平均粗さRaまたは二乗平均粗さRMSが0.3nm以上では、十分な表面平滑性及び十分低い表面エネルギーが得られず、有機半導体中のチャージキャリア伝導性能が低下してしまう。
本発明の実施の形態に係る有機半導体60と接するゲート絶縁層30表面の純水の接触角が95度以上であること特徴とする。有機半導体60と接するゲート絶縁層30表面の純水の接触角が95度未満では、有機半導体中のチャージキャリア伝導性能が低下してしまう。
図3及び図4に示すように、本発明の実施の形態に係るゲート絶縁層30の詳細な断面構造である。図3は二層構造、図4は三層構造の例をそれぞれ示しており、いずれも最上層は自己組織化単分子膜33である。ゲート絶縁層30の最上層は図1及び図2に示したように、いずれの構造においても有機半導体60と接する層である。
本発明の実施の形態に係るゲート絶縁層30は、二層以上の積層体で、一層は有機高分子層31、または無機酸化物層32であることが好ましい。いずれの材料も単層での形成によって非常に高い平滑性を付与することが困難であるため、積層による平坦化を果たすのが本発明の特徴である。具体的には、表面の算術平均粗さRaまたは二乗平均粗さRMSが0.3nm未満であることを特徴とする。特にゲート絶縁層30の最上層に自己組織化単分子膜33を形成することで、自己組織化単分子膜33が秩序的な整列を果たすため、表面の凹凸を低減することができ、更に表面エネルギーも低く、半導体性能を十分に引き出せる表面を得ることができる。
本発明の実施の形態に係るゲート絶縁層30の一層を構成する有機高分子層31の化合物としては、ポリビニルフェノール(PVP)、ポリスチレン(PS)、ポリメチルメタクリレート(PMMA)、ポリビニルアルコール(PVA)、ポリ塩化ビニル(PVC)、ポリフッ化ビニリデン(PVDF)、ポリテトラフルオロエチレン(PTFE)、ポリイミド(PI)、エポキシ樹脂、ポリジメチルシロキサン(PDMS)またはブタジエンゴム等を用いることができるが、十分な絶縁性を有し、1μm以下の薄膜を形成可能であればこれらに限定されるものではない。また、これらを混合しても良いし、アルコキシシラン基やビニル基、アクリル酸エステル、エポキシ基など反応性置換基を有する化合物と混合した後、塗工、硬化により形成しても良い。有機高分子層31の化合物の形成方法としては、マイクログラビアコート、ディップコート、スクリーンコート、ダイコートまたはスピンコート等のウエットコーティング法を用いることができる。前述の有機高分子層31は、コロナ処理、プラズマ処理、UV/オゾン処理等の表面処理を施しても良いが、処理による表面粗さが粗くならないように注意する必要がある。好ましくは、これらの有機高分子層31表面の算術平均粗さRaまたは二乗平均粗さRMSは0.5nm以下であることが望ましい。また、有機高分子層31が自己組織化単分子膜33と接する場合、算術平均粗さRaまたは二乗平均粗さRMSは0.3nm未満が好ましい。
本発明の実施の形態に係るゲート絶縁層30の一層を構成する無機酸化物層32としては、酸化ケイ素、酸化チタン、酸化タンタル、酸化アルミニウム、酸化ニオブ、酸化ジルコニウム、酸化銅、酸化ニッケル等の酸化物、また、SrTiO、CaTiO、BaTiO、MgTiO、SrNbのようなペロブスカイト、あるいはこれらの複合酸化物または酸化物混合物なども用いることができるが、十分な絶縁性を有し、1μm以下の薄膜を形成可能であればこれらに限定されるものではない。これら無機酸化物層32の形成方法としては、真空蒸着法、スパッタリング法、イオンプレーティングまたはCVD法などの真空成膜法を用いることができ、また成膜中に任意のガスを用いたプラズマやイオン銃、ラジカル銃などでアシストを行ってもよい。また、それぞれの金属酸化物に対応する前駆体、具体的には塩化物、臭化物などの金属ハロゲン化物や金属アルコキシド、金属水酸化物等を、アルコールや水中で塩酸、硫酸、硝酸などの酸や水酸化ナトリウム、水酸化カリウムなどの塩基と反応させて加水分解することにより形成してもよい。このような溶液系のプロセスを用いる場合、マイクログラビアコート、ディップコート、スクリーンコート、ダイコートまたはスピンコート等のウエットコーティング法を用いることができる。前述の無機酸化物層32は、コロナ処理、プラズマ処理、UV/オゾン処理等の表面処理を施しても良いが、処理による表面粗さが粗くならないように注意する必要がある。好ましくは、これらの無機酸化物層32表面の算術平均粗さRaまたは二乗平均粗さRMSは0.5nm以下であることが望ましい。また、無機酸化物層32が自己組織化単分子膜33と接する場合、算術平均粗さRaまたは二乗平均粗さRMSは0.3nm未満が好ましい。
本発明の実施の形態に係るゲート絶縁層30の最上層に自己組織化単分子膜33を形成する際には、自己組織化する化合物として、下記化学式1〜化学式3で表される化合物から選択された一種類以上の化合物を用いることができる。
(化学式1)R1−X
(化学式2)R1−X−R2
(化学式3)R1(R2)X−R3
式中、R1、R2、R3、は独立してアルキル基、フェニル基、フェノキシ基、チオフェン環、ピロール環、ピリジン環、フルオレン環、エーテル、エチレン基、アセチレン基のいずれか一つを含む炭素数2以上の置換基である。また、式中、Xは独立して、(モノ、ジ、トリ)アルコキシシラン基、(モノ、ジ、トリ)クロロシラン基、ホスホン酸、ホスフィン酸、リン酸、亜リン酸、次亜リン酸、アミノ基、ハライド基、カルボン酸、ヒドロキシル基、チオール基、ジスルフィド基、アジ基、アセチレン基、ビニル基、ニトロ基、シアノ基のいずれか一つである。ここで、化学式3においては、R1、R2、R3はそれぞれXに結合している。
本発明の実施の形態に係る自己組織化単分子膜33は上記化学式1〜化学式3で表される分子の一方に反応性置換基Xがあり、その置換基にR1〜R3のいずれか一つかそれらの組み合わせからなる主骨格が配置された化合物により形成できる。R1、R2、R3の主骨格は、好ましくは分岐しておらず、例えば直鎖状のノルマルアルキル(n−アルキル)基や、フェニル基が三個直列に配置されたter−フェニル基や、フェニル基のパラ位の両側にn−アルキル基が配置されたような構造が良い。また、アルキル鎖の中にエーテル結合を含めても良いし、炭素−炭素の二重結合や三重結合を含めても良い。自己組織化単分子膜33は分子の一方の反応性置換基Xが、対応する基材表面の反応性部位と相互作用、あるいは反応し、結合を形成することにより、基材上に自己組織化単分子層33を形成するものである。分子がより緻密に充填されることにより、自己組織化単分子膜33の表面は、より平滑で表面エネルギーの低い表面を与えることから、分子の主骨格は直線状であり、分子長が揃っていることが望ましい。
自己組織化単分子膜33を形成する化合物は、対応する基材表面に次のような反応により形成される。例えば、トリクロロシラン基を有するものは、シリコン基板表面のシラノール基と反応し、化学結合により吸着し(詳細は、J. Am. Chem. Soc. 102, 92 (1980)を参照)、またホスホン酸、ホスフィン酸等はアルミナ基板上のヒドロキシル基と反応し、化学結合により吸着する(詳細は、J. Phys. Chem. B 107, 5877 (2003)を参照)ことが良く知られている。
本発明の実施の形態に係る自己組織化単分子膜33は、自己組織化単分子層33を形成する化合物を真空下で対応する基材に蒸着する方法、化合物の溶液中に基材を浸漬する方法、Langmuir−Blodgett法などを用いて形成することができるが、これに限るものではない。しかしながら、例えば、化合物がより緻密で確実に自己組織化単分子膜33のみを得る方法として、Langmuir 19, 1159 (2003)及びJ. Phys. Chem. B 110, 21101 (2006)等に記載の方法を用いることがより好ましい。
具体的には、自己組織化単分子膜33を形成する材料を分散させた揮発性の高い乾燥溶媒中に基材を浸漬させて膜を形成し、基材を取り出し、必要に応じてアニールなどの自己組織化単分子材料と基材の反応工程を経た後、乾燥溶剤で洗い流してから、乾燥させて自己組織化単分子膜33を得る。乾燥溶媒としては、クロロホルム,トリクロロエチレン,アニソール,ジエチルエーテル,ヘキサン,トルエン等を単独あるいは混合して用いることかできる。さらに乾燥雰囲気中又は乾燥気体の噴きつけによって膜を乾燥させることが好ましい。乾燥気体には窒素等の不活性気体を用いる。このような自己組織化単分子膜33の製造方法を用いることにより、緻密で凝集や欠損のない自己組織化単分子膜33が形成されることから、ゲート絶縁層30の表面粗さを0.3nm以下に抑えることができる。
本発明に用いることのできるゲート絶縁層30の材料は、以上に限定されるものではなく、例えば有機高分子マトリックス中に無機酸化物を混合させたハイブリッド材料、あるいはコンポジット材料を用いることもできるし、金属窒化物、あるいは金属酸窒化物なども用いることができ、膜厚、絶縁性、表面濡れ性、表面平滑性など必要な特性に応じて適宜選択する必要がある。
本発明の実施の形態に係る有機半導体60としては、半導体性を示すπ共役有機高分子、例えば、ポリピロール類、ポリチオフェン類、ポリアニリン類、ポリアリルアミン類、フルオレン類、ポリカルバゾール類、ポリインドール類、ポリ(p−フェニレンビニレン)類などや、π共役系を持つ低分子物質、例えば、ペンタセンなどの多環芳香族の誘導体、フタロシアニン誘導体、ペリレン誘導体、テトラチアフルバレン誘導体、テトラシアノキノジメタン誘導体、フラーレン類、カーボンナノチューブ類などを用いることができるが本発明はこれらに限定されるわけではない。
本発明の実施の形態に係る有機半導体60は、真空蒸着法、溶液を用いた印刷法等を用いることができるが、生産性、低コスト化等の観点から溶媒に可溶な有機半導体60を用いて塗工する方法を用いることがより好ましい。印刷法を用いる場合は、特に限定されることはないが、凸版印刷、凹版印刷、平版印刷、反転オフセット印刷、スクリーン印刷、インクジェット、熱転写印刷、ディスペンサ、スピンコート、ダイコート、マイクログラビアコート、ディップコート等を用いることができ、以上の印刷法を組み合わせて用いても良い。
本発明は、有機半導体60を用いた電界効果型トランジスタにおいて、優れた表面平滑性及び低表面エネルギーを有する二層以上積層したゲート絶縁層30を形成し、電界効果型トランジスタに優れたチャージキャリア伝導性能を与えることができる。
本発明の有機半導体60を用いた電界効果型トランジスタは、アクティブマトリックス型であるLCD(Liquid Crystal Display)、有機EL、電子ペーパ等の表示素子に用いることができる。特に、本発明の有機半導体60を用いた電界効果型トランジスタは低温で印刷法、真空蒸着法などで形成できる有機半導体の特徴を生かしたフレキシブルディスプレイの表示素子に用いることができる。
以下、具体的な実施例によって本発明を詳細に説明するが、これらの実施例は説明を目的としたもので、本発明はこれに限定されるものではない。
図1に示すように、電界効果型トランジスタのボトムゲート・ボトムコンタクト型70を作製した。基板10として100μm厚のポリイミドを用い、ゲート電極20として金を用いて、真空蒸着法により膜厚40nmに形成した。基板10と金(ゲート電極20)の密着性を向上させるため、金を真空蒸着法により形成する前にチタンを3nm程度形成している。金(ゲート電極2)は、レジストを用いたフォトリソグラフィ法及びエッチングにより所望の形状にした。
次に、ゲート電極2上にゲート絶縁層30を形成した。図4に示すように、ゲート絶縁層30は3層構造で形成した。まず、有機高分子層31として、PVPをシクロヘキサノン溶液にしてスピンコートし、180℃で30分焼成することにより膜厚300nmで形成した。次に、有機高分子層31上に無機酸化物層32として、酸化ケイ素膜とコルコート(株)製、商品名「コルコートP」とをスピンコートで塗布した後、100℃で1分焼成することにより形成した。得られたフィルムの表面をUV/オゾン処理によって親水化処理し、純水で洗い流し、乾燥窒素を吹き付けて表面を乾かした。次に、無機酸化物層32上に自己組織化単分子膜33としてOTSを用いて、得られたフィルムをOTSの乾燥ヘキサン溶液に浸漬し、乾燥雰囲気下、48時間経過後、フィルムを取り出し、乾燥ヘキサンで洗い流し、乾燥窒素を吹き付けて乾かすことにより形成した。以上のように、有機高分子層31、無機酸化物層32及び自己組織化単分子膜33の各層を積層することでゲート絶縁層30を得た。得られたゲート絶縁層30の表面をAFMで観察したところ、算術平均粗さRaは0.17nm、二乗平均粗さRMSは0.19nmであった。純水の接触角は105°であった。
得られたゲート絶縁層30上にマスクをあて、ソース電極40及びドレイン電極50として金を用いて、真空蒸着法により膜厚40nmで形成して電極パターンとした。
次に、ゲート絶縁層30上に有機半導体60を形成した。有機半導体60には、ペンタセンを用いて、真空蒸着法により膜厚30nmで形成することにより、電界効果型トランジスタのボトムゲート・ボトムコンタクト型70を作製した。
以上より得られた電界効果型トランジスタのボトムゲート・ボトムコンタクト型70のトランスファ特性を測定したところ、移動度は3.0cm/Vsに達し、on/offは10、閾値電圧は−5Vであった。
図2に示すように、電界効果型トランジスタのボトムゲート・トップコンタクト型80を作製した。基板10として0.5mm厚の青板ガラスを用い、ゲート電極20として銀を、銀微粒子分散溶液を用いた反転オフセット印刷によりゲート配線パターン状に形成した。その後、180℃、1時間で焼成することにより形成した。
次に、ゲート電極20上にゲート絶縁層30を形成した。図3に示すように、ゲート絶縁層30は2層構造で形成した。まず、有機高分子層31として、PVAを水溶液にしてスピンコートし、100℃で30分焼成することにより膜厚500nmで形成した。次に、得られたフィルムの表面をUV/オゾン処理によって親水化処理し、純水で洗い流し、乾燥窒素を吹き付けて表面を乾かした。次に、有機高分子層31上に自己組織化単分子膜33としてOTSを用いて、得られたフィルムをOTSの乾燥ヘキサン溶液に浸漬し、乾燥雰囲気下、48時間経過後、フィルムを取り出し、乾燥ヘキサンで洗い流し、乾燥窒素を吹き付けて乾かすことにより形成した。以上のように、有機高分子層31及び自己組織化単分子膜33の各層を積層することでゲート絶縁層30を得た。得られたゲート絶縁層30の表面をAFMで観察したところ、算術平均粗さRaは0.19nm、二乗平均粗さRMSは0.20nmであった。純水の接触角は103°であった。
得られたゲート絶縁層30上に有機半導体60を形成した。有機半導体60にはペンタセンを用いて、真空蒸着法により膜厚30nmで形成した。次に、有機半導体60上にマスクをあて、ソース電極40及びドレイン電極50として金を用いて、真空蒸着法により膜厚40nmで形成して電極パターンとした。以上の工程により、電界効果型トランジスタのボトムゲート・トップコンタクト型80を作製した。
以上より得られた電界効果型トランジスタのボトムゲート・トップコンタクト型80のトランスファ特性を測定したところ、移動度は3.1cm/Vsに達し、on/offは10、閾値電圧は−2Vであった。
図1に示すように、電界効果型トランジスタのボトムゲート・ボトムコンタクト型70を作製した。基板10として100μm厚のポリイミドを用い、ゲート電極20として金を用いて、真空蒸着法により膜厚40nmに形成した。基板10と金(ゲート電極20)の密着性を向上させるため、金を真空蒸着法により形成する前にチタンを3nm程度形成している。金(ゲート電極20)は、レジストを用いたフォトリソグラフィ法及びエッチングにより所望の形状にした
次に、ゲート電極20上にゲート絶縁層30を形成した。図4に示すように、ゲート絶縁層30は3層構造で形成した。まず、有機高分子層31として、PVPをシクロヘキサノン溶液にしてスピンコートし、180℃で30分焼成することにより膜厚300nmで形成した。次に、有機高分子層31上に無機酸化物層32として、酸化アルミニウム膜を用いて、アルミニウムをターゲットとして真空中に酸素を導入した反応性RFマグネトロンスパッタリング法により膜厚60nmで形成した。得られたフィルムの表面をUV/オゾン処理によって親水化処理し、純水で洗い流し、乾燥窒素を吹き付けて表面を乾かした。次に、無機酸化物層32上に自己組織化単分子膜33としてオクタデシルホスホン酸(OPA)を用いて、得られたフィルムをOPAの乾燥クロロホルム溶液に浸漬し、1分経過後、フィルムを取り出し、150℃で15分加熱した後,トルエンで洗い流し、乾燥窒素を吹き付けて乾すことにより形成した。以上のように、有機高分子層31、無機酸化物層32及び自己組織化単分子膜33の各層を積層することでゲート絶縁層30を得た。得られたゲート絶縁層30の表面をAFMで観察したところ、算術平均粗さRaは0.18nm、二乗平均粗さRMSは0.19nmであった。純水の接触角は106°であった。
得られたゲート絶縁層30上にマスクをあて、ソース電極40及びドレイン電極50として金を用いて、真空蒸着法により膜厚40nmで形成して電極パターンとした。
次に、ゲート絶縁層30上に有機半導体60を形成した。有機半導体60として、ポリ−3−ヘキシルチオフェン(P3HT)を用いて、THF溶液をスピンキャストし、180℃、1時間加熱することにより膜厚60nmで形成することにより、電界効果型トランジスタのボトムゲート・ボトムコンタクト型70を作製した。
以上より得られた電界効果型トランジスタのボトムゲート・ボトムコンタクト型70のトランスファ特性を測定したところ、移動度は2.6×10−1cm/Vsに達し、on/offは10、閾値電圧は−10Vであった。
[比較例1]
図1に示すように、電界効果型トランジスタのボトムゲート・ボトムコンタクト型70を作製した。基板10として100μm厚のポリイミドを用い、ゲート電極20として金を用いて、真空蒸着法により40nm形成した。基板10と金(ゲート電極20)の密着性を向上させるために、金を真空蒸着法する前にチタンを3nm程度形成している。金(ゲート電極20)は、レジストを用いたフォトリソグラフィ法及びエッチングにより所望の形状にした。
次に、ゲート電極20上に絶縁層30を形成した。図4に示すように、ゲート絶縁層30は3層構造で形成した。まず、有機高分子層31として、PVPをシクロヘキサノン溶液にしてスピンコートし、180℃で30分焼成することにより膜厚300nmで形成した。次に、有機高分子層31上に無機酸化物層32として、酸化ケイ素膜とコルコート(株)製、商品名「コルコートP」とをスピンコートで塗布した後、100℃で1分焼成することにより形成した。得られたフィルムの表面をUV/オゾン処理によって親水化処理し、純水で洗い流し、乾燥窒素を吹き付けて表面を乾かした。次に、無機酸化物層32上に自己組織化単分子膜33としてOTSを用いて、得られたフィルムを大気中でOTSのヘキサン溶液に浸漬し、12時間経過後、フィルムを取り出し、ヘキサンで洗い流し、乾燥窒素を吹き付けて乾かすことにより形成した。以上のように、有機高分子層31、無機酸化物層32及び自己組織化単分子膜33の各層を積層することでゲート絶縁層30を得た。得られたゲート絶縁層30の表面をAFMで観察したところ、所々にOTSがポリマー化した球状の微粒子が存在し、算術平均粗さRaは0.68nm、二乗平均粗さRMSは0.83nmであった。純水の接触角は93°であった。
得られたゲート絶縁層30上にマスクをあて、ソース電極40及びドレイン電極50として金を用いて、真空蒸着法により膜厚40nmで形成して、電極パターンとした。
次に、ゲート絶縁層30上に有機半導体60を形成した。有機半導体60には、ペンタセンを用いて、真空蒸着法により膜厚30nmで形成することにより、電界効果型トランジスタのボトムゲート・ボトムコンタクト型70を作製した。
以上より得られた電界効果型トランジスタのボトムゲート・ボトムコンタクト型70トランスファ特性を測定したところ、移動度は0.43cm/Vsであり、on/offは10、閾値電圧は−5Vであった。
実施例と比較例とを対比すると、ゲート絶縁層30表面の算術平均粗さRaまたは二乗平均粗さRMSが0.3nm未満である場合が、優れたチャージキャリア伝導性能を与えることができる。
本発明の電界効果型トランジスタは、アクティブマトリックス型のLCD、有機EL、電子ペーパ等の表示素子に適用できる。特に低温で印刷法、真空蒸着法などで形成可能な有機半導体の特徴を生かしたフレキシブルディスプレイの表示素子に適用できる。
10…基板
20…ゲート電極
30…ゲート絶縁層
31…有機高分子層
32…無機酸化物層
33…自己組織化単分子膜
40…ソース電極
50…ドレイン電極
60…有機半導体
70…ボトムゲート・ボトムコンタクト
80…ボトムゲート・トップコンタクト

Claims (14)

  1. 基板と、
    前記基板上に形成されたゲート電極と、
    前記ゲート電極上に形成されたゲート絶縁層と、
    前記ゲート絶縁層上に形成された有機半導体、ソース電極及びドレイン電極と、を備え、
    前記ゲート絶縁層は、二層以上の積層体であり、かつ前記有機半導体と接する前記ゲート絶縁層表面の算術平均粗さRaまたは二乗平均粗さRMSが0.3nm未満であることを特徴とする電界効果型トランジスタ。
  2. 前記ゲート絶縁層は、前記有機半導体と接する層が自己組織化単分子膜であることを特徴とする請求項1に記載の電界効果型トランジスタ。
  3. 前記ゲート絶縁層を構成する一層は、有機高分子化合物を含む材料であることを特徴とする請求項1又は2に記載の電界効果型トランジスタ。
  4. 前記ゲート絶縁層を構成する一層は、無機酸化物を含む材料であることを特徴とする請求項1乃至3のいずれかに記載の電界効果型トランジスタ。
  5. 前記有機半導体と接する前記ゲート絶縁層表面の純水との接触角が95度以上であることを特徴とする請求項1乃至4のいずれかに記載の電界効果型トランジスタ。
  6. 基板を準備し、
    前記基板上にゲート電極を形成し、
    前記ゲート電極上に二層以上の積層体であり、表面の処理を行うことにより算術平均粗さRaまたは二乗平均粗さRMSが0.3nm未満であるゲート絶縁層を形成し、
    前記ゲート絶縁層上に有機半導体、ソース電極及びドレイン電極を形成することを特徴とする電界効果型トランジスタの製造方法。
  7. 前記ゲート絶縁層は、前記有機半導体と接する層が自己組織化単分子膜であることを特徴とする請求項6に記載の電界効果型トランジスタの製造方法。
  8. 前記自己組織化単分子膜は、自己組織化単分子膜の形成材料を分散させた乾燥溶媒中に浸漬させて形成することを特徴とする請求項7に記載の電界効果型トランジスタの製造方法。
  9. 前記乾燥溶媒が、クロロホルム、トリクロロエチレン、アニソール、ジエチルエーテル、ヘキサン、トルエンのうち少なくともいずれか一つを含むことを特徴とする請求項8に記載の電界効果型トランジスタの製造方法。
  10. 前記ゲート絶縁層を構成する一層は、有機高分子化合物を含む材料であることを特徴とする請求項6乃至9のいずれかに記載の電界効果型トランジスタの製造方法。
  11. 前記ゲート絶縁層を構成する一層は、無機酸化物を含む材料であることを特徴とする請求項6乃至10のいずれかに記載の電界効果型トランジスタの製造方法。
  12. 前記有機半導体と接する前記ゲート絶縁層表面の純水との接触角が95度以上であることを特徴とする請求項6乃至11のいずれかに記載の電界効果型トランジスタの製造方法。
  13. 請求項1乃至5のいずれかに記載の電界効果型トランジスタを用いた画像表示装置。
  14. 前記画像表示装置は、液晶表示装置、有機EL表示装置及び電子ペーパのいずれかであることを特徴とする請求項13に記載の画像表示装置。
JP2009038868A 2008-03-12 2009-02-23 電界効果型トランジスタ及びその製造方法並びに画像表示装置 Pending JP2009246342A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009038868A JP2009246342A (ja) 2008-03-12 2009-02-23 電界効果型トランジスタ及びその製造方法並びに画像表示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008062813 2008-03-12
JP2009038868A JP2009246342A (ja) 2008-03-12 2009-02-23 電界効果型トランジスタ及びその製造方法並びに画像表示装置

Publications (1)

Publication Number Publication Date
JP2009246342A true JP2009246342A (ja) 2009-10-22

Family

ID=41307874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009038868A Pending JP2009246342A (ja) 2008-03-12 2009-02-23 電界効果型トランジスタ及びその製造方法並びに画像表示装置

Country Status (1)

Country Link
JP (1) JP2009246342A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011233858A (ja) * 2010-04-09 2011-11-17 Dainippon Printing Co Ltd 薄膜素子用基板の製造方法、薄膜素子の製造方法、薄膜トランジスタの製造方法、薄膜素子、および薄膜トランジスタ
WO2013021760A1 (ja) * 2011-08-06 2013-02-14 東京エレクトロン株式会社 有機トランジスタ及びその製造方法
US9024312B2 (en) 2009-09-30 2015-05-05 Dai Nippon Printing Co., Ltd. Substrate for flexible device, thin film transistor substrate for flexible device, flexible device, substrate for thin film element, thin film element, thin film transistor, method for manufacturing substrate for thin film element, method for manufacturing thin film element, and method for manufacturing thin film transistor
JP2015177100A (ja) * 2014-03-17 2015-10-05 株式会社デンソー 有機トランジスタ
JP2016025246A (ja) * 2014-07-22 2016-02-08 株式会社デンソー 有機トランジスタおよび有機トランジスタの製造方法
JP2016131215A (ja) * 2015-01-14 2016-07-21 日本曹達株式会社 有機薄膜トランジスタ
JP2020013994A (ja) * 2018-07-09 2020-01-23 Jsr株式会社 基板処理方法、基板処理システム及び自己組織化材料
JP6897897B1 (ja) * 2021-02-08 2021-07-07 凸版印刷株式会社 薄膜トランジスタ、および薄膜トランジスタの製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004273678A (ja) * 2003-03-07 2004-09-30 Konica Minolta Holdings Inc 有機薄膜トランジスタ
JP2007012986A (ja) * 2005-07-01 2007-01-18 Univ Of Tokyo 有機半導体装置
JP2007109798A (ja) * 2005-10-12 2007-04-26 Konica Minolta Holdings Inc 有機薄膜トランジスタ
JP2007116170A (ja) * 2005-10-19 2007-05-10 Samsung Sdi Co Ltd 有機薄膜トランジスタ、その製造方法及びそれを備えた平板表示素子
JP2007324288A (ja) * 2006-05-31 2007-12-13 Konica Minolta Holdings Inc 有機半導体膜及びその製造方法、有機薄膜トランジスタ及びその製造方法
US20080048184A1 (en) * 2006-08-25 2008-02-28 Samsung Electronics Co., Ltd. Method of forming contact for organic active layer, method of manufacturing flat panel display, organic thin film transistor display, and organic light emitting diode display
JP2008060117A (ja) * 2006-08-29 2008-03-13 Konica Minolta Holdings Inc 有機薄膜トランジスタ及びその製造方法
JP2009518260A (ja) * 2005-12-02 2009-05-07 ルーセント テクノロジーズ インコーポレーテッド オンデマンド結晶構造成長

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004273678A (ja) * 2003-03-07 2004-09-30 Konica Minolta Holdings Inc 有機薄膜トランジスタ
JP2007012986A (ja) * 2005-07-01 2007-01-18 Univ Of Tokyo 有機半導体装置
JP2007109798A (ja) * 2005-10-12 2007-04-26 Konica Minolta Holdings Inc 有機薄膜トランジスタ
JP2007116170A (ja) * 2005-10-19 2007-05-10 Samsung Sdi Co Ltd 有機薄膜トランジスタ、その製造方法及びそれを備えた平板表示素子
JP2009518260A (ja) * 2005-12-02 2009-05-07 ルーセント テクノロジーズ インコーポレーテッド オンデマンド結晶構造成長
JP2007324288A (ja) * 2006-05-31 2007-12-13 Konica Minolta Holdings Inc 有機半導体膜及びその製造方法、有機薄膜トランジスタ及びその製造方法
US20080048184A1 (en) * 2006-08-25 2008-02-28 Samsung Electronics Co., Ltd. Method of forming contact for organic active layer, method of manufacturing flat panel display, organic thin film transistor display, and organic light emitting diode display
JP2008060117A (ja) * 2006-08-29 2008-03-13 Konica Minolta Holdings Inc 有機薄膜トランジスタ及びその製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9024312B2 (en) 2009-09-30 2015-05-05 Dai Nippon Printing Co., Ltd. Substrate for flexible device, thin film transistor substrate for flexible device, flexible device, substrate for thin film element, thin film element, thin film transistor, method for manufacturing substrate for thin film element, method for manufacturing thin film element, and method for manufacturing thin film transistor
JP2011233858A (ja) * 2010-04-09 2011-11-17 Dainippon Printing Co Ltd 薄膜素子用基板の製造方法、薄膜素子の製造方法、薄膜トランジスタの製造方法、薄膜素子、および薄膜トランジスタ
WO2013021760A1 (ja) * 2011-08-06 2013-02-14 東京エレクトロン株式会社 有機トランジスタ及びその製造方法
JP2015177100A (ja) * 2014-03-17 2015-10-05 株式会社デンソー 有機トランジスタ
JP2016025246A (ja) * 2014-07-22 2016-02-08 株式会社デンソー 有機トランジスタおよび有機トランジスタの製造方法
JP2016131215A (ja) * 2015-01-14 2016-07-21 日本曹達株式会社 有機薄膜トランジスタ
JP2020013994A (ja) * 2018-07-09 2020-01-23 Jsr株式会社 基板処理方法、基板処理システム及び自己組織化材料
JP7247788B2 (ja) 2018-07-09 2023-03-29 Jsr株式会社 基板処理方法、基板処理システム及び自己組織化材料
JP6897897B1 (ja) * 2021-02-08 2021-07-07 凸版印刷株式会社 薄膜トランジスタ、および薄膜トランジスタの製造方法
WO2022168983A1 (ja) * 2021-02-08 2022-08-11 凸版印刷株式会社 薄膜トランジスタ、および薄膜トランジスタの製造方法
JP2022121026A (ja) * 2021-02-08 2022-08-19 凸版印刷株式会社 薄膜トランジスタ、および薄膜トランジスタの製造方法

Similar Documents

Publication Publication Date Title
US20090297868A1 (en) Method for Forming Self-Assembled Monolayer Film, and Structural Body and Field-Effect Transistor Having Same
JP2009246342A (ja) 電界効果型トランジスタ及びその製造方法並びに画像表示装置
US8309954B2 (en) Insulating thin film, formation solution for insulating thin film, field-effect transistor, method for manufacturing the same and image display unit
KR101508780B1 (ko) 유기 박막 트랜지스터의 제조방법 및 그에 의해 제조된 유기 박막 트랜지스터
JP5565038B2 (ja) 電界効果型トランジスタ及びその製造方法並びに画像表示装置
US20110117695A1 (en) Fabrication method of organic thin-film transistors
TWI677104B (zh) 薄膜電晶體、薄膜電晶體之製造方法及使用薄膜電晶體之影像顯示裝置
JP5262974B2 (ja) 絶縁性薄膜、絶縁性薄膜の形成用溶液、絶縁性薄膜の製造方法、電界効果型トランジスタ及びその製造方法並びに画像表示装置
TW200843118A (en) Ambipolar transistor design
Park et al. Electrical characteristics of poly (3-hexylthiophene) thin film transistors printed and spin-coated on plastic substrates
US20170222168A1 (en) Thin-film transistor and method of fabricating the same
JP5141476B2 (ja) 電界効果型トランジスタ及びその製造方法並びに画像表示装置
JP2010080896A (ja) 電界効果型トランジスタ及びその製造方法並びに画像表示装置
TW201205913A (en) Organic semiconductor film and method for manufacturing the same, and stamp for contact printing
KR20130022575A (ko) 유기 전계효과 트랜지스터 및 그의 제조 방법
JP5671911B2 (ja) 薄膜トランジスタアレイ及び画像表示装置並びに薄膜トランジスタアレイの製造方法
JP5807374B2 (ja) 薄膜トランジスタ基板の製造方法およびトップゲート構造薄膜トランジスタ基板
WO2010137664A1 (ja) アルキルシラン積層体及びその製造方法、並びに薄膜トランジスタ
JP4700976B2 (ja) 電界効果型有機トランジスタの製造方法
JP2007188923A (ja) 電界効果型トランジスタおよびそれを用いた画像表示装置
WO2010082414A1 (ja) 有機薄膜トランジスタ、その製造方法及びそれを備える装置
JP5640331B2 (ja) 電界効果型トランジスタ及びその製造方法並びに画像表示装置
WO2011065083A1 (ja) 有機薄膜トランジスタ、およびその製造方法
WO2020158408A1 (ja) 有機薄膜トランジスタおよび有機薄膜トランジスタの製造方法
Kim et al. Organic thin‐film devices on paper substrates

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131010

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131022

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140507

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141202