JP6897897B1 - 薄膜トランジスタ、および薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタ、および薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JP6897897B1
JP6897897B1 JP2021018151A JP2021018151A JP6897897B1 JP 6897897 B1 JP6897897 B1 JP 6897897B1 JP 2021018151 A JP2021018151 A JP 2021018151A JP 2021018151 A JP2021018151 A JP 2021018151A JP 6897897 B1 JP6897897 B1 JP 6897897B1
Authority
JP
Japan
Prior art keywords
gate insulating
insulating film
electrode layer
layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021018151A
Other languages
English (en)
Other versions
JP2022121026A (ja
Inventor
ちひろ 今村
ちひろ 今村
伊藤　学
学 伊藤
田中　幸一
幸一 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2021018151A priority Critical patent/JP6897897B1/ja
Priority to JP2021096350A priority patent/JP2022121355A/ja
Application granted granted Critical
Publication of JP6897897B1 publication Critical patent/JP6897897B1/ja
Priority to CN202280011292.1A priority patent/CN116783714A/zh
Priority to PCT/JP2022/004765 priority patent/WO2022168983A1/ja
Priority to EP22749854.0A priority patent/EP4290586A4/en
Publication of JP2022121026A publication Critical patent/JP2022121026A/ja
Priority to US18/366,938 priority patent/US20230387242A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】可撓性基板の曲げに対する薄膜トランジスタの電気的な耐久性の向上を可能とした薄膜トランジスタ、および薄膜トランジスタの製造方法を提供する。【解決手段】ゲート絶縁層は、支持面の第２部分とゲート電極層とを覆う有機高分子化合物で構成された第１ゲート絶縁膜２１と、第１ゲート絶縁膜２１と半導体層１３とに挟まれて無機珪素化合物で構成された第２ゲート絶縁膜２２と、から構成され、第２ゲート絶縁膜２２の厚さが、２ｎｍ以上３０ｎｍ以下であり、第２ゲート絶縁膜２２の水素含有量が、５ａｔ％以上１３ａｔ％以下である。【選択図】図１

Description

本発明は、有機高分子化合物によって構成された第１ゲート絶縁膜と、無機珪素化合物によって構成された第２ゲート絶縁膜との積層体をゲート絶縁層として備える薄膜トランジスタ、および薄膜トランジスタの製造方法に関する。
有機高分子化合物膜と無機珪素化合物膜とをゲート絶縁層に備えた薄膜トランジスタは、耐圧性と柔軟性とを兼ね備える。薄膜トランジスタの電気的な特性を高めること、および薄膜トランジスタにおける層間での密着性を高めることを目的として、ゲート絶縁層の誘電特性値（＝（εＡ／ｄＡ）／（εＢ／ｄＢ））を０．０１５以上１．０以下とすることが提案されている（例えば、特許文献１を参照）。なお、誘電特性値の算出に用いる比誘電率εＡは、有機高分子化合物を含有する第１ゲート絶縁膜の比誘電率である。厚さｄＡは、第１ゲート絶縁膜の厚さである。また、誘電特性値の算出に用いる比誘電率εＢは、無機珪素化合物を含有する第２ゲート絶縁膜の比誘電率である。厚さｄＢは、第２ゲート絶縁膜の厚さである。
特開２０１０−２１２６４号公報
ゲート絶縁層が有する比誘電率は、単位面積あたりに誘起される電荷量を確保できるか否かを示す指標値であり、また、ゲート絶縁層が有する比誘電率は、ゲート電極と他の電極との間の電流漏れを抑えるか否かを示す指標値でもある。一方、ゲート絶縁層が有する比誘電率は、可撓性基板の曲げに対する電気的な耐久性と密接に関連していない。同様に、誘電分極のしやすさを第１ゲート絶縁膜と第２ゲート絶縁膜との間で比較した上述の誘電特性値もまた、可撓性基板の曲げに対する電気的な耐久性と密接に関連していない。結果として、所定範囲の比誘電率を備えた構成、さらには所定範囲の誘電特性値を備えた構成であっても、可撓性基板の曲げに対する電気的な耐久性を高めるまでには至らない。
上記課題を解決するための薄膜トランジスタは、支持面を有した可撓性基板と、前記支持面の第１部分に位置するゲート電極層と、前記支持面の第２部分と前記ゲート電極層とを覆うゲート絶縁層と、前記ゲート電極層と半導体層とによって前記ゲート絶縁層を挟む前記半導体層と、前記半導体層の第１端部に接するソース電極層と、前記半導体層の第２端部に接するドレイン電極層と、を備える。前記ゲート絶縁層は、有機高分子化合物によって構成され、前記第２部分と前記ゲート電極層とを覆う第１ゲート絶縁膜と、無機珪素化合物によって構成され、前記第１ゲート絶縁膜と前記半導体層とに挟まれた第２ゲート絶縁膜と、から構成される。前記第２ゲート絶縁膜の厚さが、２ｎｍ以上３０ｎｍ以下であり、前記第２ゲート絶縁膜の水素含有量が、２ａｔ％以上１５ａｔ％以下である。
上記課題を解決するための薄膜トランジスタは、支持面を有した可撓性基板と、前記支持面の第１部分に位置するゲート電極層と、前記支持面の第２部分と前記ゲート電極層とを覆うゲート絶縁層と、前記ゲート電極層と半導体層とによって前記ゲート絶縁層を挟む前記半導体層と、前記半導体層の第１端部に接するソース電極層と、前記半導体層の第２端部に接するドレイン電極層と、を備える。前記ゲート絶縁層は、有機高分子化合物によって構成され、前記第２部分と前記ゲート電極層とを覆う第１ゲート絶縁膜と、酸化珪素によって構成され、前記第１ゲート絶縁膜と前記半導体層とに挟まれた第２ゲート絶縁膜と、から構成される。前記第２ゲート絶縁膜の厚さが、２ｎｍ以上４０ｎｍ以下であり、前記第２ゲート絶縁膜の水素含有量が、２ａｔ％以上１４ａｔ％以下である。
上記課題を解決するための薄膜トランジスタは、支持面を有した可撓性基板と、前記支持面の第１部分に位置するゲート電極層と、前記支持面の第２部分と前記ゲート電極層とを覆うゲート絶縁層と、前記ゲート電極層と半導体層とによって前記ゲート絶縁層を挟む前記半導体層と、前記半導体層の第１端部に接するソース電極層と、前記半導体層の第２端部に接するドレイン電極層と、を備える。前記ゲート絶縁層は、有機高分子化合物によって構成され、前記第２部分と前記ゲート電極層とを覆う第１ゲート絶縁膜と、窒化珪素によって構成され、前記第１ゲート絶縁膜と前記半導体層とに挟まれた第２ゲート絶縁膜と、から構成される。前記第２ゲート絶縁膜の厚さが、２ｎｍ以上３０ｎｍ以下であり、前記第２ゲート絶縁膜の水素含有量が、５ａｔ％以上１８ａｔ％以下である。
上記各薄膜トランジスタによれば、しきい値電圧の変化量を低めること、かつ半導体層の電界効果移動度を高めることが可能となる。さらに、可撓性基板の曲げに対する電界効果移動度の変化を抑えることが可能となる。
上記薄膜トランジスタにおいて、前記第２ゲート絶縁膜の厚さが、５ｎｍ以上２５ｎｍ以下であり、前記第２ゲート絶縁膜の水素含有量が、６ａｔ％以上１０ａｔ％以下であってもよい。この薄膜トランジスタによれば、可撓性基板の曲げに対する電界効果移動度の変化を抑えることが、より高い電界効果移動度を備える構成において実現可能となる。
上記薄膜トランジスタにおいて、前記第１ゲート絶縁膜は、比誘電率εＡと厚さｄＡとを有し、前記第２ゲート絶縁膜は、比誘電率εＢと厚さｄＢとを有し、前記ゲート絶縁層が下記式（１）を満たしてもよい。この薄膜トランジスタによれば、可撓性基板の曲げに対する電界効果移動度の変化を高い電界効果移動度のもとで抑えることが実現可能となる。
０．００１≦（εＡ／ｄＡ）／（εＢ／ｄＢ）＜０．０１５ … 式（１）
上記薄膜トランジスタにおいて、前記第１ゲート絶縁膜の比誘電率は、前記第２ゲート絶縁膜の比誘電率よりも低く、前記第１ゲート絶縁膜の厚さは、３００ｎｍ以上２５００ｎｍ以下であってもよい。
上記薄膜トランジスタにおいて、前記半導体層は、インジウムを含有する酸化物半導体層であってもよい。
上記課題を解決するための薄膜トランジスタの製造方法は、可撓性基板の支持面における第１部分にゲート電極層を形成すること、前記支持面の第２部分と前記ゲート電極層とを覆うようにゲート絶縁層を形成すること、前記ゲート電極層と半導体層とによって前記ゲート絶縁層を挟むように前記半導体層を形成すること、および、前記半導体層の第１端部に接するソース電極層、および前記半導体層の第２端部に接するドレイン電極層を形成すること、を含む。前記ゲート絶縁層を形成することは、前記第２部分と前記ゲート電極層とを覆う有機高分子化合物によって構成された第１ゲート絶縁膜を塗布法で形成すること、および、前記第１ゲート絶縁膜と前記半導体層とに挟まれて無機珪素化合物によって構成された第２ゲート絶縁膜をプラズマＣＶＤ法で形成すること、を含む。前記第２ゲート絶縁膜の厚さが、２ｎｍ以上３０ｎｍ以下であり、前記第２ゲート絶縁膜の水素含有量が、２ａｔ％以上１５ａｔ％以下である。
上記課題を解決するための薄膜トランジスタの製造方法は、可撓性基板の支持面における第１部分にゲート電極層を形成すること、前記支持面の第２部分と前記ゲート電極層とを覆うようにゲート絶縁層を形成すること、前記ゲート電極層と半導体層とによって前記ゲート絶縁層を挟むように前記半導体層を形成すること、および、前記半導体層の第１端部に接するソース電極層、および前記半導体層の第２端部に接するドレイン電極層を形成すること、を含む。前記ゲート絶縁層を形成することは、前記第２部分と前記ゲート電極層とを覆う有機高分子化合物によって構成された第１ゲート絶縁膜を塗布法で形成すること、および、前記第１ゲート絶縁膜と前記半導体層とに挟まれて酸化珪素によって構成された第２ゲート絶縁膜をプラズマＣＶＤ法で形成すること、を含む。前記第２ゲート絶縁膜の厚さが、２ｎｍ以上４０ｎｍ以下であり、前記第２ゲート絶縁膜の水素含有量が、２ａｔ％以上１４ａｔ％以下である。
上記課題を解決するための薄膜トランジスタの製造方法は、可撓性基板の支持面における第１部分にゲート電極層を形成すること、前記支持面の第２部分と前記ゲート電極層とを覆うようにゲート絶縁層を形成すること、前記ゲート電極層と半導体層とによって前記ゲート絶縁層を挟むように前記半導体層を形成すること、および、前記半導体層の第１端部に接するソース電極層、および前記半導体層の第２端部に接するドレイン電極層を形成すること、を含む。前記ゲート絶縁層を形成することは、前記第２部分と前記ゲート電極層とを覆う有機高分子化合物によって構成された第１ゲート絶縁膜を塗布法で形成すること、および、前記第１ゲート絶縁膜と前記半導体層とに挟まれて窒化珪素によって構成された第２ゲート絶縁膜をプラズマＣＶＤ法で形成すること、を含む。前記第２ゲート絶縁膜の厚さが、２ｎｍ以上３０ｎｍ以下であり、前記第２ゲート絶縁膜の水素含有量が、５ａｔ％以上１８ａｔ％以下である。
上記各薄膜トランジスタの製造方法によれば、しきい値電圧の変化量を低めること、かつ半導体層の電界効果移動度を高めることが可能となる。さらに、可撓性基板の曲げに対する電界効果移動度の変化を抑えることが可能となる。
上記構成によれば、可撓性基板の曲げに対する薄膜トランジスタの電気的な耐久性の向上が可能となる。
薄膜トランジスタが有する多層構造の第１例を示す断面図。 薄膜トランジスタが有する多層構造の第２例を示す断面図。 比較例における薄膜トランジスタを示す断面図。 厚さと水素含有率とに対する移動度の減少率の関係を示す散布図。 厚さと誘電特性値とに対する移動度の減少率の関係を示す散布図。 各実施例における層構成と移動度の減少率との関係を示す表。 各比較例における層構成と移動度の減少率との関係を示す表。
薄膜トランジスタ、および薄膜トランジスタの製造方法の一実施形態を以下に示す。まず、薄膜トランジスタの多層構造を説明し、次に薄膜トランジスタの各層について構成材料と寸法とを説明し、次に薄膜トランジスタの製造方法を説明する。
なお、図１は、薄膜トランジスタが有する多層構造の第１例を示し、図２は、薄膜トランジスタが有する多層構造の第２例を示す。以下では、図１、図２のそれぞれを視座として、薄膜トランジスタの各構成要素における上面、および下面を記載する。
また、薄膜トランジスタにおけるソースとドレインとは、薄膜トランジスタの駆動回路の動作によって定まるため、１つの電極層がソースからドレインに機能を替えてもよく、かつ他の電極層がドレインからソースに機能を替えてもよい。
［多層構造］
図１が示すように、薄膜トランジスタの第１例は、ボトムゲート・トップコンタクト型トランジスタである。薄膜トランジスタは、可撓性基板１１、ゲート電極層１２、第１ゲート絶縁膜２１、第２ゲート絶縁膜２２、半導体層１３、ソース電極層１４、およびドレイン電極層１５を備える。第１ゲート絶縁膜２１、および第２ゲート絶縁膜２２が、ゲート絶縁層を構成する。
可撓性基板１１とゲート電極層１２とが、図１の上方向であるチャンネル深さ方向Ｚに並ぶ。ソース電極層１４とドレイン電極層１５とが、図１の右方向であるチャンネル長方向Ｘに並ぶ。チャンネル幅方向Ｙが、チャンネル長方向Ｘとチャンネル深さ方向Ｚとに直交する。
可撓性基板１１の上面は、チャンネル長方向Ｘとチャンネル幅方向Ｙとに広がる支持面１１Ｓである。支持面１１Ｓは、チャンネル長方向Ｘにおいて相互に接する第１部分１１Ｓ１と第２部分１１Ｓ２とを備える。第１部分１１Ｓ１の面積は、第２部分１１Ｓ２の面積よりも小さい。第１部分１１Ｓ１は、ゲート電極層１２の下面と接する。第２部分１１Ｓ２は、第１ゲート絶縁膜２１の下面の一部分と接する。
第１ゲート絶縁膜２１は、ゲート電極層１２の上面に接する。第１ゲート絶縁膜２１は、支持面１１Ｓの全体を覆ってもよいし、支持面１１Ｓの一部分を覆ってもよい。
第２ゲート絶縁膜２２の下面は、第１ゲート絶縁膜２１の上面に接する。第２ゲート絶縁膜２２は、第１ゲート絶縁膜２１の全体を覆ってもよいし、第１ゲート絶縁膜２１の一部分を覆ってもよい。第２ゲート絶縁膜２２は、第２ゲート絶縁膜２２とゲート電極層１２とが第１ゲート絶縁膜２１を挟むように、ゲート電極層１２の上面を覆う。
半導体層１３の下面は、第２ゲート絶縁膜２２の上面に接する。半導体層１３は、半導体層１３とゲート電極層１２とが第１ゲート絶縁膜２１と第２ゲート絶縁膜２２とを挟むように、ゲート電極層１２の上面を覆う。チャンネル長方向Ｘにおいて、半導体層１３の長さは、ゲート電極層１２の長さよりも大きい。
ソース電極層１４の下面の一部分は、半導体層１３の上面に接する。ソース電極層１４の下面の他部分は、第２ゲート絶縁膜２２の上面に接する。ソース電極層１４は、チャンネル長方向Ｘの反対方向において、半導体層１３の端部である第１端部に接続されるように、半導体層１３の第１端部を覆う。
ドレイン電極層１５の下面の一部分は、半導体層１３の上面に接する。ドレイン電極層１５の下面の他部分は、第２ゲート絶縁膜２２の上面に接する。ドレイン電極層１５は、チャンネル長方向Ｘにおいて、半導体層１３の端部である第２端部に接続されるように、半導体層１３の第２端部を覆う。
ソース電極層１４とドレイン電極層１５とは、相互に離間している。チャンネル長方向Ｘにおいて、ソース電極層１４とドレイン電極層１５との間の長さＬは、ゲート電極層１２の長さよりも小さい。この場合、半導体層１３のなかのソース電極層１４とドレイン電極層１５との間の領域が、チャンネル領域Ｃである。チャンネル長方向Ｘにおけるチャンネル領域Ｃの長さ、すなわち、ソース電極層１４とドレイン電極層１５との間の長さＬが、チャンネル長である。また、チャンネル幅方向Ｙにおけるチャンネル領域Ｃの長さが、チャンネル幅である。
なお、１つの薄膜トランジスタのなかでチャンネル幅方向Ｙの各位置でのチャンネル長が一定でない場合、全てのチャンネル長の平均値が、１つの薄膜トランジスタにおけるチャンネル長である。また、長さＬがゲート電極層１２の長さよりも大きい場合、チャンネル深さ方向Ｚにおいて、半導体層１３のなかでゲート電極層１２と重なる領域が、チャンネル領域Ｃである。
図２が示すように、薄膜トランジスタは、ボトムゲート・ボトムコンタクト型トランジスタである。以下では、ボトムゲート・トップコンタクト型トランジスタと異なる構成について主に説明する。
ソース電極層１４の下面は、第２ゲート絶縁膜２２の上面に接する。ドレイン電極層１５の下面は、第２ゲート絶縁膜２２の上面に接する。
半導体層１３の下面の一部分は、第２ゲート絶縁膜２２に接する。半導体層１３の下面の一部分は、チャンネル長方向Ｘにおいて、ソース電極層１４とドレイン電極層１５との間を埋めるチャンネル領域Ｃを構成する。
半導体層１３の下面におけるチャンネル長方向Ｘとは反対方向の端部である第１端部は、ソース電極層１４の上面に接するように、ソース電極層１４の上面を覆う。半導体層１３の下面におけるチャンネル長方向Ｘの端部である第２端部は、ドレイン電極層１５の上面に接するように、ドレイン電極層１５の上面を覆う。
［可撓性基板］
可撓性基板１１は、上面に絶縁性を有する。可撓性基板１１は、透明基板でもよいし、不透明基板でもよい。可撓性基板１１は、絶縁性を有したフィルムでもよいし、支持面１１Ｓに絶縁性を付与された金属箔でもよいし、支持面１１Ｓに絶縁性を付与された合金箔でもよいし、可撓性を有した薄板ガラスでもよい。
可撓性基板１１を構成する材料は、有機高分子化合物、有機材料と無機材料との複合材料、金属、合金、および無機高分子化合物からなる群から選択される少なくとも一種である。
可撓性基板１１は、単層構造体でもよいし、多層構造体でもよい。可撓性基板１１が多層構造体である場合、可撓性基板１１を構成する各層の構成材料は、それぞれ有機高分子化合物、複合材料、金属、合金、無機高分子化合物からなる群から選択されるいずれか一種である。
可撓性基板１１が多層構造体である場合、可撓性基板１１は、下地基板と、下地基板から剥離可能に構成された剥離層とを備えてもよい。剥離層は、素子構造体と共に、下地基板から剥がされる。素子構造体を備える剥離層は、別の可撓性基材に貼り付けられてもよい。可撓性基材は、耐熱性が低い紙類、セロファン基材、布類、再生繊維類、皮革類、ナイロン基材、ポリウレタン基材を含む。この場合、剥離層と可撓性基材とは、別の可撓性基板１１を構成する。
有機高分子化合物は、ポリメチルメタクリレート、ポリアクリレート、ポリカーボネート、ポリスチレン、ポリエチレンサルファイド、ポリエーテルスルホン、ポリオレフィン、ポリエチレンテレフタレート、ポリエチレンナフタレート、シクロオレフィンポリマー、ポリエーテルサルフェン、トリアセチルセルロース、ポリビニルフルオライドフィルム、エチレン−テトラフルオロエチレンコポリマー、ポリイミド、フッ素系ポリマー、環状ポリオレフィン系ポリマーからなる群から選択される少なくとも一種である。
複合材料は、ガラス繊維強化アクリルポリマー、あるいはガラス繊維強化ポリカーボネートである。金属は、アルミニウム、あるいは銅である。合金は、鉄クロム合金、鉄ニッケル合金、あるいは鉄ニッケルクロム合金である。無機高分子化合物は、酸化珪素、酸化硼素、および酸化アルミニウムを含む無アルカリガラス、あるいは、酸化珪素、酸化ナトリウム、および酸化カルシウムを含むアルカリガラスである。
［電極層］
各電極層１２，１４，１５は、それぞれ単層構造体でもよいし、多層構造体でもよい。各電極層１２，１４，１５が多層構造体である場合、各電極層１２，１４，１５は、それぞれ電極層の下層との密着性を高める最下層、および電極層の上層との密着性を高める最上層を有することが好ましい。
各電極層１２，１４，１５を構成する材料は、金属でもよいし、合金でもよいし、導電性を有する金属酸化物でもよい。各電極層１２，１４，１５を構成する材料は、相互に異なってもよいし、同じであってもよい。
金属は、それぞれ遷移金属、アルカリ金属、およびアルカリ土類金属の少なくとも一種である。遷移金属は、インジウム、アルミニウム、金、銀、白金、チタン、銅、ニッケル、タングステンからなる群から選択される少なくとも一種である。アルカリ金属は、リチウム、あるいはセシウムである。アルカリ土類金属は、マグネシウム、およびカルシウムの少なくとも一種である。合金は、モリブデンニオブ（ＭｏＮｂ）、鉄クロム、アルミニウムリチウム、マグネシウム銀、アルミネオジウム合金、アルミネオジムジルコニア合金()からなる群から選択されるいずれか一種である。
金属酸化物は、酸化インジウム、酸化錫、酸化亜鉛、酸化カドミウム、酸化インジウムカドミウム、酸化カドミウム錫、酸化亜鉛錫からなる群から選択されるいずれか一種である。金属酸化物は、不純物を含有してもよい。不純物を含有する金属酸化物は、錫、亜鉛、チタン、セリウム、ハフニウム、ジルコニウム、モリブデンからなる群から選択される少なくとも一種の不純物を含有する酸化インジウムである。不純物を含有する金属酸化物は、アンチモン、またはフッ素を含有する酸化錫でもよい。不純物を含有する金属酸化物は、ガリウム、アルミニウム、硼素からなる群から選択される少なくとも一種の不純物を含有する酸化亜鉛でもよい。
半導体層１３を構成する材料が金属酸化物である場合、各電極層１４，１５は、半導体層１３と同一の構成元素から構成され、かつ不純物の濃度を半導体層１３よりも十分に高めた層であってもよい。
各電極層１２，１４，１５に適用できる材料の範囲を広げる場合、各電極層１２，１４，１５の電気抵抗率は、それぞれ好ましくは５．０×１０−５Ω・ｃｍ以上である。薄膜トランジスタの消費電力を抑える場合、各電極層１２，１４，１５の電気抵抗率は、それぞれ好ましくは１．０×１０−２Ω・ｃｍ以下である。
各電極層１２，１４，１５の電気抵抗値を抑える場合、各電極層１２，１４，１５の厚さは、それぞれ好ましくは５０ｎｍ以上である。薄膜トランジスタを構成する各層の平坦性を高める場合、各電極層１２，１４，１５の厚さは、それぞれ好ましくは３００ｎｍ以下である。
［半導体層］
半導体層１３を構成する材料は、無機半導体でもよいし、有機半導体でもよい。無機半導体は、酸化物半導体でもよいし、アモルファスシリコンでもよいし、化合物半導体でもよい。酸化物半導体は、インジウム、および亜鉛の少なくとも一方を含む。
半導体層１３の光透過率、および電界効果移動度（以下、移動度とも言う）を高める場合、半導体層１３は、好ましくはインジウムを含む酸化物半導体層である。酸化物半導体は、より好ましくはＩｎ-Ｍ-Ｚｎ系酸化物である。Ｉｎ-Ｍ-Ｚｎ系酸化物は、インジウム（Ｉｎ）および亜鉛（Ｚｎ）を含み、かつアルミニウム、チタン、ガリウム（Ｇａ）、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、ハフニウム、および錫からなる群から選択される少なくとも一種の金属元素（Ｍ）を含む。
半導体層１３の厚さの均一性を高める場合、半導体層１３の厚さは、好ましくは５ｎｍ以上である。半導体層１３の材料使用量を抑える場合、半導体層１３の厚さは、好ましくは１００ｎｍ以下である。厚さの均一性の向上、および材料使用量の抑制の両立を図る場合、半導体層１３の厚さは、好ましくは５ｎｍ以上１００ｎｍ以下である。さらに、これらの効果を得る実効性を高める場合、半導体層１３の厚さは、より好ましくは１０ｎｍ以上５０ｎｍ以下である。
移動度を高める場合、半導体層１３の電気抵抗率は、好ましくは１．０×１０４Ω・ｃｍ以下である。オン電流値とオフ電流値との比である電流オン／オフ比を高める場合、半導体層１３の電気抵抗率は、好ましくは１．０×１０−１Ω・ｃｍ以上である。移動度の向上、および電流オン／オフ比の向上の両立を図る場合、半導体層１３の電気抵抗率は、好ましくは１．０×１０−１Ω・ｃｍ以上１．０×１０４Ω・ｃｍ以下である。さらに、これらの効果を得る実効性を高める場合、半導体層１３の電気抵抗率は、より好ましくは１．０×１００Ω・ｃｍ以上１．０×１０３Ω・ｃｍ以下である。
［絶縁膜］
第１ゲート絶縁膜２１を構成する材料は、有機高分子化合物である。有機高分子化合物は、ポリビニルフェノール、ポリイミド、ポリビニルアルコール、アクリルポリマー、エポキシポリマー、アモルファスフッ素ポリマーを含むフッ素系ポリマー、メラミンポリマー、フランポリマー、キシレンポリマー、ポリアミドイミドポリマー、シリコーンポリマーからなる群から選択される少なくとも一種である。第１ゲート絶縁膜２１の耐熱性を高める場合、有機高分子化合物は、好ましくは、ポリイミド、アクリルポリマー、フッ素系ポリマーからなる群から選択される少なくとも一種である。
第１ゲート絶縁膜２１は、単層膜でもよいし、多層膜でもよい。第１ゲート絶縁膜２１が多層膜である場合、第１ゲート絶縁膜２１を構成する各層の構成材料は、それぞれ有機高分子化合物である。
第１ゲート絶縁膜２１の比誘電率εＡは、２．０以上５．０以下である。第１ゲート絶縁膜２１の厚さを薄くし、移動度を高める場合、第１ゲート絶縁膜２１の比誘電率は、好ましくは３．０以上４．０以下である。
ゲート電極層１２と他の電極層１４，１５との間の電流漏れを抑える場合、第１ゲート絶縁膜２１の厚さは、好ましくは５００ｎｍ以上である。薄膜トランジスタを駆動するためのゲート電圧の抑制を図る場合、第１ゲート絶縁膜２１の厚さは、好ましくは１０μｍ以下である。電流漏れの抑制、およびゲート電圧の抑制を図る場合、第１ゲート絶縁膜２１の厚さは、好ましくは５００ｎｍ以上１０μｍ以下である。さらに、これらの効果を得る実効性を高めると共に、第１ゲート絶縁膜２１の厚さの均一性を高め、かつ第１ゲート絶縁膜２１の生産性の向上を図る場合、第１ゲート絶縁膜２１の厚さは、より好ましくは１０００ｎｍ以上５０００ｎｍ以下である。第１ゲート絶縁膜２１の厚さは、さらに好ましくは１０００ｎｍ以上２５００ｎｍ以下である。
ゲート絶縁層の耐圧性の向上を図る場合、ゲート絶縁層の抵抗率は、好ましくは１×１０１１Ω・ｃｍ以上である。さらに、第１ゲート絶縁膜２１の薄膜化を図る場合、ゲート絶縁層の抵抗率は、より好ましくは１×１０１３Ω・ｃｍ以上である。
第２ゲート絶縁膜２２を構成する材料は、長距離秩序を有しない無機珪素化合物である。無機珪素化合物は、酸化珪素、窒化珪素、および酸化窒化珪素からなる群から選択される少なくとも一種である。窒化珪素を構成する元素は、酸素、珪素、および水素を含む。窒化珪素を構成する元素は、窒素、珪素、および水素を含む。酸化窒化珪素を構成する元素は、酸素、窒素、珪素、および水素を含む。
第２ゲート絶縁膜２２の比誘電率εＢは、第１ゲート絶縁膜２１の比誘電率εＡ以上であって、３．５以上１０以下である。無機珪素化合物を島状に点在させず連続膜にするため、第２ゲート絶縁膜２２の厚さは、２ｎｍ以上である。
第２ゲート絶縁膜２２は、単層膜でもよいし、多層膜でもよい。第２ゲート絶縁膜２２が多層膜である場合、第２ゲート絶縁膜２２を構成する各層の構成材料は、それぞれ無機珪素化合物である。
酸化珪素は、珪素と水素との結合、および酸素と水素との結合の少なくとも一種の状態で水素を含む。酸化珪素の珪素の含有量に対する酸化珪素の酸素の含有量の比率は、二酸化珪素の化学量論比である２以下である。
窒化珪素は、珪素と水素との結合、および窒素と水素との結合の少なくとも一種の状態で水素を含む。窒化珪素の珪素の含有量に対する窒化珪素の窒素の含有量の比率は、四窒化三珪素の化学量論比である４／３以下である。
酸化窒化珪素は、珪素と水素との結合、酸素と水素との結合、および窒素と水素との結合の少なくとも一種の状態で水素を含む。酸化窒化珪素の組成は、窒素の含有量が酸素の含有量よりも高くてもよいし、酸素の含有量が窒素の含有量よりも高くてもよい。
無機珪素化合物に含有される水素は、短距離秩序を形成する無機珪素化合物の格子に欠陥を形成し、可撓性基板１１の曲げによる短距離秩序の揺らぎを緩和する。なお、水素の含有量が上がるほど、無機珪素化合物に含まれる珪素の未結合手（ダングリングボンド）が減りやすい。また、無機珪素化合物に含まれる酸素や窒素の含有量が下がりやすいため、半導体層１３が酸化物半導体である場合、酸化物半導体における好適な酸素欠損量を保ちやすい。一方で、水素の含有量が過大である場合、第２ゲート絶縁膜２２のなかで水素が珪素から解離しやすく、解離した水素が拡散し、しきい値電圧を変化させるおそれがある。
そこで、第２ゲート絶縁膜２２を構成する材料が酸化珪素、窒化珪素、および酸化窒化珪素の少なくとも一種である場合、可撓性基板１１の曲げに対する電気的な特性の耐久性を高めるため、第２ゲート絶縁膜２２は、下記条件１、および条件２を満たす。
（条件１）水素含有量が２ａｔ％以上１５ａｔ％以下である。
（条件２）厚さｄＢが３０ｎｍ以下である。
また、第２ゲート絶縁膜２２を構成する材料が酸化珪素である場合、可撓性基板１１の曲げに対する電気的な特性の耐久性を高めるため、第２ゲート絶縁膜２２は、下記条件３、および条件４を満たす。
（条件３）水素含有量が２ａｔ％以上１４ａｔ％以下である。
（条件４）厚さｄＢが４０ｎｍ以下である。
さらに、電気的な特性の耐久性を高める実効性を高める場合、酸化珪素の水素含有量は、好ましくは６ａｔ％以上１０ａｔ％以下であり、かつ第２ゲート絶縁膜２２の厚さは、好ましくは５ｎｍ以上２５ｎｍ以下である。
また、第２ゲート絶縁膜２２を構成する材料が窒化珪素である場合、可撓性基板１１の曲げに対する電気的な特性の耐久性を高めるため、第２ゲート絶縁膜２２は、下記条件５、および条件６を満たす。
（条件５）水素含有量が５ａｔ％以上１８ａｔ％以下である。
（条件６）厚さｄＢが３０ｎｍ以下である。
また、薄膜トランジスタの電気的な特性を高める場合、第１ゲート絶縁膜２１と第２ゲート絶縁膜２２との積層構造体であるゲート絶縁層は、好ましくは下記式（１）を満たす。第１ゲート絶縁膜２１は、比誘電率εＡと厚さｄＡとを有し、第２ゲート絶縁膜２２は、比誘電率εＢと厚さｄＢとを有する。
０．００１≦（εＡ／ｄＡ）／（εＢ／ｄＢ）＜０．０１５ … 式（１）
ゲート絶縁層の耐圧性を高める場合、誘電特性値Ｋ（＝（εＡ／ｄＡ）／（εＢ／ｄＢ））は、好ましくは０．０１５より小さい。移動度を高める場合、誘電特性値Ｋは、好ましくは０．００１以上である。
［薄膜トランジスタの製造方法］
ボトムゲート・トップコンタクト型トランジスタの製造方法は、可撓性基板１１にゲート電極層１２を形成する第１工程、ゲート電極層１２に第１ゲート絶縁膜２１を積層する第２工程、および第１ゲート絶縁膜２１に第２ゲート絶縁膜２２を積層する第３工程を含む。また、ボトムゲート・トップコンタクト型トランジスタの製造方法は、第２ゲート絶縁膜２２に半導体層１３を積層する第４工程、および半導体層１３にソース電極層１４とドレイン電極層１５とを積層する第５工程を含む。
なお、ボトムゲート・ボトムコンタクト型トランジスタの製造方法は、第４工程において、第２ゲート絶縁膜２２にソース電極層１４とドレイン電極層１５とを積層する。また、第５工程において、ソース電極層１４、ドレイン電極層１５、および第２ゲート絶縁膜２２に半導体層１３を積層する。第４工程に用いる方法は、ボトムゲート・トップコンタクト型トランジスタの製造方法における第５工程に用いる方法を用いる。第５工程に用いる方法は、ボトムゲート・トップコンタクト型トランジスタの製造方法における第４工程に用いる方法を用いる。そのため、以下では、ボトムゲート・トップコンタクト型トランジスタの製造方法を主に説明し、ボトムゲート・ボトムコンタクト型トランジスタの製造方法において重複した説明を割愛する。
第１工程において、ゲート電極層１２は、ゲート電極層１２の形状に追従したマスクを用いる成膜方法によって形成されてもよい。あるいは、ゲート電極層１２は、ゲート電極層１２となる電極膜を成膜した後に、エッチング法を用いて電極膜をゲート電極層１２の形状に加工する方法によって形成されてもよい。
ゲート電極層１２の形成に用いる成膜方法は、真空蒸着法、イオンプレーティング法、スパッタリング法、レーザーアブレーション法、導電性ペーストを用いるスピンコート法、ディップコート法、スリットダイコート法からなる群から選択される少なくとも一種である。あるいは、ゲート電極層１２の形成に用いる成膜方法は、スクリーン印刷法、凸版印刷法、凹版印刷法、平版印刷法、インクジェット法からなる群から選択される少なくとも一種である。
第２工程において、第１ゲート絶縁膜２１は、第１ゲート絶縁膜２１の形状に追従したマスクを用いる塗布法によって形成されてもよい。あるいは、第１ゲート絶縁膜２１は、第１ゲート絶縁膜２１となる塗布膜を形成した後に、塗布膜をフォトリソグラフィー法で第１ゲート絶縁膜２１の形状に加工する方法によって形成されてもよい。
第１ゲート絶縁膜２１の形成に用いる塗布法は、有機高分子化合物を含む塗布液を用いるスピンコート法、ディップコート法、スリットダイコート法、スクリーン印刷法、インクジェット法からなる群から選択される少なくとも一種である。塗布法は、塗布液からなる液状膜を焼成することによって塗布膜を形成する。第１ゲート絶縁膜２１の形成にフォトリソグラフィー法を用いる場合、塗布液は、感光性を有したポリマーを含む。
第３工程において、第２ゲート絶縁膜２２は、第２ゲート絶縁膜２２の形状に追従したマスクを用いる成膜方法によって形成されてもよい。あるいは、第２ゲート絶縁膜２２は、第２ゲート絶縁膜２２となる絶縁膜を形成した後に、エッチング法を用いて絶縁膜を第２ゲート絶縁膜２２の形状に加工する方法によって形成されてもよい。
第２ゲート絶縁膜２２の形成に用いる成膜方法は、レーザーアブレーション法、プラズマＣＶＤ法、光ＣＶＤ法、熱ＣＶＤ法、スパッタリング法、ゾルゲル法からなる群から選択される少なくとも一種である。あるいは、第２ゲート絶縁膜２２の形成に用いる成膜方法は、無機高分子化合物の前駆体を含む塗布液を用いるスピンコート法、ディップコート法、スリットダイコート法、スクリーン印刷法、インクジェット法からなる群から選択される少なくとも一種の塗布法である。
第４工程において、半導体層１３は、半導体層１３の形状に追従したマスクを用いる成膜方法によって形成されてもよい。あるいは、半導体層１３は、半導体層１３となる半導体膜を形成した後に、エッチング法を用いて半導体膜を半導体層１３の形状に加工する方法によって形成されてもよい。
半導体層１３は、スパッタリング法、あるいはＣＶＤ法によって形成される。スパッタリング法は、可撓性基板１１に直流電圧を印加したＤＣスパッタ法、あるいは成膜空間に高周波を印加したＲＦスパッタ法を含む。不純物の添加法は、プラズマ処理法、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法である。
第５工程において、ソース電極層１４、およびドレイン電極層１５は、電極層の形状に追従したマスクを用いる成膜方法によって形成されてもよい。あるいは、ソース電極層１４、およびドレイン電極層１５は、電極層１４，１５となる電極膜を成膜した後に、エッチング法を用いて電極膜をソース電極層１４、およびドレイン電極層１５の形状に加工する方法によって形成されてもよい。
ソース電極層１４、およびドレイン電極層１５の形成に用いる成膜方法は、真空蒸着法、イオンプレーティング法、スパッタリング法、レーザーアブレーション法、導電性ペーストを用いるスピンコート法、ディップコート法、スリットダイコート法からなる群から選択される少なくとも一種である。あるいは、ゲート電極層１２の形成に用いる成膜方法は、スクリーン印刷法、凸版印刷法、凹版印刷法、平版印刷法、インクジェット法からなる群から選択される少なくとも一種である。
［実施例１］
まず、可撓性基板１１としてポリイミドフィルムを用い、ゲート電極層１２として厚さが１００ｎｍのＭｏＮｂ膜を用いた。ゲート電極層１２は、可撓性基板１１の上面にシャドウマスクを配置し、ＭｏＮｂ焼結体をターゲットとする無加熱スパッタ法を用いて形成した。無加熱スパッタ法によるＭｏＮｂ膜の成膜条件を以下に示す。
＜ＭｏＮｂ膜の成膜条件＞
・ターゲット組成比 ：Ｍｏ（ａｔ％）：Ｎｂ（ａｔ％）＝９：１
・スパッタガス ：アルゴン
・スパッタガス流量 ：４５ｓｃｃｍ
・成膜圧力 ：１．０Ｐａ
・ターゲット電力 ：２００Ｗ（ＤＣ）
次いで、第１ゲート絶縁膜２１として厚さｄＡが１０００ｎｍのアクリルポリマー膜を用い、第２ゲート絶縁膜２２として厚さｄＢが２ｎｍの酸化珪素膜を用いた。
アクリルポリマー膜の形成は、まず、アクリルポリマーを有機高分子化合物とするスピンコート法を用いて、可撓性基板１１およびゲート電極層１２の上面に塗布膜を積層した。次いで、塗布膜を焼成して、アクリルポリマー膜を得た。
なお、比誘電率εＡを測定するための基板に実施例１の第１ゲート絶縁膜２１を形成し、比誘電率εＡを測定した結果、実施例１の第１ゲート絶縁膜２１における比誘電率εＡは３．５であった。スピンコート法による上記アクリルポリマー膜の成膜条件を以下に示す。
＜アクリルポリマー膜の成膜条件＞
・基材回転速度 ：７３０ｒｐｍ／３０秒
・仮焼成温度 ：９０℃
・仮焼成時間 ：２分
・本焼成温度 ：２００℃
・本焼成時間 ：１時間
酸化珪素膜の形成では、平行平板のプラズマＣＶＤ法を用いて、アクリルポリマー膜の上面に酸化珪素膜を積層した。なお、比誘電率εＢを測定するための基板に実施例１の酸化珪素膜を形成し、比誘電率εＢを測定した結果、実施例１の第２ゲート絶縁膜２２における比誘電率εＢは、４．７であった。平行平板のプラズマＣＶＤ法による上記酸化珪素膜の成膜条件を以下に示す。
＜酸化珪素膜の成膜条件＞
・基材温度 ：２００℃
・反応ガス ：シラン／一酸化二窒素
・反応ガス流量 ：６５ｓｃｃｍ（シラン）、５００ｓｃｃｍ（一酸化二窒素）
・成膜圧力 ：２００Ｐａ
・高周波電力 ：５００Ｗ
・高周波電力周波数 ：１３．５６ＭＨｚ
実施例１のゲート絶縁層における誘電特性値Ｋは、０．００１４９であった。
水素含有率ｒＨを測定するための基板に実施例１の酸化珪素膜を形成し、実施例１の第２ゲート絶縁膜２２について、水素前方散乱分析法（Hydrogen Forward Scattering Spectrometry:HFS）を用い、水素含有率ｒＨ（原子濃度：ａｔ％）を測定した。実施例１の第２ゲート絶縁膜２２における水素含有率ｒＨは、９．７ａｔ％であった。なお、ラザフォード後方散乱法（Rutherford Backscattering Spectrometry:RBS)を用いた実施例１の酸化珪素膜における珪素含有量は３１．２ａｔ％であり、酸素含有量は５８．０ａｔ％であり、窒素、および炭素は検出限界以下であることが認められた。
次いで、半導体層１３として厚さが３５ｎｍのＩｎＧａＺｎＯ膜を用いた。ＩｎＧａＺｎＯ膜は、第２ゲート絶縁膜２２の上面にシャドウマスクを配置し、ＩｎＧａＺｎＯ焼結体をターゲットとする無加熱スパッタ法を用いて形成した。無加熱スパッタ法によるＩｎＧａＺｎＯ膜の成膜条件を以下に示す。
＜ＩｎＧａＺｎＯ膜の成膜条件＞
・ターゲット組成比 ：原子質量％ Ｉｎ：Ｇａ：Ｚｎ：Ｏ＝１：１：１：４
・スパッタガス ：アルゴン／酸素
・スパッタガス流量 ：５０ｓｃｃｍ（アルゴン）、０．２ｓｃｃｍ（酸素）
・成膜圧力 ：１．０Ｐａ
・ターゲット電力 ：３００Ｗ
・ターゲット周波数 ：１３．５６ＭＨｚ
次いで、ソース電極層１４として厚さが１００ｎｍのＭｏＮｂ膜を用いた。また、ドレイン電極層１５として厚さが１００ｎｍのＭｏＮｂ膜を用いた。ソース電極層１４、およびドレイン電極層１５は、第２ゲート絶縁膜２２、および半導体層１３の上面にシャドウマスクを配置し、ＭｏＮｂ焼結体をターゲットとする無加熱スパッタ法を用いて形成した。無加熱スパッタ法によるＭｏＮｂ膜の成膜条件を以下に示す。
＜ＭｏＮｂ膜の成膜条件＞
・ターゲット組成比 ：原子質量％ Ｍｏ：Ｎｂ＝９：１
・スパッタガス ：アルゴン
・スパッタガス流量 ：４５ｓｃｃｍ
・成膜圧力 ：１．０Ｐａ
・ターゲット電力 ：２００Ｗ（ＤＣ）
そして、可撓性基板１１、ゲート電極層１２、第１ゲート絶縁膜２１、第２ゲート絶縁膜２２、半導体層１３、ソース電極層１４、およびドレイン電極層１５を１５０℃でアニールし、これにより、実施例１のボトムゲート・トップコンタクト型トランジスタを得た。実施例１の薄膜トランジスタにおけるチャンネル長は２００μｍであり、チャンネル幅は２０００μｍであった。
［実施例２］
第２ゲート絶縁膜２２として厚さｄＢが５ｎｍの酸化珪素膜を用い、第２ゲート絶縁膜２２以外の構成を実施例１と同じくして、実施例２のボトムゲート・トップコンタクト型トランジスタを得た。第２ゲート絶縁膜２２の形成では、実施例１の成膜条件における成膜時間を変更し、成膜時間以外の条件を実施例１と同じくして、実施例２の酸化珪素膜を得た。
実施例２の第２ゲート絶縁膜２２における水素含有率ｒＨは、９．７ａｔ％であった。実施例２の第２ゲート絶縁膜２２における比誘電率εＢは、４．７であり、実施例２のゲート絶縁層における誘電特性値Ｋは、０．００３７２であった。実施例２の薄膜トランジスタにおけるチャンネル長は２００μｍであり、チャンネル幅は２０００μｍであった。
［実施例３］
第２ゲート絶縁膜２２として厚さｄＢが２０ｎｍの酸化珪素膜を用い、第２ゲート絶縁膜２２以外の構成を実施例１と同じくして、実施例３のボトムゲート・トップコンタクト型トランジスタを得た。第２ゲート絶縁膜２２の形成では、実施例１の成膜条件における成膜時間を変更し、成膜時間以外の条件を実施例１と同じくして、実施例３の酸化珪素膜を得た。
実施例３の第２ゲート絶縁膜２２における水素含有率ｒＨは、９．７ａｔ％であった。実施例３の第２ゲート絶縁膜２２における比誘電率εＢは、４．７であり、実施例３のゲート絶縁層における誘電特性値Ｋは、０．０１４８９であった。実施例３の薄膜トランジスタにおけるチャンネル長は２００μｍであり、チャンネル幅は２０００μｍであった。
［実施例４］
第２ゲート絶縁膜２２として厚さが５ｎｍの窒化珪素膜を用い、第２ゲート絶縁膜２２以外の構成を実施例１と同じくして、実施例４のボトムゲート・トップコンタクト型トランジスタを得た。窒化珪素膜は、平行平板プラズマＣＶＤ法を用いて、アクリルポリマー膜の上面に形成した。プラズマＣＶＤ法による窒化珪素膜の成膜条件を以下に示す。
＜窒化珪素膜の成膜条件＞
・基材温度 ：２００℃
・反応ガス ：シラン／アンモニア／水素／窒素
・反応ガス流量 ：１０ｓｃｃｍ（シラン）、７０ｓｃｃｍ（アンモニア）
３０００ｓｃｃｍ（水素）、２０００ｓｃｃｍ（窒素）
・成膜圧力 ：３００Ｐａ
・高周波電力 ：５００Ｗ
・高周波電力周波数 ：１３．５６ＭＨｚ
実施例４の第２ゲート絶縁膜２２における水素含有率ｒＨは、１４．１ａｔ％であった。実施例４の第２ゲート絶縁膜２２における比誘電率εＢは、７．８であり、実施例４のゲート絶縁層における誘電特性値Ｋは、０．００２２４であった。実施例４の薄膜トランジスタにおけるチャンネル長は２００μｍであり、チャンネル幅は２０００μｍであった。なお、ラザフォード後方散乱法（Rutherford Backscattering Spectrometry:RBS)を用いた実施例４の窒化珪素膜における珪素含有量は４０．１ａｔ％であり、窒素含有量は４３．５ａｔ％であり、酸素含有量は１．９ａｔ％であり、炭素は検出限界以下であることが認められた。
［実施例５］
第２ゲート絶縁膜２２として厚さｄＢが１５ｎｍの窒化珪素膜を用い、第２ゲート絶縁膜２２以外の構成を実施例１と同じくして、実施例５のボトムゲート・トップコンタクト型トランジスタを得た。第２ゲート絶縁膜２２の形成では、実施例４の成膜条件における成膜時間を変更し、成膜時間以外の条件を同じくして、窒化珪素膜を得た。
実施例５の第２ゲート絶縁膜２２における水素含有率ｒＨは、１４．１ａｔ％であった。実施例５の第２ゲート絶縁膜２２における比誘電率εＢは、７．８であり、実施例５のゲート絶縁層における誘電特性値Ｋは、０．０１３４６であった。実施例５の薄膜トランジスタにおけるチャンネル長は２００μｍであり、チャンネル幅は２０００μｍであった。
［実施例６］
第２ゲート絶縁膜２２として厚さｄＢが２０ｎｍの酸化窒化珪素膜を用い、第２ゲート絶縁膜２２以外の構成を実施例１と同じくして、実施例６のボトムゲート・トップコンタクト型トランジスタを得た。酸化窒化珪素膜は、平行平板プラズマＣＶＤ法を用いて、アクリルポリマー膜の上面に形成した。プラズマＣＶＤ法による酸化窒化珪素膜の成膜条件を以下に示す。
＜酸化窒化珪素膜の成膜条件＞
・基材温度 ：２００℃
・反応ガス ：シラン／アンモニア／水素／一酸化二窒素
・反応ガス流量 ：１０ｓｃｃｍ（シラン）、６０ｓｃｃｍ（アンモニア）
３０００ｓｃｃｍ（水素）、１５００ｓｃｃｍ（窒素）
・成膜圧力 ：３００Ｐａ
・高周波電力 ：５００Ｗ
・高周波電力周波数 ：１３．５６ＭＨｚ
実施例６の第２ゲート絶縁膜２２における水素含有率ｒＨは、１４．１ａｔ％であった。実施例６の第２ゲート絶縁膜２２における比誘電率εＢは、６．１であり、実施例６のゲート絶縁層における誘電特性値Ｋは、０．０１１４７であった。実施例６の薄膜トランジスタにおけるチャンネル長は２００μｍであり、チャンネル幅は２０００μｍであった。
［実施例７］
第２ゲート絶縁膜２２として厚さｄＢが５ｎｍの酸化珪素膜を用い、第２ゲート絶縁膜２２以外の構成を実施例１と同じくして、実施例７のボトムゲート・トップコンタクト型トランジスタを得た。酸化珪素膜の形成では、平行平板のプラズマＣＶＤ法を用いて、アクリルポリマー膜の上面に酸化珪素膜を積層した。平行平板のプラズマＣＶＤ法による酸化珪素膜の成膜条件を以下に示す。
＜酸化珪素膜の成膜条件＞
・基材温度 ：２００℃
・反応ガス ：シラン／一酸化二窒素
・反応ガス流量 ：６５ｓｃｃｍ（シラン）、６００ｓｃｃｍ（一酸化二窒素）
・成膜圧力 ：２００Ｐａ
・高周波電力 ：５００Ｗ
・高周波電力周波数 ：１３．５６ＭＨｚ
実施例７の第２ゲート絶縁膜２２における水素含有率ｒＨは、３．０ａｔ％であった。実施例７の第２ゲート絶縁膜２２における比誘電率εＢは、４．２であり、実施例７のゲート絶縁層における誘電特性値Ｋは、０．００４１７であった。実施例７の薄膜トランジスタにおけるチャンネル長は２００μｍであり、チャンネル幅は２０００μｍであった。
［実施例８］
第２ゲート絶縁膜２２として厚さｄＢが２５ｎｍの酸化珪素膜を用い、第２ゲート絶縁膜２２以外の構成を実施例１と同じくして、実施例８のボトムゲート・トップコンタクト型トランジスタを得た。酸化珪素膜の形成では、平行平板のプラズマＣＶＤ法を用いて、アクリルポリマー膜の上面に酸化珪素膜を積層した。酸化珪素膜の形成では、実施例１の成膜条件における成膜時間を変更し、成膜時間以外の条件を実施例１と同じくして、実施例８の酸化珪素膜を得た。
実施例８の第２ゲート絶縁膜２２における水素含有率ｒＨは、９．７ａｔ％であった。実施例８の第２ゲート絶縁膜２２における比誘電率εＢは、４．７であり、実施例８のゲート絶縁層における誘電特性値Ｋは、０．０１８６１であった。実施例８の薄膜トランジスタにおけるチャンネル長は２００μｍであり、チャンネル幅は２０００μｍであった。
［実施例９］
第１ゲート絶縁膜２１として厚さｄＡが２５００ｎｍのアクリルポリマー膜を用いた。第２ゲート絶縁膜２２として厚さｄＢが３ｎｍの酸化珪素膜を用い、第１ゲート絶縁膜２１、および第２ゲート絶縁膜２２以外の構成を実施例１と同じくして、実施例９のボトムゲート・トップコンタクト型トランジスタを得た。アクリル膜の形成では、実施例８の成膜条件における塗布量を変更し、塗布量以外の条件を実施例１と同じくして、実施例９のアクリルポリマー膜を得た。酸化珪素膜の形成では、実施例１の成膜条件における成膜時間を変更し、成膜時間以外の条件を実施例１と同じくして、実施例９の酸化珪素膜を得た。
実施例９の第２ゲート絶縁膜２２における水素含有率ｒＨは、９．７ａｔ％であった。実施例９の第２ゲート絶縁膜２２における比誘電率εＢは、４．７であり、実施例９のゲート絶縁層における誘電特性値Ｋは、０．０００８９であった。実施例９の薄膜トランジスタにおけるチャンネル長は２００μｍであり、チャンネル幅は２０００μｍであった。
［実施例１０］
第１ゲート絶縁膜２１として厚さｄＡが２０００ｎｍのアクリルポリマー膜を用い、第２ゲート絶縁膜２２として厚さｄＢが４ｎｍの窒化珪素膜を用い、第１ゲート絶縁膜２１、および第２ゲート絶縁膜２２以外の構成を実施例４と同じくして、実施例１０のボトムゲート・トップコンタクト型トランジスタを得た。アクリル膜の形成では、実施例４の成膜条件における塗布量を変更し、塗布量以外の条件を実施例４と同じくして、実施例１０のアクリルポリマー膜を得た。窒化珪素膜の形成では、実施例４の成膜条件における成膜時間を変更し、成膜時間以外の条件を実施例４と同じくして、実施例１０の窒化珪素膜を得た。
実施例１０の第２ゲート絶縁膜２２における水素含有率ｒＨは、１４．１ａｔ％であった。実施例１０の第２ゲート絶縁膜２２における比誘電率εＢは、７．８であり、実施例１０のゲート絶縁層における誘電特性値Ｋは、０．０００９０であった。実施例１０の薄膜トランジスタにおけるチャンネル長は２００μｍであり、チャンネル幅は２０００μｍであった。
［実施例１１］
第１ゲート絶縁膜２１として厚さｄＡが６００ｎｍのアクリルポリマー膜を用い、第２ゲート絶縁膜２２として厚さｄＢが７ｎｍの酸化珪素膜を用い、第１ゲート絶縁膜２１、および第２ゲート絶縁膜２２以外の構成を実施例１と同じくして、実施例１１のボトムゲート・トップコンタクト型トランジスタを得た。アクリル膜の形成では、実施例１の成膜条件における塗布量を変更し、塗布量以外の条件を実施例１と同じくして、実施例１１のアクリルポリマー膜を得た。酸化珪素膜の形成では、実施例１の成膜条件における成膜時間を変更し、成膜時間以外の条件を実施例１と同じくして、実施例１１の酸化珪素膜を得た。
実施例１１の第２ゲート絶縁膜２２における水素含有率ｒＨは、９．７ａｔ％であった。実施例１１の第２ゲート絶縁膜２２における比誘電率εＢは、４．７であり、実施例１１のゲート絶縁層における誘電特性値Ｋは、０．００８６９であった。実施例１１の薄膜トランジスタにおけるチャンネル長は２００μｍであり、チャンネル幅は２０００μｍであった。
［実施例１２］
第１ゲート絶縁膜２１として厚さｄＡが４００ｎｍのアクリルポリマー膜を用い、第２ゲート絶縁膜２２として厚さｄＢが７ｎｍの酸化珪素膜を用い、第１ゲート絶縁膜２１、および第２ゲート絶縁膜２２以外の構成を実施例１と同じくして、実施例１２のボトムゲート・トップコンタクト型トランジスタを得た。アクリル膜の形成では、実施例１の成膜条件における塗布量を変更し、塗布量以外の条件を実施例１と同じくして、実施例１２のアクリルポリマー膜を得た。酸化珪素膜の形成では、実施例１の成膜条件における成膜時間を変更し、成膜時間以外の条件を実施例１と同じくして、実施例１２の酸化珪素膜を得た。
実施例１２の第２ゲート絶縁膜２２における水素含有率ｒＨは、９，７ａｔ％であった。実施例１２の第２ゲート絶縁膜２２における比誘電率εＢは、４．７であり、実施例１２のゲート絶縁層における誘電特性値Ｋは、０．０１３０３であった。実施例１２の薄膜トランジスタにおけるチャンネル長は２００μｍであり、チャンネル幅は２０００μｍであった。
［実施例１３］
第１ゲート絶縁膜２１として厚さｄＡが３００ｎｍのアクリルポリマー膜を用い、第２ゲート絶縁膜２２として厚さｄＢが４ｎｍの窒化珪素膜を用い、第１ゲート絶縁膜２１、および第２ゲート絶縁膜２２以外の構成を実施例４と同じくして、実施例１３のボトムゲート・トップコンタクト型トランジスタを得た。アクリル膜の形成では、実施例１の成膜条件における塗布量を変更し、塗布量以外の条件を実施例１と同じくして、実施例１３のアクリルポリマー膜を得た。窒化珪素膜の形成では、実施例４の成膜条件における成膜時間を変更し、成膜時間以外の条件を実施例４と同じくして、実施例１３の窒化珪素膜を得た。
実施例１３の第２ゲート絶縁膜２２における水素含有率ｒＨは、１４．１ａｔ％であった。実施例１３の第２ゲート絶縁膜２２における比誘電率εＢは、７．８であり、実施例１３のゲート絶縁層における誘電特性値Ｋは、０．００５９８であった。実施例１３の薄膜トランジスタにおけるチャンネル長は２００μｍであり、チャンネル幅は２０００μｍであった。
［実施例１４］
第１ゲート絶縁膜２１として厚さｄＡが６００ｎｍのアクリルポリマー膜を用い、第２ゲート絶縁膜２２として厚さｄＢが４ｎｍの窒化珪素膜を用い、第１ゲート絶縁膜２１、および第２ゲート絶縁膜２２以外の構成を実施例４と同じくして、実施例１４のボトムゲート・トップコンタクト型トランジスタを得た。アクリル膜の形成では、実施例４の成膜条件における塗布量を変更し、塗布量以外の条件を実施例４と同じくして、実施例１４のアクリルポリマー膜を得た。窒化珪素膜の形成では、実施例４の成膜条件における成膜時間を変更し、成膜時間以外の条件を実施例４と同じくして、実施例１４の窒化珪素膜を得た。
実施例１４の第２ゲート絶縁膜２２における水素含有率ｒＨは、１４．１ａｔ％であった。実施例１４の第２ゲート絶縁膜２２における比誘電率εＢは、７．８であり、実施例１４のゲート絶縁層における誘電特性値Ｋは、０．００２９８であった。実施例１４の薄膜トランジスタにおけるチャンネル長は２００μｍであり、チャンネル幅は２０００μｍであった。
［実施例１５］
第２ゲート絶縁膜２２として厚さｄＢが２５ｎｍの酸化珪素膜を用い、第２ゲート絶縁膜２２以外の構成を実施例１と同じくして、実施例１５のボトムゲート・トップコンタクト型トランジスタを得た。酸化珪素膜の形成では、平行平板のプラズマＣＶＤ法を用いて、アクリルポリマー膜の上面に酸化珪素膜を積層した。平行平板のプラズマＣＶＤ法による酸化珪素膜の成膜条件を以下に示す。
＜酸化珪素膜の成膜条件＞
・基材温度 ：２００℃
・反応ガス ：シラン／一酸化二窒素
・反応ガス流量 ：６５ｓｃｃｍ（シラン）、４００ｓｃｃｍ（一酸化二窒素）
・成膜圧力 ：２００Ｐａ
・高周波電力 ：５００Ｗ
・高周波電力周波数 ：１３．５６ＭＨｚ
実施例１３の第２ゲート絶縁膜２２における水素含有率ｒＨは、１２．１ａｔ％であった。実施例１３の第２ゲート絶縁膜２２における比誘電率εＢは、４．７であり、実施例１５のゲート絶縁層における誘電特性値Ｋは、０．０１８６１であった。実施例１５の薄膜トランジスタにおけるチャンネル長は２００μｍであり、チャンネル幅は２０００μｍであった。
［実施例１６］
第２ゲート絶縁膜２２として厚さｄＢが２５ｎｍの窒化珪素膜を用い、第２ゲート絶縁膜２２以外の構成を実施例４と同じくして、実施例１６のボトムゲート・トップコンタクト型トランジスタを得た。窒化珪素膜は、平行平板プラズマＣＶＤ法を用いて、アクリルポリマー膜の上面に形成した。プラズマＣＶＤ法による窒化珪素膜の成膜条件を以下に示す。
＜窒化珪素膜の成膜条件＞
・基材温度 ：２００℃
・反応ガス ：シラン／アンモニア／水素／窒素
・反応ガス流量 ：１０ｓｃｃｍ（シラン）、７０ｓｃｃｍ（アンモニア）
２５００ｓｃｃｍ（水素）、２０００ｓｃｃｍ（窒素）
・成膜圧力 ：３００Ｐａ
・高周波電力 ：５００Ｗ
・高周波電力周波数 ：１３．５６ＭＨｚ
実施例１６の第２ゲート絶縁膜２２における水素含有率ｒＨは、６．９ａｔ％であった。実施例１６の第２ゲート絶縁膜２２における比誘電率εＢは、７．８であり、実施例１６のゲート絶縁層における誘電特性値Ｋは、０．０１１２２であった。実施例１６の薄膜トランジスタにおけるチャンネル長は２００μｍであり、チャンネル幅は２０００μｍであった。
［比較例１］
図３が示すように、比較例１の薄膜トランジスタは、図２で説明したボトムゲート・ボトムコンタクト型トランジスタから第２ゲート絶縁膜２２を省略した多層構造体である。すなわち、比較例１の薄膜トランジスタは、第１ゲート絶縁膜２１の上面にソース電極層１４とドレイン電極層１５とを備える。また、比較例１の薄膜トランジスタは、ソース電極層１４とドレイン電極層１５とを接続するように、ソース電極層１４の上面、ドレイン電極層１５の上面、および第１ゲート絶縁膜２１の上面に半導体層１３を備える。
比較例１の薄膜トランジスタの形成には、実施例１の薄膜トランジスタの形成と同じく、可撓性基板１１としてポリイミドフィルムを用い、ゲート電極層１２として厚さが１００ｎｍのＭｏＮｂ膜を用い、そして、第１ゲート絶縁膜２１として厚さが１０００ｎｍのアクリルポリマー膜を用いた。ＭｏＮｂ膜の成膜条件、およびアクリルポリマー膜の成膜条件は、実施例１と同じ条件を用いた。
また、比較例１の薄膜トランジスタの形成では、第１ゲート絶縁膜２１の上面にシャドウマスクを配置して、ソース電極層１４として厚さが１００ｎｍのＭｏＮｂ膜を形成し、ドレイン電極層１５として厚さが１００ｎｍのＭｏＮｂ膜を形成した。ＭｏＮｂ膜の成膜条件は、実施例１と同じ無加熱スパッタ法を用いた。次いで、ソース電極層１４とドレイン電極層１５とを接続するように、第１ゲート絶縁膜２１の上面に半導体層１３としてＩｎＧａＺｎＯ膜を形成した。ＩｎＧａＺｎＯ膜の成膜条件は、実施例１と同じ無加熱スパッタ法を用いた。そして、実施例１と同じく、１５０℃のアニールを行うことによって、比較例１の薄膜トランジスタを得た。比較例１の薄膜トランジスタにおけるチャンネル長は２００μｍであり、チャンネル幅は２０００μｍであった。
［比較例２］
第２ゲート絶縁膜２２として厚さｄＢが５０ｎｍの酸化珪素膜を用い、第２ゲート絶縁膜２２以外の構成を実施例１と同じくして、比較例２のボトムゲート・トップコンタクト型トランジスタを得た。第２ゲート絶縁膜２２の形成では、実施例１の成膜条件における成膜時間を変更し、成膜時間以外の条件を実施例１と同じくして、比較例２の酸化珪素膜を得た。
比較例２の第２ゲート絶縁膜２２における水素含有率ｒＨは、９．７ａｔ％であった。比較例２の第２ゲート絶縁膜２２における比誘電率εＢは、４．７であり、比較例２のゲート絶縁層における誘電特性値Ｋは、０．０３７２３であった。比較例２の薄膜トランジスタにおけるチャンネル長は２００μｍであり、チャンネル幅は２０００μｍであった。
［比較例３］
第２ゲート絶縁膜２２として厚さｄＢが３５ｎｍの窒化珪素膜を用い、第２ゲート絶縁膜２２以外の構成を実施例４と同じくして、比較例３のボトムゲート・トップコンタクト型トランジスタを得た。第２ゲート絶縁膜２２の形成では、実施例４の成膜条件における成膜時間を変更し、成膜時間以外の条件を実施例４と同じくして、比較例３の窒化珪素膜を得た。
比較例３の第２ゲート絶縁膜２２における水素含有率ｒＨは、１４．１ａｔ％であった。比較例３の第２ゲート絶縁膜２２における比誘電率εＢは、７．８であり、比較例４のゲート絶縁層における誘電特性値Ｋは、０．０１５７１であった。比較例４の薄膜トランジスタにおけるチャンネル長は２００μｍであり、チャンネル幅は２０００μｍであった。
［比較例４］
第２ゲート絶縁膜２２として厚さｄＢが５ｎｍの酸化珪素膜を用い、第２ゲート絶縁膜２２以外の構成を実施例１と同じくして、比較例４のボトムゲート・トップコンタクト型トランジスタを得た。酸化珪素膜の形成では、平行平板のプラズマＣＶＤ法を用いて、アクリルポリマー膜の上面に酸化珪素膜を積層した。平行平板のプラズマＣＶＤ法による酸化珪素膜の成膜条件を以下に示す。
＜酸化珪素膜の成膜条件＞
・基材温度 ：２００℃
・反応ガス ：シラン／一酸化二窒素
・反応ガス流量 ：６５ｓｃｃｍ（シラン）、７００ｓｃｃｍ（一酸化二窒素）
・成膜圧力 ：２００Ｐａ
・高周波電力 ：５００Ｗ
・高周波電力周波数 ：１３．５６ＭＨｚ
比較例４の第２ゲート絶縁膜２２における水素含有率ｒＨは、１．０ａｔ％であった。比較例４の第２ゲート絶縁膜２２における比誘電率εＢは、３．９であり、比較例４のゲート絶縁層における誘電特性値Ｋは、０．００４４９であった。比較例４の薄膜トランジスタにおけるチャンネル長は２００μｍであり、チャンネル幅は２０００μｍであった。
［比較例５］
第２ゲート絶縁膜２２として厚さが１０ｎｍの窒化珪素膜を用い、第２ゲート絶縁膜２２以外の構成を実施例４と同じくして、比較例５のボトムゲート・トップコンタクト型トランジスタを得た。窒化珪素膜は、平行平板プラズマＣＶＤ法を用いて、アクリルポリマー膜の上面に形成した。プラズマＣＶＤ法による窒化珪素膜の成膜条件を以下に示す。
＜窒化珪素膜の成膜条件＞
・基材温度 ：２００℃
・反応ガス ：シラン／アンモニア／水素／窒素
・反応ガス流量 ：１０ｓｃｃｍ（シラン）、７０ｓｃｃｍ（アンモニア）
２０００ｓｃｃｍ（水素）、２０００ｓｃｃｍ（窒素）
・成膜圧力 ：３００Ｐａ
・高周波電力 ：５００Ｗ
・高周波電力周波数 ：１３．５６ＭＨｚ
比較例５の第２ゲート絶縁膜２２における水素含有率ｒＨは、１．２ａｔ％であった。比較例５の第２ゲート絶縁膜２２における比誘電率εＢは、６．８であり、比較例５のゲート絶縁層における誘電特性値Ｋは、０．００５１５であった。比較例５の薄膜トランジスタにおけるチャンネル長は２００μｍであり、チャンネル幅は２０００μｍであった。
［比較例６］
第２ゲート絶縁膜２２として厚さｄＢが２５ｎｍの酸化珪素膜を用い、第２ゲート絶縁膜２２以外の構成を実施例１と同じくして、比較例６のボトムゲート・トップコンタクト型トランジスタを得た。酸化珪素膜の形成では、平行平板のプラズマＣＶＤ法を用いて、アクリルポリマー膜の上面に酸化珪素膜を積層した。平行平板のプラズマＣＶＤ法による酸化珪素膜の成膜条件を以下に示す。
＜酸化珪素膜の成膜条件＞
・基材温度 ：２００℃
・反応ガス ：シラン／一酸化二窒素
・反応ガス流量 ：６５ｓｃｃｍ（シラン）、８００ｓｃｃｍ（一酸化二窒素）
・成膜圧力 ：２００Ｐａ
・高周波電力 ：５００Ｗ
・高周波電力周波数 ：１３．５６ＭＨｚ
比較例６の第２ゲート絶縁膜２２における水素含有率ｒＨは、１．０ａｔ％未満であった。比較例６の第２ゲート絶縁膜２２における比誘電率εＢは、３．９であり、比較例６のゲート絶縁層における誘電特性値Ｋは、０．０２２４４であった。比較例６の薄膜トランジスタにおけるチャンネル長は２００μｍであり、チャンネル幅は２０００μｍであった。
［比較例７］
第２ゲート絶縁膜２２として厚さｄＢが１５ｎｍの酸化珪素膜を用い、第２ゲート絶縁膜２２以外の構成を実施例１と同じくして、比較例７のボトムゲート・トップコンタクト型トランジスタを得た。酸化珪素膜の形成では、平行平板のプラズマＣＶＤ法を用いて、アクリルポリマー膜の上面に酸化珪素膜を積層した。平行平板のプラズマＣＶＤ法による酸化珪素膜の成膜条件を以下に示す。
＜酸化珪素膜の成膜条件＞
・基材温度 ：２００℃
・反応ガス ：シラン／一酸化二窒素
・反応ガス流量 ：６５ｓｃｃｍ（シラン）、３００ｓｃｃｍ（一酸化二窒素）
・成膜圧力 ：２００Ｐａ
・高周波電力 ：５００Ｗ
・高周波電力周波数 ：１３．５６ＭＨｚ
比較例７の第２ゲート絶縁膜２２における水素含有率ｒＨは、１６．２ａｔ％であった。比較例７の第２ゲート絶縁膜２２における比誘電率εＢは、５．１であり、比較例７のゲート絶縁層における誘電特性値Ｋは、０．０１０２９であった。比較例７の薄膜トランジスタにおけるチャンネル長は２００μｍであり、チャンネル幅は２０００μｍであった。
［比較例８］
第２ゲート絶縁膜２２として厚さが１５ｎｍの窒化珪素膜を用い、第２ゲート絶縁膜２２以外の構成を実施例４と同じくして、比較例８のボトムゲート・トップコンタクト型トランジスタを得た。窒化珪素膜は、平行平板プラズマＣＶＤ法を用いて、アクリルポリマー膜の上面に形成した。プラズマＣＶＤ法による窒化珪素膜の成膜条件を以下に示す。
＜窒化珪素膜の成膜条件＞
・基材温度 ：２００℃
・反応ガス ：シラン／アンモニア／水素／窒素
・反応ガス流量 ：１０ｓｃｃｍ（シラン）、７０ｓｃｃｍ（アンモニア）
５０００ｓｃｃｍ（水素）、２０００ｓｃｃｍ（窒素）
・成膜圧力 ：３００Ｐａ
・高周波電力 ：５００Ｗ
・高周波電力周波数 ：１３．５６ＭＨｚ
比較例８の第２ゲート絶縁膜２２における水素含有率ｒＨは、２１．７ａｔ％であった。比較例８の第２ゲート絶縁膜２２における比誘電率εＢは、８．１であり、比較例８のゲート絶縁層における誘電特性値Ｋは、０．００６４８であった。比較例８の薄膜トランジスタにおけるチャンネル長は２００μｍであり、チャンネル幅は２０００μｍであった。
［評価］
実施例１〜１６、および比較例１〜８の薄膜トランジスタについて、半導体パラメータアナライザ（Ｂ１５００Ａ：アジレント・テクノロジー株式会社製）を用い、伝達特性を測定した。そして、伝達特性から、移動度、負荷試験前後におけるしきい値電圧の変化量ΔＶｔｈ、および屈曲試験前後における移動度の減少率を算出した。
しきい値電圧の測定、および移動度の算出は、まず、ソース電極層１４の電圧を０Ｖ、ソース電極層１４とドレイン電極層１５との間の電圧であるソース-ドレイン電圧Ｖｄｓを１０Ｖに設定し、ゲート電圧Ｖｇｓとドレイン電流Ｉｄとの関係である伝達特性を得た。ゲート電圧Ｖｇｓは、ソース電極層１４とゲート電極層１２との間の電圧である。ドレイン電流Ｉｄは、ドレイン電極層１５に流れる電流である。この際、ゲート電極層１２の電圧を−２０Ｖから＋２０Ｖまで変化させることによって、ゲート電圧Ｖｇｓを変化させた。そして、ドレイン電流Ｉｄが１ｍＡであるときのゲート電圧Ｖｇｓをしきい値電圧として測定した。
次いで、ゲート電圧Ｖｇｓとドレイン電流Ｉｄとの伝達特性を用い、ゲート電圧Ｖｇｓの変化に対するドレイン電流Ｉｄの変化である相互コンダクタンスＧｍ（Ａ／Ｖ）を算出した。そして、線形領域における相互コンダクタンスＧｍとソース-ドレイン電圧Ｖｄｓとの関係式に、第１ゲート絶縁膜２１の比誘電率εＡと厚さｄＡ、第２ゲート絶縁膜２２の比誘電率εＢと厚さｄＢ、チャンネル長、チャンネル幅、およびソース-ドレイン電圧Ｖｄｓを適用して、移動度を算出した。なお、相互コンダクタンスＧｍとソース-ドレイン電圧Ｖｄｓとの関係式は、ソース-ドレイン電圧Ｖｄｓ、ゲート絶縁層の容量、移動度の積に相互コンダクタンスＧｍが比例すると見なす。相互コンダクタンスＧｍは、ｄ（Ｉｄ）／ｄ（Ｖｇ）によって表される。
しきい値電圧の変化量ΔＶｔｈの測定に用いた負荷試験(Negative Bias Temperature Stress: NBTS)は、ゲート電極層１２の電圧を−２０Ｖ、ソース-ドレイン電圧Ｖｄｓを０Ｖ、ストレス温度を６０℃、ストレス印加時間を１時間に設定した。すなわち、薄膜トランジスタのソース電極層１４とドレイン電極層１５とを同電位に設定し、ソース電極層１４およびドレイン電極層１５よりも低い電位をゲート電極層１２に一定時間印加した。そして、負荷試験前のしきい値電圧から負荷試験後のしきい値電圧を減算し、減算値をしきい値電圧の変化量ΔＶｔｈとして測定した。
移動度の減少率測定に用いた屈曲試験は、曲率半径が１ｍｍとなるように可撓性基板１１を曲げて戻し、可撓性基板１１の曲げを１０００００回にわたり繰り返した。そして、屈曲試験前の移動度に対する、屈曲試験前の移動度と屈曲試験後の移動度の差分値の割合を、移動度の減少率として算出した。
図４は、実施例１〜１６、および比較例１〜８について、第２ゲート絶縁膜２２の厚さｄＢと水素含有率ｒＨとに対する移動度の減少率を示す。図４における白抜き丸印は、第２ゲート絶縁膜２２が酸化珪素膜であり、移動度の減少率が２０％未満である水準を示す。図４における黒塗り丸印は、第２ゲート絶縁膜２２が酸化珪素膜であり、移動度の減少率が２０％以上である水準を示す。図４における白抜き四角印は、第２ゲート絶縁膜２２が窒化珪素膜であり、移動度の減少率が２０％未満である水準を示す。図４における黒塗り四角印は、第２ゲート絶縁膜２２が窒化珪素膜であり、移動度の減少率が２０％以上である水準を示す。図４における白抜き三角印は、第２ゲート絶縁膜２２が酸化窒化珪素膜であり、移動度の減少率が１９％以下である水準を示す。
図５は、実施例１〜１６、および比較例１〜８について、第２ゲート絶縁膜２２の厚さｄＢと誘電特性値Ｋとに対する移動度の減少率を示す。図５における白抜き丸印は、第２ゲート絶縁膜２２が酸化珪素膜であり、移動度の減少率が２０％未満である水準を示す。図５における黒塗り丸印は、第２ゲート絶縁膜２２が酸化珪素膜であり、移動度の減少率が２０％以上である水準を示す。図５における白抜き四角印は、第２ゲート絶縁膜２２が窒化珪素膜であり、移動度の減少率が２０％未満である水準を示す。図５における黒塗り四角印は、第２ゲート絶縁膜２２が窒化珪素膜であり、移動度の減少率が２０％以上である水準を示す。図５における白抜き三角印は、第２ゲート絶縁膜２２が酸化窒化珪素膜であり、移動度の減少率が１９％以下である水準を示す。
図６、図７は、実施例１〜１６、および比較例１〜８について、第１ゲート絶縁膜２１の比誘電率εＡと厚さｄＡ、第２ゲート絶縁膜２２の比誘電率εＢ、材料、厚さｄＢ、および水素含有率ｒＨ、誘電特性値Ｋ、移動度、しきい値電圧の変化量ΔＶｔｈ、および移動度の減少率を示す。
図６が示すように、実施例１〜１６の移動度は、それぞれ８．０ｃｍ２／Ｖ以上という高い値であった。一方、比較例１，４〜８の移動度は、それぞれ５．１ｃｍ２／Ｖ以下という低い値であった。
実施例１〜１６のしきい値電圧の変化量ΔＶｔｈは、それぞれ-１．９Ｖ以上-０．２以下という小さい値であった。一方、比較例１，４〜８のしきい値電圧の変化量ΔＶｔｈは、それぞれ-１０．０Ｖ以下という大きい値であった。
実施例１〜１６の移動度の減少率は、それぞれ１９％以下という低い値であった。一方、比較例１，４，５，８の移動度の減少率は、それぞれ２０％以上という高い値であった。
他方、比較例２，３の薄膜トランジスタは、実施例１〜１６の移動度と同様に、１１．４ｃｍ２／Ｖ以上という高い値を示し、かつしきい値電圧の変化量ΔＶｔｈが、-１．１Ｖ以上-０．２以下という小さい値であるが、屈曲試験後において割れ、あるいは剥がれが認められた。
まず、実施例１〜１６と比較例１との比較から、第２ゲート絶縁膜２２が存在することによって、しきい値電圧の変化量ΔＶｔｈを抑えられることが認められた。一方で、実施例１〜１６と比較例４〜８との比較から、高い移動度を保ち、かつしきい値電圧の変化量ΔＶｔｈを抑制することに、第２ゲート絶縁膜２２の水素含有率ｒＨが大きく寄与し、適した範囲が存在することが認められた。
例えば、実施例３，６，１５および比較例４，７が示す、しきい値電圧の変化量ΔＶｔｈおよび移動度の減少率と水素含有率ｒＨとの関係から、酸素を含む無機珪素化合物において、水素含有率ｒＨが２ａｔ％以上であれば、しきい値電圧の変化量ΔＶｔｈを抑えられ、また２０％未満のように、移動度の減少率を抑えられることが認められた。また、水素含有率ｒＨが１５ａｔ％以下であれば、しきい値電圧の変化量ΔＶｔｈを抑えられ、かつ高い移動度が得られることが認められた。特に、第２ゲート絶縁膜２２が酸化珪素膜である場合、水素含有率ｒＨが１４ａｔ％（実施例１５と比較例７との中間値）以下であれば、低い変化量ΔＶｔｈ、高い移動度、およびその低い減少率が得られるという効果の実効性が高まることも認められた。
例えば、実施例４，５，６，１６および比較例５，８が示す、しきい値電圧の変化量ΔＶｔｈおよび移動度の減少率と水素含有率ｒＨとの関係から、窒素を含む無機珪素化合物においても、水素含有率ｒＨが２ａｔ％以上であれば、しきい値電圧の変化量ΔＶｔｈを抑えられ、また２０％未満のように、移動度の減少率を抑えられることが認められた。また、水素含有率ｒＨが１５ａｔ％以下であれば、しきい値電圧の変化量ΔＶｔｈを抑えら、かつ高い移動度が得られることが認められた。特に、第２ゲート絶縁膜２２が窒化珪素膜である場合、水素含有率ｒＨが１８ａｔ％（実施例４と比較例８との中間値）以下であれば、低い変化量ΔＶｔｈ、高い移動度、およびその低い減少率が得られる効果の実効性が高まることが認められた。
次に、実施例１〜３，６，８および比較例２が示す厚さｄＢと移動度の減少率との関係から、酸素を含む無機珪素化合物の厚さｄＢが薄いほど、移動度の減少率が低いことが認められた。また実施例４〜６および比較例３が示す厚さｄＢと移動度の減少率との関係からも、窒素を含む無機珪素化合物の厚さｄＢが薄いほど、移動度の減少率が低いことが認められた。
これらにより、各実施例と比較例４〜８との比較から、無機珪素化合物の水素含有量が条件１を満たし、かつ各実施例と比較例１〜３との比較から、厚さｄＢが条件２を満たすことによって、８．０ｃｍ２／Ｖ以上の高い移動度が得られることが認められた。そして、可撓性基板１１の曲げに起因した移動度の低下を抑制可能であることが認められた。なお、こうした可撓性基板１１の曲げに対する移動度の耐久性は、誘電特性値Ｋが式１を満たす構成のなかで、条件１および条件２を満たす水準で得られることが認められた。
特に、第２ゲート絶縁膜２２が酸化珪素膜である場合、実施例２，３と比較例６，７との比較から、酸化珪素膜の水素含有量が条件３を満たし、かつ実施例１，８と比較例１，２との比較から、厚さｄＢが条件４を満たすことによって、移動度の低下抑制効果の実効性を高められることが認められた。すなわち、実施例８と比較例２との厚さｄＢの中間値に基づいて、条件４を満たすことによって、移動度の低下抑制効果について実効性を高められることが認められた。
特に、第２ゲート絶縁膜２２が窒化珪素膜である場合、実施例４，５と比較例５，８との比較から、窒化珪素膜の水素含有量が条件５を満たし、かつ実施例５，１０と比較例１，３との比較から、厚さｄＢが条件６を満たすことによって、移動度の低下抑制効果の実行性を高められることが認められた。すなわち、実施例５と比較例３との厚さｄＢの中間値に基づいて、条件６を満たすことによって、移動度の低下抑制効果について実行性を高められることが認められた。
さらに、実施例２，３，８の第２ゲート絶縁膜２２を備える構成であれば、実施例１，７，９よりも高い移動度が得られることが認められた。そのため、酸化珪素膜の水素含有量が６ａｔ％以上１０ａｔ％以下であり、かつ酸化珪素膜の厚さｄＢが５ｎｍ以上２５ｎｍ以下である構成であれば、移動度を高めることが可能ともなる。
そのうえ、実施例２，３の第２ゲート絶縁膜２２を備える構成であれば、実施例１，７〜９よりも高い移動度を得られ、かつ８％以下という低い移動度の減少率を得られることが認められた。そのため、酸化珪素膜の水素含有量が６ａｔ％以上１０ａｔ％以下であり、かつ酸化珪素膜の厚さｄＢが５ｎｍ以上２０ｎｍ以下である構成であれば、より高い移動度を屈曲試験後に得られることが可能ともなる。
なお、実施例９，１０と実施例１１〜１４との比較によれば、第１ゲート絶縁膜２１の厚さｄＡが３００ｎｍであれ、２５００ｎｍであれ、低い変化量ΔＶｔｈ、高い移動度、およびその低い減少率が得られることも認められた。特に、第１ゲート絶縁膜２１の厚さｄＡが薄いほど、変化量ΔＶｔｈは低く、移動度は高く、そして移動度の減少率が低いという傾向が認められた。そのため、移動度の減少率を低めることを要求される場合、第１ゲート絶縁膜２１の厚さｄＡは１０００ｎｍ以下であることが好ましく、６００ｎｍ以下であることがより好ましく、４００ｎｍ以下であることがさらに好ましい。
上記実施形態によれば、以下に列挙する効果が得られる。
（１）上記条件１〜６を満たす構成であれば、しきい値電圧の変化量を低めること、かつ半導体層１３の移動度を高めることが可能になると共に、可撓性基板１１の曲げに対する移動度の変化を抑えることが可能となる。
（２）誘電特性値Ｋが０．００１以上であって０．０１５よりも小さい場合、上記（１）に準じた効果を高い移動度のもとで得ることが可能となる。
Ｃ…チャンネル領域
Ｌ…チャンネル長
１１…可撓性基板
１１Ｓ…支持面
１１Ｓ１…第１部分
１１Ｓ２…第２部分
１２…ゲート電極層
１３…半導体層
１４…ソース電極層
１５…ドレイン電極層
２１…第１ゲート絶縁膜
２２…第２ゲート絶縁膜

Claims (10)

  1. 支持面を有した可撓性基板と、
    前記支持面の第１部分に位置するゲート電極層と、
    前記支持面の第２部分と前記ゲート電極層とを覆うゲート絶縁層と、
    前記ゲート電極層と半導体層とによって前記ゲート絶縁層を挟む前記半導体層と、
    前記半導体層の第１端部に接するソース電極層と、
    前記半導体層の第２端部に接するドレイン電極層と、を備え、
    前記ゲート絶縁層は、
    有機高分子化合物によって構成され、前記第２部分と前記ゲート電極層とを覆う第１ゲート絶縁膜と、
    無機珪素化合物によって構成され、前記第１ゲート絶縁膜と前記半導体層とに挟まれた第２ゲート絶縁膜と、から構成され、
    前記第２ゲート絶縁膜の厚さが、２ｎｍ以上３０ｎｍ以下であり、
    前記第２ゲート絶縁膜の水素含有量が、２ａｔ％以上１５ａｔ％以下である
    薄膜トランジスタ。
  2. 支持面を有した可撓性基板と、
    前記支持面の第１部分に位置するゲート電極層と、
    前記支持面の第２部分と前記ゲート電極層とを覆うゲート絶縁層と、
    前記ゲート電極層と半導体層とによって前記ゲート絶縁層を挟む前記半導体層と、
    前記半導体層の第１端部に接するソース電極層と、
    前記半導体層の第２端部に接するドレイン電極層と、を備え、
    前記ゲート絶縁層は、
    有機高分子化合物によって構成され、前記第２部分と前記ゲート電極層とを覆う第１ゲート絶縁膜と、
    酸化珪素によって構成され、前記第１ゲート絶縁膜と前記半導体層とに挟まれた第２ゲート絶縁膜と、から構成され、
    前記第２ゲート絶縁膜の厚さが、２ｎｍ以上４０ｎｍ以下であり、
    前記第２ゲート絶縁膜の水素含有量が、２ａｔ％以上１４ａｔ％以下である
    薄膜トランジスタ。
  3. 支持面を有した可撓性基板と、
    前記支持面の第１部分に位置するゲート電極層と、
    前記支持面の第２部分と前記ゲート電極層とを覆うゲート絶縁層と、
    前記ゲート電極層と半導体層とによって前記ゲート絶縁層を挟む前記半導体層と、
    前記半導体層の第１端部に接するソース電極層と、
    前記半導体層の第２端部に接するドレイン電極層と、を備え、
    前記ゲート絶縁層は、
    有機高分子化合物によって構成され、前記第２部分と前記ゲート電極層とを覆う第１ゲート絶縁膜と、
    窒化珪素によって構成され、前記第１ゲート絶縁膜と前記半導体層とに挟まれた第２ゲート絶縁膜と、から構成され、
    前記第２ゲート絶縁膜の厚さが、２ｎｍ以上３０ｎｍ以下であり、
    前記第２ゲート絶縁膜の水素含有量が、５ａｔ％以上１８ａｔ％以下である
    薄膜トランジスタ。
  4. 前記第２ゲート絶縁膜の厚さが、５ｎｍ以上２５ｎｍ以下であり、
    前記第２ゲート絶縁膜の水素含有量が、６ａｔ％以上１０ａｔ％以下である
    請求項２に記載の薄膜トランジスタ。
  5. 前記第１ゲート絶縁膜は、比誘電率εＡと厚さｄＡとを有し、
    前記第２ゲート絶縁膜は、比誘電率εＢと厚さｄＢとを有し、
    前記ゲート絶縁層が下記式（１）を満たす
    ０．００１≦（εＡ／ｄＡ）／（εＢ／ｄＢ）＜０．０１５ … 式（１）
    請求項１から４のいずれか一項に記載の薄膜トランジスタ。
  6. 前記第１ゲート絶縁膜の比誘電率は、前記第２ゲート絶縁膜の比誘電率よりも低く、
    前記第１ゲート絶縁膜の厚さは、３００ｎｍ以上２５００ｎｍ以下である
    請求項１から５のいずれか一項に記載の薄膜トランジスタ。
  7. 前記半導体層は、インジウムを含有する酸化物半導体層である
    請求項１から６のいずれか一項に記載の薄膜トランジスタ。
  8. 可撓性基板の支持面における第１部分にゲート電極層を形成すること、
    前記支持面の第２部分と前記ゲート電極層とを覆うようにゲート絶縁層を形成すること、
    前記ゲート電極層と半導体層とによって前記ゲート絶縁層を挟むように前記半導体層を形成すること、および、
    前記半導体層の第１端部に接するソース電極層、および前記半導体層の第２端部に接するドレイン電極層を形成すること、を含み、
    前記ゲート絶縁層を形成することは、
    前記第２部分と前記ゲート電極層とを覆う有機高分子化合物によって構成された第１ゲート絶縁膜を塗布法で形成すること、および、前記第１ゲート絶縁膜と前記半導体層とに挟まれて無機珪素化合物によって構成された第２ゲート絶縁膜をプラズマＣＶＤ法で形成すること、を含み、
    前記第２ゲート絶縁膜の厚さが、２ｎｍ以上３０ｎｍ以下であり、
    前記第２ゲート絶縁膜の水素含有量が、２ａｔ％以上１５ａｔ％以下である
    薄膜トランジスタの製造方法。
  9. 可撓性基板の支持面における第１部分にゲート電極層を形成すること、
    前記支持面の第２部分と前記ゲート電極層とを覆うようにゲート絶縁層を形成すること、
    前記ゲート電極層と半導体層とによって前記ゲート絶縁層を挟むように前記半導体層を形成すること、および、
    前記半導体層の第１端部に接するソース電極層、および前記半導体層の第２端部に接するドレイン電極層を形成すること、を含み、
    前記ゲート絶縁層を形成することは、
    前記第２部分と前記ゲート電極層とを覆う有機高分子化合物によって構成された第１ゲート絶縁膜を塗布法で形成すること、および、前記第１ゲート絶縁膜と前記半導体層とに挟まれて酸化珪素によって構成された第２ゲート絶縁膜をプラズマＣＶＤ法で形成すること、を含み、
    前記第２ゲート絶縁膜の厚さが、２ｎｍ以上４０ｎｍ以下であり、
    前記第２ゲート絶縁膜の水素含有量が、２ａｔ％以上１４ａｔ％以下である
    薄膜トランジスタの製造方法。
  10. 可撓性基板の支持面における第１部分にゲート電極層を形成すること、
    前記支持面の第２部分と前記ゲート電極層とを覆うようにゲート絶縁層を形成すること、
    前記ゲート電極層と半導体層とによって前記ゲート絶縁層を挟むように前記半導体層を形成すること、および、
    前記半導体層の第１端部に接するソース電極層、および前記半導体層の第２端部に接するドレイン電極層を形成すること、を含み、
    前記ゲート絶縁層を形成することは、
    前記第２部分と前記ゲート電極層とを覆う有機高分子化合物によって構成された第１ゲート絶縁膜を塗布法で形成すること、および、前記第１ゲート絶縁膜と前記半導体層とに挟まれて窒化珪素によって構成された第２ゲート絶縁膜をプラズマＣＶＤ法で形成すること、を含み、
    前記第２ゲート絶縁膜の厚さが、２ｎｍ以上３０ｎｍ以下であり、
    前記第２ゲート絶縁膜の水素含有量が、５ａｔ％以上１８ａｔ％以下である
    薄膜トランジスタの製造方法。
JP2021018151A 2021-02-08 2021-02-08 薄膜トランジスタ、および薄膜トランジスタの製造方法 Active JP6897897B1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2021018151A JP6897897B1 (ja) 2021-02-08 2021-02-08 薄膜トランジスタ、および薄膜トランジスタの製造方法
JP2021096350A JP2022121355A (ja) 2021-02-08 2021-06-09 薄膜トランジスタ、および薄膜トランジスタの製造方法
CN202280011292.1A CN116783714A (zh) 2021-02-08 2022-02-07 薄膜晶体管以及薄膜晶体管的制造方法
PCT/JP2022/004765 WO2022168983A1 (ja) 2021-02-08 2022-02-07 薄膜トランジスタ、および薄膜トランジスタの製造方法
EP22749854.0A EP4290586A4 (en) 2021-02-08 2022-02-07 THIN FILM TRANSISTOR AND METHOD FOR PRODUCING A THIN FILM TRANSISTOR
US18/366,938 US20230387242A1 (en) 2021-02-08 2023-08-08 Thin film transistor and method of manufactruting thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021018151A JP6897897B1 (ja) 2021-02-08 2021-02-08 薄膜トランジスタ、および薄膜トランジスタの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021096350A Division JP2022121355A (ja) 2021-02-08 2021-06-09 薄膜トランジスタ、および薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JP6897897B1 true JP6897897B1 (ja) 2021-07-07
JP2022121026A JP2022121026A (ja) 2022-08-19

Family

ID=76650004

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021018151A Active JP6897897B1 (ja) 2021-02-08 2021-02-08 薄膜トランジスタ、および薄膜トランジスタの製造方法
JP2021096350A Pending JP2022121355A (ja) 2021-02-08 2021-06-09 薄膜トランジスタ、および薄膜トランジスタの製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021096350A Pending JP2022121355A (ja) 2021-02-08 2021-06-09 薄膜トランジスタ、および薄膜トランジスタの製造方法

Country Status (5)

Country Link
US (1) US20230387242A1 (ja)
EP (1) EP4290586A4 (ja)
JP (2) JP6897897B1 (ja)
CN (1) CN116783714A (ja)
WO (1) WO2022168983A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114823912A (zh) * 2022-04-06 2022-07-29 Tcl华星光电技术有限公司 薄膜晶体管、其制作方法及显示面板
JP7115610B1 (ja) 2021-03-15 2022-08-09 凸版印刷株式会社 薄膜トランジスタ、および、薄膜トランジスタの製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009246342A (ja) * 2008-03-12 2009-10-22 Toppan Printing Co Ltd 電界効果型トランジスタ及びその製造方法並びに画像表示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100857461B1 (ko) * 2007-01-09 2008-09-08 한국전자통신연구원 원자층 증착법을 이용한 ｐ 타입 ＺｎＯ반도체막 제조 방법및 상기 제조 방법으로 제조된 ＺｎＯ 반도체막을포함하는 박막 트랜지스터
KR100857455B1 (ko) * 2007-04-17 2008-09-08 한국전자통신연구원 산화물 반도체막상에 보호막을 형성하여 패터닝하는 박막트랜지스터의 제조방법
JP6134230B2 (ja) * 2012-08-31 2017-05-24 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
JPWO2014196107A1 (ja) * 2013-06-04 2017-02-23 株式会社Ｊｏｌｅｄ 薄膜トランジスタ素子とその製造方法及び表示装置
KR102169014B1 (ko) * 2013-10-14 2020-10-23 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조방법
TWI566405B (zh) * 2013-11-08 2017-01-11 元太科技工業股份有限公司 有機無機混合型電晶體
US10468434B2 (en) * 2016-04-08 2019-11-05 Innolux Corporation Hybrid thin film transistor structure, display device, and method of making the same
KR102589754B1 (ko) * 2016-08-05 2023-10-18 삼성디스플레이 주식회사 트랜지스터 및 이를 포함하는 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009246342A (ja) * 2008-03-12 2009-10-22 Toppan Printing Co Ltd 電界効果型トランジスタ及びその製造方法並びに画像表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7115610B1 (ja) 2021-03-15 2022-08-09 凸版印刷株式会社 薄膜トランジスタ、および、薄膜トランジスタの製造方法
JP2022141569A (ja) * 2021-03-15 2022-09-29 凸版印刷株式会社 薄膜トランジスタ、および、薄膜トランジスタの製造方法
CN114823912A (zh) * 2022-04-06 2022-07-29 Tcl华星光电技术有限公司 薄膜晶体管、其制作方法及显示面板

Also Published As

Publication number Publication date
JP2022121355A (ja) 2022-08-19
US20230387242A1 (en) 2023-11-30
CN116783714A (zh) 2023-09-19
JP2022121026A (ja) 2022-08-19
WO2022168983A1 (ja) 2022-08-11
EP4290586A1 (en) 2023-12-13
EP4290586A4 (en) 2024-08-07

Similar Documents

Publication Publication Date Title
KR102547131B1 (ko) 이차원 반도체를 포함하는 박막 트랜지스터 및 이를 포함하는 표시장치
JP5137146B2 (ja) 半導体素子及びその製造方法
TWI397184B (zh) 氧化物半導體薄膜電晶體
JP4982620B1 (ja) 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びｘ線センサ
TWI481037B (zh) 薄膜電晶體、製造其之方法及包含其之有機電致發光裝置
TWI520345B (zh) 非晶氧化物半導體材質、場效電晶體以及顯示元件
US20140131698A1 (en) Channel layer and thin film transistor including the same
EP2146379A1 (en) Channel layer and transistor comprising the same
US20230387242A1 (en) Thin film transistor and method of manufactruting thin film transistor
JP5647860B2 (ja) 薄膜トランジスタおよびその製造方法
KR20160073923A (ko) 박막트랜지스터 어레이 기판
US8785243B2 (en) Method for manufacturing a thin film transistor array panel
KR101638977B1 (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
JP2018110226A (ja) 薄膜トランジスタ基板及び表示装置
JP7080842B2 (ja) 薄膜トランジスタ
JP6260326B2 (ja) 薄膜トランジスタ装置及びその製造方法
KR101694876B1 (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
JP5548500B2 (ja) 薄膜電界効果型トランジスタの製造方法
JP6756875B1 (ja) ディスプレイ用酸化物半導体薄膜、ディスプレイ用薄膜トランジスタ及びスパッタリングターゲット
JP6209918B2 (ja) 薄膜トランジスタ、及び薄膜トランジスタの製造方法
JP6264015B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP2023120470A (ja) 薄膜トランジスタ、および薄膜トランジスタの製造方法
JP2024072115A (ja) 薄膜トランジスタアレイ
JP2014157907A (ja) 薄膜トランジスタ及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210208

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20210208

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20210402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210511

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210524

R150 Certificate of patent or registration of utility model

Ref document number: 6897897

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250