TWI397184B - 氧化物半導體薄膜電晶體 - Google Patents
氧化物半導體薄膜電晶體 Download PDFInfo
- Publication number
- TWI397184B TWI397184B TW098114172A TW98114172A TWI397184B TW I397184 B TWI397184 B TW I397184B TW 098114172 A TW098114172 A TW 098114172A TW 98114172 A TW98114172 A TW 98114172A TW I397184 B TWI397184 B TW I397184B
- Authority
- TW
- Taiwan
- Prior art keywords
- oxide
- oxide semiconductor
- semiconductor layer
- zinc oxide
- film transistor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 372
- 239000010409 thin film Substances 0.000 title claims description 98
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 209
- 239000011787 zinc oxide Substances 0.000 claims description 97
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 80
- 229910052733 gallium Inorganic materials 0.000 claims description 80
- 239000002131 composite material Substances 0.000 claims description 62
- 229910052738 indium Inorganic materials 0.000 claims description 47
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 47
- JAONJTDQXUSBGG-UHFFFAOYSA-N dialuminum;dizinc;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Al+3].[Al+3].[Zn+2].[Zn+2] JAONJTDQXUSBGG-UHFFFAOYSA-N 0.000 claims description 32
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 31
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 22
- 238000005229 chemical vapour deposition Methods 0.000 claims description 20
- 230000003247 decreasing effect Effects 0.000 claims description 10
- 238000007639 printing Methods 0.000 claims description 10
- 238000004528 spin coating Methods 0.000 claims description 10
- 238000004544 sputter deposition Methods 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 9
- 230000007423 decrease Effects 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 229910003437 indium oxide Inorganic materials 0.000 claims 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 229910052725 zinc Inorganic materials 0.000 claims 1
- 239000011701 zinc Substances 0.000 claims 1
- 206010021143 Hypoxia Diseases 0.000 description 11
- 150000001768 cations Chemical class 0.000 description 7
- 229910001385 heavy metal Inorganic materials 0.000 description 7
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical compound [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- NJWNEWQMQCGRDO-UHFFFAOYSA-N indium zinc Chemical compound [Zn].[In] NJWNEWQMQCGRDO-UHFFFAOYSA-N 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 235000015096 spirit Nutrition 0.000 description 1
- RNWHGQJWIACOKP-UHFFFAOYSA-N zinc;oxygen(2-) Chemical class [O-2].[Zn+2] RNWHGQJWIACOKP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Description
本發明係有關於一種氧化物半導體薄膜電晶體(oxide semiconductor TFT)，尤其是有關於一種具有一複合(composite)半導體主動層之氧化物半導體薄膜電晶體。
軟性(flexible)電子產品被要求具有重量輕、易攜帶、可捲曲、需要能承受多次的耐撓與捲曲而不失效的特點。由於氧化物半導體薄膜電晶體之離子鍵的結構，使得電晶體導通特性對基板之撓曲較不敏感，而且具有較非晶矽(a-Si:H)薄膜電晶體高之載子移動率(mobility，大約為10cm2
/V-sec)、低溫(low temperature)製程等優點，因此極適合應用於軟性電子電路之開發。為了提高薄膜電晶體之電流密度，美國專利申請案第20050199879號中的薄膜電晶體使用雙閘極結構形成主動層上、下表面各形成一個通道，藉由增加提高載子傳輸路徑來提高電流密度，如圖一A與圖一B所示。在圖一A中，一薄膜電晶體100具有一基板102、兩閘極電極103、104、兩閘極介電層105、106、一主動層107、一源極電極108以及一汲極電極109。薄膜電晶體100在操作時，可以藉由兩個閘極103、104對主動層107的偏壓而在主動層107之上、下表面各形成一個通道，以提高導通電流之電流密度。圖一B中之薄膜電晶體101與圖一A中之薄膜電晶體100大致相同，其差別僅在於汲極/源極108/109與主動層107的製程前後次序不同。然而，圖一A與圖一B之薄膜電晶體100與101之缺點在於製程步驟較多且繁瑣，會增加製造成本。
因此，本發明提出一種具有一複合半導體主動層之氧化物半導體薄膜電晶體，以改善氧化物薄膜電晶體之電流特性，提高穩定之驅動電流並降低氧缺造成的不穩定電流影響，藉由不同的半導體厚度適當調整，亦可維持元件低關閉漏電流的特性。
本發明提供一種氧化物半導體薄膜電晶體，其具有一複合半導體主動層，可改善氧化物薄膜電晶體之電流特性。
本發明提供一種氧化物半導體薄膜電晶體，其具有一複合半導體主動層，可提高穩定之驅動電流並降低氧缺造成的不穩定電流影響。
本發明提供一種氧化物半導體薄膜電晶體，其具有一複合半導體主動層，藉由不同的半導體厚度適當調整，可維持元件低關閉漏電流的特性。
在一具體實施例中，本發明提供一種氧化物半導體薄膜電晶體，包括：形成於一基板上之一源極電極以及一汲極電極；一複合半導體主動層，形成於該源極電極以及該汲極電極之間；一閘極介電層，形成於該源極電極、該複合半導體主動層以及該汲極電極上；以及一閘極電極，其形成於該閘極介電層上，並且對應該複合半導體主動層；其中該複合半導體主動層包括至少一低載子濃度之第一氧化物半導體層以及一高載子濃度之第二氧化物半導體層。
在另一具體實施例中，本發明提供一種氧化物半導體薄膜電晶體，包括：形成於一基板上之一閘極電極；一閘極介電層，其覆蓋該閘極電極；一源極電極以及一汲極電極，形成於該閘極介電層上；以及一複合半導體主動層，形成於該源極電極以及該汲極電極之間，並且對應該閘極電極；其中該複合半導體主動層包括至少一低載子濃度之第一氧化物半導體層以及一高載子濃度之第二氧化物半導體層。
為使 貴審查委員能對本發明之特徵及功能有更進一步的認知與瞭解，茲配合圖式詳細說明如後。
在本發明中係，提出一於薄膜形成時採用一複合半導體主動層，即可改善氧化物薄膜電晶體之電流特性，提高穩定之驅動電流並降低氧缺造成的不穩定電流影響，藉由不同的半導體厚度適當調整，亦可維持元件低關閉漏電流的特性。圖二係為氧化物半導體之遷移率與載子濃度關係圖。在圖二中，氧化鋅(ZnO)之載子遷移率隨著載子濃度增加而減少，且經由氧缺提供之電流並不穩定。而氧化銦鎵鋅(IGZO)、氧化銦鋅(IZO)與氧化鎵鋅(GZO)則反之，其具有重金屬陽離子之結構，提供了載子相當有效的傳輸途徑，以及穩定的高電流密度。
本發明將藉由，而不局限於，各種實施例來說明本發明之精神與要義。
圖三係為本發明第一具體實施例之氧化物半導體薄膜電晶體的橫截面示意圖。在圖三中，係揭露一具有上閘極結構之氧化物半導體薄膜電晶體300，其包括：形成於一基板302上之一源極電極308以及一汲極電極309；一複合(composite)半導體主動層307形成於該源極電極308以及該汲極電極309之間；一閘極介電層305，其形成於該源極電極308、該複合半導體主動層307以及該汲極電極309上；以及一閘極電極303，其形成於該閘極介電層305上，並且對應該複合半導體主動層307。
在本具體實施例中，該複合半導體主動層307係可以化學氣相沉積(CVD)、旋轉塗佈、印刷或濺鍍等方式形成，而包括至少一第一氧化物半導體層3071以及一第二氧化物半導體層3072，其中該第二氧化物半導體層3072係與該閘極介電層305接觸。該第一氧化物半導體層3071係為一低載子濃度之半導體層，可以包括氧化鋅(ZnO)，且該第二氧化物半導體層3072係為一高載子濃度之半導體層，可以包括氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化鎵鋅(GZO)、氧化鋁鋅(AZO)、氧化銦鎵鋅(IGZO)或其組合者。
在本具體實施例中，該第一氧化物半導體層3071亦可為一低載子濃度之半導體層，其包括氧化銦鎵鋅(IGZO)，且該第二氧化物半導體層3072係為一高載子濃度之半導體層，可以包括氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化鎵鋅(GZO)或其組合者。
在本具體實施例中，該第一氧化物半導體層3071之濃度係小於1017
cm-3
。在本具體實施例中，該第二氧化物半導體層3072之濃度係大於1018
cm-3
。
在本具體實施例中，高載子濃度之第二氧化物半導體層3072較薄(小於10nm)，可降低經由氧缺提供之不穩定電流與增加經由具有重金屬陽離子之結構提供之穩定電流，並經由適當的低載子濃度之第一氧化物半導體層3071厚度調整降低元件之關閉漏電流。
圖四係為本發明第二具體實施例之氧化物半導體薄膜電晶體的橫截面示意圖。在圖四中，上閘極結構氧化物半導體薄膜電晶體400包括：形成於一基板402上之一源極電極408以及一汲極電極409；一複合半導體主動層407形成於該源極電極408以及該汲極電極409之間；一閘極介電層405，其形成於該源極電極408、該複合半導體主動層407以及該汲極電極409上；以及一閘極電極403，其形成於該閘極介電層405上，並且對應該複合半導體主動層407。由此可知，在圖四之上閘極結構氧化物半導體薄膜電晶體400大致類似於圖三之氧化物半導體薄膜電晶體300，除了圖四之複合半導體主動層407不同於圖三之複合半導體主動層307。因此，除了複合半導體主動層407，其他類似的元件均不再贅述。
在本具體實施例中，該複合半導體主動層407係可以化學氣相沉積(CVD)、旋轉塗佈、印刷或濺鍍等方式形成，而包括至少一第一氧化物半導體層4071以及一第二氧化物半導體層4072，其中該第二氧化物半導體層4072係插入於該第一氧化物半導體層4071中。該第一氧化物半導體層4071係為一低載子濃度之半導體層，可以包括氧化鋅(ZnO)，且該第二氧化物半導體層4072係為一高載子濃度之半導體層，可以包括氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化鎵鋅(GZO)、氧化鋁鋅(AZO)、氧化銦鎵鋅(IGZO)或其組合者。
在本具體實施例中，該第一氧化物半導體層4071亦可為一低載子濃度之半導體層，其包括氧化銦鎵鋅(IGZO)，且該第二氧化物半導體層4072係為一高載子濃度之半導體層，可以包括氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化鎵鋅(GZO)或其組合者。
在本具體實施例中，該第一氧化物半導體層4071之濃度係小於1017
cm-3
。在本具體實施例中，該第二氧化物半導體層4072之濃度係大於1018
cm-3
。
在本具體實施例中，高載子濃度之第二氧化物半導體層4072較薄(小於10nm)，可降低經由氧缺提供之不穩定電流與增加經由具有重金屬陽離子之結構提供之穩定電流，並經由適當的低載子濃度之第一氧化物半導體層4071厚度調整降低元件之關閉漏電流。
圖五係為本發明第三具體實施例之氧化物半導體薄膜電晶體的橫截面示意圖。在圖五中，上閘極結構氧化物半導體薄膜電晶體500包括：形成於一基板502上之一源極電極508以及一汲極電極509；一複合半導體主動層507形成於該源極電極508以及該汲極電極509之間；一閘極介電層505，其形成於該源極電極508、該複合半導體主動層507以及該汲極電極509上；以及一閘極電極503，其形成於該閘極介電層505上，並且對應該複合半導體主動層507。由此可知，在圖五之上閘極結構氧化物半導體薄膜電晶體500大致類似於圖三之氧化物半導體薄膜電晶體300，除了圖五之複合半導體主動層507不同於圖三之複合半導體主動層307。因此，除了複合半導體主動層507，其他類似的元件均不再贅述。
在本具體實施例中，該複合半導體主動層507係可以化學氣相沉積(CVD)、旋轉塗佈、印刷或濺鍍等方式形成，而包括至少一第一氧化物半導體層5071以及一第二氧化物半導體層5072，其中該第二氧化物半導體層5072係與該閘極介電層505接觸。該第一氧化物半導體層5071係為一低載子濃度之半導體層，可以包括氧化鋅(ZnO)，且該第二氧化物半導體層5072係為一高載子濃度之漸變(graded)半導體層。該漸變(graded)半導體層係為從氧化鋅/漸變半導體層介面，以從1逐漸調降氧化鋅之莫耳分率並從0逐漸增加氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化鎵鋅(GZO)、氧化鋁鋅(AZO)、氧化銦鎵鋅(IGZO)或其組合者之莫耳分率的方式所形成。
在本具體實施例中，該第一氧化物半導體層5071亦可為一低載子濃度之半導體層，其包括氧化銦鎵鋅(IGZO)，且該第二氧化物半導體層5072係為一高載子濃度之漸變(graded)半導體層。該漸變(graded)半導體層係為從氧化銦鎵鋅/漸變半導體層介面，以從1逐漸調降氧化銦鎵鋅之莫耳分率並從0逐漸增加氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化鎵鋅(GZO)或其組合者之莫耳分率的方式所形成。
在本具體實施例中，該第一氧化物半導體層5071之濃度係小於1017
cm-3
。在本具體實施例中，該第二氧化物半導體層5072之濃度係大於1018
cm-3
。
在本具體實施例中，高載子濃度之第二氧化物半導體層5072較薄(小於10nm)，可降低經由氧缺提供之不穩定電流與增加經由具有重金屬陽離子之結構提供之穩定電流，並經由適當的低載子濃度之第一氧化物半導體層5071厚度調整降低元件之關閉漏電流。
在上述第一至第三具體實施例中，所揭均為具有上閘極結構之氧化物半導體薄膜電晶體300-500。雖然本發明係以第一至第三具體實施例作為說明，具本技術領域之一般技藝者當可藉由以上實施例所揭之結合來進行均等變化與修飾，其均應包括於本發明之權利範圍內。舉例來說，在第二具體實施例中之第二氧化物半導體層4072亦可以第三具體實施例中之第二氧化物半導體層5072所使用的高載子濃度之漸變半導體層來實施。當使用氧化鋅做為該第一氧化物半導體層4071時，該漸變半導體層係為從較下方之氧化鋅/漸變半導體層介面，以從1逐漸調降氧化鋅之莫耳分率並從0逐漸增加氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化鎵鋅(GZO)、氧化鋁鋅(AZO)、氧化銦鎵鋅(IGZO)或其組合者之莫耳分率的方式所形成。當使用氧化銦鎵鋅做為該第一氧化物半導體層4071時，該漸變半導體層係為從較下方之氧化銦鎵鋅/漸變半導體層介面，以從1逐漸調降氧化銦鎵鋅之莫耳分率並從0逐漸增加氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化鎵鋅(GZO)或其組合者之莫耳分率的方式所形成。
以下將在第四至第六具體實施例中，揭示具有下閘極結構之氧化物半導體薄膜電晶體600-800。
圖六係為本發明第四具體實施例之氧化物半導體薄膜電晶體的橫截面示意圖。在圖六中，係揭露一具有下閘極結構之氧化物半導體薄膜電晶體600，其包括：形成於一基板602上之一閘極電極603；一閘極介電層605，其覆蓋該閘極電極603；一源極電極608以及一汲極電極609，形成於該閘極介電層605上；以及一複合半導體主動層607，形成於該源極電極608以及該汲極電極609之間，並且對應該閘極電極603。
在本具體實施例中，該複合半導體主動層607係可以化學氣相沉積(CVD)、旋轉塗佈、印刷或濺鍍等方式形成，而包括至少一第一氧化物半導體層6071以及一第二氧化物半導體層6072，其中該第二氧化物半導體層6072係與該閘極介電層605接觸。該第一氧化物半導體層6071係為一低載子濃度之半導體層，可以包括氧化鋅(ZnO)，且該第二氧化物半導體層6072係為一高載子濃度之半導體層，可以包括氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化鎵鋅(GZO)、氧化鋁鋅(AZO)、氧化銦鎵鋅(IGZO)或其組合者。
在本具體實施例中，該第一氧化物半導體層6071亦可為一低載子濃度之半導體層，其包括氧化銦鎵鋅(IGZO)，且該第二氧化物半導體層6072係為一高載子濃度之半導體層，可以包括氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化鎵鋅(GZO)或其組合者。
在本具體實施例中，該第一氧化物半導體層6071之濃度係小於1017
cm-3
。在本具體實施例中，該第二氧化物半導體層6072之濃度係大於1018
cm-3
。
在本具體實施例中，高載子濃度之第二氧化物半導體層6072較薄(小於10nm)，可降低經由氧缺提供之不穩定電流與增加經由具有重金屬陽離子之結構提供之穩定電流，並經由適當的低載子濃度之第一氧化物半導體層6071厚度調整降低元件之關閉漏電流。
圖七係為本發明第五具體實施例之氧化物半導體薄膜電晶體的橫截面示意圖。在圖七中，下閘極結構氧化物半導體薄膜電晶體700包括：形成於一基板702上之一閘極電極703；一閘極介電層705，其覆蓋該閘極電極703；一源極電極708以及一汲極電極709，形成於該閘極介電層705上；以及一複合半導體主動層707，形成於該源極電極708以及該汲極電極709之間，並且對應該閘極電極703。由此可知，在圖七之下閘極結構氧化物半導體薄膜電晶體700大致類似於圖六之氧化物半導體薄膜電晶體600，除了圖七之複合半導體主動層707不同於圖六之複合半導體主動層607。因此，除了複合半導體主動層707，其他類似的元件均不再贅述。
在本具體實施例中，該複合半導體主動層707係可以化學氣相沉積(CVD)、旋轉塗佈、印刷或濺鍍等方式形成，而包括至少一第一氧化物半導體層7071以及一第二氧化物半導體層7072，其中該第二氧化物半導體層7072係插入於該第一氧化物半導體層7071中。該第一氧化物半導體層7071係為一低載子濃度之半導體層，可以包括氧化鋅(ZnO)，且該第二氧化物半導體層7072係為一高載子濃度之半導體層，可以包括氧化銦錫(ITO)、氧化銦鋅(1ZO)、氧化鎵鋅(GZO)、氧化鋁鋅(AZO)、氧化銦鎵鋅(IGZO)或其組合者。
在本具體實施例中，該第一氧化物半導體層7071亦可為一低載子濃度之半導體層，其包括氧化銦鎵鋅(IGZO)，且該第二氧化物半導體層7072係為一高載子濃度之半導體層，可以包括氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化鎵鋅(GZO)或其組合者。
在本具體實施例中，該第一氧化物半導體層7071之濃度係小於1017
cm-3
。在本具體實施例中，該第二氧化物半導體層7072之濃度係大於1018
cm-3
。
在本具體實施例中，高載子濃度之第二氧化物半導體層7072較薄(小於10nm)，可降低經由氧缺提供之不穩定電流與增加經由具有重金屬陽離子之結構提供之穩定電流，並經由適當的低載子濃度之第一氧化物半導體層7071厚度調整降低元件之關閉漏電流。
圖八係為本發明第六具體實施例之氧化物半導體薄膜電晶體的橫截面示意圖。在圖八中，下閘極結構氧化物半導體薄膜電晶體800包括：形成於一基板802上之一閘極電極803；一閘極介電層805，其覆蓋該閘極電極803；一源極電極808以及一汲極電極809，形成於該閘極介電層805上；以及一複合半導體主動層807，形成於該源極電極808以及該汲極電極809之間，並且對應該閘極電極803。由此可知，在圖八之下閘極結構氧化物半導體薄膜電晶體800大致類似於圖六之氧化物半導體薄膜電晶體600，除了圖八之複合半導體主動層807不同於圖六之複合半導體主動層607。因此，除了複合半導體主動層807，其他類似的元件均不再贅述。
在本具體實施例中，該複合半導體主動層807係可以化學氣相沉積(CVD)、旋轉塗佈、印刷或濺鍍等方式形成，而包括至少一第一氧化物半導體層8071以及一第二氧化物半導體層8072，其中該第二氧化物半導體層8072係與該閘極介電層805接觸。該第一氧化物半導體層8071係為一低載子濃度之半導體層，可以包括氧化鋅(ZnO)，且該第二氧化物半導體層8072係為一高載子濃度之漸變(graded)半導體層。該漸變(graded)半導體層係為從該閘極介電層/漸變半導體層介面，以從0逐漸增加氧化鋅之莫耳分率並從1逐漸調降氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化鎵鋅(GZO)、氧化鋁鋅(AZO)、氧化銦鎵鋅(IGZO)或其組合者之莫耳分率的方式所形成。
在本具體實施例中，該第一氧化物半導體層8071亦可為一低載子濃度之半導體層，其包括氧化銦鎵鋅(IGZO)，且該第二氧化物半導體層8072係為一高載子濃度之漸變(graded)半導體層。該漸變(graded)半導體層係為從該閘極介電層/漸變半導體層介面，以從0逐漸增加氧化銦鎵鋅之莫耳分率並從1逐漸調降氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化鎵鋅(GZO)或其組合者之莫耳分率的方式所形成。
在本具體實施例中，該第一氧化物半導體層8071之濃度係小於1017
cm-3
。在本具體實施例中，該第二氧化物半導體層8072之濃度係大於1018
cm-3
。
在本具體實施例中，高載子濃度之第二氧化物半導體層8072較薄(小於10nm)，可降低經由氧缺提供之不穩定電流與增加經由具有重金屬陽離子之結構提供之穩定電流，並經由適當的低載子濃度之第一氧化物半導體層8071厚度調整降低元件之關閉漏電流。
雖然本發明係以第四至第六具體實施例作為說明，具本技術領域之一般技藝者當可藉由以上實施例所揭之結合來進行均等變化與修飾，其均應包括於本發明之權利範圍內。舉例來說，在第五具體實施例中之第二氧化物半導體層7072亦可以第六具體實施例中之第二氧化物半導體層8072所使用的高載子濃度之漸變半導體層來實施。當使用氧化鋅做為該第一氧化物半導體層7071時，該漸變半導體層係為從較下方之氧化鋅/漸變半導體層介面，以從0逐漸增加氧化鋅之莫耳分率並從1逐漸調降氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化鎵鋅(GZO)、氧化鋁鋅(AZO)、氧化銦鎵鋅(IGZO)或其組合者之莫耳分率的方式所形成。當使用氧化銦鎵鋅做為該第一氧化物半導體層7071時，該漸變半導體層係為從較下方之氧化銦鎵鋅/漸變半導體層介面，以從0逐漸增加氧化銦鎵鋅之莫耳分率並從1逐漸調降氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化鎵鋅(GZO)或其組合者之莫耳分率的方式所形成。圖九A與圖九B係分別為本發明之氧化物半導體薄膜電晶體與習知氧化物半導體薄膜電晶體的電流-電壓特性曲線圖。吾等可發現，藉由上述具體實施例的實施，本發明之氧化物半導體薄膜電晶體可以獲得毫安培(mA)等級的操作電流，如圖九A所示；而習知氧化鋅系列之氧化物半導體薄膜電晶體則僅能提供微安培(μA)等級的操作電流，如圖九B所示。
綜上所述，當知本發明提供一種氧化物半導體薄膜電晶體，其具有一複合半導體主動層，以改善氧化物薄膜電晶體之電流特性，提高穩定之驅動電流並降低氧缺造成的不穩定電流影響，藉由不同的半導體厚度適當調整，亦可維持元件低關閉漏電流的特性。故本發明實為一富有新穎性、進步性，及可供產業利用功效者，應符合專利申請要件無疑，爰依法提請發明專利申請，懇請 貴審查委員早日賜予本發明專利，實感德便。
惟以上所述者，僅為本發明之較佳實施例而已，並非用來限定本發明實施之範圍，即凡依本發明申請專利範圍所述之形狀、構造、特徵、精神及方法所為之均等變化與修飾，均應包括於本發明之申請專利範圍內。
100．．．薄膜電晶體
101．．．薄膜電晶體
102．．．基板
103．．．閘極電極
104．．．閘極電極
105．．．閘極介電層
106．．．閘極介電層
107．．．主動層
108．．．源極電極
109．．．汲極電極
300．．．氧化物半導體薄膜電晶體
302．．．基板
303．．．閘極電極
305．．．閘極介電層
307．．．複合半導體主動層
3071．．．第一氧化物半導體層
3072．．．第二氧化物半導體層
308．．．源極電極
309．．．汲極電極
400．．．氧化物半導體薄膜電晶體
402．．．基板
403．．．閘極電極
405．．．閘極介電層
407．．．複合半導體主動層
4071．．．第一氧化物半導體層
4072．．．第二氧化物半導體層
408．．．源極電極
409．．．汲極電極
500．．．氧化物半導體薄膜電晶體
502．．．基板
503．．．閘極電極
505．．．閘極介電層
507．．．複合半導體主動層
5071．．．第一氧化物半導體層
5072．．．第二氧化物半導體層
508．．．源極電極
509．．．汲極電極
600．．．氧化物半導體薄膜電晶體
602．．．基板
603．．．閘極電極
605．．．閘極介電層
607．．．複合半導體主動層
6071．．．第一氧化物半導體層
6072．．．第二氧化物半導體層
608．．．源極電極
609．．．汲極電極
700．．．氧化物半導體薄膜電晶體
702．．．基板
703．．．閘極電極
705．．．閘極介電層
707．．．複合半導體主動層
7071．．．第一氧化物半導體層
7072．．．第二氧化物半導體層
708．．．源極電極
709．．．汲極電極
800．．．氧化物半導體薄膜電晶體
802．．．基板
803．．．閘極電極
805．．．閘極介電層
807．．．複合半導體主動層
8071．．．第一氧化物半導體層
8072．．．第二氧化物半導體層
808．．．源極電極
809．．．汲極電極
圖一A與圖一B係為美國專利申請案第20050199879號之具有雙閘極結構之薄膜電晶體的橫截面示意圖；
圖二係為氧化物半導體之遷移率與載子濃度關係圖；
圖三係為本發明第一具體實施例之氧化物半導體薄膜電晶體的橫截面示意圖；
圖四係為本發明第二具體實施例之氧化物半導體薄膜電晶體的橫截面示意圖；
圖五係為本發明第三具體實施例之氧化物半導體薄膜電晶體的橫截面示意圖；
圖六係為本發明第四具體實施例之氧化物半導體薄膜電晶體的橫截面示意圖；
圖七係為本發明第五具體實施例之氧化物半導體薄膜電晶體的橫截面示意圖；
圖八係為本發明第六具體實施例之氧化物半導體薄膜電晶體的橫截面示意圖；以及
圖九A與圖九B係分別為本發明之氧化物半導體薄膜電晶體與習知氧化物半導體薄膜電晶體的電流-電壓特性曲線圖。
300．．．氧化物半導體薄膜電晶體
302．．．基板
303．．．閘極電極
305．．．閘極介電層
307．．．複合半導體主動層
3071．．．第一氧化物半導體層
3072．．．第二氧化物半導體層
308．．．源極電極
309．．．汲極電極
Claims (30)
- 一種氧化物半導體薄膜電晶體，包括：形成於一基板上之一源極電極以及一汲極電極；一複合(composite)半導體主動層，形成於該源極電極以及該汲極電極之間；一閘極介電層，形成於該源極電極、該複合半導體主動層以及該汲極電極上；以及一閘極電極，其形成於該閘極介電層上，並且對應該複合半導體主動層；其中該複合半導體主動層包括至少一低載子濃度之第一氧化物半導體層以及一高載子濃度之第二氧化物半導體層；該第二氧化物半導體層係與該閘極介電層接觸；且該第一氧化物半導體層包括氧化鋅(ZnO)，且該第二氧化物半導體層係為一漸變(graded)半導體層，其係為從氧化鋅/漸變半導體層介面，以從1逐漸調降氧化鋅之莫耳分率並從0逐漸增加氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化鎵鋅(GZO)、氧化鋁鋅(AZO)、氧化銦鎵鋅(IGZO)或其組合者之莫耳分率的方式所形成。
- 如申請專利範圍第1項所述之氧化物半導體薄膜電晶體，其中該第一氧化物半導體層之濃度係小於1017 cm-3 ，且該第二氧化物半導體層之濃度係大於1018 cm-3 。
- 如申請專利範圍第1項所述之氧化物半導體薄膜電晶體，其中該第二氧化物半導體層之厚度係小於該第一氧 化物半導體層之厚度。
- 如申請專利範圍第1項所述之氧化物半導體薄膜電晶體，其中該第二氧化物半導體以及該第二氧化物半導體層係分別以化學氣相沉積(CVD)、旋轉塗佈、印刷或濺鍍所形成。
- 如申請專利範圍第1項所述之氧化物半導體薄膜電晶體，其中該第一氧化物半導體層包括氧化鋅(ZnO)，且該第二氧化物半導體層包括氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化鎵鋅(GZO)、氧化鋁鋅(AZO)、氧化銦鎵鋅(IGZO)或其組合者。
- 如申請專利範圍第1項所述之氧化物半導體薄膜電晶體，其中該第一氧化物半導體層包括氧化銦鎵鋅(IGZO)，且該第二氧化物半導體層包括氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化鎵鋅(GZO)或其組合者。
- 如申請專利範圍第1項所述之氧化物半導體薄膜電晶體，其中該第一氧化物半導體層包括氧化銦鎵鋅(IGZO)，且該第二氧化物半導體層係為一漸變(graded)半導體層，其係為從氧化銦鎵鋅/漸變半導體層介面，以從1逐漸調降氧化銦鎵鋅之莫耳分率並從0逐漸增加氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化鎵鋅(GZO)或其組合者之莫耳分率的方式所形成。
- 一種氧化物半導體薄膜電晶體，包括：形成於一基板上之一源極電極以及一汲極電極；一複合(composite)半導體主動層，形成於該源極電極 以及該汲極電極之間；一閘極介電層，形成於該源極電極、該複合半導體主動層以及該汲極電極上；以及一閘極電極，其形成於該閘極介電層上，並且對應該複合半導體主動層；其中該複合半導體主動層包括至少一低載子濃度之第一氧化物半導體層以及一高載子濃度之第二氧化物半導體層；且該第二氧化物半導體層係插入於該第一氧化物半導體層中。
- 如申請專利範圍第8項所述之氧化物半導體薄膜電晶體，其中該第一氧化物半導體層之濃度係小於1017 cm-3 ，且該第二氧化物半導體層之濃度係大於1018 cm-3 。
- 如申請專利範圍第8項所述之氧化物半導體薄膜電晶體，其中該第二氧化物半導體層之厚度係小於該第一氧化物半導體層之厚度。
- 如申請專利範圍第8項所述之氧化物半導體薄膜電晶體，其中該第二氧化物半導體以及該第二氧化物半導體層係分別以化學氣相沉積(CVD)、旋轉塗佈、印刷或濺鍍所形成。
- 如申請專利範圍第8項所述之氧化物半導體薄膜電晶體，其中該第一氧化物半導體層包括氧化鋅(ZnO)，且該第二氧化物半導體層包括氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化鎵鋅(GZO)、氧化鋁鋅(AZO)、氧化銦鎵鋅(IGZO)或其組合者。
- 如申請專利範圍第8項所述之氧化物半導體薄膜電晶體，其中該第一氧化物半導體層包括氧化銦鎵鋅(IGZO)，且該第二氧化物半導體層包括氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化鎵鋅(GZO)或其組合者。
- 如申請專利範圍第8項所述之氧化物半導體薄膜電晶體，其中該第一氧化物半導體層包括氧化鋅(ZnO)，且該第二氧化物半導體層係為一漸變(graded)半導體層，其係為從較下方之氧化鋅/漸變半導體層介面，以從1逐漸調降氧化鋅之莫耳分率並從0逐漸增加氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化鎵鋅(GZO)、氧化鋁鋅(AZO)、氧化銦鎵鋅(IGZO)或其組合者之莫耳分率的方式所形成。
- 如申請專利範圍第8項所述之氧化物半導體薄膜電晶體，其中該第一氧化物半導體層包括氧化銦鎵鋅(IGZO)，且該第二氧化物半導體層係為一漸變(graded)半導體層，其係為從較下方之氧化銦鎵鋅/漸變半導體層介面，以從1逐漸調降氧化銦鎵鋅之莫耳分率並從0逐漸增加氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化鎵鋅(GZO)或其組合者之莫耳分率的方式所形成。
- 一種氧化物半導體薄膜電晶體，包括：形成於一基板上之一閘極電極；一閘極介電層，其覆蓋該閘極電極；一源極電極以及一汲極電極，形成於該閘極介電層上；以及 一複合半導體主動層，形成於該源極電極以及該汲極電極之間，並且對應該閘極電極；其中該複合半導體主動層包括至少一低載子濃度之第一氧化物半導體層以及一高載子濃度之第二氧化物半導體層；該第二氧化物半導體層係與該閘極介電層接觸；且該第一氧化物半導體層包括氧化鋅(ZnO)，且該第二氧化物半導體層係為一漸變(graded)半導體層，其係為從該閘極介電層/漸變半導體層介面，以從0逐漸增加氧化鋅之莫耳分率並從1逐漸調降氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化鎵鋅(GZO)、氧化鋁鋅(AZO)、氧化銦鎵鋅(IGZO)或其組合者之莫耳分率的方式所形成。
- 如申請專利範圍第16項所述之氧化物半導體薄膜電晶體，其中該第一氧化物半導體層之濃度係小於1017 cm-3 ，且該第二氧化物半導體層之濃度係大於1018 cm-3 。
- 如申請專利範圍第16項所述之氧化物半導體薄膜電晶體，其中該第二氧化物半導體層之厚度係小於該第一氧化物半導體層之厚度。
- 如申請專利範圍第16項所述之氧化物半導體薄膜電晶體，其中該第二氧化物半導體以及該第二氧化物半導體層係分別以化學氣相沉積(CVD)、旋轉塗佈、印刷或濺鍍所形成。
- 如申請專利範圍第16項所述之氧化物半導體薄膜電晶體，其中該第一氧化物半導體層包括氧化鋅(ZnO)，且 該第二氧化物半導體層包括氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化鎵鋅(GZO)、氧化鋁鋅(AZO)、氧化銦鎵鋅(IGZO)或其組合者。
- 如申請專利範圍第16項所述之氧化物半導體薄膜電晶體，其中該第一氧化物半導體層包括氧化銦鎵鋅(IGZO)，且該第二氧化物半導體層包括氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化鎵鋅(GZO)或其組合者。
- 如申請專利範圍第16項所述之氧化物半導體薄膜電晶體，其中該第一氧化物半導體層包括氧化銦鎵鋅(IGZO)，且該第二氧化物半導體層係為一漸變(graded)半導體層，其係為從該閘極介電層/漸變半導體層介面，以從0逐漸增加氧化銦鎵鋅之莫耳分率並從1逐漸調降氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化鎵鋅(GZO)或其組合者之莫耳分率的方式所形成。
- 一種氧化物半導體薄膜電晶體，包括：形成於一基板上之一閘極電極；一閘極介電層，其覆蓋該閘極電極；一源極電極以及一汲極電極，形成於該閘極介電層上；以及一複合半導體主動層，形成於該源極電極以及該汲極電極之間，並且對應該閘極電極；其中該複合半導體主動層包括至少一低載子濃度之第一氧化物半導體層以及一高載子濃度之第二氧化物半導體層；且該第二氧化物半導體層係插入於該第一氧化 物半導體層中。
- 如申請專利範圍第23項所述之氧化物半導體薄膜電晶體，其中該第一氧化物半導體層之濃度係小於1017 cm-3 ，且該第二氧化物半導體層之濃度係大於1018 cm-3 。
- 如申請專利範圍第23項所述之氧化物半導體薄膜電晶體，其中該第二氧化物半導體層之厚度係小於該第一氧化物半導體層之厚度。
- 如申請專利範圍第23項所述之氧化物半導體薄膜電晶體，其中該第二氧化物半導體以及該第二氧化物半導體層係分別以化學氣相沉積(CVD)、旋轉塗佈、印刷或濺鍍所形成。
- 如申請專利範圍第23項所述之氧化物半導體薄膜電晶體，其中該第一氧化物半導體層包括氧化鋅(ZnO)，且該第二氧化物半導體層包括氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化鎵鋅(GZO)、氧化鋁鋅(AZO)、氧化銦鎵鋅(IGZO)或其組合者。
- 如申請專利範圍第23項所述之氧化物半導體薄膜電晶體，其中該第一氧化物半導體層包括氧化銦鎵鋅(IGZO)，且該第二氧化物半導體層包括氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化鎵鋅(GZO)或其組合者。
- 如申請專利範圍第23項所述之氧化物半導體薄膜電晶體，其中該第一氧化物半導體層包括氧化鋅(ZnO)，且該第二氧化物半導體層係為一漸變(graded)半導體層， 其係為從較下方之氧化鋅/漸變半導體層介面，以從0逐漸增加氧化鋅之莫耳分率並從1逐漸調降氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化鎵鋅(GZO)、氧化鋁鋅(AZO)、氧化銦鎵鋅(IGZO)或其組合者之莫耳分率的方式所形成。
- 如申請專利範圍第23項所述之氧化物半導體薄膜電晶體，其中該第一氧化物半導體層包括氧化銦鎵鋅(IGZO)，且該第二氧化物半導體層係為一漸變(graded)半導體層，其係為從較下方之氧化銦鎵鋅/漸變半導體層介面，以從0逐漸增加氧化銦鎵鋅之莫耳分率並從1逐漸調降氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化鎵鋅(GZO)或其組合者之莫耳分率的方式所形成。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW098114172A TWI397184B (zh) | 2009-04-29 | 2009-04-29 | 氧化物半導體薄膜電晶體 |
| US12/475,711 US8053836B2 (en) | 2009-04-29 | 2009-06-01 | Oxide semiconductor thin-film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW098114172A TWI397184B (zh) | 2009-04-29 | 2009-04-29 | 氧化物半導體薄膜電晶體 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201039445A TW201039445A (en) | 2010-11-01 |
| TWI397184B true TWI397184B (zh) | 2013-05-21 |
Family
ID=43029728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW098114172A TWI397184B (zh) | 2009-04-29 | 2009-04-29 | 氧化物半導體薄膜電晶體 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8053836B2 (zh) |
| TW (1) | TWI397184B (zh) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5322787B2 (ja) * | 2009-06-11 | 2013-10-23 | 富士フイルム株式会社 | 薄膜トランジスタ及びその製造方法、電気光学装置、並びにセンサー |
| KR102321565B1 (ko) * | 2009-09-24 | 2021-11-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 산화물 반도체막 및 반도체 장치 |
| KR101652790B1 (ko) * | 2009-11-09 | 2016-08-31 | 삼성전자주식회사 | 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 |
| WO2011074409A1 (en) * | 2009-12-18 | 2011-06-23 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| EP2513893A4 (en) | 2009-12-18 | 2016-09-07 | Semiconductor Energy Lab | Liquid crystal display device and electronic device |
| WO2011108382A1 (en) * | 2010-03-05 | 2011-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US20130264568A1 (en) * | 2010-12-22 | 2013-10-10 | Sharp Kabushiki Kaisha | Semiconductor device, color filter substrate, display device provided with color filter substrate, and method for manufacturing semiconductor device |
| WO2013021632A1 (ja) * | 2011-08-11 | 2013-02-14 | 出光興産株式会社 | 薄膜トランジスタ |
| US9553201B2 (en) | 2012-04-02 | 2017-01-24 | Samsung Display Co., Ltd. | Thin film transistor, thin film transistor array panel, and manufacturing method of thin film transistor |
| US8841665B2 (en) | 2012-04-06 | 2014-09-23 | Electronics And Telecommunications Research Institute | Method for manufacturing oxide thin film transistor |
| WO2013168687A1 (en) * | 2012-05-10 | 2013-11-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9083327B2 (en) * | 2012-07-06 | 2015-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of driving semiconductor device |
| CN103904126B (zh) * | 2012-12-26 | 2016-08-24 | 深圳市金誉半导体有限公司 | 薄膜晶体管 |
| US9171960B2 (en) * | 2013-01-25 | 2015-10-27 | Qualcomm Mems Technologies, Inc. | Metal oxide layer composition control by atomic layer deposition for thin film transistor |
| WO2015114476A1 (en) * | 2014-01-28 | 2015-08-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US10096489B2 (en) * | 2014-03-06 | 2018-10-09 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| KR101562932B1 (ko) * | 2014-11-28 | 2015-10-26 | 연세대학교 산학협력단 | 산화물 반도체 소자 및 이의 제조 방법 |
| CN116864510A (zh) * | 2019-03-19 | 2023-10-10 | 群创光电股份有限公司 | 具有晶体管元件的工作模块 |
| EP3790057A1 (en) * | 2019-09-06 | 2021-03-10 | SABIC Global Technologies B.V. | Low temperature processed semiconductor thin-film transistor |
| CN110648629B (zh) * | 2019-10-31 | 2023-09-22 | 厦门天马微电子有限公司 | 显示面板及其制作方法、显示装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5401982A (en) * | 1994-03-03 | 1995-03-28 | Xerox Corporation | Reducing leakage current in a thin-film transistor with charge carrier densities that vary in two dimensions |
| US5777364A (en) * | 1992-11-30 | 1998-07-07 | International Business Machines Corporation | Graded channel field effect transistor |
| US20080296567A1 (en) * | 2007-06-04 | 2008-12-04 | Irving Lyn M | Method of making thin film transistors comprising zinc-oxide-based semiconductor materials |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090124527A (ko) * | 2008-05-30 | 2009-12-03 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 |
-
2009
- 2009-04-29 TW TW098114172A patent/TWI397184B/zh active
- 2009-06-01 US US12/475,711 patent/US8053836B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5777364A (en) * | 1992-11-30 | 1998-07-07 | International Business Machines Corporation | Graded channel field effect transistor |
| US5401982A (en) * | 1994-03-03 | 1995-03-28 | Xerox Corporation | Reducing leakage current in a thin-film transistor with charge carrier densities that vary in two dimensions |
| US20080296567A1 (en) * | 2007-06-04 | 2008-12-04 | Irving Lyn M | Method of making thin film transistors comprising zinc-oxide-based semiconductor materials |
Non-Patent Citations (1)
| Title |
|---|
| Sun Il Kim, et al. "High Performance Oxide Thin Film Transistors with Double Active Layers" IEEE IEDM Dec. 2008。 * |
Also Published As
| Publication number | Publication date |
|---|---|
| US8053836B2 (en) | 2011-11-08 |
| TW201039445A (en) | 2010-11-01 |
| US20100276682A1 (en) | 2010-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI397184B (zh) | 氧化物半導體薄膜電晶體 | |
| US10192992B2 (en) | Display device | |
| US11594639B2 (en) | Thin film transistor, thin film transistor array panel including the same, and method of manufacturing the same | |
| US10615266B2 (en) | Thin-film transistor, manufacturing method thereof, and array substrate | |
| KR101206033B1 (ko) | ＺｎＯ 반도체 박막의 제조방법 및 이를 이용한박막트랜지스터 및 그 제조방법 | |
| US8319217B2 (en) | Oxide semiconductor thin film transistor, method of manufacturing the same, and organic electroluminescent device including the same | |
| KR102418493B1 (ko) | 이차원 반도체를 포함하는 박막 트랜지스터 및 이를 포함하는 표시장치 | |
| JP2014131047A (ja) | 薄膜トランジスタ、および薄膜トランジスタ表示板 | |
| US8912536B2 (en) | Transistors, methods of manufacturing the same and electronic devices including transistors | |
| US20150084035A1 (en) | Thin film transistor and method of manufacturing the same | |
| KR102461372B1 (ko) | 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법 | |
| WO2018010214A1 (zh) | 金属氧化物薄膜晶体管阵列基板的制作方法 | |
| US8853691B2 (en) | Transistor and manufacturing method thereof | |
| Su et al. | Role of ${\hbox {HfO}} _ {2} $/${\hbox {SiO}} _ {2} $ Gate Dielectric on the Reduction of Low-Frequent Noise and the Enhancement of a-IGZO TFT Electrical Performance | |
| WO2017219412A1 (zh) | 顶栅型薄膜晶体管的制作方法 | |
| TW201937744A (zh) | 裝置及方法 | |
| US20140191231A1 (en) | Display device and method of manufacturing the same | |
| US20230387242A1 (en) | Thin film transistor and method of manufactruting thin film transistor | |
| US20140167047A1 (en) | Metal oxide tft with improved temperature stability | |
| WO2016165511A1 (zh) | 薄膜晶体管及制作方法、阵列基板、显示装置 | |
| US10510898B2 (en) | Thin film transistor and manufacturing method therefor | |
| JP5814712B2 (ja) | 薄膜デバイスの製造方法 | |
| KR20180125100A (ko) | 박막 트랜지스터의 제조 방법, 및 이를 이용한 박막 트랜지스터 | |
| TW202043511A (zh) | 氧化物半導體薄膜、薄膜電晶體及濺鍍靶材 | |
| KR20130085721A (ko) | 산화물 반도체 박막 트랜지스터 제조방법 및 이를 이용한 능동구동 디스플레이 장치, 능동구동 센서장치 |