TWI481037B - 薄膜電晶體、製造其之方法及包含其之有機電致發光裝置 - Google Patents

薄膜電晶體、製造其之方法及包含其之有機電致發光裝置 Download PDF

Info

Publication number
TWI481037B
TWI481037B TW099134824A TW99134824A TWI481037B TW I481037 B TWI481037 B TW I481037B TW 099134824 A TW099134824 A TW 099134824A TW 99134824 A TW99134824 A TW 99134824A TW I481037 B TWI481037 B TW I481037B
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
layer
semiconductor layer
concentration
thin film
Prior art date
Application number
TW099134824A
Other languages
English (en)
Other versions
TW201123460A (en
Inventor
Kwang-Suk Kim
Jin-Seong Park
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of TW201123460A publication Critical patent/TW201123460A/zh
Application granted granted Critical
Publication of TWI481037B publication Critical patent/TWI481037B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

薄膜電晶體、製造其之方法及包含其之有機電致發光裝置
所揭示之實施例係有關於一種薄膜電晶體(thin film transistor)，特別是關於一種包含充當通道層(channel layer)之基於氧化鉿銦鋅之(HfInZnO-based；氧化鉿銦鋅以下均以HfInZnO稱之)氧化物半導體層的薄膜電晶體、製造該薄膜電晶體之方法、以及包含該薄膜電晶體之有機電致發光裝置(organic electroluminescent device)。
薄膜電晶體(TFT)係一種藉由將半導體材料之薄膜沉積於絕緣支承基板上而製成之場效電晶體(field effect transistor)。TFT基本上包含三個接頭，例如，一閘極(gate)、一汲極(drain)、和一源極(source)，其主要係執行一開關動作。在TFT的開關動作之中，其調整施加至閘極之電壓以將源極和汲極之間流通的電流設定成一導通狀態(on-state)或關閉狀態(off-state)。TFT應用於感測器、記憶體元件、光學元件以及類似裝置，並廣泛地使用於平面顯示器的像素切換元件之中。
目前市面上可購得之產品，諸如筆記型電腦、個人電腦監視器、電視、行動裝置、以及類似產品多數均包含非晶矽薄膜電晶體(amorphous silicon thin film transistors；a-Si TFT)。非晶矽中的原子排列方式不像結晶矽一般具有規律性，而僅呈現小範圍之次序。由於非晶矽在低溫時可以輕易地沉積於大面積(諸如一玻璃基板)之上，故非晶矽廣泛應用於TFT之中。然而，由於具有較大尺寸及較高影像品質之顯示裝置之規格有所提昇，故其需要具有高於a-Si TFT之0.5至1cm 2/Vs之電子移動率(electron mobility)之高效能薄膜電晶體以及其製造技術。
Poly-Si TFT相對於a-Si TFT具有較佳之效能。多晶矽(poly-Si)TFT具有數十到數百cm 2/Vs之移動率，因此需要高移動率之資料驅動電路或周邊電路可以嵌埋於一基板之中。此外，此等TFT之通道可以使其較短，使得屏幕之孔徑比(aperture ratio)可以較高。並且，由於驅動電路係嵌埋於基板之中，故不會因為像素數目之增加而在連接驅動電路的走線間隔上有所限制，從而可以實現高解析度、可以降低導通電壓及電力消耗、且poly-Si TFT在特性上可以具有較小之劣化。
然而，用以製造poly-Si TFT之結晶製程相當複雜，因此製造成本可能增加。此外，由於諸如製造設備限制或一致性瑕疵等技術問題，使用poly-Si TFT製造大型基板目前尚未付諸實現。
因此，新近之研究積極地朝向兼具a-Si TFT和poly-Si TFT二者優點之新穎TFT發展。氧化物半導體元件係該種TFT之代表性實例。
氧化物半導體元件之種類可以分為包含一諸如ZnO(氧化鋅)等結晶氧化物之結晶氧化物半導體元件以及包含一諸如GIZO(GaInZnO；氧化鎵銦鋅)等非結晶氧化物之非結晶式氧化物半導體元件。非結晶式氧化物半導體元件可以在低溫下製造、易於製成大型尺寸、且具有高移動率以及一類似poly-Si TFT之優越電氣特性。因此，目前之研究致力於將氧化物半導體層應用於一TFT之通道區域之中。在氧化物半導體之中，由於金屬的最外圍電子中在一方向上最不具異向性之電子所處的s軌域(s-orbital)之波函數(wave function)的交疊有助於電子的能帶電荷轉移，故其認為由該氧化物半導體形成之非結晶式薄膜可以具有一高移動率，諸如10cm 2/Vs或更高。
但近期之報告顯示，常用的InGaZnO氧化物半導體元件之特性在暴露至電漿或外部介質(例如，溼氣、氧、或類似介質)時有惡化之傾向。此外，為了保護氧化物半導體層，一蝕刻停止層(etch stop layer)形成於該氧化物半導體層之上。然而，取決於用以形成該蝕刻停止層之條件，該氧化物半導體元件之特性可能嚴重地惡化。另外，該氧化物半導體元件之特性不惡化的條件範圍極為有限，故其有必要針對氧化物半導體元件進行根本上的改變。
所揭示之實施例提出一種具有改良電氣特性及穩定性之氧化物半導體薄膜電晶體、製造該薄膜電晶體之方法、以及一種包含該薄膜電晶體之有機電致發光裝置。
依據實施例之一特色，其提出一種薄膜電晶體，包含：一基板；一閘極電極，形成於該基板之上；一閘極絕緣層，形成於該閘極 電極及該基板的暴露部分之上；一氧化物半導體層，形成於該閘極絕緣層之上以對應至該閘極電極，且包含一基於HfInZnO之氧化物半導體；以及源極及汲極區域，分別形成以延伸於該氧化物半導體層及該閘極絕緣層之兩側。其中，該氧化物半導體層中之Hf(鉿)之濃度可以是從大約9到大約15at%，以Hf、In(銦)、及鋅(Zn)總濃度相當於100at%為基準。
Hf之濃度(at%)可以從該氧化物半導體層之一下方部分朝該氧化物半導體層之一上方部分逐漸遞增。此外，該氧化物半導體層可以包含一第一層形成於該閘極絕緣層之上以及一第二層形成於該第一層之上，其中在該第二層中之Hf濃度高於該第一層中之Hf濃度。
Zn之濃度可以從該氧化物半導體層之一下方部分朝該氧化物半導體層之一上方部分逐漸遞增。該氧化物半導體層可以包含一第三層形成於該閘極絕緣層之上以及一第四層形成於該第三層之上，其中在該第四層中之Zn濃度高於該第三層中之Zn濃度。
依據實施例之另一特色，其提出一種製造薄膜電晶體之方法，該方法包含：形成一閘極電極於一基板之上；形成一閘極絕緣層於該閘極電極及該基板的暴露部分之上；形成一基於HfInZnO之氧化物半導體層於該閘極絕緣層之上；以及形成源極及汲極區域，其分別延伸於該氧化物半導體層及該閘極絕緣層之兩側。其中，該氧化物半導體層之形成之執行方式可以是使得Hf之濃度從大約9到大約15at%，以Hf、In、及Zn之總濃度相當於100at%為基準。
該氧化物半導體層之形成可以是藉由分別施加電力至HfO2、In2O3、及ZnO三靶材(target)以共濺鍍(co-sputtering)之方式執行。該氧化物半導體層可以藉由調整施加至該等靶材之電壓而具有一Hf或Zn濃度梯度。
該氧化物半導體層之形成之執行方式可以是使得Hf之濃度從該氧化物半導體層之一下方部分朝該氧化物半導體層之一上方部分遞增。選擇性地，該氧化物半導體層之形成之執行方式可以是使得Zn之濃度從該氧化物半導體層之一下方部分朝該氧化物半導體層之一上方部分遞減，且Zn之濃度隨著遠離該閘極絕緣層而遞增。
依據本發明之另一態樣，其提出一種包含上述薄膜電晶體之有機電致發光設備，該薄膜電晶體包含一氧化物半導體層。
10‧‧‧氧化物半導體薄膜電晶體
11‧‧‧基板
13‧‧‧閘極電極
15‧‧‧閘極絕緣層
17‧‧‧氧化物半導體層
19‧‧‧源極和汲極
20‧‧‧氧化物半導體薄膜電晶體
21‧‧‧基板
23‧‧‧閘極電極
25‧‧‧閘極絕緣層
27‧‧‧氧化物半導體層
27a‧‧‧第一氧化物半導體層
27b‧‧‧第二氧化物半導體層
29‧‧‧源極和汲極
100‧‧‧薄膜電晶體
111‧‧‧基板
113‧‧‧閘極電極
115‧‧‧閘極絕緣層
117‧‧‧基於HfInZnO之氧化物半導體層
119‧‧‧源極和汲極
121‧‧‧中介絕緣層
131‧‧‧陽極
133‧‧‧像素界定層
135‧‧‧有機薄膜層
137‧‧‧陽極
300‧‧‧有機電致發光裝置
藉由示範性實施例之詳細說明，實施例之前述及其他特徵及優點將趨於明顯，該等說明係配合所附圖式進行，其中：圖1係一剖面視圖，其例示依據一實施例之包含氧化物半導體層之薄膜電晶體之結構；圖2係一剖面視圖，其例示依據另一實施例之包含氧化物半導體層之薄膜電晶體之結構；圖3A至圖3D係剖面視圖，其循序例示依據一實施例之製造薄膜電晶體之方法；圖4A至圖4D係剖面視圖，其循序例示依據另一實施例之製造薄膜電晶體之方法； 圖5係一關係圖，依據一實施例，其針對一基於HfInZnO之氧化物半導體(Zn/In<1)中不同之Hf濃度，顯示相對於一薄膜電晶體閘極電壓之汲極電流的量測結果；圖6係一關係圖，依據一實施例，其針對一基於HfInZnO之氧化物半導體(Zn/In=1)中不同之Hf濃度，顯示相對於一薄膜電晶體閘極電壓之汲極電流的量測結果；圖7係一關係圖，依據一實施例，其顯示當Zn/In<1時，一基於HfInZnO之氧化物半導體薄膜電晶體之特性及穩定性相對於Hf濃度的量測結果；圖8係一關係圖，依據一實施例，其顯示當Zn/In=1時，一基於HfInZnO之氧化物半導體薄膜電晶體之特性及穩定性相對於Hf濃度的量測結果；以及圖9係依據一實施例之包含薄膜電晶體之一有機電致發光裝置之一剖面視圖。
以下將配合所附顯示示範性實施例之圖式進一步詳細說明實施例。然而，該等實施例可以以許多不同的形式實施，故不應將本發明視為限制於該等實施例；更確切言之，此等實施例係用以使本揭示更為周密，且將本發明之中心概念完整地傳達予熟習相關領域者。
此處使用的"基於HfInZnO之氧化物半導體"一詞係指包含鉿(hafnium；Hf)、銦(indium；In)、鋅(zinc；Zn)及氧(oxygen；O)之氧化物半導體，其中Hf、In、Zn、及O之組成比例可以改變 。在本說明書之中，Hf及Zn之濃度係表示為原子百分比(atomic percentage；at%)，而Hf、In、及Zn之總原子百分比(at%)係100。
圖1係一剖面視圖，其例示依據一實施例之包含一氧化物半導體層之一氧化物半導體薄膜電晶體10之結構。
參見圖1，氧化物半導體薄膜電晶體10包含：一基板11；一閘極電極13，形成於基板11之上；一閘極絕緣層15，形成於閘極電極13及基板11的暴露部分之上；一氧化物半導體層17，形成於閘極絕緣層15之上以對應至閘極電極13；源極及汲極19，分別形成於氧化物半導體層17之兩側以及閘極絕緣層15的暴露部分之上以暴露氧化物半導體層17之一上表面之一部分並分別接觸氧化物半導體層17之兩側。氧化物半導體層17係形成為一通道層。一緩衝層(未顯示於圖中)可以選擇性地形成於基板11和閘極電極13之間以及基板11和閘極絕緣層15之間。此外，一蝕刻停止層(未顯示於圖中)可以選擇性地形成於氧化物半導體層17之上。
基板11可以是例如矽(silicon；Si)、玻璃、或塑膠。閘極電極13可以是，舉例而言，諸如鈦(titanium；Ti)、鉑(platinum；Pt)、釕(ruthenium；Ru)、銅(copper；Cu)、金(gold；Au)、銀(silver；Ag)、鉬(molybdenum；Mo)、鉻(chromium；Cr)、鋁(aluminum；Al)、鉭(tantalum；Ta)、鎢(tungsten；W)之金屬，或其合金，或是諸如氧化錫、氧化鋅、氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化鋅鎵(GZO)、氧化銦鎵(IGO)、或氧化鋅鋁(AZO)之導電氧化物。例如，閘極電極13可以是包含Cu或Mo之單一金屬層、包含含Mo金屬層、含Ti金屬層和含Cr金屬層之多疊層金屬層 中之任一形式。
閘極絕緣層15可以是，舉例而言，諸如SiO2、SiNx、SiON、HfO2、Al2O3、Y2O3、或Ta2O5之介電材料、一高K值介電材料、或其混合物。
氧化物半導體層17，舉例而言，係基於HfInZnO之氧化物半導體。該基於HfInZnO之氧化物半導體可以是非結晶式或結晶式。在氧化物半導體層17之中，Hf之濃度可以是從大約9到大約15at%(原子百分比)，以Hf、In、及Zn之總濃度相當於100at%為基準。氧化物半導體層17中之Hf濃度可以朝氧化物半導體層17接觸閘極絕緣層15之一下方部分遞減，且可以朝氧化物半導體層17被源極及汲極19暴露之一上方部分遞增。因此，在諸如基於HfInZnO之氧化物半導體之氧化物半導體層17中之Hf之濃度可以具有一循序漸進之梯度。
當基於HfInZnO之氧化物半導體中之Hf濃度增加時，基於HfInZnO之氧化物半導體之結構增強，從而在該基於HfInZnO之氧化物半導體接受諸如薄膜形成製程或電漿製程之後續製程之時，減少發生瑕疵問題。因此，薄膜電晶體之穩定性得以增加。然而，該基於HfInZnO之氧化物半導體之電子移動率減少，從而降低該薄膜電晶體之電氣特性。
因此，氧化物半導體層17中之Hf濃度可以朝氧化物半導體層17形成一通道之部分遞減，該部分接觸閘極絕緣層15，從而增加該基於HfInZnO之氧化物半導體之電子移動率並提昇該薄膜電晶體之效能。並且，氧化物半導體層17中之Hf濃度可以朝氧化物半導體 層17暴露至外部介質之一上方部分遞增，從而增加該薄膜電晶體之穩定性。
氧化物半導體層17可以具有一Zn濃度梯度，使得氧化物半導體層17中之Zn濃度可以朝氧化物半導體層17接觸閘極絕緣層15的下方部分遞減，且可以朝氧化物半導體層17被源極和汲極19暴露之上方部分遞增。選擇性地，氧化物半導體層17中之Hf的濃度可以是從大約9到大約15at%。
如同之前所述之Hf的情形，當基於HfInZnO之氧化物半導體中之Zn濃度增加時，基於HfInZnO之氧化物半導體之結構增強，從而在該基於HfInZnO之氧化物半導體接受諸如薄膜形成製程或電漿製程等後續製程之時，限制瑕疵問題之發生。因此，薄膜電晶體之穩定性得以增加。然而，該基於HfInZnO之氧化物半導體之電子移動率減少。
因此，如同前述Hf的情形，氧化物半導體層17中之Zn濃度可以朝氧化物半導體層17形成一通道之部分遞減，該部分接觸閘極絕緣層15，從而增加該基於HfInZnO之氧化物半導體之電子移動率並提升該薄膜電晶體之效能，且氧化物半導體層17中之Zn濃度可以朝氧化物半導體層17被暴露至周圍環境之一上方部分遞增，從而增加薄膜電晶體之穩定性。
源極和汲極19可以是，舉例而言，與閘極電極13之材料相同，例如，諸如Ti、Pt、Ru、Cu、Au、Ag、Mo、Cr、Al、Ta、W之金屬，或其合金，或是諸如氧化錫、氧化鋅、氧化銦、ITO(氧化銦錫)、IZO(氧化銦鋅)、GZO(氧化鋅鎵)、IGO(氧化銦鎵)或AZO(氧化 鋅鋁)之導電氧化物。例如，源極和汲極19可以是包含Cu或Mo之單一金屬層、包含一含Mo金屬層、一含Ti金屬層和一含Cr金屬層之多疊層金屬層中之任一形式。
圖2係一剖面視圖，其依據另一實施例例示包含一氧化物半導體層之一氧化物半導體薄膜電晶體20之結構。除了氧化物半導體薄膜電晶體20包含一雙層氧化物半導體層之外，圖2之氧化物半導體薄膜電晶體20具有與圖1之氧化物半導體薄膜電晶體10相同之結構。
參見圖2，氧化物半導體薄膜電晶體20包含：一基板21；一閘極電極23，形成於基板21之上；一閘極絕緣層25，形成於閘極電極23及基板21的暴露部分之上；一氧化物半導體層27，形成於閘極絕緣層25之上以對應至閘極電極23；源極及汲極29，分別形成於氧化物半導體層27之兩側以及閘極絕緣層25的暴露部分之上以暴露氧化物半導體層27之一上表面之一部分並分別接觸氧化物半導體層27之兩側。
氧化物半導體層27包含一第一氧化物半導體層27a形成於閘極絕緣層25之上以及一第二氧化物半導體層27b形成於該第一氧化物半導體層27a之上。一緩衝層(未顯示於圖中)可以選擇性地形成於基板21和閘極電極23之間以及基板21和閘極絕緣層25之間。此外，一蝕刻停止層(未顯示於圖中)可以選擇性地形成於氧化物半導體層27之上。
基板21可以是例如Si、玻璃、或塑膠。閘極電極23可以是，舉例而言，諸如Ti、Pt、Ru、Cu、Au、Ag、Mo、Cr、Al、Ta、W之金 屬，或其合金，或是諸如氧化錫、氧化鋅、氧化銦、ITO、IZO、GZO、IGO或AZO之導電氧化物。例如，閘極電極23可以是包含Cu或Mo之單一金屬層、包含一含Mo金屬層、一含Ti金屬層、和一含Cr金屬層之多疊層金屬層中之任一形式。
閘極絕緣層25可以是，舉例而言，諸如SiO2、SiNx、SiON、HfO2、Al2O3、Y2O3、或Ta2O5之介電材料、一高K值介電材料、或其混合物。
前述之第一氧化物半導體層27a及第二氧化物半導體層27b各自均可以是，舉例而言，基於HfInZnO之氧化物半導體，且第一氧化物半導體層27a中的Hf濃度可以是低於第二氧化物半導體層27b中的Hf濃度。該基於HfInZnO之氧化物半導體可以是非結晶式或結晶式。選擇性地，氧化物半導體層17中之Hf的濃度可以是從大約9到大約15at%。在此實施例之中，氧化物半導體層27係雙層式的，但氧化物半導體層27亦可以是三層式的。其中，在一形成於閘極絕緣層25正上方之第一氧化物半導體層中之Hf濃度可以是最低，在一形成於其最上方部分之第三氧化物半導體層中之Hf濃度可以是最高，而在一形成於前述二疊層間之第二氧化物半導體層中之Hf濃度可以是介於該最高和最低數值間之一數值。
該第一氧化物半導體層27a可以充當一通道層，而該第二氧化物半導體層27b可以充當一通道層以及該第一氧化物半導體層27a之一保護層。因此，該第一氧化物半導體層27a和該第二氧化物半導體層27b之沉積結構不會劣化薄膜電晶體之電氣特性且可以增加薄膜電晶體之穩定性。
前述之第一氧化物半導體層27a及第二氧化物半導體層27b各自均可以是，舉例而言，一基於HfInZnO之氧化物半導體，且第一氧化物半導體層27a中的Zn濃度可以是低於第二氧化物半導體層27b中的Zn濃度。選擇性地，氧化物半導體層27中之Hf的濃度可以是從大約9到大約15at%。氧化物半導體層27亦可以是三層式的。其中，在一形成於閘極絕緣層25正上方之第一氧化物半導體層中之Zn濃度可以是最低，在一形成於其最上方部分之第三氧化物半導體層中之Zn濃度可以是最高，而在一形成於前述二疊層間之第二氧化物半導體層中之Zn濃度可以是介於該最高和最低數值間之一數值。
源極和汲極29可以是，舉例而言，與閘極電極23之材料相同，例如，諸如Ti、Pt、Ru、Cu、Au、Ag、Mo、Cr、Al、Ta、W之金屬，或其合金，或是諸如氧化錫、氧化鋅、氧化銦、ITO、IZO、GZO、IGO或AZO之導電氧化物。例如，源極及汲極29可以是包含Cu或Mo之單一金屬層、包含一含Mo金屬層、一含Ti金屬層、和一含Cr金屬層之多疊層金屬層中之任一形式。
圖3A至圖3D係剖面視圖，其依據一實施例循序例示一製造薄膜電晶體之方法。
參見圖3A，閘極電極13形成於基板11之上。基板11可以是例如Si、玻璃、或塑膠。
一導電氧化物層，舉例而言，諸如Ti、Pt、Ru、Cu、Au、Ag、Mo、Cr、Al、Ta、W之金屬，或其合金，或是諸如氧化錫、氧化鋅、氧化銦、ITO、IZO、GZO、IGO或AZO之導電氧化物，形成於基 板11之上，並被圖案化以形成閘極電極13。選擇性地，一緩衝層(未顯示於圖中)可以形成於基板11之上，而閘極電極13可以接著形成於其上。
參見圖3B，閘極絕緣層15形成於閘極電極13形成於其上的基板11之上，其中該閘極絕緣層15係，舉例而言，一諸如SiO2、SiNx、SiON、HfO2、Al2O3、Y2O3、或Ta2O5之介電材料、一高K值介電材料、或其混合物。
參見圖3C，基於HfInZnO之氧化物半導體層形成於閘極絕緣層15之上，且之後被圖案化以形成氧化物半導體層17。其中，該氧化物半導體層被形成為具有一循序漸進之Hf濃度梯度，使得Hf之濃度從該氧化物半導體層17接觸閘極絕緣層15之一下方部分朝該氧化物半導體層17之一上方部分遞增。
該基於HfInZnO之氧化物半導體層之形成可以是藉由分別施加電力至HfO2、In2O3、及ZnO三靶材之共濺鍍。該基於HfInZnO之氧化物半導體可以是非結晶式或結晶式。其中，該氧化物半導體層17被形成為具有一循序漸進之Hf濃度梯度，使得藉由依據濺鍍時間改變分別施加至該三靶材之電力，Hf之濃度從該氧化物半導體層17之一下方部分朝該氧化物半導體層17之一上方部分遞增。其中，Hf之濃度可以是從大約9到大約15at%。
該基於HfInZnO之氧化物半導體層可以被形成為具有一Zn濃度梯度，使得Zn之濃度從該氧化物半導體層17接觸閘極絕緣層15之一下方部分朝該氧化物半導體層17之一上方部分遞增。該基於HfInZnO之氧化物半導體層之Zn濃度梯度可以藉由依據濺鍍時間 改變施加至靶材之電力而獲得。選擇性地，Hf之濃度可以是從大約9到15at%。
由於具有此Zn濃度梯度之氧化物半導體層17，其可以不形成一蝕刻停止層，從而簡化薄膜電晶體之製程。
選擇性地，該蝕刻停止層(未顯示於圖中)可以形成於氧化物半導體層17之上以做為一絕緣層。
參見圖3D，一導電氧化物層，舉例而言，諸如Ti、Pt、Ru、Cu、Au、Ag、Mo、Cr、Al、Ta、W之金屬，或其合金，或是諸如氧化錫、氧化鋅、氧化銦、ITO、IZO、GZO、IGO或AZO之導電氧化物，形成於氧化物半導體層17和閘極絕緣層15之上。上述包含金屬或導電氧化物之導電氧化層被圖案化以形成源極及汲極19，其分別延伸於該氧化物半導體層17及該閘極絕緣層15之兩側。
圖4A至圖4D係剖面視圖，其依據另一實施例循序例示一製造薄膜電晶體之方法。本實施例之中，除了氧化物半導體層係雙疊層之外，圖4A至圖4D之製造薄膜電晶體之方法均與圖3A至圖3D之製造薄膜電晶體之方法相同。
參見圖4A，閘極電極23形成於基板21之上。基板21可以是例如Si、玻璃、或塑膠。
一包含諸如Ti、Pt、Ru、Cu、Au、Ag、Mo、Cr、Al、Ta、W之金屬，或其合金，或是諸如氧化錫、氧化鋅、氧化銦、ITO、IZO、GZO、IGO或AZO之導電氧化物之導電氧化物層形成於基板21之上，並被圖案化以形成閘極電極23。選擇性地，一緩衝層(未顯示於圖中)形成於基板21之上，而閘極電極23可以接著形成於其上 。
參見圖4B，閘極絕緣層25形成於閘極電極23形成於其上的基板21之上，其中該閘極絕緣層25包含，舉例而言，一諸如SiO2、SiNx、SiON、HfO2、Al2O3、Y2O3、或Ta2O5之介電材料、一高K值介電材料、或其混合物。
參見圖4C，一基於HfInZnO之氧化物半導體層形成於閘極絕緣層25之上，且被圖案化以形成氧化物半導體層27。其中，氧化物半導體層27包含一第一氧化物半導體層27a形成於閘極絕緣層25之上以及一第二氧化物半導體層27b形成於該第一氧化物半導體層27a之上。其中，該第二氧化物半導體層27b中的Hf濃度高於第一氧化物半導體層27a中的Hf濃度。
該第一氧化物半導體層27a和該第二氧化物半導體層27b可以利用具有不同成分之靶材分別形成。換言之，該第一氧化物半導體層27a可以利用一用以製造基於HfInZnO之氧化物半導體之靶材形成，其中該靶材中的Hf濃度低，而該第二氧化物半導體層27b可以利用一用以製造基於HfInZnO之氧化物半導體之靶材形成，其中該靶材中的Hf濃度高。該第一氧化物半導體層27a和該第二氧化物半導體層27b各自可以是非結晶式或結晶式。
由於該第二氧化物半導體層27b，其可以不形成一蝕刻停止層，從而簡化薄膜電晶體之製程。選擇性地，一蝕刻停止層(未顯示於圖中)可以形成於該第二氧化物半導體層27b之上。
或者，氧化物半導體層27可以是使用具有不同Hf濃度成分之三個靶材之三疊層形式。其中，在一形成於閘極絕緣層25正上方之第 一氧化物半導體層中之Hf濃度可以是最低，在一形成於其最上方部分之第三氧化物半導體層中之Hf濃度可以是最高，而在一形成於前述二疊層間之第二氧化物半導體層中之Hf濃度可以是介於該最高和最低數值間之一數值。
該第一氧化物半導體層27a及該第二氧化物半導體層27b形成之方式亦可以是使得在該第二氧化物半導體層27b中之Zn濃度高於該第一氧化物半導體層27a中之Zn濃度。其中，該第一氧化物半導體層27a可以利用一用以製造一基於HfInZnO之氧化物半導體之靶材形成，其中該靶材中的Zn濃度低，而該第二氧化物半導體層27b可以利用一用以製造一基於HfInZnO之氧化物半導體之靶材形成，其中該靶材中的Zn濃度高。氧化物半導體層27亦可以是三層式的。其中，在一形成於閘極絕緣層25正上方之第一氧化物半導體層中之Zn濃度可以是最低，在一形成於其最上方部分之第三氧化物半導體層中之Zn濃度可以是最高。選擇性地，第一及第二氧化物半導體層27a及27b中各自之Hf濃度可以是從大約9到大約15at%。
參見圖4D，一包含諸如Ti、Pt、Ru、Cu、Au、Ag、Mo、Cr、Al、Ta、W之金屬，或其合金，或是諸如氧化錫、氧化鋅、氧化銦、ITO、IZO、GZO、IGO或AZO之導電氧化物之導電氧化物層形成於氧化物半導體層27和閘極絕緣層25之上。上述包含金屬或導電氧化物之導電氧化物層被圖案化以形成源極及汲極29，其分別延伸於該氧化物半導體層27及該閘極絕緣層25之兩側。
圖9係依據一實施例之包含薄膜電晶體之一有機電致發光裝置300之一剖面視圖。
參見圖9，有機電致發光裝置300包含一陽極131、一陰極137、以及一有機薄膜層135配置於陽極131及陰極137之間。有機薄膜層135可以具有一堆疊結構，包含一電洞傳輸層(hole transport layer)、一有機發光層(organic emission layer)、以及一電子傳輸層(electron transport layer)。有機薄膜層135可以更包含一電洞注入層(hole injection layer)和一電子注入層(electron injection layer)。
用以控制有機電致發光裝置300動作之薄膜電晶體100具有前述基於HfInZnO之氧化物半導體薄膜電晶體之結構。薄膜電晶體100包含：一基板111；一閘極電極113形成於基板111之上；一閘極絕緣層115，形成於閘極電極113及基板111的暴露部分之上；一基於HfInZnO之氧化物半導體層117形成於閘極絕緣層115之上以對應至閘極電極113；以及源極和汲極119分別形成於基於HfInZnO之氧化物半導體層117之兩側。
Hf之濃度可以從基於HfInZnO之氧化物半導體層117之一下方部分朝基於HfInZnO之氧化物半導體層117之一上方部分遞增。選擇性地，基於HfInZnO之氧化物半導體層117可以具有一堆疊結構，其中在基於HfInZnO之氧化物半導體層117之一上方疊層中之Hf濃度高於在基於HfInZnO之氧化物半導體層117之一下方疊層中之Hf濃度。
或者，該基於HfInZnO之氧化物半導體層117可以具有一Zn濃度梯度，使得在基於HfInZnO之氧化物半導體層117之一上方部分中之Zn濃度高於其中一下方部分中之Zn濃度，或是可以具有一堆疊結構，其中在基於HfInZnO之氧化物半導體層117之一上方疊層中之 Zn濃度高於其中一下方疊層中之Zn濃度。
陽極131電性連接至源極和汲極119中之任一端。有機電致發光裝置300可以進一步包含一用以維持信號之電容。
基於HfInZnO之氧化物半導體薄膜電晶體(TFT)特性及穩定性之量測
一包含Mo之閘極電極形成於一玻璃基板之上，具有1000Å之厚度、150奈米之寬度、和1000奈米之長度，而一包含SiNx和SiOx之閘極絕緣層形成於該玻璃基板及該閘極電極之上，分別具有400Å及800Å之厚度。一基於HfInZnO之氧化物半導體層形成於該閘極絕緣層之上，具有300至500Å之厚度。
該基於HfInZnO之氧化物半導體層之形成係藉由在一濺鍍室中分別施加電力至HfO2、In2O3、及ZnO三靶材之共濺鍍製程，而後加以圖案化。
其後，In2O3形成於基於HfInZnO之氧化物半導體層之上，具有1000Å之厚度，且被圖案化以形成分別延伸於該基於HfInZnO之氧化物半導體層和基板兩側之源極/汲極。
在該基於HfInZnO之氧化物半導體層的形成期間，藉由調整分別施加至該等靶材之電力而改變Zn對In之原子比例(atomic ratio)以及基於HfInZnO之氧化物半導體層中的Hf濃度(at%)。針對包含具有不同Zn對In原子比例和不同Hf濃度成分之氧化物半導體層之薄膜電晶體之電氣特性加以量測。
圖5係一關係圖，其依據一實施例，針對當Zn對In之原子比例小 於1(Zn/In<1)之時一基於HfInZnO之氧化物半導體中不同之Hf濃度，顯示相對於一薄膜電晶體閘極電壓之汲極電流的量測結果。圖6係一關係圖，其依據一實施例，針對當Zn對In之原子比例等於1(Zn/In=1)之時一基於HfInZnO之氧化物半導體中不同之Hf濃度，顯示相對於一薄膜電晶體閘極電壓之汲極電流的量測結果。
在圖5之中，此時Zn/In<1，其藉由將Hf之濃度(原子百分比)改變成5.0at%、7.8at%、11.0at%、以及12.3at%而量測相對於閘極電壓(VGS)之汲極電流(IDS)。參見圖5，其確認當基於HfInZnO之氧化物半導體中之Hf濃度增加時，相對於同一汲極電流(IDS)之閘極電壓(VGS)亦隨之增加。其認定當Hf之濃度增加時，基於HfInZnO之氧化物半導體之電子移動率減少，故對於同一汲極電流(IDS)需要一較高之閘極電壓(VGS)。
在圖6之中，此時Zn/In=1，其藉由將Hf之濃度改變成5.0at%、6.8at%、9.8at%、以及10.0at%而量測相對於閘極電壓(VGS)之汲極電流(IDS)。參見圖6，如同圖5關係圖顯示之結果，其確認當基於HfInZnO之氧化物半導體中之Hf濃度增加時，相對於同一汲極電流(IDS)之閘極電壓(VGS)亦隨之增加。
如下之表1顯示基於HfInZnO之氧化物半導體TF在Zn/In<1時之特性及穩定性的量測結果，且表1之基於HfInZnO之氧化物半導體TFT之特性及穩定性的量測結果於圖7中例示成一關係圖。
在表1和圖7之中，Zn：In表示基於HfInZnO之氧化物半導體中Zn對In的原子比例，Hf(at%)表示基於HfInZnO之氧化物半導體中的Hf濃度(原子百分比)，VTH(門檻電壓)表示在一電晶體中形成一通道以使得電流可以流動所需之一最小電壓，而移動率則表示基於HfInZnO之氧化物半導體中載子(電子)之一平均速度。此外，S-因數(S-factor；次臨限振幅(sub-threshold swing))表示在基於HfInZnO之氧化物半導體TFT表現為開關元件之區段中，圖7之線圖之斜率之倒數，△V表示在基於HfInZnO之氧化物半導體接受直流偏壓(DC stress)之前及之後門檻電壓VTH之變化，其表示當一±5V之閘極偏壓施加至該基於HfInZnO之氧化物半導體1小時後，VTH之變化(△VTH)。
參見表1及圖7，當基於HfInZnO之氧化物半導體中之Hf濃度增加時，門檻電壓(VTH)增加，該基於HfInZnO之氧化物半導體之移動率減少，且S-因數增加。基於此結果，其確認當基於HfInZnO之氧化物半導體中之Hf濃度增加時，TFT之電氣特性惡化，但另一方面，TFT之穩定性卻提升。
如下之表2顯示基於HfInZnO之氧化物半導體TFT在Zn/In=1時之特性及穩定性的量測結果，且表2之基於HfInZnO之氧化物半導體TFT之特性及穩定性的量測結果於圖8中例示成一關係圖。
參見表2及圖8，類似Zn：In<1之情況，當Hf的原子百分比增加時，門檻電壓(VTH)增加，移動率減少，且S-因數增加，從而惡化該基於HfInZnO之氧化物半導體TFT之電氣特性。另一方面，當Hf濃度增加時，△V減少，從而增強該基於HfInZnO之氧化物半導體TFT之穩定性。
換言之，當Zn<In和Zn=In之時，當Hf之濃度增加，門檻電壓(VTH)增加，移動率減少，且S-因數增加，從而惡化該基於HfInZnO之氧化物半導體TFT之電氣特性，但另一方面，△V減少，從而增強該基於HfInZnO之氧化物半導體TFT之穩定性。
將表1及圖7與表2及圖8進行比較，相對於類似的Hf濃度，門檻電壓(VTH)在Zn<In時低於Zn=In之時，此表示門檻電壓(VTH)取決於Zn對In的原子比例。另一方面，移動率、S-因數、以及△V與Hf原子百分比的相關性在程度上高於與Zn對In原子比例的相關性。
在前述的實施例之中，其說明係針對底部-閘極反堆疊型TFT(bottom-gate inverted-staggered TFT)以及其製造方法， 但本發明並未受限於此。舉例而言，依據一實施例之TFT可以是一底部-閘極共平面型TFT(bottom-gate coplanar-type TFT)。
如前所述，依據一或多個上述之實施例，一基於HfInZnO之氧化物半導體層具有一Hf或Zn濃度梯度，從而提升該做為一通道層之該基於HfInZnO之氧化物半導體層之電氣特性並強化該基於HfInZnO之氧化物半導體層暴露至外部介質的部分。因此，該基於HfInZnO之氧化物半導體層之穩定性得以改善。
雖然本發明係以示範性實施例之方式詳細說明如上，但相關領域之熟習者應能理解，各種結構及細節上之變異均可能於未脫離後附申請專利範圍所界定之本發明範疇下實現。
10‧‧‧氧化物半導體薄膜電晶體
11‧‧‧基板
13‧‧‧閘極電極
15‧‧‧閘極絕緣層
17‧‧‧氧化物半導體層
19‧‧‧源極和汲極

Claims (21)

  1. 一種薄膜電晶體，包含：一基板；一閘極電極，形成於該基板之上；一閘極絕緣層，形成於該閘極電極及該基板的暴露部分之上；一氧化物半導體層，形成於該閘極絕緣層之上，包含一基於HfInZnO之氧化物半導體；以及源極及汲極區域，分別形成以延伸於該氧化物半導體層及該閘極絕緣層之兩側；其中Hf的濃度(at%)從該氧化物半導體層之一下方部分朝該氧化物半導體層之一上方部分逐漸遞增。
  2. 如申請專利範圍第1項所述之薄膜電晶體，其中在該氧化物半導體層中的Hf濃度係從大約9到大約15at%，以Hf、In、及Zn之總濃度相當於100at%為基準。
  3. 一種薄膜電晶體，包含：一基板；一閘極電極，形成於該基板之上；一閘極絕緣層，形成於該閘極電極及該基板的暴露部分之上；一氧化物半導體層，形成於該閘極絕緣層之上，包含一基於HfInZnO之氧化物半導體；以及源極及汲極區域，分別形成以延伸於該氧化物半導體層及該閘極絕緣層之兩側； 其中的Zn濃度從該氧化物半導體層之一下方部分朝該氧化物半導體層之一上方部分逐漸遞增。
  4. 如申請專利範圍第1項所述之薄膜電晶體，其中該氧化物半導體層包含一第一層形成於該閘極絕緣層之上以及一第二層形成於該第一層之上，其中在該第二層中之Hf濃度高於該第一層中之Hf濃度。
  5. 如申請專利範圍第4項所述之薄膜電晶體，其中在該第一層中的Hf濃度係從大約3到大約15at%，且在該第二層中的Hf濃度係從大約4到大約15at%。
  6. 如申請專利範圍第3項所述之薄膜電晶體，其中該氧化物半導體層包含一第一層形成於該閘極絕緣層之上以及一第二層形成於該第一層之上，其中在該第二層中之Zn濃度高於該第一層中之Zn濃度。
  7. 如申請專利範圍第1項所述之薄膜電晶體，其中該氧化物半導體層係非結晶式的。
  8. 如申請專利範圍第1項所述之薄膜電晶體，其中該氧化物半導體層係結晶式的。
  9. 如申請專利範圍第1項所述之薄膜電晶體，其中該基板包含矽、玻璃或塑膠。
  10. 如申請專利範圍第1項所述之薄膜電晶體，其中該閘極電極包含一金屬。
  11. 如申請專利範圍第10項所述之薄膜電晶體，其中該金屬係選自於由以下群組組成中之至少一者：鈦(Ti)、鉑(Pt)、釕(Ru)、銅(Cu)、金(Au)、銀(Ag)、鉬(Mo)、鉻(Cr)、鋁(Al)、鉭(Ta)、鎢(W)或其合金，或是諸如氧化錫、氧化鋅、氧化銦、氧化銦錫 (ITO)、氧化銦鋅(IZO)、氧化鋅鎵(GZO)、氧化銦鎵(IGO)、和氧化鋅鋁(AZO)之導電氧化物。
  12. 如申請專利範圍第1項所述之薄膜電晶體，其中該閘極絕緣層包含SiO2、SiNx、SiON、HfO2、Al2O3、Y2O3、Ta2O5、及其混合物中之任一項。
  13. 如申請專利範圍第1項所述之薄膜電晶體，更包含一緩衝層形成於該基板和該閘極電極之間。
  14. 如申請專利範圍第1項所述之薄膜電晶體，更包含一蝕刻停止層形成於該氧化物半導體層之上。
  15. 一種製造薄膜電晶體之方法，該方法包含：形成一閘極電極於一基板之上；形成一閘極絕緣層於該閘極電極及該基板的暴露部分之上；形成一基於HfInZnO之氧化物半導體層於該閘極絕緣層之上；以及形成源極及汲極區域，其分別延伸於該氧化物半導體層及該閘極絕緣層之兩側；其中該氧化物半導體層之形成之執行方式係使得Hf之濃度從該氧化物半導體層之一下方部分朝該氧化物半導體層之一上方部分遞增。
  16. 如申請專利範圍第15項所述之方法，其中該氧化物半導體層之形成之執行方式係使得Hf之濃度從大約9到大約15at%，以Hf、In、及Zn之總濃度相當於100at%為基準。
  17. 如申請專利範圍第15項所述之方法，其中該氧化物半導體層之形成係藉由分別施加電力至HfO2、In2O3、及ZnO三靶材以執行共濺鍍。
  18. 一種製造薄膜電晶體之方法，該方法包含：形成一閘極電極於一基板之上；形成一閘極絕緣層於該閘極電極及該基板的暴露部分之上；形成一基於HfInZnO之氧化物半導體層於該閘極絕緣層之上；以及形成源極及汲極區域，其分別延伸於該氧化物半導體層及該閘極絕緣層之兩側；其中該氧化物半導體層之形成之執行方式係使得Zn之濃度從該氧化物半導體層之一下方部分朝該氧化物半導體層之一上方部分遞增。
  19. 如申請專利範圍第15項所述之方法，其中該氧化物半導體層包含一第一層形成於該閘極絕緣層之上以及一第二層形成於該第一層之上，其中在該第二層中之Hf濃度高於該第一層中之Hf濃度。
  20. 如申請專利範圍第18項所述之方法，其中該氧化物半導體層包含一第三層形成於該閘極絕緣層之上以及一第四層形成於該第三層之上，其中在該第四層中之Zn濃度高於該第三層中之Zn濃度。
  21. 一種有機電致發光設備，包含：一有機電致發光裝置，包含一第一電極、一有機薄膜層、和一第二電極；以及一薄膜電晶體，經建構以控制該有機電致發光裝置，該薄膜電晶體包含：一基板；一閘極電極，形成於該基板之上；一閘極絕緣層，形成於該閘極電極及該基板的暴露部分之上；一氧化物半導體層，形成於該閘極絕緣層之上，包含一基於 HfInZnO之氧化物半導體，其中Hf之濃度係自大約9到大約15at%，以Hf、In、及Zn之總濃度相當於100at%為基準，且該Hf之濃度從該氧化物半導體層之一下方部分朝該氧化物半導體層之一上方部分遞增；以及源極及汲極區域，分別形成以延伸於該氧化物半導體層及該閘極絕緣層之兩側。
TW099134824A 2009-12-15 2010-10-13 薄膜電晶體、製造其之方法及包含其之有機電致發光裝置 TWI481037B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090125031A KR101097322B1 (ko) 2009-12-15 2009-12-15 산화물 반도체 박막 트랜지스터, 그 제조방법 및 산화물 반도체 박막 트랜지스터를 구비한 유기전계 발광소자

Publications (2)

Publication Number Publication Date
TW201123460A TW201123460A (en) 2011-07-01
TWI481037B true TWI481037B (zh) 2015-04-11

Family

ID=44130457

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099134824A TWI481037B (zh) 2009-12-15 2010-10-13 薄膜電晶體、製造其之方法及包含其之有機電致發光裝置

Country Status (5)

Country Link
US (1) US8431927B2 (zh)
JP (1) JP5400019B2 (zh)
KR (1) KR101097322B1 (zh)
CN (1) CN102097486B (zh)
TW (1) TWI481037B (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230165355A (ko) 2009-09-16 2023-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102443297B1 (ko) * 2009-09-24 2022-09-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
TWI406415B (zh) * 2010-05-12 2013-08-21 Prime View Int Co Ltd 薄膜電晶體陣列基板及其製造方法
TWI555205B (zh) 2010-11-05 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US8680627B2 (en) * 2011-01-14 2014-03-25 International Rectifier Corporation Stacked half-bridge package with a common conductive clip
US8426952B2 (en) 2011-01-14 2013-04-23 International Rectifier Corporation Stacked half-bridge package with a common conductive leadframe
US8674497B2 (en) 2011-01-14 2014-03-18 International Business Machines Corporation Stacked half-bridge package with a current carrying layer
KR20130043063A (ko) 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101301219B1 (ko) 2011-12-26 2013-08-28 연세대학교 산학협력단 박막 트랜지스터 및 박막 트랜지스터 제조 방법
KR101942980B1 (ko) 2012-01-17 2019-01-29 삼성디스플레이 주식회사 반도체 디바이스 및 그 형성 방법
CN103378162A (zh) * 2012-04-11 2013-10-30 东莞万士达液晶显示器有限公司 薄膜晶体管及其制作方法
CN102637742A (zh) * 2012-04-26 2012-08-15 北京大学 一种氧化物半导体薄膜晶体管及其制备方法
CN104380473B (zh) * 2012-05-31 2017-10-13 株式会社半导体能源研究所 半导体装置
CN102723359B (zh) * 2012-06-13 2015-04-29 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
KR102113160B1 (ko) * 2012-06-15 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102227591B1 (ko) 2012-10-17 2021-03-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6246549B2 (ja) * 2012-10-17 2017-12-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102248765B1 (ko) * 2012-11-30 2021-05-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
DE102014208859B4 (de) * 2013-05-20 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR102537022B1 (ko) * 2013-05-20 2023-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6261125B2 (ja) * 2014-01-31 2018-01-17 国立研究開発法人物質・材料研究機構 酸化物薄膜トランジスタおよびその製造方法
CN103840011A (zh) * 2014-02-26 2014-06-04 华中科技大学 氧化锌基非晶氧化物半导体薄膜晶体管及其制造方法
CN115148824A (zh) 2016-03-11 2022-10-04 株式会社半导体能源研究所 复合体及晶体管
CN105870173B (zh) * 2016-04-26 2018-04-06 贵州民族大学 一种柔性全透明非晶氧化物薄膜晶体管及其制备方法
CN106252394B (zh) * 2016-08-30 2019-10-11 上海大学 氧化物薄膜的场效应晶体管器件及其制备方法
KR101914835B1 (ko) * 2016-11-18 2018-11-02 아주대학교산학협력단 금속산화물 이종 접합 구조, 이의 제조방법 및 이를 포함하는 박막트랜지스터
KR102180014B1 (ko) * 2018-06-01 2020-11-17 울산과학기술원 Ta2O5/In2O3 적층구조의 제조방법 및 이에 따라 제조된 적층구조
KR102708746B1 (ko) * 2018-12-19 2024-09-20 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치
CN116864510A (zh) * 2019-03-19 2023-10-10 群创光电股份有限公司 具有晶体管元件的工作模块
CN114175271A (zh) * 2020-06-24 2022-03-11 京东方科技集团股份有限公司 薄膜晶体管、半导体基板和x射线平板探测器
CN113078112B (zh) * 2021-03-29 2023-03-31 电子科技大学 一种氧化物基耗尽型负载反相器的制备方法
CN113437018B (zh) * 2021-06-02 2023-02-24 深圳市华星光电半导体显示技术有限公司 阵列基板的制造方法、阵列基板以及显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080315200A1 (en) * 2007-06-19 2008-12-25 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
US20090294764A1 (en) * 2008-05-29 2009-12-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06267867A (ja) 1993-03-15 1994-09-22 Nippon Telegr & Teleph Corp <Ntt> 化合物半導体の結晶成長法およびこれを用いたオーミックコンタクトの形成法
US6846751B2 (en) 2002-12-13 2005-01-25 Integrated Device Technology, Inc. Nitrogen implementation to minimize device variation
US20050280100A1 (en) 2004-06-17 2005-12-22 Michael Artaki Laterally diffused MOS device
KR101312259B1 (ko) 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR101509663B1 (ko) 2007-02-16 2015-04-06 삼성전자주식회사 산화물 반도체층 형성 방법 및 이를 이용한 반도체 소자제조방법
JP4727684B2 (ja) * 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
KR101468590B1 (ko) 2007-12-06 2014-12-04 삼성전자주식회사 산화물 반도체 및 이를 포함하는 박막 트랜지스터
KR20090002841A (ko) 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
KR100889688B1 (ko) 2007-07-16 2009-03-19 삼성모바일디스플레이주식회사 반도체 활성층 제조 방법, 그를 이용한 박막 트랜지스터의제조 방법 및 반도체 활성층을 구비하는 박막 트랜지스터
US8461583B2 (en) * 2007-12-25 2013-06-11 Idemitsu Kosan Co., Ltd. Oxide semiconductor field effect transistor and method for manufacturing the same
KR100916921B1 (ko) 2008-06-26 2009-09-09 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
KR101468594B1 (ko) * 2008-07-31 2014-12-04 삼성전자주식회사 산화물 반도체 및 이를 포함하는 박막 트랜지스터
US8378342B2 (en) * 2009-03-23 2013-02-19 Samsung Electronics Co., Ltd. Oxide semiconductor and thin film transistor including the same
KR101638977B1 (ko) * 2009-11-13 2016-07-12 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080315200A1 (en) * 2007-06-19 2008-12-25 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
US20090294764A1 (en) * 2008-05-29 2009-12-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same

Also Published As

Publication number Publication date
JP2011129923A (ja) 2011-06-30
CN102097486B (zh) 2013-06-19
TW201123460A (en) 2011-07-01
US20110140096A1 (en) 2011-06-16
JP5400019B2 (ja) 2014-01-29
KR101097322B1 (ko) 2011-12-23
CN102097486A (zh) 2011-06-15
KR20110068181A (ko) 2011-06-22
US8431927B2 (en) 2013-04-30

Similar Documents

Publication Publication Date Title
TWI481037B (zh) 薄膜電晶體、製造其之方法及包含其之有機電致發光裝置
TWI559553B (zh) 氧化物半導體薄膜電晶體、製造其之方法及包含其之有機電致發光裝置
JP5305630B2 (ja) ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
US10672880B2 (en) Thin film transistor array panel and conducting structure
US9391212B2 (en) Thin film transistor array panel and organic light emitting diode display including the same
TW201145520A (en) Thin film transistor, display device, and electronic unit
WO2011125940A1 (ja) 薄膜トランジスタおよびその製造方法
US9508544B2 (en) Semiconductor device and method for manufacturing same
KR20140144388A (ko) 박막 트랜지스터 기판
JP5701015B2 (ja) 半導体デバイスの駆動方法
KR20110080118A (ko) 다층의 식각 정지층을 구비한 박막 트랜지스터 및 그 제조방법
TW202230798A (zh) 半導體元件
CN118039702A (zh) 一种顶栅肖特基氧化物薄膜晶体管及制备方法
JP2015065282A (ja) 薄膜トランジスタ、及び薄膜トランジスタの製造方法
JP6264015B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
KR102537352B1 (ko) 도핑된 산화물 반도체층을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
TW201631779A (zh) 半導體裝置及其製造方法
CN113793857A (zh) 高性能双栅ltpo面板结构及制备工艺
JP2023033960A (ja) アクティブマトリクス基板およびその製造方法
JP5489429B2 (ja) 薄膜電界効果型トランジスタ
WO2016056452A1 (ja) 半導体装置およびその製造方法
JP2014157907A (ja) 薄膜トランジスタ及びその製造方法