CN105870173B - 一种柔性全透明非晶氧化物薄膜晶体管及其制备方法 - Google Patents

一种柔性全透明非晶氧化物薄膜晶体管及其制备方法 Download PDF

Info

Publication number
CN105870173B
CN105870173B CN201610265046.5A CN201610265046A CN105870173B CN 105870173 B CN105870173 B CN 105870173B CN 201610265046 A CN201610265046 A CN 201610265046A CN 105870173 B CN105870173 B CN 105870173B
Authority
CN
China
Prior art keywords
transparent
thin film
tco
flexible
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610265046.5A
Other languages
English (en)
Other versions
CN105870173A (zh
Inventor
岳兰
孟繁新
任达森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guizhou Minzu University
Original Assignee
Guizhou Minzu University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guizhou Minzu University filed Critical Guizhou Minzu University
Priority to CN201610265046.5A priority Critical patent/CN105870173B/zh
Publication of CN105870173A publication Critical patent/CN105870173A/zh
Application granted granted Critical
Publication of CN105870173B publication Critical patent/CN105870173B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41733Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及薄膜晶体管领域,提供了一种柔性全透明非晶氧化物薄膜晶体管及其制备方法,由基底、沟道层、介质层、栅(G)电极层、源/漏电极层组成,所述源/漏电极层是由两层透明导电氧化物(TCO)膜及夹在两层透明导电氧化物(TCO)膜之间银(Ag)膜构成的银基透明导电多层膜;其中,透明导电氧化物是包含Sn元素和M元素的高价态掺杂氧化锡基的氧化物SnO2:M;其中,氧化物SnO2:M中M元素的原子量为M/(M+Sn)=0~0.1,M元素为Cr、Mo、W中至少一种,本发明提供的非晶氧化物薄膜晶体管具备制备工艺温度与柔性透明基底兼容、高可见光透过率,以及良好的电学性能。

Description

一种柔性全透明非晶氧化物薄膜晶体管及其制备方法
技术领域
本发明涉及薄膜晶体管领域,尤其涉及一种柔性全透明非晶氧化物薄膜晶体管。
背景技术
随着平板显示行业的深入发展,柔性透明的有源矩阵有机发光二极管显示(AMOLED)技术成为倍受关注的新型“梦幻显示”技术。
因此,许多学者开始将目光转向薄膜有机发光显示器件上,如专利号为200710075139.2公开了一种包含透明导电膜基板、金属电极层和夹在透明导电膜基板和金属电极层之间的有机薄膜层的有机电致发光显示器件。
这一行为使得平板显示有源驱动中的核心元件“薄膜晶体管(TFT)器件”面临着新的挑战,即:要保证器件良好电学性能,同时还需实现其柔性和全透明的研制。薄膜晶体管(TFT),其是由基底、沟道层、介质层、栅(G)电极、源(S)电极以及漏(D)电极几个重要部分组成。最近,非晶氧化物TFT凭借着非晶氧化物半导体材料迁移率高、可见光透明性好、均匀性优良以及可低温,甚至室温成膜等特点,为替代传统硅基TFT、推动新型柔性透明AMOLED技术的发展提供了新思路。
然而,寻找适用于柔性全透明非晶氧化物TFT的源/漏电极材料却成为本领域亟待突破的难点。尽管传统透明导电氧化物(TCO),如:In2O3:Sn(ITO)、ZnO:Al(AZO)、ZnO:Ga(GZO)等是公认的透明电极材料,但研究表明传统TCO薄膜用作源/漏电极时,非晶氧化物TFT器件性能相比用不透明的金属电极作为源/漏电极时呈现出明显劣化,主要体现为:开态电流急剧减小,甚至器件呈现出逊色的稳定性以及输出特性丧失了典型的线性饱和特征。
而事实上,由于非晶氧化物TFT中的源(S)/漏(D)电极与非晶氧化物沟道层直接接触,因此可作为非晶氧化物TFT栅电极的传统TCO材料,将其作为器件源(S)/漏(D)电极时却并不理想,原因如下:其一,低温制备传统TCO的电阻率过高,一般高于1×10-4Ω·cm;其二,保证TCO电极与非晶氧化物沟道层间为欧姆接触以及获得低电阻率的TCO电极,两者不易兼顾;其三,传统TCO组成中含铟或锌元素中的至少一种,并且,含铟氧化物电极中,存在铟易扩散进入非晶氧化物沟道层,或者含锌氧化物电极中存在氧吸附的问题,而扩散问题、和/或氧吸附问题均会劣化非晶氧化物TFT的电学稳定性。
发明内容
本发明的目的在于解决上述技术问题,提供一种柔性全透明非晶氧化物薄膜晶体管及其制备方法。
具体通过以下方案得以实现:
一种柔性全透明非晶氧化物薄膜晶体管,由基底、沟道层、介质层、栅(G)电极层、源/漏电极层组成,所述源/漏电极层是由两层透明导电氧化物(TCO)膜及夹在两层透明导电氧化物(TCO)膜之间银(Ag)膜构成的银基透明导电多层膜;所述透明导电氧化物(TCO),是包含Sn元素和M元素的高价态掺杂氧化锡基的氧化物SnO2:M;其中,氧化物SnO2:M中M元素的原子量为M/(M+Sn)=0~0.1,M元素为Cr、Mo、W中至少一种。
所述透明导电氧化物(TCO)膜利用射频磁控溅射制作而成,其厚度为10nm~50nm。
所述银(Ag)膜是利用直流磁控溅射或热蒸发制作而成,其厚度为8nm~20nm。
其制备方法为:选用柔性透明材料作为基底,以非晶氧化物作为沟道层,以可见光透过率≥90%的材料作为介质层,以传统TCO薄膜作为栅电极层,以银基透明导电多层膜作为源/漏电极层,制备共面结构。
所述共面结构为顶栅共面结构、底栅共面结构中的任意一种。
所述的源/漏电极层的工艺温度≤150℃。
所述的沟道层,其厚度为30nm~80nm。
进一步地,柔性全透明非晶氧化物薄膜晶体管的制备方法,包括以下步骤:
(1)在柔性透明基底上利用射频磁控溅射或直流磁控溅射法,辅以掩膜来制备TCO栅电极层,所述TCO栅电极层的厚度为60nm~100nm;
(2)在步骤(1)所得的TCO栅电极层上利用射频磁控溅射法制备无机介质层,辅以掩膜;
(3)在步骤(2)所得的介质层上依次利用射频磁控溅射、直流磁控溅射(或热蒸发)以及射频磁控溅射法形成银基透明导电多层膜;
(4)在步骤(3)所得的源/漏电极层上利用射频磁控溅射或直流磁控溅射法形成非晶氧化物沟道层薄膜,所述非晶氧化物沟道层薄膜的厚度为30nm~80nm,即得成品。
进一步地,柔性全透明非晶氧化物薄膜晶体管的制备方法,还可以包括以下步骤:
(1)在柔性透明基底上利用射频磁控溅射或直流磁控溅射法形成非晶氧化物沟道层薄膜,所述非晶氧化物沟道层薄膜的厚度为30nm~80nm,辅以掩膜;
(2)在步骤(1)所得的沟道层上依次形成SnO2:M薄膜、Ag膜、SnO2:M薄膜;
(3)在步骤(2)所得的源/漏电极层上利用溶胶凝胶法形成有机介质层;
(4)在步骤(3)所得的介质层上利用射频磁控溅射或直流磁控溅射法,辅以掩膜形成TCO栅电极层,所述TCO栅电极层的厚度为60nm~100nm,即得成品。
所述掩膜,其膜为Al2O3薄膜。
本发明的有益效果
1、作为非晶氧化物TFT源/漏电极层的银基透明导电多层膜,其中,TCO选用高价态差掺杂的银基透明导电氧化物薄膜,突破了局限于金属价态差为1的传统掺杂氧化物透明导电材料,减少了引入的离子杂质和载流子散射中心,通过提高薄膜的载流子迁移率,降低了SnO2:M薄膜电阻率,使得基于SnO2:M的银基透明导电多层膜具有更低电阻率和更高透射率。
2、银基透明导电多层膜中不含铟或锌元素,避免了因含铟氧化物电极中铟扩散或含锌氧化物电极的氧吸附对非晶氧化物TFT电学稳定性带来的不良影响。
3、将“银基透明导电多层膜”和“高价态差掺杂氧化锡基透明导电薄膜”的优点有机地结合起来,不仅获得了高可见光透过率及低电阻率的源/漏电极层,其中,可见光透过率高于80%,电阻率低于1×10-4Ω·cm,同时还保证了源/漏电极层与非晶氧化物沟道层间为欧姆接触。
4、本发明中的非晶氧化物薄膜晶体管具备良好电学性能、高可见光透过率,且其各组成部分的成膜工艺温度与柔性透明基底兼容,适用于新型柔性透明AMOLED技术的发展趋势。
附图说明
图1是基于银基透明导电多层膜的源/漏电极层的截面示意图。
图2是基于无机介质层的柔性全透明非晶氧化物薄膜晶体管结构的截面示意图。
图3是基于有机介质层的柔性全透明非晶氧化物薄膜晶体管结构的截面示意图。
具体实施方式
下面结合具体的实施方式来对本发明的技术方案做进一步的限定,但要求保护的范围不仅局限于所作的描述。
实施例1
使用PET作为基底,以非晶铟镓锌氧化物(In-Ga-Zn-O)薄膜作为沟道层,以无机Al2O3薄膜作为介质层,以ITO薄膜作为栅电极层,以掺钼(Mo)的SnO2透明导电氧化物和银膜构成的银基透明导电多层膜(SnO2:Mo/Ag/SnO2:Mo)作为源/漏电极层,所述银基透明导电多层膜结构如图1所示,制备底栅共面结构的柔性全透明非晶氧化物TFT,所述柔性全透明非晶氧化物TFT的结构如图2所示,具体步骤如下:
(1)在PET基底上利用射频磁控溅射法,辅以氧化铝掩膜形成厚度为80nm的ITO薄膜,其中,靶材选用纯度为4N的ITO陶瓷靶,溅射功率为25W,工作压强为0.7Pa;
(2)在步骤(1)所得的栅电极层上通过射频磁控溅射法形成厚度为200nm的Al2O3薄膜,其中,靶材选用纯度4N的氧化铝陶瓷靶,溅射功率为100W,工作压强为1.0Pa;
(3)在步骤(2)所得的介质层上形成银基透明导电多层膜,结合宽长比为500μm/100μm的氧化铝膜进行掩膜,其中,银基透明导电多层膜是依次利用射频磁控溅射、直流磁控溅射以及射频磁控溅射法分别形成厚度为30nm的SnO2:Mo薄膜、12nm的银薄膜以及30nm的SnO2:Mo薄膜,所述射频磁控溅射法,其溅射功率为20W,工作压强分别为0.8Pa,直流磁控溅射法,其直流功率为20W,工作压强为1.0Pa;所述SnO2:Mo薄膜,其中Mo元素的原子比为:Mo/(Mo+Sn)=0.03;
(4)在步骤(3)所得的源/漏电极层上采用射频磁控溅射法,辅以掩膜形成厚度为50nm的非晶铟镓锌氧化物薄膜,其中,靶材选用纯度为4N的铟镓锌氧化物靶,溅射功率为20W,工作压强为0.8Pa。
采用本制备方法所得的非晶铟镓锌氧化物TFT在可光区的平均透过率高于80%,开关比高于105,饱和迁移率大于3.0cm2/Vs。
实施例2
使用PET作为基底,以非晶铟镓锌氧化物(In-Ga-Zn-O)薄膜作为沟道层,以有机PMMA薄膜作为介质层,以ITO薄膜作为栅电极层,以掺钼(Mo)的SnO2透明导电氧化物和银膜构成的银基透明导电多层膜(SnO2:Mo/Ag/SnO2:Mo)作为源/漏电极层,所述银基透明导电多层膜结构如图1所示,制备顶栅共面结构的柔性全透明非晶氧化物TFT,所述柔性全透明非晶氧化物TFT的结构如图3所示,具体步骤如下:
(1)在PET基底上采用射频磁控溅射法形成厚度为50nm的非晶铟镓锌氧化物薄膜,靶材选用纯度为4N的铟镓锌氧化物靶,溅射功率为20W,工作压强为0.8Pa;
(2)在步骤(1)所得的沟道层上形成银基透明导电多层膜,结合宽长比为500μm/100μm的氧化铝膜进行掩膜,其中,银基透明导电多层膜是依次利用射频磁控溅射、直流磁控溅射以及射频磁控溅射法分别形成厚度为30nm的SnO2:Mo薄膜、12nm的银薄膜以及30nm的SnO2:Mo薄膜,所述射频磁控溅射法,其溅射功率为20W,工作压强分别为0.8Pa,直流磁控溅射法,其直流功率为20W,工作压强为1.0Pa;所述SnO2:Mo薄膜,其中Mo元素的原子比为:Mo/(Mo+Sn)=0.03;
(3)将步骤(2)所得的含源/漏电极层的沟道层浸入PMMA丙酮前驱体溶液,经提速为1.0mm/s的提拉涂覆后,置于温度为100℃的烘箱中烘烤30min,重复提拉涂覆以烘烤操作4次,形成厚度为300nm的有机PMMA薄膜;所述PMMA丙酮前驱体溶液是将纯PMMA粉末溶于丙酮溶剂中进行搅拌,得到浓度为60mg/mL的PMMA丙酮前驱体溶液;
(4)在步骤(3)所得的介质层上利用射频磁控溅射法,辅以氧化铝掩膜形成厚度为80nm的ITO薄膜,其中,靶材选用纯度为4N的ITO陶瓷靶,溅射功率为25W,工作压强为0.7Pa。
采用本制备方法所得的非晶铟镓锌氧化物TFT在可光区的平均透过率高于80%,开关比高于105,饱和迁移率大于3.0cm2/Vs。

Claims (5)

1.一种柔性全透明非晶氧化物薄膜晶体管的制备方法,其特征在于,选用柔性透明材料作为基底,以非晶氧化物作为沟道层,以可见光透过率≥90%的材料作为介质层,以传统TCO薄膜In2O3:Sn(ITO)、ZnO:Al(AZO)、ZnO:Ga(GZO)中任一种作为栅电极层,以银基透明导电多层膜作为源/漏电极层,制备共面结构;所述银基透明导电多层膜是由两层透明导电氧化物(TCO)膜及夹在两层透明导电氧化物(TCO)膜之间的银(Ag)膜构成,所述透明导电氧化物(TCO)膜,是包含Sn元素和M元素的高价态掺杂氧化锡基的氧化物SnO2:M;其中,氧化物SnO2:M中M元素的原子量为M/(M+Sn)=0~0.1,M元素为Cr、Mo、W中至少一种;其中,
当介质层为无机材料时,其制备方法包括以下步骤:
(1)在柔性透明基底上利用射频磁控溅射或直流磁控溅射法,辅以掩膜来制备TCO栅电极层,所述TCO栅电极层的厚度为60nm~100nm;
(2)在步骤(1)所得的TCO栅电极层上利用射频磁控溅射法制备无机介质层,辅以掩膜;
(3)在步骤(2)所得的介质层上依次利用射频磁控溅射、直流磁控溅射或热蒸法两种方法中任一方法以及射频磁控溅射法形成银基透明导电多层膜;
(4)在步骤(3)所得的源/漏电极层上利用射频磁控溅射或直流磁控溅射法形成非晶氧化物沟道层薄膜,所述非晶氧化物沟道层薄膜的厚度为30nm~80nm,即得成品;
当介质层为有机材料时,其制备方法包括以下步骤:
(1)在柔性透明基底上利用射频磁控溅射或直流磁控溅射法形成非晶氧化物沟道层薄膜,所述非晶氧化物沟道层薄膜的厚度为30nm~80nm,辅以掩膜;
(2)在步骤(1)所得的沟道层上依次形成SnO2:M薄膜、Ag膜、SnO2:M薄膜;
(3)在步骤(2)所得的源/漏电极层上利用溶胶凝胶法形成有机介质层;
(4)在步骤(3)所得的介质层上利用射频磁控溅射或直流磁控溅射法,辅以掩膜形成TCO栅电极层,所述TCO栅电极层的厚度为60nm~100nm,即得成品。
2.如权利要求1所述的柔性全透明非晶氧化物薄膜晶体管的制备方法,其特征在于,所述透明导电氧化物(TCO)膜利用射频磁控溅射制作而成,其厚度为10nm~50nm。
3.如权利要求1所述的柔性全透明非晶氧化物薄膜晶体管的制备方法,其特征在于,所述银(Ag)膜是利用直流磁控溅射或热蒸发制作而成,其厚度为8nm~20nm。
4.如权利要求1所述的柔性全透明非晶氧化物薄膜晶体管的制备方法,其特征在于,所述的源/漏电极层的工艺温度≤150℃。
5.如权利要求1所述的柔性全透明非晶氧化物薄膜晶体管的制备方法,其特征在于,所述的沟道层,其厚度为30nm~80nm。
CN201610265046.5A 2016-04-26 2016-04-26 一种柔性全透明非晶氧化物薄膜晶体管及其制备方法 Active CN105870173B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610265046.5A CN105870173B (zh) 2016-04-26 2016-04-26 一种柔性全透明非晶氧化物薄膜晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610265046.5A CN105870173B (zh) 2016-04-26 2016-04-26 一种柔性全透明非晶氧化物薄膜晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN105870173A CN105870173A (zh) 2016-08-17
CN105870173B true CN105870173B (zh) 2018-04-06

Family

ID=56629081

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610265046.5A Active CN105870173B (zh) 2016-04-26 2016-04-26 一种柔性全透明非晶氧化物薄膜晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN105870173B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11360044B2 (en) 2016-11-14 2022-06-14 Universidade Nova De Lisboa Sensitive field effect device and manufacturing method thereof
CN107359206B (zh) * 2017-08-11 2020-11-17 东台市超品光电材料有限公司 柔性透明氧化物双栅薄膜晶体管的制备方法
CN108231907A (zh) * 2018-01-25 2018-06-29 华南理工大学 一种具有全铝透明源漏电极的透明薄膜晶体管及其制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101097322B1 (ko) * 2009-12-15 2011-12-23 삼성모바일디스플레이주식회사 산화물 반도체 박막 트랜지스터, 그 제조방법 및 산화물 반도체 박막 트랜지스터를 구비한 유기전계 발광소자
KR101521676B1 (ko) * 2011-09-20 2015-05-19 엘지디스플레이 주식회사 유기발광 다이오드 표시장치 및 그의 제조방법

Also Published As

Publication number Publication date
CN105870173A (zh) 2016-08-17

Similar Documents

Publication Publication Date Title
TWI412135B (zh) A semiconductor thin film, and a method of manufacturing the same, and a thin film transistor, an active matrix driving display panel
TWI442570B (zh) Semiconductor thin film and its manufacturing method and thin film transistor
JP5510767B2 (ja) 薄膜トランジスタおよびその製造方法
JP5395994B2 (ja) 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
TWI478347B (zh) A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
TWI525205B (zh) Film forming method
TWI483292B (zh) 用於形成金屬氧化物薄膜的塗佈液,金屬氧化物薄膜,場效電晶體以及用於製造該場效電晶體的方法
JP2010040552A (ja) 薄膜トランジスタ及びその製造方法
JP2010050165A (ja) 半導体装置、半導体装置の製造方法、トランジスタ基板、発光装置、および、表示装置
JP2009253204A (ja) 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
TW201110357A (en) Amorphous oxide semiconductor material, field-effect transistor, and display device
JP2009231664A (ja) 電界効果トランジスタ及びその製造方法
CN103346089B (zh) 一种自对准双层沟道金属氧化物薄膜晶体管及其制作方法
WO2011143887A1 (zh) 金属氧化物薄膜晶体管及其制备方法
Lan et al. Influence of source and drain contacts on the properties of the indium-zinc oxide thin-film transistors based on anodic aluminum oxide gate dielectrics
CN103311128A (zh) 一种自对准金属氧化物薄膜晶体管及其制作方法
CN105870173B (zh) 一种柔性全透明非晶氧化物薄膜晶体管及其制备方法
WO2015119385A1 (ko) 이황화 몰리브덴으로 이루어진 액티브층을 갖는 박막트랜지스터, 그 제조방법 및 이를 구비하는 디스플레이 장치
CN108735821A (zh) 一种镨铟锌氧化物薄膜晶体管及其制备方法
CN108336135B (zh) 一种钕铟锌氧化物薄膜晶体管及其制备方法
WO2020119126A1 (zh) 氧化物半导体材料、薄膜晶体管及制备方法和显示面板
CN103022146A (zh) 一种氧化物半导体材料及薄膜晶体管
Zhang et al. Highly transparent and conductive W-doped ZnO/Cu/W-doped ZnO multilayer source/drain electrodes for metal-oxide thin-film transistors
CN211555893U (zh) 一种薄膜晶体管
JP2015144176A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant