CN103840011A - 氧化锌基非晶氧化物半导体薄膜晶体管及其制造方法 - Google Patents

氧化锌基非晶氧化物半导体薄膜晶体管及其制造方法 Download PDF

Info

Publication number
CN103840011A
CN103840011A CN201410066494.3A CN201410066494A CN103840011A CN 103840011 A CN103840011 A CN 103840011A CN 201410066494 A CN201410066494 A CN 201410066494A CN 103840011 A CN103840011 A CN 103840011A
Authority
CN
China
Prior art keywords
zinc oxide
active layer
film transistor
base
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410066494.3A
Other languages
English (en)
Inventor
尹盛
李小月
徐东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN201410066494.3A priority Critical patent/CN103840011A/zh
Publication of CN103840011A publication Critical patent/CN103840011A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H01L29/227—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种氧化锌基非晶氧化物半导体薄膜晶体管及其制造方法。该晶体管包括衬底、栅极、栅绝缘层、有源层、源极和漏极；栅极于衬底上形成，栅绝缘层覆盖栅极和衬底，有源层于栅绝缘层上形成，与栅极对应，源极和漏极分别覆盖有源层的两端；有源层为掺X和Y的氧化锌基非晶氧化物半导体，随着与栅绝缘层距离的增大，X的含量逐渐降低，Y的含量逐渐升高，其中，X为Cd、In、Sn、Sb、Ti、Pb和As中的一种，Y为Ga、Al、Hf、Ge、Ca和Cu中的一种。本发明能有效提高器件的迁移率和工作电流，减小器件的阈值电压漂移，降低器件受工艺、光照及外界气体的影响，并提高器件的机械稳定性。

Description

氧化锌基非晶氧化物半导体薄膜晶体管及其制造方法
技术领域
本发明属于平板显示驱动技术领域，更具体地，涉及一种氧化锌基非晶氧化物半导体薄膜晶体管及其制造方法。
背景技术
随着平板显示技术的发展，传统的硅基薄膜晶体管已经无法满足显示器的驱动要求。为此，人们提出了利用非晶金属氧化物作为有源层的薄膜晶体管，其具有透明、迁移率高、均一性好等优点。
由于单有源层结构的非晶金属氧化物薄膜晶体管难以兼顾高迁移率和高电学稳定性，为了改善其电学性能，有研究人员提出了双层有源层结构。例如，使用铟锡氧化物/铟镓锌氧化物（ITO/IGZO）双层有源层结构，得到了迁移率为104cm2/V·S，阈值电压为0.5V，亚阈值摆幅为0.25V/decade的器件；Michael A.Marrs等人采用铟锌氧化物/铟镓锌氧化物（IZO/IGZO）双层有源层结构，使载流子迁移率相对于IGZO单层结构从1.2cm2/V·S提高到了18cm2/V·S。
尽管如此，双层有源层结构存在如下问题：（1）晶格、带宽的不匹配导致双层有源层的界面附近存在大量的缺陷态，器件在光照或电压作用下，有源层内的缺陷态、栅绝缘层和绝缘层与有源层界面的电荷陷阱以及光生载流子等因素会导致器件的阈值电压发生漂移，使显示电路无法正常工作，器件的电学稳定性不高。（2）在柔性显示应用方面，如果使用双层有源层结构，在器件弯曲、扭转时由于两层结构的晶格不匹配，界面将会产生较大的应力，致使部分区域产生大量的缺陷，甚至导致器件无法工作。（3）由于界面的反射作用，双层有源层结构的透光性会受到影响。
发明内容
针对现有技术的以上缺陷或改进需求，本发明提供了一种氧化锌基非晶氧化物半导体薄膜晶体管及其制造方法，能有效提高器件的迁移率和工作电流，减小器件的阈值电压漂移，降低器件受工艺、光照及外界气体的影响，能有效提高器件的机械稳定性，使器件能制作于柔性衬底之上，在弯曲、扭转的作用下仍能保持较好的性能，且具有良好的透光性。
为实现上述目的，按照本发明的一个方面，提供了一种氧化锌基非晶氧化物半导体薄膜晶体管，其特征在于，包括衬底、栅极、栅绝缘层、有源层、源极和漏极；所述栅极于所述衬底上形成，所述栅绝缘层覆盖所述栅极和所述衬底，所述有源层于所述栅绝缘层上形成，与所述栅极对应，所述源极和漏极分别覆盖所述有源层的两端；所述有源层为掺X和Y的氧化锌基非晶氧化物半导体，随着与所述栅绝缘层距离的增大，X的含量逐渐降低，Y的含量逐渐升高，其中，X为Cd、In、Sn、Sb、Ti、Pb和As中的一种，Y为Ga、Al、Hf、Ge、Ca和Cu中的一种。
优选地，所述有源层的厚度为20～100nm。
优选地，所述有源层通过如下方法制备：在Ar气环境下同时磁控溅射含X的氧化锌基靶材和含Y的氧化锌基靶材，施加在含X的氧化锌基靶材上的溅射功率由开始时的30～400W逐渐下降至完成时的0W，施加在含Y的氧化锌基靶材上的溅射功率由开始时的0W逐渐上升至完成时的30～400W，衬底转速为5～20rpm。
优选地，X为In，所述含X的氧化锌基靶材为铟锌摩尔比为9:1～81的铟锌氧化物靶材，Y为Ga，所述含Y的氧化锌基靶材为镓锌摩尔比为9:1～81的镓锌氧化物靶材。
按照本发明的另一方面，提供了一种氧化锌基非晶氧化物半导体薄膜晶体管的制造方法，其特征在于，包括如下步骤：（1）在衬底上形成栅极；（2）形成覆盖栅极和衬底的栅绝缘层；（3）在Ar气环境下同时磁控溅射含X的氧化锌基靶材和含Y的氧化锌基靶材，分别调整施加在两个靶材上的溅射功率，在栅绝缘层上与栅极对应的位置沉积一层掺X和Y的氧化锌基非晶氧化物半导体有源层，其中，随着与栅绝缘层距离的增大，X的含量逐渐降低，Y的含量逐渐升高，X为Cd、In、Sn、Sb、Ti、Pb和As中的一种，Y为Ga、Al、Hf、Ge、Ca和Cu中的一种；（4）形成覆盖有源层两端的源极和漏极。
优选地，所述步骤（3）中，按如下方式调整施加在两个靶材上的溅射功率：施加在含X的氧化锌基靶材上的溅射功率由开始时的30～400W逐渐下降至完成时的0W，施加在含Y的氧化锌基靶材上的溅射功率由开始时的0W逐渐上升至完成时的30～400W。
优选地，所述步骤（3）中，衬底转速为5～20rpm。
优选地，所述有源层的厚度为20～100nm。
优选地，X为In，所述含X的氧化锌基靶材为铟锌摩尔比为9:1～81的铟锌氧化物靶材，Y为Ga，所述含Y的氧化锌基靶材为镓锌摩尔比为9:1～81的镓锌氧化物靶材。
总体而言，通过本发明所构思的以上技术方案与现有技术相比，具有以下有益效果：
1、采用成分含量逐渐变化的氧化锌基非晶氧化物半导体作为有源层，晶格和带宽变化不明显，有源层内不存在明显的界面，改善了由于成分不同带来的晶格、能带适配问题，减少了有源层内部的缺陷，有效提高了器件的机械稳定性，使器件能制作于柔性衬底之上，在弯曲、扭转的作用下仍能保持较好的性能，且具有良好的透光性。
2、缓变有源层材料靠近栅绝缘层的部分迁移率较高，能有效提高器件的迁移率和工作电流；缓变有源层材料远离栅绝缘层的部分电学性能稳定，能降低器件受工艺、光照及外界气体的影响，此外，栅绝缘层内的陷阱及栅绝缘层与有源层的界面态很难俘获来自远离栅绝缘层且电学性能稳定的材料所提供的电荷，俘获的电荷对栅电压的屏蔽作用降低，因而能有效减小器件的阈值电压漂移。
3、缓变有源层结构具有较好的应力平衡及较高的薄膜局部同质性，其气体渗透率较单层有源层结构显著降低，能减小周围气体分子对器件的影响，提高器件的稳定性。
附图说明
图1是本发明实施例的氧化锌基非晶氧化物半导体薄膜晶体管的剖面结构示意图。
在所有附图中，相同的附图标记用来表示相同的元件或结构，其中：1-衬底，2-栅极，3-栅绝缘层，4-有源层，5-源极，6-漏极。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
由于薄膜晶体管在工作时形成的导电沟道主要分布于靠近栅绝缘层的有源层区域内，而远离栅绝缘层的有源层区域对导电沟道基本没有影响，另一方面，远离栅绝缘层的有源层区域与外界接触，是影响器件稳定性的主要区域。因此，本发明引入缓变有源层结构，通过改变有源层内的杂质含量，使有源层材料靠近栅绝缘层的部分迁移率高，远离栅绝缘层的部分电学稳定性高，从而在保证器件电学性能的同时提高器件的稳定性。
如图1所示，本发明实施例的氧化锌基非晶氧化物半导体薄膜晶体管包括衬底1、栅极2、栅绝缘层3、有源层4、源极5和漏极6。其中，栅极2于衬底1上形成，栅绝缘层覆盖栅极2和衬底1，有源层4于栅绝缘层3上形成，与栅极2对应，源极5和漏极6分别覆盖有源层4的两端。
其中，有源层4的厚度为20～100nm，为掺X和Y的氧化锌基非晶氧化物半导体，随着与栅绝缘层3距离的增大，X的含量逐渐降低，Y的含量逐渐升高。其中，X为Cd、In、Sn、Sb、Ti、Pb和As中的一种，Y为Ga、Al、Hf、Ge、Ca和Cu中的一种。
其中，衬底为玻璃或者聚合物。
本发明实施例的氧化锌基非晶氧化物半导体薄膜晶体管的制造方法包括如下步骤：
（1）在衬底上形成栅极。
（2）形成覆盖栅极和衬底的栅绝缘层。
（3）在栅绝缘层上与栅极对应的位置形成有源层。
具体地，在Ar气环境下同时磁控溅射含X的氧化锌基靶材和含Y的氧化锌基靶材，分别调整施加在两个靶材上的溅射功率，沉积一层厚20～100nm的掺X和Y的氧化锌基非晶氧化物半导体有源层，其中，随着与栅绝缘层距离的增大，X的含量逐渐降低，Y的含量逐渐升高，X为Cd、In、Sn、Sb、Ti、Pb、As、Hg和Bi中的一种，Y为Ga、Al、Hf、Ge、Ca、Cu、Ag和Au中的一种。在沉积过程中，施加在含X的氧化锌基靶材上的溅射功率由开始时的30～400W逐渐下降至完成时的0W，施加在含Y的氧化锌基靶材上的溅射功率由开始时的0W逐渐上升至完成时的30～400W，衬底转速为5～20rpm。
（4）形成覆盖有源层两端的源极和漏极。
为使本领域技术人员更好地理解本发明，下面结合具体实施例对本发明的氧化锌基非晶氧化物半导体薄膜晶体管的制造方法进行详细说明。
实施例1
氧化锌基非晶氧化物半导体薄膜晶体管的制造方法包括如下步骤：
（1）在清洁的玻璃衬底上直流溅射沉积一层厚150nm的Mo，刻蚀形成栅极。
（2）PECVD生长一层厚50nm的SiO2栅绝缘层，覆盖栅极和衬底。
（3）在压强为3mtorr，温度为30℃，流量为30sccm的Ar气环境下同时磁控溅射铟锌氧化物靶材（铟锌摩尔比为1:9）和镓锌氧化物靶材（镓锌摩尔比为9:1），施加在铟锌氧化物靶材上的溅射功率由开始时的30W逐渐下降至完成时的0W，施加在镓锌氧化物靶材上的溅射功率由开始时的0W逐渐上升至完成时的30W，衬底转速为5rpm，沉积一层厚20nm的掺铟和镓的氧化锌基非晶氧化物半导体有源层。
（4）在有源层上磁控溅射沉积一层厚40nm的铟锡氧化物，刻蚀形成覆盖有源层两端的源极和漏极。
实施例2
氧化锌基非晶氧化物半导体薄膜晶体管的制造方法包括如下步骤：
（1）在清洁的玻璃衬底上直流溅射沉积一层厚150nm的Mo，刻蚀形成栅极。
（2）PECVD生长一层厚50nm的SiO2栅绝缘层，覆盖栅极和衬底。
（3）在压强为3mtorr，温度为40℃，流量为50sccm的Ar气环境下同时磁控溅射铟锌氧化物靶材（铟锌摩尔比为9:1）和镓锌氧化物靶材（镓锌比为1:9），施加在铟锌氧化物靶材上的溅射功率由开始时的400W逐渐下降至完成时的0W，施加在镓锌氧化物靶材上的溅射功率由开始时的0W逐渐上升至完成时的400W，衬底转速为20rpm，沉积一层厚100nm的掺铟和镓的氧化锌基非晶氧化物半导体有源层。
（4）在有源层上磁控溅射沉积一层厚40nm的铟锡氧化物，刻蚀形成覆盖有源层两端的源极和漏极。
实施例3
（1）在清洁的玻璃衬底上直流溅射沉积一层厚150nm的Mo，刻蚀形成栅极。
（2）PECVD生长一层厚50nm的SiO2栅绝缘层，覆盖栅极和衬底。
（3）在压强为6mtorr，温度为30℃，流量为40sccm的Ar气环境下同时磁控溅射铟锌氧化物靶材（铟锌摩尔比为4:3）和镓锌氧化物靶材（镓锌比为3:2），施加在铟锌氧化物靶材上的溅射功率由开始时的300W逐渐下降至完成时的0W，施加在镓锌氧化物靶材上的溅射功率由开始时的0W逐渐上升至完成时的300W，衬底转速为10rpm，沉积一层厚50nm的掺铟和镓的氧化锌基非晶氧化物半导体有源层。
（4）在有源层上磁控溅射沉积一层厚40nm的铟锡氧化物，刻蚀形成覆盖有源层两端的源极和漏极。
上述实施例的制备方法中，采用IGZO材料作为有源层，靠近栅绝缘层的位置In含量高，载流子浓度高，有利于提高迁移率，从而提高器件的工作电流，远离栅绝缘层的位置Ga含量高，能够有效降低材料中的缺陷态与杂质，减小外界环境对有源层的影响，提高器件的整体稳定性。同时，由于栅绝缘层内的陷阱及栅绝缘层与有源层的界面态很难俘获来自远离栅绝缘层且电学性能稳定的高Ga含量的IGZO材料所提供的电荷，俘获的电荷对栅电压的屏蔽作用降低，因而能有效减小器件的阈值电压漂移。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种氧化锌基非晶氧化物半导体薄膜晶体管，其特征在于，包括衬底、栅极、栅绝缘层、有源层、源极和漏极；
所述栅极于所述衬底上形成，所述栅绝缘层覆盖所述栅极和所述衬底，所述有源层于所述栅绝缘层上形成，与所述栅极对应，所述源极和漏极分别覆盖所述有源层的两端；
所述有源层为掺X和Y的氧化锌基非晶氧化物半导体，随着与所述栅绝缘层距离的增大，X的含量逐渐降低，Y的含量逐渐升高，其中，X为Cd、In、Sn、Sb、Ti、Pb和As中的一种，Y为Ga、Al、Hf、Ge、Ca和Cu中的一种。
2.如权利要求1所述的氧化锌基非晶氧化物半导体薄膜晶体管，其特征在于，所述有源层的厚度为20～100nm。
3.如权利要求1或2所述的氧化锌基非晶氧化物半导体薄膜晶体管，其特征在于，所述有源层通过如下方法制备：在Ar气环境下同时磁控溅射含X的氧化锌基靶材和含Y的氧化锌基靶材，施加在含X的氧化锌基靶材上的溅射功率由开始时的30～400W逐渐下降至完成时的0W，施加在含Y的氧化锌基靶材上的溅射功率由开始时的0W逐渐上升至完成时的30～400W，衬底转速为5～20rpm。
4.如权利要求3所述的氧化锌基非晶氧化物半导体薄膜晶体管，其特征在于，X为In，所述含X的氧化锌基靶材为铟锌摩尔比为9:1～81的铟锌氧化物靶材，Y为Ga，所述含Y的氧化锌基靶材为镓锌摩尔比为9:1～81的镓锌氧化物靶材。
5.一种氧化锌基非晶氧化物半导体薄膜晶体管的制造方法，其特征在于，包括如下步骤：
（1）在衬底上形成栅极；
（2）形成覆盖栅极和衬底的栅绝缘层；
（3）在Ar气环境下同时磁控溅射含X的氧化锌基靶材和含Y的氧化锌基靶材，分别调整施加在两个靶材上的溅射功率，在栅绝缘层上与栅极对应的位置沉积一层掺X和Y的氧化锌基非晶氧化物半导体有源层，其中，随着与栅绝缘层距离的增大，X的含量逐渐降低，Y的含量逐渐升高，X为Cd、In、Sn、Sb、Ti、Pb和As中的一种，Y为Ga、Al、Hf、Ge、Ca和Cu中的一种；
（4）形成覆盖有源层两端的源极和漏极。
6.如权利要求5所述的氧化锌基非晶氧化物半导体薄膜晶体管的制造方法，其特征在于，所述步骤（3）中，按如下方式调整施加在两个靶材上的溅射功率：施加在含X的氧化锌基靶材上的溅射功率由开始时的30～400W逐渐下降至完成时的0W，施加在含Y的氧化锌基靶材上的溅射功率由开始时的0W逐渐上升至完成时的30～400W。
7.如权利要求6所述的氧化锌基非晶氧化物半导体薄膜晶体管的制造方法，其特征在于，所述步骤（3）中，衬底转速为5～20rpm。
8.如权利要求5至7中任一项所述的氧化锌基非晶氧化物半导体薄膜晶体管的制造方法，其特征在于，所述有源层的厚度为20～100nm。
9.如权利要求5至8中任一项所述的氧化锌基非晶氧化物半导体薄膜晶体管的制造方法，其特征在于，X为In，所述含X的氧化锌基靶材为铟锌摩尔比为9:1～81的铟锌氧化物靶材，Y为Ga，所述含Y的氧化锌基靶材为镓锌摩尔比为9:1～81的镓锌氧化物靶材。
CN201410066494.3A 2014-02-26 2014-02-26 氧化锌基非晶氧化物半导体薄膜晶体管及其制造方法 Pending CN103840011A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410066494.3A CN103840011A (zh) 2014-02-26 2014-02-26 氧化锌基非晶氧化物半导体薄膜晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410066494.3A CN103840011A (zh) 2014-02-26 2014-02-26 氧化锌基非晶氧化物半导体薄膜晶体管及其制造方法

Publications (1)

Publication Number Publication Date
CN103840011A true CN103840011A (zh) 2014-06-04

Family

ID=50803325

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410066494.3A Pending CN103840011A (zh) 2014-02-26 2014-02-26 氧化锌基非晶氧化物半导体薄膜晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN103840011A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108701714A (zh) * 2016-02-22 2018-10-23 英特尔公司 创建具有富铟侧表面和底表面的有源沟道的设备和方法
CN109037315A (zh) * 2018-06-26 2018-12-18 浙江大学 一种用于薄膜晶体管的沟道层材料及其制备方法与应用
WO2023168768A1 (zh) * 2022-03-10 2023-09-14 广州华星光电半导体显示技术有限公司 阵列基板、阵列基板的制作方法以及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097486A (zh) * 2009-12-15 2011-06-15 三星移动显示器株式会社 薄膜晶体管及其制造方法以及有机电致发光设备
CN103378162A (zh) * 2012-04-11 2013-10-30 东莞万士达液晶显示器有限公司 薄膜晶体管及其制作方法
US20130299817A1 (en) * 2012-05-11 2013-11-14 Samsung Display Co., Ltd. Thin film transistor array panel

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097486A (zh) * 2009-12-15 2011-06-15 三星移动显示器株式会社 薄膜晶体管及其制造方法以及有机电致发光设备
CN103378162A (zh) * 2012-04-11 2013-10-30 东莞万士达液晶显示器有限公司 薄膜晶体管及其制作方法
US20130299817A1 (en) * 2012-05-11 2013-11-14 Samsung Display Co., Ltd. Thin film transistor array panel

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108701714A (zh) * 2016-02-22 2018-10-23 英特尔公司 创建具有富铟侧表面和底表面的有源沟道的设备和方法
CN108701714B (zh) * 2016-02-22 2021-09-07 英特尔公司 创建具有富铟侧表面和底表面的有源沟道的设备和方法
CN109037315A (zh) * 2018-06-26 2018-12-18 浙江大学 一种用于薄膜晶体管的沟道层材料及其制备方法与应用
CN109037315B (zh) * 2018-06-26 2020-07-28 浙江大学 一种用于薄膜晶体管的沟道层材料及其制备方法与应用
WO2023168768A1 (zh) * 2022-03-10 2023-09-14 广州华星光电半导体显示技术有限公司 阵列基板、阵列基板的制作方法以及显示装置

Similar Documents

Publication Publication Date Title
US10693010B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP5400019B2 (ja) 薄膜トランジスタ、その製造方法及び薄膜トランジスタを具備した有機電界発光装置
Park et al. High electrical performance of wet-processed indium zinc oxide thin-film transistors
TWI405335B (zh) 半導體結構及其製造方法
KR20230048490A (ko) 박막트랜지스터 어레이 기판
CN102623459B (zh) 一种薄膜晶体管存储器及其制备方法
CN103137641B (zh) 一种阵列基板及其制作方法、x射线平板探测器
JP2007150158A (ja) トランジスタおよびその製造方法
KR102166272B1 (ko) 박막 트랜지스터, 이를 포함하는 표시 기판 및 박막 트랜지스터의 제조 방법
CN104241392A (zh) 一种薄膜晶体管及其制备方法、显示基板和显示设备
CN104916701A (zh) 薄膜晶体管及其制造方法
JP2014042004A (ja) 半導体装置及びその作製方法
US9818605B2 (en) Oxide TFT, preparation method thereof, array substrate, and display device
US20130221360A1 (en) Thin film transistor having atomic-doping layer
TWI478344B (zh) 電晶體與其製造方法
CN103840011A (zh) 氧化锌基非晶氧化物半导体薄膜晶体管及其制造方法
JP2012099661A (ja) 酸化物半導体の製造方法
Jeong et al. Study on the effects of Zr-incorporated InZnO thin-film transistors using a solution process
CN104752516A (zh) 氧化物半导体薄膜晶体管及其制造方法
KR101625207B1 (ko) 박막 트랜지스터 및 그 제조방법
CN103022146A (zh) 一种氧化物半导体材料及薄膜晶体管
CN103715268B (zh) 氧化物薄膜晶体管及显示装置
CN105449000A (zh) 一种双有源层Cu2O/SnO p 沟道薄膜晶体管及其制备方法
CN203631564U (zh) 氧化物薄膜晶体管及显示装置
KR101450841B1 (ko) 박막 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140604