CN108701714A - 创建具有富铟侧表面和底表面的有源沟道的设备和方法 - Google Patents

创建具有富铟侧表面和底表面的有源沟道的设备和方法 Download PDF

Info

Publication number
CN108701714A
CN108701714A CN201680082393.2A CN201680082393A CN108701714A CN 108701714 A CN108701714 A CN 108701714A CN 201680082393 A CN201680082393 A CN 201680082393A CN 108701714 A CN108701714 A CN 108701714A
Authority
CN
China
Prior art keywords
indium
minor structure
iii
active channel
gallium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680082393.2A
Other languages
English (en)
Other versions
CN108701714B (zh
Inventor
C.S.莫哈帕特拉
A.S.墨菲
G.A.格拉斯
M.V.梅茨
W.拉赫马迪
G.德维
T.加尼
J.T.卡瓦利罗斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN108701714A publication Critical patent/CN108701714A/zh
Application granted granted Critical
Publication of CN108701714B publication Critical patent/CN108701714B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02549—Antimonides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66469—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with one- or zero-dimensional channel, e.g. quantum wire field-effect transistors, in-plane gate transistors [IPG], single electron transistors [SET], Coulomb blockade transistors, striped channel transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

可形成具有含铟的三元或以上的III‑V族化合物有源沟道的晶体管装置及用于制作该晶体管装置的过程，其在制作例如在三栅或环栅（GAA）装置中使用的那些有源沟道的鳍形有源沟道时使能改进的载流子迁移率。在一个实施例中，含铟的三元或以上的III‑V族化合物可沉积在子结构的重构的上表面上的窄沟槽中，这可产生具有富铟侧表面和富铟底表面的鳍。这些富铟表面将邻接晶体管的栅氧化物，并且相对于含铟的三元或以上的III‑V族化合物有源沟道的常规同质组成可产生高电子迁移率和改进的切换速度。

Description

创建具有富铟侧表面和底表面的有源沟道的设备和方法
技术领域
本描述的实施例通常涉及微电子装置领域，以及更具体来说涉及在具有富铟表面的微电子晶体管中形成有源沟道以增加载流子迁移率。
背景技术
更高性能、更低成本、集成电路组件的增加小型化以及集成电路的更大封装密度是对于微电子装置的制作的微电子工业的现行目标。为了实现这些目标，微电子装置内的晶体管必须按比例缩小、即变更小。连同晶体管的尺寸的减少，还已经存在采用它们的设计、所使用的材料和/或它们的制作过程中的改进来改进它们的效率的推动力。这类设计改进包括唯一结构的开发，所述唯一结构为例如非平面晶体管，包括三栅晶体管、FinFET、TFET、欧米伽场效应管和双栅晶体管。
附图说明
在本说明书的总结部分具体指出并且明确要求本公开的主题。由以下结合附图的描述和所附权利要求，本公开的上述及其它特征将变得更加显而易见。理解的是，附图仅描绘根据本公开的若干实施例，并且因此并不被视为对它的范围的限制。通过使用附图，将采用附加的特异性和细节来描述本公开，使得能够更易于确定本公开的优势，其中：
图1-16是根据本描述的另一个实施例、具有非平面晶体管的子结构的含铟的三元或以上的III-V族化合物有源沟道的制作的斜截面视图、侧截面视图和图解说明。
图17-24是根据本描述的实施例的、非平面晶体管的含铟的三元或以上的III-V族化合物有源沟道的绝缘缓冲器的制作的斜截面和侧截面视图。
图25示出根据本描述的一个实现的计算装置。
具体实施方式
在以下详细描述中，参照附图，所述附图以说明的方式示出其中可实践要求主题的具体的实施例。充分详细地描述这些实施例，以便使本领域的技术人员能够实践本主题。要理解的是，各个实施例虽然有所不同，但不一定相互排斥。例如，本文中结合一个实施例描述的特定特征、结构或特性可在其它实施例内实现，而不背离要求主题的精神和范围。本说明书内提到“一个实施例”或“实施例”意思是结合该实施例描述的特定特征、结构或特性包括在本描述所包含的至少一个实现中。因此，短语“一个实施例”或“在实施例中”的使用不一定指相同实施例。另外要理解，可在不背离要求主题的精神和范围的情况下，修改每个所公开实施例内的单独元件的位置或布置。因此，以下详细的描述不领会为限制意义，并且本主题的范围仅由适当解释的所附权利要求连同所附权利要求所授权的等效物的全部范围来限定。附图中，遍及若干视图，相似附图标记指相同或相似元件或功能性，以及其中所描绘的那些元件不一定相互按比例绘制，而是可放大或缩小的单独元件，以便更易于理解本描述的上下文中的元件。
如本文中所使用的术语“之上”、“到”、“之间”和“上”指一个层相对于其它层的相对位置。另一个层“之上”或“上”或者接合“到”另一个层的一个层可与另一层直接接触，或者可具有一个或多个中间层。层“之间”的一个层可与层直接接触，或者可具有一个或多个中间层。
如本领域的技术人员已知的，相对于微电子晶体管制作中常用的常规硅材料，III-V族材料能够具有更高的电子迁移率，并且因此具有在集成电路制造中用于在高性能晶体管中使用的可能性。本描述的实施例涉及含铟的三元或以上的III-V族化合物有源沟道及用于制作该晶体管装置的过程，其在制作鳍形有源沟道（诸如三栅或环栅（GAA）装置中使用的那些有源沟道）时使能改进的载流子迁移率。在一个实施例中，子结构可沉积在窄沟槽中，并且可重构子结构的上表面。接着含铟的三元或以上的III-V族化合物可沉积在窄沟槽中，以邻接子结构上表面，其可产生具有富铟侧表面和富铟底表面的鳍（其具有富镓中心部分）。富铟表面中的至少一个可邻接晶体管的栅氧化物，并且相对于含铟的三元或以上的III-V族化合物有源沟道的常规同质组成产生高电子迁移率和改进的切换速度。
如图1中所示，至少一个鳍112可在衬底102上形成，其中鳍112可包括相反侧壁114，该相反侧壁114从衬底102的第一表面104延伸并且其在上表面116中终止。为了清楚和简洁，图1中仅示出两个鳍112；然而理解的是，能够制作任何适当数量的鳍112。在一个实施例中，如本领域的技术人员将会理解的，蚀刻掩模（未示出）可在衬底102上图案化，继之以衬底102的蚀刻，其中由蚀刻掩模（未示出）所保护的衬底102的部分成为鳍112，并且蚀刻掩模（未示出）此后可被去除。在本公开的实施例中，衬底102和鳍112可以是任何适当材料，包括但不限于含硅材料（诸如单晶硅）。然而，衬底102和鳍112不一定需要从含硅材料来制作，并能够是本领域已知的其它类型的材料。在另外实施例中，衬底102可包括绝缘体上硅（SOI）衬底、空洞上硅（silicon-on-nothing）（SON）、锗衬底、绝缘体上锗（GeOI）衬底或空洞上锗（germanium-on-nothing）（GeON）。
如图2中所示，介电材料可通过任何适当沉积过程在衬底102和鳍112之上沉积，以及介电材料可平面化以暴露鳍上表面116，由此形成邻接相反鳍侧壁114的隔离结构122，称作浅沟槽隔离结构。隔离结构122可由任何适当介电材料（包括但不限于氧化硅（SiO2））来形成。
如图3中所示，可去除鳍112，由此形成沟槽124。鳍112可通过任何已知蚀刻技术被去除，包括但不限于干式蚀刻、湿式蚀刻、或者其组合。在一个实施例中，每个沟槽124的一部分可在鳍112的去除期间或之后形成为延伸到衬底102中。沟槽124的这个部分在下文将称为成核沟槽132。在一个实施例中，如将要论述的，成核沟槽132可具有可促进III-V材料生长的（111）构面。理解的是，可利用成核沟槽132的备选几何结构。在实施例中，窄沟槽124可具有大约50至500 nm的范围的高度H以及从大约10 nm以下至大约30 nm的范围的宽度W。
如图4中所示，成核层142可在成核沟槽132中形成。成核层142可通过任何形成过程来形成，并且可以是任何适当材料，诸如III-V外延材料，包括但不限于磷化铟、磷化镓、砷化镓等。成核层142可以是掺杂或者未掺杂的，并且可通过外延沉积来形成。
如图5中所示，子结构144可在沟槽124内的成核层142上形成（参见图4），并且可包括与成核层142相反的上表面146。子结构144可通过任何已知形成过程来形成。在一个实施例中，子结构144可具有深度D，该深度D为沟槽124的高度H的大约80%（参见图3）。
在本描述的一个实施例中，子结构144可以是高带隙III-V材料，包括但不限于砷化铟铝、磷化铟、磷化镓、砷化镓、锑化砷化镓、锑化砷化铝、砷化铟铝镓、磷化铟铝镓、砷化铝镓等。对本描述来说，低带隙材料可定义为具有小于硅的带隙的材料，并且高带隙材料可定义为具有大于硅的带隙的材料。
被利用于子结构144的高带隙材料可选择成具有与后续形成的含铟的三元或以上的III-V族化合物有源沟道的期望导带偏移，其在从子结构144中排除电子将是有效的，由此降低泄漏。高带隙材料可以是掺杂或者未掺杂的。在掺杂实施例中，高带隙材料可与掺杂剂掺杂，所述掺杂剂为诸如p型掺杂剂，包括但不限于镁、锌、碳、铍等。在另外掺杂实施例中，子结构144可以是从由砷化铟镓、砷化铟和锑化铟所组成的组中选取的沟道材料。如本领域的技术人员将会理解的，只要制作过程产生可接受的低结晶浓度，高带隙材料和掺杂剂的这种组合对于降低泄漏可以比单独的掺杂剂更有效。
在一个实施例中，掺杂的子结构144可以是与成核层142相同的材料，使得很少或没有晶格缺陷发生。在其它实施例中，如本领域的技术人员将会理解的，成核层142可逐渐过渡到子结构144，或者其材料组成在浓度方面从一个到另一个可以是阶梯式的。
在一些示例实施例中，子结构144可外延沉积。在一些实施例中，化学汽相沉积（CVD）过程或其它合适沉积技术可被用于沉积或者以其它方式形成子结构144。例如，沉积可通过CVD或快速热CVD（RT-CVD）或者低压CVD（LP-CVD）或者超高真空CVD（UHV-CVD）或者气体源分子束外延（GS-MBE）工具使用III-V材料化合物（诸如铟、铝、砷、磷、镓、锑和/或其前体的组合）来执行。在一个示例实施例中，子结构144可以是与锌掺杂的砷化镓，以提供高达大约1E19 atom/cm3的锌浓度，这可产生大约5E-3 Ohm-cm的电阻率（或者高达200 Mho/cm的对应导电率）。在任何这类实施例中，可存在具有运载气体（例如氢、氮或惰性气体）的前体起泡器（例如，前体可以以大约0.1-20%浓度来稀释，其中平衡为运载气体）。在一些示例情况下，可存在砷前体（诸如胂或叔丁基胂）、磷前体（诸如叔丁基膦）、镓前体（诸如三甲基镓）和/或铟前体（诸如三甲基铟）。还可存在蚀刻气体诸如，例如卤素基气体，诸如氯化氢（HCl）、氯（Cl）或溴化氢（HBr）。子结构144的基本沉积可对于使用例如从大约300°C与650°C之间（或者在更具体示例中从大约400与500°C之间）的范围中的沉积温度以及例如在大约1托至760托的范围中的反应器压力的大范围条件是可能的。载体和蚀刻剂中的每一个能够具有在大约10与300 SCCM之间的范围中的流量（典型地，要求不超过100 SCCM的流量，但是一些实施例可获益于更高流动速率）。在一个具体示例实施例中，子结构144的沉积可以以大约100与1000 SCCM之间的范围的流动速率来执行。对于锌的原位掺杂，例如，使用二乙基锌（DEZ）的起泡器源可被使用（例如，通过液体DEZ并且以大约10与100 SCCM之间的范围的流动速率起泡的氢气）。
如图6中所示，如将要讨论的，子结构144可被处理（采用箭头150一般地说明），以重构其上表面146，使得铟将在含铟的三元或以上的III-V族化合物有源沟道的后续形成期间朝向子结构上表面146迁移。
在实施例中，处理150可以是热或加热过程，其中子结构144可在大约30秒与25分钟之间的持续时间内经受大约500ºC与800ºC之间的温度。在具体实施例中，加热过程的温度可以为大约750℃。
在另外实施例中，处理150可包括将子结构上表面146暴露于蚀刻剂。在一个实施例中，蚀刻剂可包括四甲基氢氧化铵和类似的化学品。
图7和图8说明处理150（参见图6）的另一个实施例。如图7中所示，可形成子结构材料144m以填充沟槽124（参见图4），其中不在沟槽124（参见图4）内的子结构材料144m的任何部分可被去除，诸如采用化学机械抛光。如图8中所示，子结构材料144m（参见图7）可向下蚀刻到深度D以形成子结构144。子结构材料144m（参见图7）的蚀刻将形成子结构144的重构子结构上表面146。
在一个实施例中，子结构上表面146的处理150可将它从主导<111>晶格结构重构成主导<100>。术语“主导”定义成意思是所述晶格布置在子结构上表面146中具有比任何其它晶格布置更大的存在。
本描述此后将描述砷化铟镓有源沟道（标记为元件152）的形成；然而，有源沟道并不被这样限制，因为它能够由任何适当含铟的三元或以上的III-V族化合物来形成。在一个实施例中，含铟的三元或以上的III-V族化合物可包括砷化铟镓、锑化铟镓、锑化砷化铟镓、磷化铟镓、磷化砷化铟镓、磷化锑化铟镓和磷化锑化砷化铟镓中的一个。
如图9和图10中所示，砷化铟镓有源沟道152可在沟槽124（参见图4）内的子结构144上形成。在一些实施例中，化学汽相沉积（CVD）过程或其它适当沉积技术可被用于沉积或者以其它方式形成有源沟道152。例如，沉积可通过CVD或快速热CVD（RT-CVD）或者低压CVD（LP-CVD）或者超高真空CVD（UHV-CVD）或者气体源分子束外延（GS-MBE）工具使用铟、镓和砷和/或其前体来执行。在一个具体的这类示例实施例中，有源沟道152可以是未掺杂砷化铟镓，并且成核层142和掺杂的子结构144可以是砷化镓或磷化铟。在任何这类实施例中，可存在具有运载气体（例如氢、氮或惰性气体）的前体起泡器（例如，前体可以以大约0.1-20%浓度来稀释，其中平衡为运载气体）。在一些示例情况下，可存在铟前体（诸如三甲基铟）、镓前体（诸如三甲基镓）和/或砷前体（诸如胂或叔丁基胂）。还可存在蚀刻气体诸如，例如卤素基气体，诸如氯化氢（HCl）、氯（Cl）或溴化氢（HBr）。砷化铟镓有源沟道152的基本沉积可对于使用例如从大约300°C 与650°C之间（或者在更具体示例中从大约400与600°C之间）的范围中的沉积温度以及例如在大约1托至760托的范围中的反应器压力的大范围条件是可能的。载体和蚀刻剂中的每个能够具有在大约10与300 SCCM之间的范围中的流量（典型地，要求不超过100 SCCM的流量，但是一些实施例可获益于更高流动速率）。在一个具体示例实施例中，有源沟道152的沉积可以以大约100与1000 SCCM之间的范围的流动速率来执行。
成核层142、子结构144和砷化铟镓有源沟道152的形成可在相对窄沟槽124中发生。在一个实施例中，掺杂的子结构144可具有大于大约50 nm的深度D（例如，衬底102与砷化铟镓有源沟道152之间的距离（参见图3））以及小于大约25 nm的宽度（即，沟槽宽度W（参见图3））。此外，随着成核层142、子结构144和有源沟道152的形成在相对窄沟槽124中发生。如本领域的技术人员将会理解的，衬底102与成核层142/子结构144之间的晶格失配能够比允许大体上无缺陷形成的晶格失配更大，这类成核层142/子结构144可形成为具有充分深度D，以便捕获缺陷（例如堆叠错误、位错等）以远离砷化铟镓有源沟道152。因此，由此可以不显著减损有源沟道152中的电子迁移率。
又如图9和图10中所示，砷化铟镓有源沟道152的一部分154可延伸出沟槽124（参见图4），尤其是当利用外延生长过程时。利用上面讨论的沉积条件，砷化铟镓有源沟道152可在窄沟槽124（参见图4）中生长，使得生长表面以自组装方式构面为具有<111>晶格顶表面的长“棚形”或者部分154的“延长棚状生长”。如本领域的技术人员将会理解的，所描述的过程条件有助于创建这个构面生长，其准许充分的吸附原子迁移，由此实现这个低能态表面形状。已经发现，依据镓优先在沿中心区域处进行结合而铟将优先在砷化铟镓有源沟道152的边缘（例如富铟侧表面1581和1582）处进行结合的自然趋势，结合镓的能量学与结合铟的能量学是不同的。具体来说，温度和前体流可调谐成使棚顶结构（即，延伸出沟槽124（参见图4）并且因此实现图10中所示浓度剖面的砷化铟镓有源沟道152的部分154）的锐度最大化。对于诸如采用更低温度（例如大约580℃）和高金属种类前体通量所得到的弱构面生长条件，效果可限制到例如大约30 nm的宽沟槽。通过例如将过程温度增加到580℃和/或金属种类前体通量，能够改进构面，并且效果能够扩展到例如15 nm的更窄沟槽。相信的是，效果也能够被驱动到10 nm以下的沟槽。
如图10中所示，本描述的过程产生朝向与隔离结构122相邻的砷化铟镓有源沟道152的相反侧壁表面迁移的铟，由此形成富铟侧表面1581和1582，并且子结构上表面146（参见图9）的重构产生朝向子结构上表面146（参见图9）迁移的铟，以形成富铟底表面156。在图10中采用具有更深阴影的铟来说明铟的分布。在图11中图示地说明从一侧到另一侧的砷化铟镓有源沟道152的铟分布，其中x轴是从砷化铟镓有源沟道152的一个富铟侧表面1581到相对的富铟侧表面1582的距离，以及y轴是以跨x轴距离（单位为纳米）的铟（黑虚线）和镓（白虚线）的百分比的浓度。中心区域158c可大致在一个富铟侧表面1581与相对的富铟侧表面1582之间的中线处。砷的线条为了清楚和简明起见而未示出，但其组成砷化铟镓有源沟道152内的材料的其余部分。
在图12中图示地说明由顶至底的铟镓有源沟道152的铟分布，其中x轴是从砷化铟镓有源沟道152的顶部或顶点“A”、经过铟镓有源沟道部分154（标记为“P”）、经过砷化铟镓有源沟道152的其余部分（标记为“AC”）、经过接近界面“I”并且到子结构144的富铟底表面156（标记为“SS”）的距离，以及y轴是以跨x轴距离（单位为纳米）的铟（黑虚线）和镓（白虚线）的百分比的浓度。砷的线条为了清楚和简明起见而未示出，但其组成铟镓有源沟道152内的材料的其余部分。
如在图10-12中能够看到的，术语“富铟”是比砷化铟镓有源沟道152中的铟的平均量更高的铟含量。大致在一个富铟侧表面1581与相对的富铟侧表面1582之间的中线处的中心区域158c相对于砷化铟镓有源沟道152中的镓的平均量可以是“富镓”的。
当形成掺杂的子结构144时，制作过程（其在砷化铟镓有源沟道152的形成之后）应当以相对低的温度（例如低热预算）进行，以防止来自掺杂的子结构144的掺杂剂原子扩散到有源沟道152中并且影响其电子迁移率。然而，如本领域的技术人员将会理解的，来自掺杂的子结构144的p型掺杂剂到有源沟道152中的较轻扩散（低于大约1E17 atoms/cm3）可以不是问题，因为其沉积条件可以是轻度n型，并且因此可要求轻p型反掺杂以进行补偿。
如图13和图14中所示，砷化铟镓有源沟道152的部分154（参见图9）可诸如通过化学机械平面化被去除。
如图15中所示，隔离结构122可诸如通过蚀刻过程来凹陷，使得砷化铟镓有源沟道152在隔离结构122的上平面126上方延伸。在一个实施例中，隔离结构122可凹陷成略微低于砷化铟镓有源沟道152，使得子结构144的一部分被暴露。
如图16中所示，至少一个栅极160可在隔离结构122上方延伸的砷化铟镓有源沟道152的部分之上形成。如本领域的技术人员将会理解的，可通过在鳍上表面116上或邻近鳍上表面116以及在横向相反的鳍侧壁对114上或邻近横向相反的鳍侧壁对114形成栅介电层162并且在栅介电层162上或邻近栅介电层162形成栅电极164（通过先栅极或者后栅极过程流程），来制作栅极160。
栅介电层162可由任何众所周知的栅介电材料来形成，包括但不限于二氧化硅（SiO2）、氧氮化硅（SiOxNy）、氮化硅（Si3N4）和高k介电材料（诸如氧化铪、氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化铅钪钽和铅锌铌酸盐）。如本领域的技术人员将会理解的，能够通过众所周知的技术，诸如通过沉积栅电极材料（例如化学汽相沉积（“CVD”）、物理汽相沉积（“PVD”）、原子层沉积（“ALD”）），并且接着采用众所周知的光刻和蚀刻技术以图案化栅电极材料，来形成栅介电层162。
栅电极164能够由任何适当栅电极材料来形成。在本公开的实施例中，栅电极164可由包括但不限于多晶硅、钨、钌、钯、铂、钴、镍、铪、锆、钛、钽、铝、碳化钛、碳化锆、碳化钽、碳化铪、碳化铝、其它金属碳化物、金属氮化物和金属氧化物的材料来形成。如本领域的技术人员将会理解的，能够通过众所周知的技术，例如通过覆盖沉积栅电极材料，并且接着采用众所周知的光刻和蚀刻技术以图案化栅电极材料，来形成栅电极164。
如本领域的技术人员将会理解，在微电子晶体管的操作中，载流子在最靠近栅氧化物的有源沟道的表面区域中传播。因此，通过适当定标，有源沟道可以在砷化铟镓有源沟道152的富铟区域中定义。此外，本领域的技术人员理解的是，富铟的砷化铟镓有源沟道相对于富镓的砷化铟镓有源沟道具有更低带隙和更高迁移率。因此，具有邻接栅氧化物162（参见图16）的富铟侧表面1581和1582（参见图14）和接近栅氧化物162（参见图16）的富铟底表面156（参见图14）将产生高电子迁移率，并且在接通和关断晶体管的能力方面的静电学将更好，即，更快的切换和更少的断态泄漏。具有带有富铟侧表面1581、1582和富铟底表面156的砷化铟镓有源沟道152可优于具有同质高铟含量的砷化铟镓有源沟道，因为铟浓度对晶格常数具有强扩大影响。因此，当铟增加到超出临界限制时，不匹配位错以及其它平面和点缺陷的密度增加。如将会理解的，这些缺陷在载流子迁移率或捕获和移动电荷方面与晶体管要求不可兼容。因此，本描述的实施例通过具有逐渐过渡的铟含量（其中富铟区域定位在侧表面1581、1582和底表面156处）将产生比等效同质浓度剖面装置更低的缺陷密度。
理解的是，源区和漏区（未示出）可在栅极160的相反侧上的砷化铟镓有源沟道152中形成，或者砷化铟镓有源沟道152的部分可在栅极160的相反侧上被去除，并且源区和漏区代替其形成。源和漏区可由相同导电性类型（诸如n型导电性）来形成。在本公开的实施例的一些实现中，源和漏区可具有大体上相同的掺杂浓度和剖面，而在其它实现中，它们可改变。理解的是，仅示出n-MOS，p-MOS区将会被单独图案化和处理。
图17-24说明本描述的附加实施例。开始于图16，可接着更换栅过程，其中栅电介质162和栅电极164可由牺牲材料来形成。介电层172可沉积在图17的结构之上，并且平面化以暴露牺牲栅电极164，如图18中所示。牺牲栅电极164和栅电介质162可被去除，以暴露砷化铟镓有源沟道152以及形成暴露有源沟道区域152的栅隔离片166的其余部分之间的子结构144的一部分（用于有效蚀刻动作），如图19和图20中所示（沿图19的线条20-20的截面图，其中仅示出截面结构）。
如图21中所示，子结构144和成核层142可例如通过选择性蚀刻（例如湿式蚀刻、干式蚀刻或者其组合）被去除。可沉积介电材料176以填充由针对子结构144（参见图20）和成核层142（参见图20）的去除所留下的空间（如图22中所示），或者形成空隙178（如图23所示）。此后，如本领域的技术人员将会理解的，晶体管的其余组件可在已知处理流程（例如三栅处理流程）之后形成。在另一个实施例中，又如本领域的技术人员将会理解的，如图24中所示，栅氧化物层182可形成以包围暴露的有源沟道152，并且栅电极层184可形成以包围栅氧化物层182，并且晶体管的其余组件可遵循单个或多个线配置中的已知环栅处理过程。
图25说明根据本描述的一个实现的计算装置200。计算装置200容纳板202。板202可包括多个组件，包括但不限于处理器204和至少一个通信芯片206A、206B。处理器204物理和电耦合到板202。在一些实现中，至少一个通信芯片206A、206B也物理和电耦合到板202。在另外实现中，通信芯片206A、206B是处理器204的部分。
取决于它的应用，计算装置200可包括其它组件，其可以或者可以不物理和电耦合到板202。这些其它组件包括但不限于易失性存储器（例如DRAM）、非易失性存储器（例如ROM）、闪速存储器、图形处理器、数字信号处理器、密码处理器、芯片集、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统（GPS）装置、罗盘、加速计、陀螺仪、扬声器、照相装置和大容量存储装置（诸如硬盘驱动器、致密盘（CD）、数字多功能盘（DVD）等）。
通信芯片206A、206B启用无线通信以用于传递数据到计算装置200和从计算装置200传递数据。术语“无线”及其派生可用来描述电路、装置、系统、方法、技术、通信信道等，其可通过经由非固态介质使用调制电磁辐射来递送数据。该术语并不暗示关联装置不包含任何线，尽管在一些实施例中它们可能不包含。通信芯片206可实现多种无线标准或协议中的任何标准或协议，包括但不限于Wi-Fi（IEEE 802.11系列）、WiMAX（IEEE 802.16系列）、IEEE 802.20、长期演进（LTE）、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙及其派生以及指定为3G、4G、5G和以上的任何其它无线协议。计算装置200可包括多个通信芯片206A、206B。例如，第一通信芯片206A可专用于较短程无线通信（诸如Wi-Fi和蓝牙），以及第二通信芯片206B可专用于较长程无线通信（诸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等等）。
计算装置200的处理器204可包括如上面描述的微电子晶体管。术语“处理器”可指处理来自寄存器和/或存储器的电子数据以将那个电子数据变换为可存储在寄存器和/或存储器中的其它电子数据的任何装置或者装置的一部分。此外，通信芯片206A、206B可包括如上面描述的所制作的微电子晶体管。
在各种实现中，计算装置200可以是膝上型电脑、上网本、笔记本电脑、超级本、智能电话、平板电脑、个人数字助理（PDA）、超移动PC、移动电话、桌上型计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数码相机、便携音乐播放器或者数字录像机。在另外实现中，计算装置200可以是处理数据的任何其它电子装置。
理解的是，本描述的主题不一定局限于图1-25中说明的具体应用。如本领域的技术人员将会理解的，本主题可适用于其它微电子装置和组合件应用，以及任何其它适当的晶体管应用。
以下示例涉及另外实施例，其中，示例1是一种具有含铟的三元或以上的III-V族化合物有源沟道的微电子结构，其中含铟的三元或以上的III-V族化合物有源沟道包括至少一个侧表面和底表面，其中至少一个侧表面和底表面具有比含铟的三元或以上的III-V族化合物有源沟道的平均铟含量更高的铟含量。
在示例2中，示例1的主题可选地能够包括含铟的三元或以上的III-V族化合物有源沟道，其包括砷化铟镓、锑化铟镓、锑化砷化铟镓、磷化铟镓、磷化砷化铟镓、磷化锑化铟镓和磷化锑化砷化铟镓中的一个。
在示例3中，示例1的主题可选地能够包括含铟的三元或以上的III-V族化合物有源沟道，其包括鳍。
在示例4中，示例1的主题可选地能够包括衬底，在该衬底之上形成含铟的三元或以上的III-V族化合物有源沟道。
在示例5中，示例4的主题可选地能够包括含铟的三元或以上的III-V族化合物有源沟道，其包括具有一对相反表面的鳍，并且其中表面中的每个具有比含铟的三元或以上的III-V族化合物有源沟道的平均铟含量更高的铟含量，以及其中鳍的相反表面与衬底的第一表面大体上垂直。
在示例6中，示例4的主题可选地能够包括在含铟的三元或以上的III-V族化合物有源沟道与衬底之间形成的子结构，其中子结构邻接含铟的三元或以上的III-V族化合物有源沟道底表面。
在示例7中，示例6的主题可选地能够包括子结构，其包括掺杂剂以及从由砷化铟镓、砷化铟和锑化铟所组成的组中选取的沟道材料。
在示例8中，示例6的主题可选地能够包括子结构，其包括从由砷化铟铝、磷化铟、磷化镓、砷化镓、锑化砷化镓、锑化砷化铝、砷化铟铝镓、磷化铟铝镓和砷化铝镓所组成的组中选取的材料。
在示例9中，示例8的主题可选地能够包括掺杂剂。
在示例10中，示例7或9的主题可选地能够包括掺杂剂，其包括p型掺杂剂。
在示例11中，示例10的主题可选地能够包括从由镁、锌、碳和铍所组成的组中选取的掺杂剂。
在示例12中，示例4的主题可选地能够包括在含铟的三元或以上的III-V族化合物有源沟道与衬底之间形成的绝缘缓冲器。
在示例13中，示例12的主题可选地能够包括绝缘缓冲器，其包括绝缘材料。
在示例14中，示例12的主题可选地能够包括绝缘缓冲器，其包括空隙。
在示例15中，示例4的主题可选地能够包括延伸到衬底中的成核沟槽以及邻接成核沟槽的成核层。
在示例16中，示例15的主题可选地能够包括成核沟槽，其包括具有<111>构面的成核沟槽。
在示例17中，示例15的主题可选地能够包括成核层，其包括从由磷化铟、磷化镓和砷化镓所组成的组中选取的材料。
以下示例涉及另外实施例，其中，示例18是一种制作微电子结构的方法，包括：在衬底上形成至少一个鳍，其中至少一个鳍包括从衬底延伸的一对相反侧壁；形成邻接鳍侧壁中的每个的隔离结构；通过去除至少一个鳍来形成沟槽；在沟槽中形成子结构，其中子结构包括暴露的上表面；处理子结构以重构子结构上表面；以及在沟槽内形成含铟的三元或以上的III-V族化合物有源沟道，其中含铟的三元或以上的III-V族化合物有源沟道的侧表面邻接沟槽，并且具有比含铟的三元或以上的III-V族化合物有源沟道的平均铟含量更高的铟含量，以及其中含铟的三元或以上的III-V族化合物有源沟道包括邻接子结构上表面的底表面，其中含铟的三元或以上的III-V族化合物有源沟道底表面具有比含铟的三元或以上的III-V族化合物有源沟道的平均铟含量更高的铟含量。
在示例19中，示例18的主题可选地能够包括形成含铟的三元或以上的III-V族化合物有源沟道，其包括砷化铟镓、锑化铟镓、锑化砷化铟镓、磷化铟镓、磷化砷化铟镓、磷化锑化铟镓和磷化锑化砷化铟镓其中之一。
在示例20中，示例18的主题可选地能够包括处理子结构以重构子结构上表面，包括加热子结构。
在示例21中，权利要求20的主题可选地能够包括将子结构在大约30秒与25分钟之间的持续时间内加热到大约500ºC与800ºC之间的温度。
在示例22中，示例18的主题可选地能够包括处理子结构以重构子结构上表面，其包括采用蚀刻剂来蚀刻子结构上表面。
在示例23中，示例22的主题可选地能够包括采用四甲基氢氧化铵来蚀刻子结构上表面。
在示例24中，示例18的主题可选地能够包括在沟槽中形成子结构，其包括采用子结构材料来填充沟槽并且沟槽中将子结构材料蚀刻到预定深度，形成重构的子结构上表面。
在示例25中，示例24的主题可选地能够包括采用四甲基氢氧化铵来蚀刻子结构材料。
在示例26中，示例18的主题可选地能够包括形成子结构，其包括形成包括掺杂剂以及从由砷化铟镓、砷化铟和锑化铟所组成的组中选取的沟道材料的子结构。
在示例27中，示例18的主题可选地能够包括形成子结构，其包括由从由砷化铟铝、磷化铟、磷化镓、砷化镓、锑化砷化镓、锑化砷化铝、砷化铟铝镓、磷化铟铝镓和砷化铝镓所组成的组中选取的材料来形成子结构。
在示例28中，示例27的主题可选地能够包括采用掺杂剂来形成子结构。
在示例29中，示例26或28的主题可选地能够包括掺杂剂，其包括p型掺杂剂。
在示例30中，示例29的主题可选地能够包括采用从由镁、锌、碳和铍所组成的组中选取的p掺杂剂来形成子结构。
在示例31中，示例18的主题可选地能够包括形成含铟的三元或以上的III-V族化合物有源沟道与衬底之间的绝缘缓冲器。
在示例32中，示例31的主题可选地能够包括形成绝缘缓冲器，其包括绝缘材料。
在示例33中，示例31的主题可选地能够包括形成绝缘缓冲器，其包括空隙。
在示例34中，示例18的主题可选地能够包括形成延伸到衬底中的成核沟槽以及形成邻接成核沟槽的成核层。
在示例35中，示例34的主题可选地能够包括形成成核沟槽，其包括形成具有（111）构面的成核沟槽。
在示例36中，示例34的主题可选地能够包括由从由磷化铟、磷化镓和砷化镓所组成的组中选取的材料来形成成核层。
以下示例涉及另外实施例，其中，示例37是一种电子系统，其包括板；以及附连到板的微电子装置，其中微电子装置包括至少一个晶体管，其包括含铟的三元或以上的III-V族化合物有源沟道，其中含铟的三元或以上的III-V族化合物有源沟道包括至少一个侧表面和底表面，其中至少一个侧表面和底表面具有比含铟的三元或以上的III-V族化合物有源沟道的平均铟含量更高的铟含量。
在示例38中，示例37的主题可选地能够包括含铟的三元或以上的III-V族化合物有源沟道，其包括砷化铟镓、锑化铟镓、锑化砷化铟镓、磷化铟镓、磷化砷化铟镓、磷化锑化铟镓和磷化锑化砷化铟镓中的一个。
在示例39中，示例37的主题可选地能够包括衬底，在该衬底之上形成含铟的三元或以上的III-V族化合物有源沟道。
在示例40中，示例39的主题可选地能够包括在含铟的三元或以上的III-V族化合物有源沟道与衬底之间形成的子结构，其中子结构邻接含铟的三元或以上的III-V族化合物有源沟道底表面。
在示例41中，示例40的主题可选地能够包括子结构，其包括掺杂剂以及从由砷化铟镓、砷化铟和锑化铟所组成的组中选取的沟道材料。
在示例42中，示例40的主题可选地能够包括子结构，其包括从由砷化铟铝、磷化铟、磷化镓、砷化镓、锑化砷化镓、锑化砷化铝、砷化铟铝镓、磷化铟铝镓和砷化铝镓所组成的组中选取的材料。
在示例43中，示例42的主题可选地能够包括掺杂剂。
在示例44中，示例41或43的主题可选地能够包括掺杂剂，其包括p型掺杂剂。
在示例45中，示例44的主题可选地能够包括从由镁、锌、碳和铍所组成的组中选取的掺杂剂。
因此已经详细描述了本描述的实施例，理解的是，通过所附权利要求所限定的本描述并不由以上描述中所阐述的特定细节所限制，因为在不背离其精神或范围的情况下，其许多显而易见的变化是可能的。

Claims (25)

1.一种具有含铟的三元或以上的III-V族化合物有源沟道的微电子结构，其中所述含铟的三元或以上的III-V族化合物有源沟道包括至少一个侧表面和底表面，其中所述至少一个侧表面和所述底表面具有比所述含铟的三元或以上的III-V族化合物有源沟道的平均铟含量更高的铟含量。
2.如权利要求1所述的微电子结构，其中，所述含铟的三元或以上的III-V族化合物有源沟道包括砷化铟镓、锑化铟镓、锑化砷化铟镓、磷化铟镓、磷化砷化铟镓、磷化锑化铟镓和磷化锑化砷化铟镓中的一个。
3.如权利要求1所述的微电子结构，其中所述含铟的三元或以上的III-V族化合物有源沟道包括鳍。
4.如权利要求1所述的微电子结构，所述微电子结构还包括衬底，在所述衬底之上形成所述含铟的三元或以上的III-V族化合物有源沟道。
5.如权利要求4所述的微电子结构，其中，所述含铟的三元或以上的III-V族化合物有源沟道包括具有一对相反侧表面的鳍，并且其中所述侧表面中的每个具有比所述含铟的三元或以上的III-V族化合物有源沟道的所述平均铟含量更高的铟含量，以及其中所述鳍的所述相反表面与所述衬底的第一表面大体上垂直。
6.如权利要求4所述的微电子结构，所述微电子结构还包括在所述含铟的三元或以上的III-V族化合物有源沟道与所述衬底之间形成的子结构，其中所述子结构邻接所述含铟的三元或以上的III-V族化合物有源沟道底表面。
7.如权利要求6所述的微电子结构，其中所述子结构包括掺杂剂以及从由砷化铟镓、砷化铟和锑化铟所组成的组中选取的沟道材料。
8.如权利要求6所述的微电子结构，其中所述子结构包括从由砷化铟铝、磷化铟、磷化镓、砷化镓、锑化砷化镓、锑化砷化铝、砷化铟铝镓、磷化铟铝镓和砷化铝镓所组成的组中选取的材料。
9.如权利要求8所述的微电子结构，所述微电子结构还包括掺杂剂。
10.一种制作微电子结构的方法，所述制作微电子结构的方法包括：
在衬底上形成至少一个鳍，其中所述至少一个鳍包括从所述衬底延伸的一对相反侧壁；
形成邻接所述鳍侧壁中的每个的隔离结构；
通过去除所述至少一个鳍来形成沟槽；
在所述沟槽中形成子结构，其中所述子结构包括暴露的上表面；
处理所述子结构以重构所述子结构上表面；
在所述沟槽内形成含铟的三元或以上的III-V族化合物有源沟道，其中所述含铟的三元或以上的III-V族化合物有源沟道的侧表面邻接所述沟槽，并且具有比所述含铟的三元或以上的III-V族化合物有源沟道的平均铟含量更高的铟含量，并且其中所述含铟的三元或以上的III-V族化合物有源沟道包括邻接所述子结构上表面的底表面，其中所述含铟的三元或以上的III-V族化合物有源沟道底表面具有比所述含铟的三元或以上的III-V族化合物有源沟道的所述平均铟含量更高的铟含量。
11.如权利要求10所述的方法，其中，形成含铟的三元或以上的III-V族化合物有源沟道包括从砷化铟镓、锑化铟镓、锑化砷化铟镓、磷化铟镓、磷化砷化铟镓、磷化锑化铟镓和磷化锑化砷化铟镓中的一个来形成所述含铟的三元或以上的III-V族化合物有源沟道。
12.如权利要求10所述的方法，其中处理所述子结构以重构所述子结构上表面包括加热所述子结构。
13.如权利要求12所述的方法，其中加热所述子结构包括将所述子结构在大约30秒与25分钟之间的持续时间内加热到大约500ºC与800ºC之间的温度。
14.如权利要求10所述的方法，其中处理所述子结构以重构所述子结构上表面包括采用蚀刻剂来蚀刻所述子结构上表面。
15.如权利要求14所述的方法，其中采用蚀刻剂来蚀刻所述子结构上表面包括采用四甲基氢氧化铵来蚀刻所述子结构上表面。
16.如权利要求10所述的方法，其中在所述沟槽中形成所述子结构包括采用子结构材料来填充所述沟槽，并且在所述沟槽中将所述子结构材料蚀刻到预定深度，形成重构子结构上表面。
17.如权利要求16所述的方法，其中蚀刻所述子结构材料包括采用四甲基氢氧化铵来蚀刻所述子结构材料。
18.如权利要求10所述的方法，其中形成所述子结构包括形成包括掺杂剂以及从由砷化铟镓、砷化铟和锑化铟所组成的组中选取的沟道材料的所述子结构。
19.如权利要求10所述的方法，其中形成所述子结构包括由从由砷化铟铝、磷化铟、磷化镓、砷化镓、锑化砷化镓、锑化砷化铝、砷化铟铝镓、磷化铟铝镓和砷化铝镓所组成的组中选取的材料来形成所述子结构。
20. 一种电子系统，所述电子系统包括：
板；以及
附连到所述板的微电子装置，其中所述微电子装置包括至少一个晶体管，所述至少一个晶体管包括含铟的三元或以上的III-V族化合物有源沟道，其中所述含铟的三元或以上的III-V族化合物有源沟道包括至少一个侧表面和底表面，其中所述至少一个侧表面和所述底表面具有比所述含铟的三元或以上的III-V族化合物有源沟道的平均铟含量更高的铟含量。
21.如权利要求20所述的电子系统，其中所述含铟的三元或以上的III-V族化合物有源沟道包括砷化铟镓、锑化铟镓、锑化砷化铟镓、磷化铟镓、磷化砷化铟镓、磷化锑化铟镓和磷化锑化砷化铟镓中的一个。
22.如权利要求20所述的电子系统，所述电子系统还包括衬底，在所述衬底之上形成所述含铟的三元或以上的III-V族化合物有源沟道。
23.如权利要求22所述的电子系统，还包括在所述含铟的三元或以上的III-V族化合物有源沟道与所述衬底之间形成的子结构，其中所述子结构邻接所述含铟的三元或以上的III-V族化合物有源沟道底表面。
24.如权利要求23所述的电子系统，其中所述子结构包括掺杂剂以及从由砷化铟镓、砷化铟和锑化铟所组成的组中选取的沟道材料。
25.如权利要求23所述的电子系统，其中所述子结构包括从由砷化铟铝、磷化铟、磷化镓、砷化镓、锑化砷化镓、锑化砷化铝、砷化铟铝镓、磷化铟铝镓和砷化铝镓所组成的组中选取的材料。
CN201680082393.2A 2016-02-22 2016-02-22 创建具有富铟侧表面和底表面的有源沟道的设备和方法 Active CN108701714B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2016/018981 WO2017146676A1 (en) 2016-02-22 2016-02-22 Apparatus and methods to create an active channel having indium rich side and bottom surfaces

Publications (2)

Publication Number Publication Date
CN108701714A true CN108701714A (zh) 2018-10-23
CN108701714B CN108701714B (zh) 2021-09-07

Family

ID=59685492

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680082393.2A Active CN108701714B (zh) 2016-02-22 2016-02-22 创建具有富铟侧表面和底表面的有源沟道的设备和方法

Country Status (5)

Country Link
US (1) US10586848B2 (zh)
CN (1) CN108701714B (zh)
DE (1) DE112016006471T5 (zh)
TW (1) TWI706475B (zh)
WO (1) WO2017146676A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11887988B2 (en) 2019-08-01 2024-01-30 Intel Corporation Thin film transistor structures with regrown source and drain
US11244943B2 (en) 2019-12-27 2022-02-08 Intel Corporation Three-dimensional integrated circuits (3DICs) including bottom gate MOS transistors with monocrystalline channel material
US11164785B2 (en) * 2019-12-27 2021-11-02 Intel Corporation Three-dimensional integrated circuits (3DICs) including upper-level transistors with epitaxial source and drain material
US11328988B2 (en) 2019-12-27 2022-05-10 Intel Corporation Top gate recessed channel CMOS thin film transistor in the back end of line and methods of fabrication

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000007248A1 (en) * 1998-07-31 2000-02-10 Raytheon Company High electron mobility transistor
US6610615B1 (en) * 2000-11-15 2003-08-26 Intel Corporation Plasma nitridation for reduced leakage gate dielectric layers
CN1873920A (zh) * 2005-05-31 2006-12-06 国际商业机器公司 变化的杂质分布区形成方法及半导体器件
CN101582453A (zh) * 2008-05-15 2009-11-18 三星电子株式会社 晶体管、半导体器件和制造晶体管、半导体器件的方法
CN101924105A (zh) * 2009-05-29 2010-12-22 台湾积体电路制造股份有限公司 集成电路结构
CN102341897A (zh) * 2008-12-31 2012-02-01 英特尔公司 具有由金属源极/漏极和共形再生长源极/漏极导致的单轴应变的量子阱mosfet沟道
CN103311296A (zh) * 2012-03-08 2013-09-18 台湾积体电路制造股份有限公司 具有高迁移率和高能带隙材料的半导体结构及方法
CN103840011A (zh) * 2014-02-26 2014-06-04 华中科技大学 氧化锌基非晶氧化物半导体薄膜晶体管及其制造方法
WO2014098999A1 (en) * 2012-12-18 2014-06-26 Intel Corporation Vertical nanowire transistor with axially engineered semiconductor and gate metallization
CN104600108A (zh) * 2014-12-31 2015-05-06 中国电子科技集团公司第五十五研究所 一种氮化物高电子迁移率晶体管外延结构及其制备方法
WO2015099688A1 (en) * 2013-12-23 2015-07-02 Intel Corporation Wide band gap transistors on non-native semiconductor substrates and methods of manufacture thereof
CN105118856A (zh) * 2008-10-24 2015-12-02 株式会社半导体能源研究所 氧化物半导体、薄膜晶体管以及显示装置
CN105308719A (zh) * 2013-06-28 2016-02-03 英特尔公司 基于选择性外延生长的iii-v族材料的器件

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9337109B2 (en) * 2013-05-24 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-threshold voltage FETs
US9583590B2 (en) * 2013-09-27 2017-02-28 Samsung Electronics Co., Ltd. Integrated circuit devices including FinFETs and methods of forming the same
CN104952922B (zh) * 2014-03-27 2019-05-21 中芯国际集成电路制造(上海)有限公司 鳍型场效应晶体管及其制造方法
SG11201606451QA (en) * 2014-03-28 2016-09-29 Intel Corp Selective epitaxially grown iii-v materials based devices
CN105185712B (zh) * 2014-05-02 2020-09-08 三星电子株式会社 包括鳍式场效应晶体管的集成电路器件及其形成方法
CN106575672B (zh) * 2014-09-19 2020-11-10 英特尔公司 创建具有富铟表面的砷化铟镓有源沟道的装置和方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000007248A1 (en) * 1998-07-31 2000-02-10 Raytheon Company High electron mobility transistor
US6610615B1 (en) * 2000-11-15 2003-08-26 Intel Corporation Plasma nitridation for reduced leakage gate dielectric layers
CN1873920A (zh) * 2005-05-31 2006-12-06 国际商业机器公司 变化的杂质分布区形成方法及半导体器件
CN101582453A (zh) * 2008-05-15 2009-11-18 三星电子株式会社 晶体管、半导体器件和制造晶体管、半导体器件的方法
CN105118856A (zh) * 2008-10-24 2015-12-02 株式会社半导体能源研究所 氧化物半导体、薄膜晶体管以及显示装置
CN102341897A (zh) * 2008-12-31 2012-02-01 英特尔公司 具有由金属源极/漏极和共形再生长源极/漏极导致的单轴应变的量子阱mosfet沟道
CN101924105A (zh) * 2009-05-29 2010-12-22 台湾积体电路制造股份有限公司 集成电路结构
CN103311296A (zh) * 2012-03-08 2013-09-18 台湾积体电路制造股份有限公司 具有高迁移率和高能带隙材料的半导体结构及方法
WO2014098999A1 (en) * 2012-12-18 2014-06-26 Intel Corporation Vertical nanowire transistor with axially engineered semiconductor and gate metallization
CN104823282A (zh) * 2012-12-18 2015-08-05 英特尔公司 具有轴向设计的半导体和栅极金属化的垂直纳米线晶体管
CN105308719A (zh) * 2013-06-28 2016-02-03 英特尔公司 基于选择性外延生长的iii-v族材料的器件
WO2015099688A1 (en) * 2013-12-23 2015-07-02 Intel Corporation Wide band gap transistors on non-native semiconductor substrates and methods of manufacture thereof
CN103840011A (zh) * 2014-02-26 2014-06-04 华中科技大学 氧化锌基非晶氧化物半导体薄膜晶体管及其制造方法
CN104600108A (zh) * 2014-12-31 2015-05-06 中国电子科技集团公司第五十五研究所 一种氮化物高电子迁移率晶体管外延结构及其制备方法

Also Published As

Publication number Publication date
CN108701714B (zh) 2021-09-07
DE112016006471T5 (de) 2018-10-31
US20190035889A1 (en) 2019-01-31
TW201742156A (zh) 2017-12-01
WO2017146676A1 (en) 2017-08-31
US10586848B2 (en) 2020-03-10
TWI706475B (zh) 2020-10-01

Similar Documents

Publication Publication Date Title
US8993399B2 (en) FinFET structures having silicon germanium and silicon fins
US10290709B2 (en) Apparatus and methods to create an indium gallium arsenide active channel having indium rich surfaces
CN108172548A (zh) 用于形成金属氧化物半导体器件结构的鳍的方法
TWI720979B (zh) 用以建立延伸到電晶體的閘控區之緩衝器的裝置和方法
TWI706475B (zh) 用以建立具有富含銦之側邊與底部表面的主動通道之設備及方法
TWI673872B (zh) 產生摻雜子結構用以減少微電子電晶體中的洩漏的裝置及方法
CN106663695B (zh) 用于创建缓冲区以减少微电子晶体管中的泄漏的装置和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant