CN1873920A - 变化的杂质分布区形成方法及半导体器件 - Google Patents

变化的杂质分布区形成方法及半导体器件 Download PDF

Info

Publication number
CN1873920A
CN1873920A CN200610087754.0A CN200610087754A CN1873920A CN 1873920 A CN1873920 A CN 1873920A CN 200610087754 A CN200610087754 A CN 200610087754A CN 1873920 A CN1873920 A CN 1873920A
Authority
CN
China
Prior art keywords
impurity
opening
impurity range
substrate
degree
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200610087754.0A
Other languages
English (en)
Other versions
CN1873920B (zh
Inventor
路易斯·D.·兰泽洛蒂
杰伊·莱斯科
斯蒂芬·A.·圣昂格
戴维·C.·谢里登
布拉德利·A.·奥纳
道格拉斯·D.·库尔鲍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1873920A publication Critical patent/CN1873920A/zh
Application granted granted Critical
Publication of CN1873920B publication Critical patent/CN1873920B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0825—Combination of vertical direct transistors of the same conductivity type having different characteristics,(e.g. Darlington transistors)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Bipolar Transistors (AREA)

Abstract

公开了用散射的离子来形成集电极的变化的杂质分布同时形成子集电极的方法。在一个实施方案中，本发明包括：提供衬底；在衬底上形成包括第一尺度的第一开口的掩模层；以及基本上同时通过第一开口在衬底(子集电极)中第一深度处形成第一杂质区和在衬底中不同于第一深度的第二深度处形成第二杂质区。利用第一尺度的尺寸，亦即第一开口到器件有源区的距离，能够控制器件的击穿电压。利用单个掩模和单个注入，大量不同尺寸的开口可以被用来提供击穿电压不同的器件。还公开了一种半导体器件。

Description

变化的杂质分布区形成方法及半导体器件
技术领域
本发明一般涉及到半导体器件，更确切地说是涉及到形成变化的杂质分布区来改变不同器件的击穿电压。
背景技术
双极半导体器件技术在同一个晶片上典型地要求为各种电路应用的具有不同击穿电压的多个器件。由于通过改变各器件之间的集电极杂质分布而得到的器件集电极切换时间的改变，这也调制击穿电压，具有不同击穿电压的各器件具有不同的性能。
典型地用不同的掩模和注入来剪裁各个不同击穿电压和性能的器件的集电极杂质分布，而得到多个击穿电压器件。这促使需要分立的不同掩模和注入来剪裁各个不同击穿电压和性能器件的集电极分布。由于此额外的掩模/注入步骤，要实现双极技术就很昂贵。因此，对于提供成本较低的注入来产生这些集电极杂质分布以便尽可能降低额外的掩模层和注入的成本的双极技术，存在着需求。一些成本低的变通方法包括共用器件穿通和集电极的N阱掩模/注入。但由于为阻挡深N阱注入所需的厚的抗蚀剂有损于为尽可能减小NPN器件的尺寸所需的基本规定，故这些方法是不能令人满意的。
先进的互补金属氧化物半导体(CMOS)器件设计和制造技术领域的熟练人员已知，类似N阱的注入剂可能从阻挡场区注入的抗蚀剂边沿散射出来。这些散射的离子可能对最靠近抗蚀剂边沿的暴露硅的表面进行不利的掺杂。这导致各晶体管依赖于其到抗蚀剂开口边沿的接近程度而具有不同的阈值电压。
考虑到上述情况，在本技术领域中，对于改变单个晶片上多个器件的集电极中的杂质分布区以便用更少的掩模和注入来改变击穿电压的方法，存在着需求。
发明内容
本发明包括用散射的离子来形成集电极的变化的杂质区分布同时形成子集电极的各种方法。在一个实施方案中，本发明包括：提供衬底；在衬底上形成包括第一尺度的第一开口的掩模层；以及基本上同时通过第一开口在衬底(子集电极)中第一深度处形成第一杂质区和在衬底中不同于第一深度的第二深度处形成第二杂质区。利用第一尺度的尺寸，亦即第一开口到器件有源区的距离，能够控制器件的击穿电压。利用单个掩模和单个注入，大量不同尺寸的开口可以被用来提供击穿电压不同的器件。还公开了一种半导体器件。
本发明第一情况的目的是一种方法，它包含下列步骤：提供衬底；在衬底上形成包括第一尺度的第一开口的掩模层；以及基本上同时通过第一开口在衬底中第一深度处形成第一杂质区和在衬底中不同于第一深度的第二深度处形成第二杂质区。
本发明的第二情况包括一种在半导体器件子集电极上方形成变化的杂质分布区的方法，此方法包含下列步骤：提供衬底；在衬底上形成包括第一尺度的第一开口的掩模层；以及注入杂质离子，致使第一杂质离子通过第一开口被注入，以便形成子集电极，且第二杂质离子被散射离开部分掩模层，并通过第一开口被注入，以便在第二深度处形成变化的杂质分布区。
本发明的第三情况涉及到一种半导体器件，它包含：衬底；在衬底中第一深度处具有第一杂质区的子集电极区；以及在衬底中不同于第一深度的第二深度处具有第二杂质区的第一集电极区，其中，第二杂质区的杂质分布包含第二杂质区边沿处的高杂质浓度以及第二杂质区中心附近的低杂质浓度。
本发明的第四情况的目的是一种用来制作多个晶体管器件的方法，此方法包含下列步骤：提供衬底；在衬底上形成包括多个开口的掩模层，各个开口具有一个尺度，且至少二个开口具有不同的尺度；以及注入杂质离子，致使第一杂质离子通过各个开口被注入，以便在第一深度处形成各个晶体管的子集电极，且第二杂质离子被散射离开部分掩模层，并通过各个开口被注入，以便在第二深度处形成变化的杂质分布区，其中，各个开口的变化的杂质分布区基于各个开口尺度的尺寸。
从本发明各实施方案下面更具体的描述中，本发明的上述和其它的特点将显而易见。
附图说明
下面参照附图来详细地描述本发明的各个实施方案，在各个附图中，相似的参考号表示相似的元件，且其中：
图1-3示出了根据本发明一个实施方案的方法的剖面图。
图4示出了图1的一个开口的分解图。
图5示出了图2开口的平面图。
图6示出了根据本发明的一种半导体器件。
具体实施方式
参照附图，图1-3示出了根据本发明一个实施方案的方法。在一个实施方案中，本发明包括提供例如硅的衬底100，此衬底包括多个环绕要制作双极晶体管的选定有源区104(图2)的浅沟槽隔离(STI)102。
接着，如图2所示，包括第一尺度X的第一开口112的掩模层110被形成在衬底100上。掩模层110可以包括任何目前已知的或以后开发的抗蚀剂掩模材料。或者，掩模层110可以包括硬掩模材料(例如二氧化硅)来代替抗蚀剂掩模，以避免可能的制造控制问题，但这是更昂贵而不优选的方法。除了第一开口112之外，还可以为任何数目的要制作在衬底100上的器件(未示出)形成任何数目的第二开口114。第二开口114具有第二尺度Y，由于下面要解释的理由，第二尺度Y可以不同于第一尺度X。可以用任何目前已知的或以后开发的方式来形成掩模层110以及开口112和114。例如，可以用光刻工艺对抗蚀剂掩模层110进行图形化和显影。
接着，如图3所示，经由单个注入134，通过第一开口112，基本上同时形成第一杂质区130和第二杂质区132(来自散射离子138)。注入134具有较低的能量，致使掩模层110将所有的离子吸收在其中。在注入134过程中，第一杂质区130被形成在衬底100中的第一深度(DP1)处，而第二杂质区132被形成在不同于第一深度的第二深度(DP2)处，亦即第一深度(DP1)大于第二深度(DP2)。如图3所示，注入134杂质离子呈现成使第一杂质离子136通过第一开口112被注入，从而形成第一杂质区130，而第二杂质离子138散射离开部分掩模层110并通过第一开口112被注入，从而形成第二杂质区132。在本实施方案中，第一杂质区130位于子集电极区150中，而第二杂质区132位于集电极区152中。
参照第二开口114，第三杂质区140也可以由散射离开邻近第二开口114的部分掩模层110并通过第二开口114被注入的杂质离子基本上同时被形成。如下面将要描述的那样，第三杂质区140的杂质分布可以不同于第二杂质区132。第四杂质区142(子集电极)也可以与第三杂质区140基本上同时被注入。在本实施方案中，第三杂质区140位于集电极区154中，而第四杂质区142位于子集电极区156中。
第二和第三杂质区132和140具有变化的杂质分布，包括对应于各个开口112和114或区域132和140边沿的各个杂质区的边沿处的高杂质浓度以及各个开口112和114或区域132和140中心附近的低杂质浓度。于是，各个区域132和140就形成了变化的杂质分布区。相反，第一杂质区130和第四杂质区142具有基本上均匀的杂质分布。此外，各个第一和第四杂质区130和142延伸在有源区104边沿外面。相反，第二和第三杂质区132和140的边沿对应于衬底100中的有源区104的边沿(亦即STI 102中的发射极开口)。
参照图4和5，可以用各个第一尺度X(图2)或第二尺度Y(图2)的尺寸来控制第二杂质区132和第三杂质区140的杂质分布。确切地说，图4和5说明第一和第二开口112和114(仅仅示出了一个)的尺度X或Y优选大于形成在STI区102中的有源区104。亦即，第一和第二尺度X和Y大于各个有源区104的相应尺度。如图5所示，第一和第二尺度X和Y可以包括沿正交方向的子尺度，致使在掩模层110与有源区104之间形成二个距离D1和D2。
在采用高剂量子集电极注入和外延生长的常规双极技术中，有源区104与子集电极掩模层110之间的间距被认为是不重要的，只要开口112和114延伸超过有源区104即可。但对于低成本子集电极工艺，常规的子集电极工艺正在被掩蔽的高能注入子集电极工艺取代。本发明使开口112和114与双极器件有源区104之间的间距成为器件击穿电压和这些具有相同注入的高能注入子集电极的性能的关键。确切地说，掩模层110离有源区104的距离D1和/或D2越大，散射离子138所产生的杂质就越少(图3)。亦即，借助于改变从掩模层110边沿到有源区104的间距D1和D2，从掩模层110散射的注入剂138的变化着的数量就以变化的数量对有源区104进行掺杂。注入剂剂量随掩模层110离有源区104的距离的这一变化，使得能够用一个注入和掩模层工艺步骤在晶片上产生多种击穿电压和性能的各个器件。确切地说，为了得到击穿电压低的高性能器件，借助于将各个开口112和114移动到更靠近有源区104来有意地引入散射离子138，以便使散射的离子138达到器件的集电极区152和154中形成基座。相反，为了得到高击穿电压器件，借助于将各个开口112和114从有源区104移开，使散射的离子138进入STI 102，来减少或消除散射的离子138。
参照图6，上述方法导致一种半导体器件200，它包括衬底100、在衬底100中第一深度DP1处具有第一杂质区130的子集电极区150、以及在衬底100中不同于第一深度DP1的第二深度DP2处具有第二杂质区132的第一集电极区152。用常规工艺，例如生长硅锗(SiGe)基底210、淀积介质212、开出发射极开口214、以及构建发射极216，来形成半导体器件200的其余部分。如上所述，第二杂质区132的杂质分布包括第二杂质区132边沿处的高杂质浓度以及第二杂质区132中心附近的低杂质浓度，亦即，散射离子的浓度在器件有源区上横向递减。相反，第一和第四杂质区130和142(子集电极区150和156)具有基本上均匀的杂质分布。器件200还可以包括不同于第一集电极区152的位置处的第二集电极区154，其中，第二集电极区154包括杂质分布不同于第二杂质区132的第三杂质区140。以这种方式，构建在不同集电极区152和154上的不同的双极晶体管器件202和204将具有不同的击穿电压和性能。但器件200能够用单个掩模层110和单个注入134来制作。结果，代替常规的3个不同的掩模层淀积和注入操作，仅仅借助于改变掩模层110的图象就能够制作击穿电压不同的多个双极晶体管器件202和204。
子集电极使射程终端缺陷留在注入剂峰值的深度处，因而也在图4中抗蚀剂110的边沿处。于是，射程终端缺陷将存在于注入150和156的边沿处。将晶片剖开就可显现出不同器件之间是否改变了子集电极掩模边沿与本征器件之间的距离。
本发明的另一实施方案包括一种用来制作多个晶体管器件202和204的方法，此方法包括：提供衬底100；在衬底100上形成包括多个开口112和114的掩模层110，各个开口具有尺度X或Y，且至少二个开口具有不同的尺度。如上所述，下一步骤包括注入杂质离子134，使第一杂质离子136通过各个开口被注入，以便在第一深度DP1处形成各个晶体管器件的子集电极130和142，且第二杂质离子138被散射离开部分掩模层110并通过各个开口被注入，以便在第二深度DP2处形成变化的杂质分布区132和140。各个开口的变化的杂质分布区132和140基于各个开口的尺度的尺寸。
虽然本发明已经描述了关于在集电极中形成变化的杂质分布区，但应该理解的是，本发明的论述也可应用于诸如双极器件中的二极管掺杂浓度之类的其它结构，以及采用子集电极和其上的轻掺杂半导体的任何器件，例如PN结、变容二极管、电容器、MOS电容器(moscaps)、穿通(reachthrough)等。
虽然结合上述各具体实施方案已经描述了本发明，但显然，对于本技术领域的熟练人员，各种变通、修正、以及变化是显而易见的。因此，上述本发明的各个实施方案被认为是说明性的而非限制性的。可以作出各种改变而不偏离下列权利要求所定义的本发明的构思与范围。

Claims (28)

1.一种方法，包括下列步骤：
提供衬底；
在衬底上形成包括具有第一尺度的第一开口的掩模层；以及
基本上同时通过第一开口在衬底中第一深度处形成第一杂质区和在衬底中不同于第一深度的第二深度处形成第二杂质区。
2.权利要求1的方法，其中，所述形成步骤包括：
注入杂质离子，致使第一杂质离子通过第一开口被注入，以便形成第一杂质区，且第二杂质离子被散射离开部分掩模层并通过第一开口被注入，以便形成第二杂质区。
3.权利要求2的方法，其中，所述第一深度大于所述第二深度。
4.权利要求1的方法，其中，所述掩模层还包含具有不同于第一尺度的第二尺度的第二开口。
5.权利要求4的方法，其中，所述形成步骤还包括基本上同时由散射离开部分掩模层并通过第二开口注入的杂质离子形成第三杂质区，此第三杂质区具有不同于第二杂质区的杂质分布。
6.权利要求5的方法，其中，所述形成步骤还包括基本上同时通过第二开口在衬底中不同于第三杂质区的深度处形成第四杂质区。
7.权利要求1的方法，其中，第二杂质区的杂质分布包括对应于第一开口边沿的第二杂质区边沿处的高杂质浓度以及第一开口中心附近的低杂质浓度。
8.权利要求1的方法，其中，第一杂质区位于子集电极区中，而第二杂质区位于集电极区中。
9.权利要求1的方法，其中，第一开口暴露衬底浅沟槽隔离内的有源区，且第一尺度大于相应的有源区尺度。
10.一种在半导体器件子集电极上方形成变化的杂质分布区的方法，此方法包括下列步骤：
提供衬底；
在衬底上形成包括第一尺度的第一开口的掩模层；以及
注入杂质离子，致使第一杂质离子通过第一开口被注入，以便形成子集电极，且第二杂质离子被散射离开部分掩模层，并通过第一开口被注入，以便在第二深度处形成变化的杂质分布区。
11.权利要求10的方法，其中，所述第一深度大于所述第二深度。
12.权利要求10的方法，其中，所述掩模层还包括具有不同于第一尺度的第二尺度的第二开口。
13.权利要求12的方法，其中，所述注入步骤包括基本上同时由散射离开部分掩模层并通过第二开口注入的杂质离子形成第三杂质区，此第三杂质区具有不同于第二杂质区的杂质分布。
14.权利要求13的方法，其中，所述注入步骤还包括基本上同时通过第二开口在衬底中不同于第三杂质区的深度处形成第四杂质区。
15.权利要求10的方法，其中，第二杂质区的杂质分布包括对应于第一开口边沿的第二杂质区边沿处的高杂质浓度以及第一开口中心附近的低杂质浓度。
16.权利要求10的方法，其中，第一杂质区位于子集电极区中，而第二杂质区位于集电极区中。
17.权利要求10的方法，其中，第一开口暴露衬底浅沟槽隔离内的有源区，且第一尺度大于相应的有源区尺度。
18.一种半导体器件，它包含：
衬底；
在衬底中第一深度处具有第一杂质区的第一子集电极区；以及
在衬底中不同于第一深度的第二深度处具有第二杂质区的第一集电极区，
其中，第二杂质区的杂质分布包括第二杂质区边沿处的高杂质浓度以及第二杂质区中心附近的低杂质浓度。
19.权利要求18的半导体器件，其中，第一杂质区具有基本上均匀的杂质分布。
20.权利要求18的半导体器件，其中，第二杂质区的边沿对应于衬底中浅沟槽隔离内的发射极开口的边沿。
21.权利要求18的半导体器件，还包括半导体器件中不同于第一集电极区的位置处的第二集电极区，且其中第二集电极区包括杂质分布不同于第二杂质区的第三杂质区。
22.权利要求21的半导体器件，还包括第二集电极区下方的第二子集电极区。
23.权利要求21的半导体器件，其中，第三杂质区的杂质分布包括第三杂质区边沿处的高杂质浓度以及第三杂质区中心附近的低杂质浓度。
24.一种用来制作多个晶体管器件的方法，此方法包含下列步骤：
提供衬底；
在衬底上形成包括多个开口的掩模层，各个开口具有一个尺度，且至少二个开口具有不同的尺度；以及
注入杂质离子，致使第一杂质离子通过各个开口被注入，以便在第一深度处形成各个晶体管的子集电极，且第二杂质离子被散射离开部分掩模层，并通过各个开口被注入，以便在第二深度处形成变化的杂质分布区，
其中，各个开口的变化的杂质分布区基于各个开口尺度的尺寸。
25.权利要求24的方法，其中，所述第一深度大于所述第二深度。
26.权利要求24的方法，其中，各个晶体管器件的所述变化的杂质分布区包括对应于各个开口边沿的变化的杂质分布区边沿处的高杂质浓度以及各个开口中心附近的低杂质浓度。
27.权利要求24的方法，其中，各个变化的杂质分布区位于各个晶体管器件的集电极区中。
28.权利要求24的方法，其中，各个开口暴露衬底浅沟槽隔离内的有源区，且各个尺度大于相应的有源区尺度。
CN200610087754.0A 2005-05-31 2006-05-30 变化的杂质分布区形成方法及半导体器件 Expired - Fee Related CN1873920B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/908,884 US7550787B2 (en) 2005-05-31 2005-05-31 Varied impurity profile region formation for varying breakdown voltage of devices
US10/908,884 2005-05-31

Publications (2)

Publication Number Publication Date
CN1873920A true CN1873920A (zh) 2006-12-06
CN1873920B CN1873920B (zh) 2012-12-26

Family

ID=37464009

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610087754.0A Expired - Fee Related CN1873920B (zh) 2005-05-31 2006-05-30 变化的杂质分布区形成方法及半导体器件

Country Status (3)

Country Link
US (2) US7550787B2 (zh)
CN (1) CN1873920B (zh)
TW (1) TW200707557A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108701714A (zh) * 2016-02-22 2018-10-23 英特尔公司 创建具有富铟侧表面和底表面的有源沟道的设备和方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7550787B2 (en) * 2005-05-31 2009-06-23 International Business Machines Corporation Varied impurity profile region formation for varying breakdown voltage of devices
JP2010147252A (ja) * 2008-12-18 2010-07-01 Sharp Corp イオン注入方法、および半導体装置の製造方法
EP2510539A4 (en) * 2009-12-08 2013-07-31 Ss Sc Ip Llc METHOD FOR PRODUCING SEMICONDUCTOR DEVICES WITH IMPLANTED SIDE WALLS AND DEVICES MADE IN THIS METHOD
US8415763B2 (en) 2011-03-31 2013-04-09 International Business Machines Corporation Tunable semiconductor device
US9251295B2 (en) 2011-08-31 2016-02-02 International Business Machines Corporation Data filtering using filter icons
US9054149B2 (en) * 2012-09-06 2015-06-09 Freescale Semiconductor, Inc. Semiconductor device with diagonal conduction path

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4038680A (en) * 1972-12-29 1977-07-26 Sony Corporation Semiconductor integrated circuit device
US4053925A (en) * 1975-08-07 1977-10-11 Ibm Corporation Method and structure for controllng carrier lifetime in semiconductor devices
US4648174A (en) * 1985-02-05 1987-03-10 General Electric Company Method of making high breakdown voltage semiconductor device
EP0360036B1 (de) * 1988-09-20 1994-06-01 Siemens Aktiengesellschaft Planarer pn-Übergang hoher Spannungsfestigkeit
AU2805092A (en) * 1991-10-23 1993-05-21 Microunity Systems Engineering, Inc. Bipolar junction transistor exhibiting improved beta and punch-through characteristics
US6011283A (en) * 1992-10-19 2000-01-04 Hyundai Electronics America Pillar emitter for BiCMOS devices
US5300454A (en) * 1992-11-24 1994-04-05 Motorola, Inc. Method for forming doped regions within a semiconductor substrate
US5882977A (en) * 1997-10-03 1999-03-16 International Business Machines Corporation Method of forming a self-aligned, sub-minimum isolation ring
DE19844531B4 (de) * 1998-09-29 2017-12-14 Prema Semiconductor Gmbh Verfahren zur Herstellung von Transistoren
US6461928B2 (en) * 2000-05-23 2002-10-08 Texas Instruments Incorporated Methodology for high-performance, high reliability input/output devices and analog-compatible input/output and core devices using core device implants
US6552406B1 (en) * 2000-10-03 2003-04-22 International Business Machines Corporation SiGe transistor, varactor and p-i-n velocity saturated ballasting element for BiCMOS peripheral circuits and ESD networks
US6657280B1 (en) * 2000-11-13 2003-12-02 International Business Machines Corporation Redundant interconnect high current bipolar device
US6396107B1 (en) * 2000-11-20 2002-05-28 International Business Machines Corporation Trench-defined silicon germanium ESD diode network
US6656815B2 (en) * 2001-04-04 2003-12-02 International Business Machines Corporation Process for implanting a deep subcollector with self-aligned photo registration marks
SE522891C2 (sv) * 2001-11-09 2004-03-16 Ericsson Telefon Ab L M En kisel-germanium mesa transistor, en metod för dess framställning och en integrerad krets innefattande en sådan transistor
US7064416B2 (en) * 2001-11-16 2006-06-20 International Business Machines Corporation Semiconductor device and method having multiple subcollectors formed on a common wafer
SE0200414D0 (sv) * 2002-02-13 2002-02-13 Ericsson Telefon Ab L M Semiconductor fabrication process lateral pnp transistor, and integrated circuit
US6815317B2 (en) * 2002-06-05 2004-11-09 International Business Machines Corporation Method to perform deep implants without scattering to adjacent areas
US6815301B2 (en) * 2003-03-24 2004-11-09 Matsushita Electric Industrial Co., Ltd. Method for fabricating bipolar transistor
DE102004016992B4 (de) * 2004-04-02 2009-02-05 Prema Semiconductor Gmbh Verfahren zur Herstellung eines Bipolar-Transistors
CN1943034B (zh) * 2004-04-22 2011-11-16 国际商业机器公司 可调的半导体器件
DE102004021241A1 (de) * 2004-04-30 2005-11-17 Infineon Technologies Ag Verfahren zur Herstellung eines planaren Spacers, eines zugehörigen Bipolartransistors und einer zugehörigen BiCMOS-Schaltungsanordnung
US7491614B2 (en) * 2005-01-13 2009-02-17 International Business Machines Corporation Methods for forming channel stop for deep trench isolation prior to deep trench etch
US7144787B2 (en) * 2005-05-09 2006-12-05 International Business Machines Corporation Methods to improve the SiGe heterojunction bipolar device performance
US7550787B2 (en) * 2005-05-31 2009-06-23 International Business Machines Corporation Varied impurity profile region formation for varying breakdown voltage of devices
US7491632B2 (en) * 2005-11-10 2009-02-17 International Business Machines Corporation Buried subcollector for high frequency passive semiconductor devices
KR100781905B1 (ko) * 2006-10-25 2007-12-04 한국전자통신연구원 헤테로 정션 바이폴라 트랜지스터를 포함하는 이미지 센서및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108701714A (zh) * 2016-02-22 2018-10-23 英特尔公司 创建具有富铟侧表面和底表面的有源沟道的设备和方法
CN108701714B (zh) * 2016-02-22 2021-09-07 英特尔公司 创建具有富铟侧表面和底表面的有源沟道的设备和方法

Also Published As

Publication number Publication date
US20070275534A1 (en) 2007-11-29
US20060270203A1 (en) 2006-11-30
CN1873920B (zh) 2012-12-26
US7550787B2 (en) 2009-06-23
TW200707557A (en) 2007-02-16
US8030167B2 (en) 2011-10-04

Similar Documents

Publication Publication Date Title
CN1873920B (zh) 变化的杂质分布区形成方法及半导体器件
US5258317A (en) Method for using a field implant mask to correct low doping levels at the outside edges of the base in a walled-emitter transistor structure
US4939099A (en) Process for fabricating isolated vertical bipolar and JFET transistors
JPH06204481A (ja) 絶縁ゲート型半導体装置及びその製造方法
KR20070004035A (ko) 조정 가능한 반도체 장치
US6869851B2 (en) Transistors formed with grid or island implantation masks to form reduced diffusion-depth regions without additional masks and process steps
CN1322589C (zh) 具增加击穿电压的半导体结构及制造该半导体结构的方法
CN1325544A (zh) 半导体制作方法
CN1956196A (zh) biCMOS器件及biCMOS器件的制造方法
US20070138597A1 (en) Angled implant to improve high current operation of bipolar transistors
US6911715B2 (en) Bipolar transistors and methods of manufacturing the same
US7037799B2 (en) Breakdown voltage adjustment for bipolar transistors
US5516718A (en) Method of making BI-CMOS integrated circuit having a polysilicon emitter
CN1136613C (zh) 半导体装置及其制造方法
EP0974161B1 (de) Halbleiterbauelement mit struktur zur vermeidung von querströmen
US7462546B2 (en) Collector tailored structures for integration of binary junction transistors
JPH06216142A (ja) 改良形バイポーラトランジスタ
KR0169097B1 (ko) 분리식 수직형 바이폴라 및 jfet 트랜지스터를 제조하기 위한 처리 공정
US6130122A (en) Method for forming a BiCMOS integrated circuit with Nwell compensation implant and method
US7923340B2 (en) Method to reduce collector resistance of a bipolar transistor and integration into a standard CMOS flow
CN107393872B (zh) 一种bcd工艺中寄生型npn三极管的制作方法
KR0152680B1 (ko) 반도체 장치 및 그 제조방법
US10797132B2 (en) Heterojunction bipolar transistor fabrication using resist mask edge effects
CN102222609A (zh) 半导体元件杂质浓度分布控制方法与相关半导体元件
KR100347536B1 (ko) 플래쉬 메모리 소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171206

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171206

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121226

Termination date: 20210530

CF01 Termination of patent right due to non-payment of annual fee