CN1325544A - 半导体制作方法 - Google Patents

半导体制作方法 Download PDF

Info

Publication number
CN1325544A
CN1325544A CN99813035A CN99813035A CN1325544A CN 1325544 A CN1325544 A CN 1325544A CN 99813035 A CN99813035 A CN 99813035A CN 99813035 A CN99813035 A CN 99813035A CN 1325544 A CN1325544 A CN 1325544A
Authority
CN
China
Prior art keywords
dopant
region
area
zone
semiconductor manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN99813035A
Other languages
English (en)
Inventor
J·C·尼斯特伦
T·约翰松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefonaktiebolaget LM Ericsson AB
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of CN1325544A publication Critical patent/CN1325544A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology

Abstract

本发明涉及到一种半导体电路的半导体制作方法,该电路具有多个一种类型的有源器件NMOS1,NMOS2,NPN1,NPN2。该方法包括下列步骤:在半导体衬底(1)上安排第一区域(4,16),并在所述第一区域(4,16)中实现两个具有不同种特性的所述类型的有源器件。实现所述有源器件的步骤包括在所述第一区域(4,16)中形成第一(6’,10’)和第二(6”,10”)子区域,并进一步包括分别引入不同剂量参数的第一P1,P3和第二P2,P4掺杂剂,到所述第一区域的第一和第二区域,所述掺杂剂是同一类p型,以及包括退火所述衬底(1)以分别形成所述第一(6’,10’)和第二(6”,10”)子区域,由此两个具有不同掺杂分布的子区域能够被制作在单个集成电路上。

Description

半导体制作方法
发明技术领域
本发明涉及到一种半导体制作方法，更确切地，涉及到在一块半导体衬底上制作多个特定类型的双极型或MOS晶体管，其中每一个半导体晶体管可以有不同的特性。
相关技术描述
双极型集成电路在现代通信系统中起主要的作用。双极型电路主要用于模拟功能，例如用于切换电流和电压，它也用于高频无线电电路功能(混频器，放大器，检波器等)。
为了提高总体性能、减小尺寸和功耗、降低系统价格，微电子技术中的共同趋势是在一块单独的芯片上集成越来越多的功能。这种集成有一些缺点，其中之一是器件特性不能针对集成的每一个子区域分别优化。而是器件特性必须被折衷选择，以同样适合不同器件要求。如果集成之前达到最大性能的一个参数是使用不同电源电压，这点尤其正确。
双极型晶体管的电性能主要由它的纵向发射极/基极/收集极剖面确定，其中基极的特性通常是主要的部分。基极一般通过离子注入技术形成。活化退火/驱入热循环最终形成发射极/基极/收集极剖面。
通过改变这两个步骤的参数，晶体管的特性能在大范围内调整。对于一个将在非常高的频率下工作的器件，浅而陡的基极(通过使用低离子注入能量和短热循环获得)是必须的，而对于低噪音晶体管或开关晶体管，具有更低基极电阻的更宽的基极和/或更好的电流处理容量是首选的。
当在半导体衬底上制作半导体器件时，每一类有源器件，例如NMOS晶体管或NPN双极晶体管，由于在每一类有源器件内控制不同特性方面的困难，通常制作成带有一批预定的特性。最好借助于改变有源器件的几何图形来得到特性的变化。
制作半导体器件的共同方法包括下面步骤：掩蔽、在非掩蔽区域引入掺杂剂和退火。掺杂剂的引入一般通过离子注入技术进行，并且决定每一个器件的一部分特性。
半导体电路可以包括有源器件，例如晶体管，和无源器件，例如电阻器和电容器。更复杂的电路包括不同类型的晶体管，例如BiCMOS工艺。这样一种工艺在美国专利No.5149663中由Chai等人描述，其中不同类型的晶体管被同时制作。
掺杂剂的引入也可以在退火之前继续在相同的非掩蔽区域进行，如美国专利No.4596605中所述。
在美国4133701中，Greenstein等人描述了一种制作具有不同特性的晶体管的方法。选定的被离子注入的卤素被用来局部特别增强磷扩散，这被用来形成发射极区。卤素注入在硼扩散之前进行，硼扩散被用来形成基极区。卤素注入使发射极区变得更深，但不会影响基极区。
在EP0143670中，由Fujitsu Limited描述了在同一块衬底上制作具有不同特性的不同类型双极型晶体管的方法。这是通过同时制作选定的晶体管的基极区和所有晶体管的发射极区来实现的。该发明的目的是制作一个具有高开关速度的双极型晶体管，并且同时制作一个具有高耐压的双极型晶体管。
上述的现有技术没有预见到有必要在同一芯片上实现具有不同特性的同一类型晶体管。
概述
现有技术没有解决的第一个问题是如何制作至少两个同类双极型晶体管，每一个晶体管基本具有相同的发射极区，但有不同的特性。
现有技术没有解决的第二个问题是如何制作至少两个同类MOS晶体管，每一个晶体管基本具有相同的源区和漏区，但有不同的特性。
第一个问题通过至少一个半导体电路的半导体制作方法解决，该电路包括在一个半导体衬底上实现的多个特定类型双极型晶体管。此方法包括下列步骤：在所述半导体衬底上安排具有第一类型的第一掺杂剂的第一区域，在所述第一区域内形成至少一个第一和第二基极区，通过引入所述第一类型的第二掺杂剂到每一个所述基极区而形成一个发发射极区，和通过引入所述第一类型的第三掺杂剂到所述第一区域而形成收集极区。形成所述基极区的步骤包括：分别引入至少一个第二类型的第四和第五掺杂剂，到至少一个所述第一区域的第一和第二区内，第二类型与第一类型相反，所述第四和第五掺杂剂具有不同的剂量参数，并且在形成所述发射极的步骤之前，退火所述衬底以分别建立至少一个第一和第二基极区，从而在单个退火步骤期间建立至少两个具有不同掺杂分布的基极区，并且在所述半导体电路中建立至少两个具有不同特性的双极型晶体管。
第二个问题用至少一个半导体电路的半导体制作类似方法解决，该电路包括在一个半导体衬底上实现的多个特定类型MOS晶体管。此方法包括下列步骤：在所述半导体衬底上安排第一区域，在所述第一区域内形成至少一个第一和第二沟道区，通过在每一个沟道区的二个相反侧上引入第一类型的第一掺杂剂而形成源极和漏极区。形成所述沟道区的步骤包括：分别引入至少一个第二类型的第二和第三掺杂剂到至少一个所述第一区域的第一和第二区内，第二类型与第一类型相反，所述第二和第三掺杂剂具有不同的剂量参数，并且在形成所述源极区和漏极区的所述步骤之前，退火所述衬底以分别建立至少一个第一和第二沟道区，从而在单个退火步骤期间建立至少两个具有不同掺杂分布的沟道区，并且在所述半导体电路中建立至少两个具有不同阈值电压的MOS晶体管。
本发明更详细的实施方案在独立权利要求中阐明。
本发明的一个优点是能够在同一个半导体电路上组合具有不同特性的同类型晶体管，比如NPN双极型晶体管，并从而优化该芯片的性能和功能。
另一个优点是不同器件的特性能在大范围内变化。
附图简要说明
图1表示BiCMOS电路的横截面，包括依照本发明制作的两种类型晶体管。
图2a-2c表示对于本发明的具有不同特性的两个NPN双极型晶体管，其不同制作步骤的横截面。
图3a-3e表示对于本发明的具有不同特性的两个NM0S晶体管，其不同制作步骤的横截面。
实施方案的详细描述
图1表示BiCMOS电路的横截面，包括依照本发明制作的两种类型晶体管。该BiCMOS电路被制作在用第一类型掺杂剂，在这个例子中是p型掺杂剂掺杂的衬底1上。掩埋层2被安排在衬底和外延层3之间。每一个掩埋层2用第二类型掺杂剂掺杂，在这个例子中是n型掺杂剂，并形成双极型晶体管NPN1和NPN2中收集极的一部分，该晶体管是第一类型晶体管。
外延层3开始用第一类p型掺杂剂掺杂，而且第二类型晶体管、NMOS晶体管NMOS1和NMOS2在这个区域中实现，即所谓MOS区4。在掩埋层2上面的区域用第二类n型掺杂剂掺杂，以形成双极区16(BIP区)，其中双极型晶体管被实现。
MOS区4在这个案例中是外延层3，但可以是任何适当的掺杂阱，p型或n型。为了清晰的原因，外延层3被认为是所述第一类p型阱。
每一个双极型晶体管需要与相邻器件完全隔离。这通过实现绝缘区5达到，绝缘区5从衬底1向上延伸到外延层3的表面。每一个双极型晶体管具有用第一类p型掺杂剂掺杂的基极区6’,6”，以及基极区内用第二类n型掺杂剂掺杂的发射极区7。用第二类n型掺杂剂掺杂的收集极区8在基极区6’、6”旁边实现。每一个双极型晶体管NPN1和NPN2则具有发射极接触e1、e2，基极接触b3、b2和收集极接触c1、c2。
每一个NMOS晶体管具有沟道区10’、10”，用与MOS区同类型掺杂剂(p)掺杂。然后在每一个沟道区10’、10”上部制造栅极氧化物11、多晶硅栅极12和间隔13。在MOS区4内，栅极12的每一边实现源极区14和漏极区15。
本发明的制作晶体管的方法可应用于各种类型的有源器件，比如双极型晶体管和MOS晶体管，如下面所述。其他类型的有源器件也可以用本发明的方法制作。制作半导体器件的共同方法不详细描述，由于它们对本领域的技术人员来说是显然的，而且本发明的方法被描述作为那些方法的补充。
图2a-2d表示对于图1的依照本发明具有不同特性的两个NPN双极型晶体管，其不同制作步骤的半导体电路的部分横截面。
图2a表示一个衬底的横截面(部分表示)，具有掩埋层2和外延层3，其中所述外延层已经用第二类n型掺杂剂掺杂，形成BIP区16。绝缘区5已经被实现，使双极型晶体管彼此隔离。在这些工艺步骤中，在BIP区16顶部已经形成一层场氧化物20。第一类p型的第一掺杂剂p1，例如硼，通过氧化物层20中的第一和第二开孔21,22被离子注入。所述第一掺杂剂具有第一组剂量参数，例如能量和注入时间，导致在BIP区16中的第一深度有大量杂质23。这些杂质在图中标记为加号，以表示当前杂质形成电子的短缺(Ⅲ族元素)。
图2b表示与图2a相同器件的横截面，增加了保护层24，例如光刻胶，覆盖所述第一开孔21。与第一类掺杂剂同类的第二掺杂剂p2，因此只能通过所述第二开孔22被注入。所述第二掺杂剂p2具有第二组剂量参数，导致在BIP区16中的第二深度有另外大量杂质25。因此形成所述第一和第二组剂量的结合。
第一和第二深度之间的关系可以是任意的，甚至完全相同。通过所述第一和第二开孔的离子注入之间的重要差别是所述第一组剂量参数中和所述第一与第二组剂量的结合中至少一个是不同的，例如，如果使用同样的杂质，离子注入能量的差别导致在其它深度处的其它杂质，并且使用相同的杂质，离子注入时间的差别导致在同一深度不同数量的杂质。
去除保护层，并使器件退火预定的时间，以使杂质分布并形成基极区6’,6”。基极区由于前面的注入步骤而具有不同掺杂分布。在退火步骤期间，基极氧化物26在每一个基极区顶部生长。这个在图2c中描述。
在基极区6’,6”中形成发射极区7，并且在所述基极区旁边形成收集极区8。同时在每一个区的顶部分别生长发射极氧化物27和收集极氧化物28。这个的描述见图2d。
发射极区、基极区和收集极区然后被接触形成发射极接触e1,e2，基极接触b1,b2和收集极接触c1,c2，如图1所示。这使半导体电路上半导体器件的互连或直接使用该晶体管成为可能。
这个在基极区制作有不同掺杂分布的双极型晶体管的技术，当然可以用于制作具有不同收集极和发射极区的双极型晶体管。收集极区中不同的掺杂分布提供了能在不同电压或不同频率特性下工作的器件，按照“Johnson Limit”，在同一集成电路上，与基极区掺杂分布的变化影响相同，发射极区中不同的掺杂分布造成或多或少的影响。
图3a-3e表示对于依照本发明具有不同特性的两个NMOS晶体管，其不同制作步骤的半导体电路的横截面。
图3a表示在衬底(未示出)顶部生长的外延层3的横截面。外延层形成MOS区4，如上所述用第一类p型掺杂剂掺杂。在前面的工艺步骤中，场氧化物30已经在MOS区4顶部形成。第一开孔31和第二开孔32布置在场氧化物30中，并且不是注入MOS区4的两个暴露区域，第一保护膜33置于开孔中的一个上面，在这个例子中是在第二开孔32上面。第二类p型第一掺杂剂p3通过所述第一开孔31用离子注入技术引入，导致在所述暴露的MOS区有大量杂质34。
当然可能如前面的例子通过两个开孔注入第一杂质，但是这个例子描述了实现任意组合的可能性。
第一保护膜33然后被去除，第二保护膜35被置于所述第一开孔31上面，通过第二开孔32暴露所述MOS区4，如图3b所示。第二类p型第二掺杂剂p4通过所述第二开孔32用离子注入技术引入，导致在所述暴露的MOS区有另一数量杂质36。
去除保护膜，并然后在所述暴露的MOS区顶部淀积栅极氧化物11。在栅极氧化物11的制作期间，使该器件进行退火，并使杂质分布形成掺杂区37’,37”。这些步骤的结果在图3c中表示。
图3d表示图3c器件的横截面，其中多晶硅栅极12已经形成，带有间隔13。本领域的技术人员对这些制作步骤是熟悉的，因此描述源极区14和漏极区15的制作，和多晶硅栅极12用离子注入技术掺杂第二类n型掺杂剂N1，比如砷的这些制作步骤如图3e所描述。源极区和漏极区的建立进一步在掺杂区37’,37”中分布杂质，从而减少进入沟道区10’,10”的掺杂区，其中所述沟道区有不同掺杂分布和不同的阈值电压。
这些例子只是表示出每一种类型的两个晶体管，但是不言而喻，使用本发明方法，每一种类型中可以实现任意数量晶体管。而且，该方法不限定在仅仅两类晶体管，而是可以用于任意数量的晶体管类型。
所示的例子只是表示双极型NPN和NMOS晶体管，但本方法可以容易地用于制作双极型PNP和PMOS晶体管，或任何其他类型晶体管，比如用于高频的双重多双极晶体管。
保护膜最好由光刻胶构成，由于它能用非破坏性的去除方法，但其他膜也可以使用，比如氧化物、氮化物和聚酰亚胺。

Claims (10)

1．一种至少一个半导体电路的半导体制作方法，该电路包括多个实现在半导体衬底(1)上的特定类型的双极型晶体管(NPN1,NPN2)，所述方法包括下列步骤：
-在具有第一类型(n)第一掺杂剂的所述半导体衬底(1)上安排第一区域(16)，
-在所述第一区域(16)中形成至少一个第一(6’)和一个第二(6”)基极区，
-通过引入所述第一类型(n)第二掺杂剂到所述基极区(6’,6”)的每一个，形成发射极区(7)，和
-通过引入所述第一类型(n)第三掺杂剂到所述第一区域(16)中，形成收集极区(8)，
其特征在于所述形成基极区(6’,6”)的步骤包括下列步骤：
-分别引入至少一个第二类型(p)的第四(p1)和第五(p2)掺杂剂到至少一个所述第一区域(16)的第一和第二区内，第二类型与(p)第一类型(n)相反，所述第四和第五掺杂剂具有不同的剂量参数，以及
-在形成所述发射极(7)的步骤之前，退火所述衬底以分别建立所述至少一个第一(6’)和第二(6”)基极区，由此在单个退火步骤期间建立至少两个具有不同掺杂分布的基极区，并且在所述半导体电路中建立至少两个具有不同特性的双极型晶体管。
2．权利要求1的半导体制作方法，其中引入所述第四和第五掺杂剂(p1,p2)的每个步骤包括：
-选择至少一个区域(21,22)，用来引入至少一种所述掺杂剂(p1,p2)，和
-把所述至少一种掺杂剂(p1,p2)离子注入到所述区域(16)中的所述至少一个区域中。
3．权利要求2的半导体制作方法，其中引入所述第四和第五掺杂剂的步骤进一步包括下列步骤：
-在所述离子注入步骤之前，用保护层(24)涂敷该区域，和
-在所述离子注入步骤之后，从该区域去除所述保护层。
4．权利要求1-3中任一个的半导体制作方法，其中每一组剂量参数借助于改变剂量参数和/或能量参数来选择。
5．权利要求1-4中任一个的半导体制作方法，其中所述至少两个双极型晶体管中每一个发射极区(7)，被选择成基本相同。
6．一种至少一个半导体电路的半导体制作方法，该电路包括多个实现在半导体衬底(1)上的特定类型的MOS晶体管(NMOS1,NMOS2)，所述方法包括下列步骤：
-在所述半导体衬底(1)上安排第一区域(4)，
-在所述第一区域(4)中形成至少一个第一(10’)和一个第二(10”)沟道区，
-通过引入第一类型(n)第一掺杂剂，在每个沟道区(10’,10”)的两个相反面上形成源极区(14)和漏极区(15)，
其特征在于所述形成沟道区的步骤包括下列步骤：
-分别引入至少一种第二类型(p)的第二(p3)和第三(p4)掺杂剂到至少一个所述第一区域(4)的第一和第二区域内，第二类型(p)与所述第一类型(n)相反，所述第二和第三掺杂剂具有不同的剂量参数，以及
-在形成所述源极区(14)和漏极区(15)的步骤之前，退火所述衬底以分别建立至少一个第一(10’)和第二(10”)沟道区，
由此在单个退火步骤期间建立至少两个具有不同掺杂分布的沟道区，并且在所述半导体电路中建立至少两个具有不同特性的MOS晶体管(NMOS1,NMOS2)。
7．权利要求6的半导体制作方法，其中引入所述第二和第三掺杂剂(p3,p4)的每个步骤包括：
-选择至少一个区域(31,32)，用来引入至少一种所述掺杂剂(p3,p4)，和
-把所述至少一种掺杂剂(p3,p4)离子注入到所述区域(4)中的所述至少一个区域中。
8．权利要求7的半导体制作方法，其中所述引入所述第二和第三掺杂剂的步骤进一步包括下列步骤：
-在所述离子注入步骤之前，用保护层(33,35)涂敷该区域，和
-在所述离子注入步骤之后，从该区域去除所述保护层。
9．权利要求6-8中任一个的半导体制作方法，其中每一组剂量参数借助于改变掺杂参数和/或能量参数来选择。
10．权利要求6-9中任一个的半导体制作方法，其中所述至少两个MOS晶体管中每一个源极区(14)和漏极区(15)，被选择成基本相同。
CN99813035A 1998-11-04 1999-10-27 半导体制作方法 Pending CN1325544A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SE98037674 1998-11-04
SE9803767A SE514707C2 (sv) 1998-11-04 1998-11-04 Metod för halvledartillverkning

Publications (1)

Publication Number Publication Date
CN1325544A true CN1325544A (zh) 2001-12-05

Family

ID=20413175

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99813035A Pending CN1325544A (zh) 1998-11-04 1999-10-27 半导体制作方法

Country Status (10)

Country Link
US (2) US6313001B1 (zh)
EP (1) EP1145306A1 (zh)
JP (1) JP2002529914A (zh)
KR (1) KR20010080271A (zh)
CN (1) CN1325544A (zh)
AU (1) AU1431500A (zh)
CA (1) CA2349559A1 (zh)
HK (1) HK1042163A1 (zh)
SE (1) SE514707C2 (zh)
WO (1) WO2000026962A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100424909C (zh) * 2006-05-25 2008-10-08 中国科学院长春应用化学研究所 金属基极有机晶体管及其制备方法
CN110890366A (zh) * 2018-09-07 2020-03-17 长鑫存储技术有限公司 半导体存储器的制备方法及半导体存储器

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6448160B1 (en) * 1999-04-01 2002-09-10 Apd Semiconductor, Inc. Method of fabricating power rectifier device to vary operating parameters and resulting device
US7772653B1 (en) 2004-02-11 2010-08-10 National Semiconductor Corporation Semiconductor apparatus comprising bipolar transistors and metal oxide semiconductor transistors
US7067383B2 (en) * 2004-03-08 2006-06-27 Intersil Americas, Inc. Method of making bipolar transistors and resulting product
US20060148188A1 (en) * 2005-01-05 2006-07-06 Bcd Semiconductor Manufacturing Limited Fabrication method for bipolar integrated circuits
EP2232559B1 (en) 2007-09-26 2019-05-15 STMicroelectronics N.V. Adjustable field effect rectifier
US8148748B2 (en) * 2007-09-26 2012-04-03 Stmicroelectronics N.V. Adjustable field effect rectifier
WO2010080855A2 (en) 2009-01-06 2010-07-15 Lakota Technologies Inc. Self-bootstrapping field effect diode structures and methods
US9443773B2 (en) * 2009-02-06 2016-09-13 Nxp B.V. IC and IC manufacturing method
WO2010127370A2 (en) 2009-05-01 2010-11-04 Lakota Technologies, Inc. Series current limiting device
US9252293B2 (en) * 2014-01-22 2016-02-02 Alexei Ankoudinov Trench field effect diodes and methods of manufacturing those diodes
US9419116B2 (en) 2014-01-22 2016-08-16 Alexei Ankoudinov Diodes and methods of manufacturing diodes

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5548704B2 (zh) * 1973-06-01 1980-12-08
DE2453134C3 (de) * 1974-11-08 1983-02-10 Deutsche Itt Industries Gmbh, 7800 Freiburg Planardiffusionsverfahren
US4025364A (en) * 1975-08-11 1977-05-24 Fairchild Camera And Instrument Corporation Process for simultaneously fabricating epitaxial resistors, base resistors, and vertical transistor bases
US4133701A (en) * 1977-06-29 1979-01-09 General Motors Corporation Selective enhancement of phosphorus diffusion by implanting halogen ions
US4535531A (en) * 1982-03-22 1985-08-20 International Business Machines Corporation Method and resulting structure for selective multiple base width transistor structures
US4596605A (en) 1982-12-14 1986-06-24 Junichi Nishizawa Fabrication process of static induction transistor and solid-state image sensor device
JPS60117765A (ja) * 1983-11-30 1985-06-25 Fujitsu Ltd 半導体装置の製造方法
US4882294A (en) * 1988-08-17 1989-11-21 Delco Electronics Corporation Process for forming an epitaxial layer having portions of different thicknesses
KR930010116B1 (ko) 1990-10-22 1993-10-14 한국전기통신공사 BiCMOS 소자의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100424909C (zh) * 2006-05-25 2008-10-08 中国科学院长春应用化学研究所 金属基极有机晶体管及其制备方法
CN110890366A (zh) * 2018-09-07 2020-03-17 长鑫存储技术有限公司 半导体存储器的制备方法及半导体存储器

Also Published As

Publication number Publication date
KR20010080271A (ko) 2001-08-22
EP1145306A1 (en) 2001-10-17
SE514707C2 (sv) 2001-04-02
US6313001B1 (en) 2001-11-06
SE9803767D0 (sv) 1998-11-04
JP2002529914A (ja) 2002-09-10
WO2000026962A1 (en) 2000-05-11
CA2349559A1 (en) 2000-05-11
AU1431500A (en) 2000-05-22
US20010005608A1 (en) 2001-06-28
HK1042163A1 (zh) 2002-08-02

Similar Documents

Publication Publication Date Title
JP3205361B2 (ja) 縦方向電流によるパワーｍｏｓトランジスタを製造するための方法
KR100564890B1 (ko) 바이폴라/cmos집적회로의제조
US5897363A (en) Shallow junction formation using multiple implant sources
US5618688A (en) Method of forming a monolithic semiconductor integrated circuit having an N-channel JFET
EP0747966A2 (en) High efficiency quasi-vertical DMOS in MOS or BICMOS process
US4939099A (en) Process for fabricating isolated vertical bipolar and JFET transistors
WO1996030941A3 (en) Method of manufacturing a semiconductor device with a bicmos circuit
KR100391560B1 (ko) 반도체장치
CN1325544A (zh) 半导体制作方法
CN1858899A (zh) 半导体器件及其结构的制作方法
US6080614A (en) Method of making a MOS-gated semiconductor device with a single diffusion
CN1079990C (zh) 制造垂直双极型晶体管的方法
US4404738A (en) Method of fabricating an I2 L element and a linear transistor on one chip
US6376883B1 (en) Bipolar transistor and capacitor
US5681763A (en) Method for making bipolar transistors having indium doped base
KR920008422B1 (ko) 반도체 장치
US6911715B2 (en) Bipolar transistors and methods of manufacturing the same
WO1997017726A1 (en) Low collector resistance bipolar transistor compatible with high voltage integrated circuits
EP0348626B1 (en) Process for fabricating isolated vertical bipolar and JFET transistors and corresponding IC
EP0792514B1 (en) Method of making an integrated circuit with complementary isolated bipolar transitors
KR100293618B1 (ko) 수직형및수평형바이폴라트랜지스터를구비한반도체장치및그제조방법
EP0397014A2 (en) Aluminium/Boron P-Well
KR930009029B1 (ko) 반도체 장치 및 그 제조방법
EP0562217B1 (en) Lateral bipolar transistor with a low current leakage toward the substrate, corresponding integrated circuit and method of making such an integrated circuit
KR100193118B1 (ko) 전력용 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1042163

Country of ref document: HK