SE514707C2 - Metod för halvledartillverkning - Google Patents
Metod för halvledartillverkningInfo
- Publication number
- SE514707C2 SE514707C2 SE9803767A SE9803767A SE514707C2 SE 514707 C2 SE514707 C2 SE 514707C2 SE 9803767 A SE9803767 A SE 9803767A SE 9803767 A SE9803767 A SE 9803767A SE 514707 C2 SE514707 C2 SE 514707C2
- Authority
- SE
- Sweden
- Prior art keywords
- region
- type
- semiconductor
- dopant
- dopants
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 34
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 238000000034 method Methods 0.000 title claims description 27
- 239000002019 doping agent Substances 0.000 claims description 40
- 239000000758 substrate Substances 0.000 claims description 15
- 238000005468 ion implantation Methods 0.000 claims description 11
- 239000011241 protective layer Substances 0.000 claims description 10
- 238000010438 heat treatment Methods 0.000 claims description 9
- 102000004213 Neuropilin-2 Human genes 0.000 claims description 3
- 108090000770 Neuropilin-2 Proteins 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- XRCFXMGQEVUZFC-UHFFFAOYSA-N anisindione Chemical compound C1=CC(OC)=CC=C1C1C(=O)C2=CC=CC=C2C1=O XRCFXMGQEVUZFC-UHFFFAOYSA-N 0.000 claims 2
- 229960002138 anisindione Drugs 0.000 claims 2
- 239000010410 layer Substances 0.000 description 16
- 239000012535 impurity Substances 0.000 description 11
- 238000007654 immersion Methods 0.000 description 4
- 239000000356 contaminant Substances 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 102000004207 Neuropilin-1 Human genes 0.000 description 2
- 108090000772 Neuropilin-1 Proteins 0.000 description 2
- AWMVMTVKBNGEAK-UHFFFAOYSA-N Styrene oxide Chemical compound C1OC1C1=CC=CC=C1 AWMVMTVKBNGEAK-UHFFFAOYSA-N 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000006735 deficit Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8248—Combination of bipolar and field-effect technology
- H01L21/8249—Bipolar and MOS technology
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Description
lO 514 7.07 2 Genom att variera parametrarna för dessa tvâ steg kan egenskaperna för transistorn anpassas inom ett stort omrâde.
För en anordning vilken kommer att arbeta vid en väldigt hög frekvens är det nödvändigt med en grund och abrupt bas (vilket erhålls genom att använda låg implantationsenergi och en kort vårmecykel), emedan för làgbrustransistorer eller omkopplingstransistorer föredras bredare basar med lägre basresistans och/eller bättre kapacitet att ta hand om ström.
Vid tillverkning av halvledaranordningar pä ett halvledar- substrat görs vanligtvis varje typ av aktiva anordningar, t ex NMOS-transistorer eller NPN-bipolära transistorer, med en uppsättning av egenskaper, på grund av svårigheter med att kontrollera olika egenskaper inom varje typ av aktiva anordningar. Variationer i egenskaper görs företrädesvis genom att ändra det geometriska mönstret hos de aktiva anordningarna.
Det vanliga sättet att tillverka halvledaranordningar innefattar följande steg: maskning, introduktion av dopämnen i omaskade områden och värmesteg. Introduktionen av dopämnen görs normalt av jonimplantation och bestämmer en del av egenskaperna för varje anordning.
En halvledarkrets kan innefatta aktiva anordningar, t ex transistorer, och passiva anordningar, t ex motstånd och kondensatorer. Mer komplexa kretsar innefattar transistorer av olika typer, t ex BiCMOS-processer. En sådan process beskrivs i US patent nr 5,l49,663 av Chai et al, där olika typer av transistorer tillverkas samtidigt.
Introduktion av dopämnen kan också utföras sekventiellt i samma omaskade område innan värmesteget, såsom beskrivet i US patent nr 4,596,605. 234l5sea.doc; 00-02-25 514. 707 3 Ovan nämnda kända teknik förutser inte behovet av att ha transistorer av samma typ med olika uppsättningar av egenskaper implementerade på samma chip.
Sammanfattning Ett syfte med föreliggande uppfinning är att tillhandahålla med metod för tillverkning av halvledarkretsar som innefattar ätminstone två aktiva anordningar av samma typ, med olika uppsättning av egenskaper.
Ett annat syfte med uppfinningen är att tillhandahålla en metod där de olika egenskaperna enkelt kan kontrolleras och implementeras.
Dessa syften uppnås genom en metod för halvledartillverkning av en halvledarkrets, vilken krets innefattar ett flertal av aktiva anordningar av en specifik typ, vilka är implementerade pà ett halvledarsubstrat. Metoden innefattar stegen av att anordna en första region pà nämnda halvledarsubstrat, och att implementera åtminstone tvä aktiva anordningar av nämnda typ i nämnda första region, där nämnda aktiva anordningar har olika uppsättningar av egenskaper. Steget för att implementera nämnda ätminstone tvä aktiva anordningar innefattar åtminstone ett steg av att skapa åtminstone en första och en andra underregion inom nämnda första region, där nämnda åtminstone första steg innefattande ytterligare ett steg att introducera ätminstone ett första och ett andra dopämne som har olika uppsättning av dosparametrar, in i ätminstone ett första respektive ett andra område hos nämnda första region, och nämnda ätminstone första och andra dopämne är av en liknande typ, och ett steg för att värmebehandla nämnda substrat för att skapa nämnda åtminstone första respektive andra underregion, varigenom ätminstone tvä underregioner skapas med olika dopämne, vilka har ätminstone en olika dosparameter 23415sea.doc; 00-02-25 514, 707 4 under ett enda värmesteg och olika dopprofiler kan tillverkas på en enda integrerad krets och anordningar för olika underblock kan avstämmas separat och förbättra prestandan hos kretsen och systemet.
Mer detaljerade utföringsformer av föreliggande uppfinning är beskrivna i de oberoende kraven.
En fördel med föreliggande uppfinning är att det är möjligt att kombinera aktiva anordningar av samma typ, sàsom en NPN bipolär transistor, med olika uppsättningar av egenskaper på samma halvledarkrets, och därigenom optimera prestandan och funktionen hos chipet.
En annan fördel är att egenskaperna hos olika anordningar kan varieras inom ett stort område.
Kortfattad beskrivning av ritningarna Fig. 1 visar ett tvärsnitt av en BiCMOS-krets, innefattande två typer av transistorer tillverkade enligt uppfinningen.
Fig. 2a-2c visar tvärsnitt av olika tillverkningssteg för tvà NPN-bipolära transistorer som har olika egenskaper enligt uppfinningen.
Fig. 3a-3e visar tvärsnitt av olika tillverkningssteg för tvà NMOS-transistorer som har olika egenskaper enligt uppfinningen.
Detaljerad beskrivning av utföringsformer Fig. 1 visar ett tvärsnitt av en BiCMOS-krets, innefattande två typer av transistorer tillverkade enligt uppfinningen, BiCMOS-kretsen är tillverkad på ett substrat 1, vilket är dopat med ett dopàmne av en första typ i detta exempel p.
Begravda lager 2 är anordnade mellan substratet och ett 23415sea.doc; 00-02~25 .t ._ . . .n »l t- ur: ef - -f <. f. <1 t r 1 t < f Q v -« ff \.- ._ < < r : - .U f: _ :.\ =« <<< ~ L - i 1 r r << 1 t .w f < 1 « v .- kr .. n fy ff Uf epitaxial-lager 3. Varje begravt lager 2 är dopat med ett dopâmne av en andra typ, i detta exempel n, och utgör en del av en kollektor i en bipolär transistor NPN1 och NPN2, vilken är en första typ av transistor.
Epitaxial-lagret 3 är ursprungligen dopat med ett dopâmne av den första typen p, och en andra typ av transistor, NMOS- transistor NMOSl och NMOS2, implementeras i denna region, den så kallade MOS-regionen 4. Regionen ovanför de begravda lagren 2 är dopat med ett dopâmne av en andra typ n för att bilda en bipolär region 16 (BIP-region), där de bipolära transistorerna implementeras.
MOS-regionen 4 är i detta fall epitaxial-lagret 3, men kan utgöras av vilken som helst lämplig dopad brunn, p- eller n- typ. Epitaxial-lagret 3 är, för tydlighets skull, ansedd att vara en brunn av nämnda första typ p.
Varje bipolär transistor behöver vara helt isolerad från omgivande anordningar. Detta àstadkommes genom att implementera isolationsregioner 5, vilka sträcker sig från substratet 1 till ytan av epitaxial-lagret 3. Varje bipolär transistor har en basregion 6', 6", vilka är dopade med ett dopâmne av en första typ p och inom denna basregion finns en emitterregion 7, vilken är dopad med ett dopâmne av en andra typ n. En kollektorregion 8 vilken är dopad med ett dopâmne av den andra typen n implementeras vid sidan om basregionen 6', 6”. Varje bipolär transistor NPN1, NPN2 har en emitterkontakt el, e2, en baskontakt bl, bg och en kollektorkontakt cl, cz.
Varje NMOS-transistor har en kanalregion l0', 10"., vilka är dopade med ett dopâmne av samma typ som MOS-regionen (p). En styroxid 11, ett polykiselstyre 12 och distanser 13 skapas därefter ovanpå varje kanalregion 10', 10”. En source-region 23415sea.doc; 00-02-25 514 707 6 14 och en drain-region 15 implementeras i MOS-regionen 4 på var sida om styret 12.
Metoden enligt uppfinningen för tillverkning av transistorer är tillâmpbar pà olika typer av aktiva anordningar, såsom bipolära transistorer och MOS-transistorer, såsom beskrivs nedan. Andra typer av aktiva anordningar kan också tillverkas av metoden enligt uppfinningen. De allmänna metoderna för tillverkning av halvledaranordningar beskrivs inte i detalj, eftersom de anses vara närliggande för en fackman inom området, och metoden enligt uppfinningen är beskriven såsom ett komplement till dessa metoder.
Fig. 2a-2d visar partiella tvärsnitt av en halvledarkrets under olika tillverkningssteg för tvà NPN-bipolära transistorer, fràn figur 1, vilka har olika egenskaper enligt uppfinningen.
Fig. 2a visar ett tvärsnitt av ett substrat (partiellt visat) som har begravda lager 2 och epitaxial-lager 3, där nämnda epitaxial-lager har blivit dopat av ett dopämne av en andra typ n för att forma en BIP-region 16. Isolationsregioner 5 har implementerats för att isolera de bipolära transistorerna fràn varandra. Under dessa processteg har ett lager av fàltoxid 20 skapats ovanpå BIP-regionen 16. Ett första dopämne P1 av en första typ p, t ex bor, jonimplanteras genom en första och en andra öppning 21, 22 i oxidlagret 20. Nämnda första dopämne har en första uppsättning av dosparametrar, t ex energi och implantationstid, vilket resulterar i ett antal föroreningar 23, vid ett första djup i BIP-regionen 16. Dessa föroreningar är markerade som plustecken i ritningarna för att indikera att föreliggande föroreningar skapar ett underskott av elektroner (grupp III-element). 23415sea.doc; 00-02-25 .U . , le < tt Mm . ~ t t; ll f e r < f < U v lf. f 1 fl z C f ß _, , .U .ff l, |l «\ .,,, k :Or , - f f c < ut i a <. i l 1 - * - w lr f.- n ra o: 7 Fig. 2b visar ett tvärsnitt av samma anordningar som figur 2a med tillägget av ett skyddande lager 24, t ex fotoresist, vilket täcker nämnda första öppning 21. Ett andra dopämne P2, av samma typ som det första dopämnet, är sålunda endast implanterat genom nämnda andra öppning 22. Nämnda andra dopämne P2 har en andra uppsättning av dosparametrar, vilket resulterar i ett annat antal av föroreningar 25, vid ett andra djup, i BIP-regionen 16. Sålunda skapas en kombination av första och andra uppsättningar av parametrar.
Relationen mellan nämnda först och andra djup kan vara godtyckligt, och t.o.m. identiskt. Den viktigaste skillnaden mellan nämnda jonimplantationer genom nämnda första och andra öppning är att åtminstone en parameter av nämnda första uppsättning av dosparametrar och kombinationen mellan nämnda första och andra uppsättningar parametrar är olika, t.ex. om samma förorening används resulterar en skillnad i jonimplantationsenergi i ytterligare föroreningar vid ett annat djup och en skillnad i jonimplantationstid, då man använder samma förorening, resulterar i olika antal av föroreningar vid samma djup.
Det skyddande lagret tas bort och anordningen utsätts för ett värmesteg under en förutbestämd tid för att fördela föroreningarna och forma basregionerna 6', 6”. Basregionerna har olika dopprofiler på grund av tidigare implantationssteg.
Under värmesteget växer en basoxid 26 ovanpå varje basregion.
Detta illustreras i figur 2c.
En emitterregion 7 skapas i basregionen 6', 6” och en kollektorregion 8 skapas vid sidan av nämnda basregion.
Samtidigt växer en emitteroxid 27 och en kollektoroxid 28 ovanpå respektive region. Detta illustreras i figur 2d. 23415sea.doc; 00-02-25 - ; ._ : f., . f. n L: 1- r< -, e < _. _ <- av -o< < - .- c r rt « c v - = f <-. _ rf 8 Emitterregionen, basregionen och kollektorregionen är därefter kontakterade för att skapa en emitterkontakt el, eg en baskontakt bl, bg och en kollektorkontakt cl, c2, såsom visas i figur 1. Detta gör det möjligt att sammanbinda halvledaranordningarna i en halvledarkrets eller gör det möjligt att komma ät transistorerna direkt.
Denna teknik för att tillverka bipolära transistorer med olika dopprofiler i basregionen kan naturligtvis användas för tillverkning av bipolära transistorer med olika kollektor- och emitterregioner. Olika dopprofiler i kollektorregionen tillhandahåller anordningar som kan fungera med olika matningsspänningar eller olika frekvensegenskaper, enligt ”Johnson Limit", pà samma integrerade krets, och olika dopprofiler i emitterregioner orsakar mer eller mindre samma effekt som variationer i dopprofilerna i basregionerna.
Fig. 3a-3e visar tvärsnitt av en halvledarkrets under olika tillverkningssteg för två NMOS-transistorer som har olika egenskaper enligt uppfinningen.
Fig. 3a visar ett tvärsnitt av ett epitaxial-lager 3, som växes ovanpå ett substrat (inte visat). Epitaxial-lagret utgör en MOS-region 4, vilken är dopad med ett dopämne av den första typen p, sàsom beskrivits ovan. Under tidigare processteg har en fältoxid 30 skapats ovanpå MOS-regionen 4. En första 31 och en andra 32 öppning är anordnade i fâltoxiden 30, och istället för att implantera båda exponerade ytorna av MOS-regionen 4 placeras ett första skyddande lager 33 över en av öppningarna, i detta exempel den andra öppningen 32. Ett första dopämne P3 av den andra typen p introduceras genom nämnda första öppning med hjälp av jonimplantation, vilket resulterar i ett antal föroreningar 34 i nämnda exponerade MOS-region. 23415sea.doc; 00-02-25 lO .. - H 1 «» n L ~ . .'« I < . f ~ 1- w = .. - .w > .r - <1 \ -cr « < « 1.4 f. .y 4 m ~ w « m .l f: . 9 Det är naturligtvis möjligt att implementera den första föroreningen genom båda öppningarna såsom i tidigare exempel, men detta exempel visar möjligheten till godtyckliga kombinationer.
Det första skyddande lagret 33 tas därefter bort och ett andra skyddande lager 35 placeras över nämnda första öppning 31, och exponerar nämnda MOS-region 4 genom den andra öppningen 32, såsom visas i figur 3b. Ett andra dopämne P4 av den andra typen p introduceras genom nämnda andra öppning 32 med hjälp av jonimplantation, vilket resulterar i ett annat antal av föroreningar 36 i nämnda exponerade MOS-region.
Det skyddande lagret tas bort och en styroxid ll deponeras därefter ovanpå nämnda exponerade MOS-regioner. Anordningen utsätts för ett värmesteg under tillverkningen av nämnda styroxid ll och föroreningarna distribueras för att utgöra dopade regioner 37', 37”. Resultatet av dessa steg visas i figur 3c.
Figur 3d visar ett tvärsnitt av anordningen från figur 3c där ett polykiselstyre 12 har skapats med distanser 13. Dessa tillverkningssteg är kända för en fackman inom området och så är fallet med tillverkningsstegen, som beskriver tillverk- ningen av source- 14 och drain- 15 regioner och dopning av polykiselstyre 12 genom att använda jonimplantation med ett dopämne N1 av den andra typen n, såsom arsenik, såsom visas i figur 3e. Upprättandet av source- och drain-regioner distribuerar föroreningarna ytterligare i de dopade regionerna 37' och 37” och reducerar också de dopade regionerna in i kanalregionerna 10', 10” där nämnda kanalregioner har olika dopprofiler och olika tröskelspänningar.
Dessa exempel visar endast två transistorer av varje CYP, men det bör förstås att ett godtyckligt antal av transistorer inom 234l5seb.doc; 00-02-25 f < 514 "m7 varje typ kan implementeras genom att använda metoden enligt uppfinningen. Dessutom är metoden inte begränsad till två typer av transistorer utan kan användas för vilket antal av tansistortyper som helst.
De visade exemplena visar endast bipolära NPN- och NMOS- transistorer, men metoden kan direkt användas vid tillverkning av bipolära PNP- och PMOS-transistorer, eller vilken annan typ av transistor som helst, såsom dubbelpolybipolära transistorer för högfrekvens.
Det skyddade lagret är företrädesvis en fotoresist, på grund av dess icke-förstörande borttagningsprocess, men andra typer av beläggning kan också användas, såsom oxid, nitrid och polyamid. 23415sea.doc; 00-02-25
Claims (10)
1. l. En metod för halvledartillverkning av åtminstone en halvledarkrets, vilken krets innefattar ett flertal av bipolära transistorer (NPNI, NPN2) av en specifik typ, vilka är implementerade på ett halvledarsubstrat (1), där nämnda metod innefattar stegen: - att anordna av en första region (16) på nämnda halvledarsubstrat (1) vilken har en första dopämne av en första typ (n), - att utforma av åtminstone en första (6') och en andra (6”) basregion i nämnda första region (16), - att utforma av en emitterregion (7) genom introduktion av ett andra dopämne av nämnda första typ (n) in i varje av nämnda basregioner (6', 6"), och - att utforma en kollektorregion (8) genom introduktion av ett tredje dopämne av nämnda första typ (n) in i nämnda första region (16), kännetecknat av att nämnda steg för att utforma nämnda basregioner (6', 6") innefattar stegen av: - att introducera åtminstone ett fjärde (P1) och ett femte (P2) dopämne av en andra typ (p), motsatt till nämnda första typ (n), där nämnda fjärde och femte dopämne har olika uppsättningar av DOS-parametrar, in i åtminstone ett första och ett andra område av nämnda första region (16), och - att värmebehandla nämnda substrat för att skapa nämnda åtminstone första (6') respektive andra (6”) 23415seb.doc; 00-03-01 10 15 20 25 514 707 12 basregion innan nämnda steg för att utforma nämnda emitterregion (7), varigenom åtminstone två basregioner skapas med olika dopprofiler under ett enkelt steg av värmebehandling och åtminstone två bipolära transistorer skapas med olika egenskaper i nämnda halvledarkrets.
2. Metod för halvledartillverkning enligt krav 1, varvid varje steg av att introducera nämnda fjärde och femte dopämne (P1, P2) innefattar: - att välja ut åtminstone ett område (21, 22) för att introducera åtminstone ett av nämnda dopämnen (Ph P2), och - att jonimplantera nämnda åtminstone ett dopämne (Ph P2) in i nämnda åtminstone ett omrâde i nämnda region (16).
3. Metod för halvledartillverkning enligt krav 2 varvid nämnda steg för introducering av nämnda fjärde och femte dopämne ytterligare innefattar stegen av: - att belägga regionen med ett skyddande lager (24) innan nämnda jonimplantationssteg, och - att ta bort nämnda skyddande lager från regionen efter nämnda jonimplantationssteg.
4. Metod för halvledartillverkning enligt nàgot av kraven l-3, varvid varje uppsättning av dosparameter väljes genom variation av dosparametrar eller energiparametrar.
5. Metod för halvledartillverkning enligt nàgot av kraven 1-4, varvid varje emitterregion (7) av nämnda 2341Sseb.doc; 00-03-01 10 15 20 25 5-14 «-7 07 13 àtminstone två bipolära transistorer väljes att vara väsentligen lika.
6. En metod för halvledartillverkning av åtminstone en halvledarkrets, vilken krets innefattar ett flertal av MOS- transistorer (NMOSl, NMOS2) av en specifik typ, vilka är implementerade pá ett halvledarsubstrat (1) där nämnda metod innefattar stegen: - att anordna en första region (4) på nämnda halvledarsubstrat (l), - att utforma åtminstone en första (l0') och en andra (lO”) kanalregion i nämnda första region (4), och - att utforma en source-region (14) och en drain-region (15) genom att introducera ett första dopämne av en första typ (n) pà två motstàende sidor av varje kanalregion (lO', 10"), kännetecknat av att nämnda steg för att utforma nämnda kanalregioner innefattar stegen: - att introducera åtminstone ett andra (P3) och ett tredje (P4) dopämne av en andra typ (p), motstàende nämnda första typ (n), där nämnda andra och tredje dopämne har olika uppsättningar av dosparametrar in i åtminstone ett första respektive ett andra område av nämnda första region (4), och - att värmebehandla nämnda substrat för att skapa nämnda åtminstone första (lO') respektive andra (lO”) kanalregion innan nämnda steg för utformning av nämnda source-region (14) och drain-region (15), 23415seb.doc; 00-03-01 10 15 20 25 51-4 707 14 varigenom åtminstone två kanalregioner skapas med olika dosprofiler under ett enda steg av värmebehandling och àtminstone tvà MOS-transistorer (NMOS1, NMOS2) skapas med olika tröskelspänning i nämnda halvledarkrets.
7. Metod för halvledartillverkning enligt krav 6, varvid varje steg för introducering av nämnda andra och tredje dopämne (P3, P4)innefattar: - att välja ut åtminstone ett område (31, 32) för att introducera åtminstone ett av nämnda dopämnen (Py P4), och - att jonimplantera nämnda àtminstone ett dopämne (PL P4) in i nämnda åtminstone ett område i nämnda region (4).
8. Metod för halvledartillverkning enligt krav 7, varvid nämnda steg för introducering av nämnda andra och tredje dopämne ytterligare innefattar stegen av: - att belägga regionen med ett skyddande lager (33, 35) innan nämnda jonimplantationssteg, och - att ta bort nämnda skyddande lager frän regionen efter nämnda jonimplantationssteg.
9. Metod för halvledartillverkning enligt nàgot av kraven 6-8, varvid varje uppsättning av dosparametrar väljes genom att variera dosparametrar och/eller energiparametrar.
10. Metoden för halvledartillverkning enligt något av kravena 6-9, varvid varje source-region (14) och varje drain~ region (15) av nämnda, åtminstone tvà MOS-transistorer väljes att vara väsentligen lika. 23415seb.doc; 00-03-01
Priority Applications (11)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SE9803767A SE514707C2 (sv) | 1998-11-04 | 1998-11-04 | Metod för halvledartillverkning |
| AU14315/00A AU1431500A (en) | 1998-11-04 | 1999-10-27 | Method for semiconductor manufacturing |
| JP2000580245A JP2002529914A (ja) | 1998-11-04 | 1999-10-27 | 半導体の製造法 |
| KR1020017004974A KR20010080271A (ko) | 1998-11-04 | 1999-10-27 | 반도체 제조 방법 |
| EP99971582A EP1145306A1 (en) | 1998-11-04 | 1999-10-27 | Method for semiconductor manufacturing |
| CN99813035A CN1325544A (zh) | 1998-11-04 | 1999-10-27 | 半导体制作方法 |
| CA002349559A CA2349559A1 (en) | 1998-11-04 | 1999-10-27 | Method for semiconductor manufacturing |
| PCT/SE1999/001942 WO2000026962A1 (en) | 1998-11-04 | 1999-10-27 | Method for semiconductor manufacturing |
| US09/433,795 US6313001B1 (en) | 1998-11-04 | 1999-11-03 | Method for semiconductor manufacturing |
| US09/785,277 US20010005608A1 (en) | 1998-11-04 | 2001-02-20 | Method for semiconductor manufacturing |
| HK02103935.0A HK1042163A1 (zh) | 1998-11-04 | 2002-05-27 | 半導體製作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SE9803767A SE514707C2 (sv) | 1998-11-04 | 1998-11-04 | Metod för halvledartillverkning |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| SE9803767D0 SE9803767D0 (sv) | 1998-11-04 |
| SE514707C2 true SE514707C2 (sv) | 2001-04-02 |
Family
ID=20413175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SE9803767A SE514707C2 (sv) | 1998-11-04 | 1998-11-04 | Metod för halvledartillverkning |
Country Status (10)
| Country | Link |
|---|---|
| US (2) | US6313001B1 (sv) |
| EP (1) | EP1145306A1 (sv) |
| JP (1) | JP2002529914A (sv) |
| KR (1) | KR20010080271A (sv) |
| CN (1) | CN1325544A (sv) |
| AU (1) | AU1431500A (sv) |
| CA (1) | CA2349559A1 (sv) |
| HK (1) | HK1042163A1 (sv) |
| SE (1) | SE514707C2 (sv) |
| WO (1) | WO2000026962A1 (sv) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6448160B1 (en) * | 1999-04-01 | 2002-09-10 | Apd Semiconductor, Inc. | Method of fabricating power rectifier device to vary operating parameters and resulting device |
| US7772653B1 (en) | 2004-02-11 | 2010-08-10 | National Semiconductor Corporation | Semiconductor apparatus comprising bipolar transistors and metal oxide semiconductor transistors |
| US7067383B2 (en) * | 2004-03-08 | 2006-06-27 | Intersil Americas, Inc. | Method of making bipolar transistors and resulting product |
| US20060148188A1 (en) * | 2005-01-05 | 2006-07-06 | Bcd Semiconductor Manufacturing Limited | Fabrication method for bipolar integrated circuits |
| CN100424909C (zh) * | 2006-05-25 | 2008-10-08 | 中国科学院长春应用化学研究所 | 金属基极有机晶体管及其制备方法 |
| WO2009042807A2 (en) | 2007-09-26 | 2009-04-02 | Lakota Technologies, Inc. | Adjustable field effect rectifier |
| US8148748B2 (en) * | 2007-09-26 | 2012-04-03 | Stmicroelectronics N.V. | Adjustable field effect rectifier |
| US8643055B2 (en) | 2007-09-26 | 2014-02-04 | Stmicroelectronics N.V. | Series current limiter device |
| WO2010080855A2 (en) | 2009-01-06 | 2010-07-15 | Lakota Technologies Inc. | Self-bootstrapping field effect diode structures and methods |
| WO2010089675A1 (en) * | 2009-02-06 | 2010-08-12 | Nxp B.V. | Ic and ic manufacturing method |
| US9252293B2 (en) * | 2014-01-22 | 2016-02-02 | Alexei Ankoudinov | Trench field effect diodes and methods of manufacturing those diodes |
| US9419116B2 (en) | 2014-01-22 | 2016-08-16 | Alexei Ankoudinov | Diodes and methods of manufacturing diodes |
| CN110890366A (zh) * | 2018-09-07 | 2020-03-17 | 长鑫存储技术有限公司 | 半导体存储器的制备方法及半导体存储器 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5548704B2 (sv) * | 1973-06-01 | 1980-12-08 | ||
| DE2453134C3 (de) * | 1974-11-08 | 1983-02-10 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Planardiffusionsverfahren |
| US4025364A (en) * | 1975-08-11 | 1977-05-24 | Fairchild Camera And Instrument Corporation | Process for simultaneously fabricating epitaxial resistors, base resistors, and vertical transistor bases |
| US4133701A (en) * | 1977-06-29 | 1979-01-09 | General Motors Corporation | Selective enhancement of phosphorus diffusion by implanting halogen ions |
| US4535531A (en) * | 1982-03-22 | 1985-08-20 | International Business Machines Corporation | Method and resulting structure for selective multiple base width transistor structures |
| US4596605A (en) | 1982-12-14 | 1986-06-24 | Junichi Nishizawa | Fabrication process of static induction transistor and solid-state image sensor device |
| JPS60117765A (ja) * | 1983-11-30 | 1985-06-25 | Fujitsu Ltd | 半導体装置の製造方法 |
| US4882294A (en) * | 1988-08-17 | 1989-11-21 | Delco Electronics Corporation | Process for forming an epitaxial layer having portions of different thicknesses |
| KR930010116B1 (ko) | 1990-10-22 | 1993-10-14 | 한국전기통신공사 | BiCMOS 소자의 제조방법 |
-
1998
- 1998-11-04 SE SE9803767A patent/SE514707C2/sv not_active IP Right Cessation
-
1999
- 1999-10-27 JP JP2000580245A patent/JP2002529914A/ja active Pending
- 1999-10-27 AU AU14315/00A patent/AU1431500A/en not_active Abandoned
- 1999-10-27 CA CA002349559A patent/CA2349559A1/en not_active Abandoned
- 1999-10-27 EP EP99971582A patent/EP1145306A1/en not_active Withdrawn
- 1999-10-27 WO PCT/SE1999/001942 patent/WO2000026962A1/en not_active Application Discontinuation
- 1999-10-27 KR KR1020017004974A patent/KR20010080271A/ko not_active Application Discontinuation
- 1999-10-27 CN CN99813035A patent/CN1325544A/zh active Pending
- 1999-11-03 US US09/433,795 patent/US6313001B1/en not_active Expired - Lifetime
-
2001
- 2001-02-20 US US09/785,277 patent/US20010005608A1/en not_active Abandoned
-
2002
- 2002-05-27 HK HK02103935.0A patent/HK1042163A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| SE9803767D0 (sv) | 1998-11-04 |
| CN1325544A (zh) | 2001-12-05 |
| US6313001B1 (en) | 2001-11-06 |
| EP1145306A1 (en) | 2001-10-17 |
| US20010005608A1 (en) | 2001-06-28 |
| JP2002529914A (ja) | 2002-09-10 |
| KR20010080271A (ko) | 2001-08-22 |
| AU1431500A (en) | 2000-05-22 |
| CA2349559A1 (en) | 2000-05-11 |
| WO2000026962A1 (en) | 2000-05-11 |
| HK1042163A1 (zh) | 2002-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5219784A (en) | Spacer formation in a bicmos device | |
| US7095094B2 (en) | Multiple doping level bipolar junctions transistors and method for forming | |
| US5856003A (en) | Method for forming pseudo buried layer for sub-micron bipolar or BiCMOS device | |
| US7164174B2 (en) | Single poly-emitter PNP using dwell diffusion in a BiCMOS technology | |
| SE514707C2 (sv) | Metod för halvledartillverkning | |
| SE519382C2 (sv) | Integrering av självinriktade MOS-högspänningskomponenter samt halvledarstruktur innefattande sådana | |
| JP2950577B2 (ja) | ＢｉＣＭＯＳ半導体集積回路の製造方法 | |
| EP0108204B1 (en) | Method for diffusing impurities and semiconductor devices fabricated by said method | |
| US5895251A (en) | Method for forming a triple-well in a semiconductor device | |
| US4111726A (en) | Bipolar integrated circuit process by separately forming active and inactive base regions | |
| EP0809286B1 (en) | A process for the fabrication of semiconductor devices having various buried regions | |
| JPH07142419A (ja) | 半導体装置の製造方法 | |
| JP3092854B2 (ja) | 半導体デバイス用のセルフアラインメント技術 | |
| JPH11121639A (ja) | Ｎ形ウエル補償注入が行われたＢｉＣＭＯＳ集積回路とその製造法 | |
| US7067383B2 (en) | Method of making bipolar transistors and resulting product | |
| JPH09275154A (ja) | 半導体装置及びその製造方法 | |
| JPH0786196A (ja) | 半導体装置製造方法 | |
| PL131611B1 (en) | Method of manufacture of semiconductor device with n-p-ntransistors and integrated n-p-n transistor of low saturation voltage and high breakdown voltage | |
| KR20020029199A (ko) | 저항소자 및 트랜지스터를 포함하는 반도체 장치 형성방법 | |
| JP2005183811A (ja) | 半導体装置の製造方法 | |
| JPH05251645A (ja) | 半導体装置及びその製造方法 | |
| JPH03240264A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| NUG | Patent has lapsed |