CN110890366A - 半导体存储器的制备方法及半导体存储器 - Google Patents

半导体存储器的制备方法及半导体存储器 Download PDF

Info

Publication number
CN110890366A
CN110890366A CN201811043856.1A CN201811043856A CN110890366A CN 110890366 A CN110890366 A CN 110890366A CN 201811043856 A CN201811043856 A CN 201811043856A CN 110890366 A CN110890366 A CN 110890366A
Authority
CN
China
Prior art keywords
ions
dose
ion
semiconductor memory
differential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811043856.1A
Other languages
English (en)
Inventor
刘铁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201811043856.1A priority Critical patent/CN110890366A/zh
Publication of CN110890366A publication Critical patent/CN110890366A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment

Abstract

本申请涉及半导体制造技术领域，具体而言，涉及一种半导体存储器的制备方法及半导体存储器。该半导体存储器的制备方法包括：提供基体；在所述基体上形成待离子注入的第一装置、第二装置及第三装置；采用第一光罩罩盖所述第三装置，以对所述第一装置及所述第二装置进行图形化处理；将至少一种离子同时注入至所述第一装置及所述第二装置，所述第一装置与所述第二装置中同种离子的注入剂量相同。该技术方案可缩短半导体存储器生产周期，降低生产成本。

Description

半导体存储器的制备方法及半导体存储器
技术领域
本申请涉及半导体制造技术领域，具体而言，涉及一种半导体存储器的制备方法及半导体存储器。
背景技术
相关技术中，DRAM(Dynamic Random Access Memory，即动态随机存取存储器)等半导体存储器包括多种类型的控制器件，且不同类型的控制器件单独进行电性调节，即：不同类型的控制器件单独进行离子注入工艺，这样在生产半导体器件时，导致离子注入的步骤增加，从而导致半导体存储器生产周期延长，生产成本提高。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本申请的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本申请的目的在于提供一种半导体存储器的制备方法及半导体存储器，可缩短半导体存储器生产周期，降低生产成本。
本申请第一方面提供了一种半导体存储器的制备方法，其特征在于，包括：
提供基体；
在所述基体上形成待离子注入的第一装置、第二装置及第三装置；
采用第一光罩罩盖所述第三装置，以对所述第一装置及所述第二装置进行图形化处理；
将至少一种离子同时注入至所述第一装置及所述第二装置，所述第一装置与所述第二装置中同种离子的注入剂量相同。
在本申请的一种示例性实施例中，所述将至少一种离子同时注入至所述第一装置及所述第二装置，包括：
将多种离子按照注入顺序依次同时注入至所述第一装置及所述第二装置。
在本申请的一种示例性实施例中，所述多种离子包括：
至少一种同剂量离子，所述同剂量离子为所述第一装置与所述第二装置中所需剂量相同的同种离子；
至少一种差剂量离子，所述差剂量离子为所述第一装置与所述第二装置中所需剂量不同的同种离子。
在本申请的一种示例性实施例中，所述将多种离子按照注入顺序依次同时注入至所述第一装置及所述第二装置，包括：
将所述同剂量离子及所述差剂量离子按照注入顺序依次同时注入至所述第一装置及所述第二装置；
其中，所述第一装置及所述第二装置中差剂量离子的注入剂量为所述第一装置及所述第二装置中所需剂量相对小的一者的所需剂量。
在本申请的一种示例性实施例中，所述第一装置中差剂量离子的所需剂量小于所述第二装置中差剂量离子的所需剂量，且所述第二装置中差剂量离子的所需剂量与所述第一装置中差剂量离子的所需剂量之间的差值为差值剂量。
在本申请的一种示例性实施例中，所述在将所述差剂量离子按照所述第一装置及所述第二装置中所需剂量相对小的一者的所需剂量同时注入至所述第一装置及所述第二装置之后，还包括：
采用第二光罩罩盖所述第一装置，以对所述第二装置继续进行图形化处理
将所述差剂量离子按照所述差值剂量注入所述第二装置中。
在本申请的一种示例性实施例中，所述第一装置包括NMOS低压装置、NMOS高压装置、读出放大装置中的一种或多种；
所述第二装置包括NMOS低压装置、NMOS高压装置、读出放大装置中的一种或多种；
所述第三装置包括NMOS低压装置、NMOS高压装置、读出放大装置中的一种或多种。
在本申请的一种示例性实施例中，所述至少一种同剂量离子包括氟离子、碳离子、砷离子、二氟化硼离子中的一种或多种。
在本申请的一种示例性实施例中，所述至少一种差剂量离子包括氟离子、碳离子、砷离子、二氟化硼离子中的一种或多种。
本申请第二方面提供了一种半导体存储器，采用上述任一项所述的半导体存储器的制备方法制备而成。
本申请提供的技术方案可以达到以下有益效果：
本申请所提供的半导体存储器的制备方法及半导体存储器，通过将第一装置与第二装置中所需的同种离子同时注入到第一装置及第二装置，即：通过合并第一装置及第二装置所需的相同离子的注入步骤，相比于相关技术中不同类型的控制器件单独进行离子注入工艺的方案，在半导体存储器的制备过程中，本申请可减少离子注入的步骤，从而可缩短半导体存储器生产周期，降低生产成本。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请一实施方式所述的半导体器件的制备方法的流程图；
图2为本申请另一实施方式所述的半导体器件的制备方法的流程图；
图3为完成图1中步骤S102后的示意图；
图4为完成图1中步骤S104后、完成图8中步骤S800后、完成图9中步骤S800后或完成图9中步骤S806后的示意图；
图5为进行图1中步骤S106时、进行图8中步骤S801时、进行图9中步骤S801时或进行图9中步骤S807时的示意图；
图6为完成图2中步骤S108后、完成图8中步骤S802后或完成图9中步骤S804后的示意图；
图7为进行图2中步骤S110时、进行图8中步骤S803后或进行图9中步骤S805后的示意图；
图8为本申请一具体实施方式所述的半导体器件的制备方法的流程图；
图9为本申请另一具体实施方式所述的半导体器件的制备方法的流程图。
附图标记说明：
图3至图7中：
10、基体；11、第三装置；12、第一装置；13、第二装置；14、第一光罩；15、第二光罩。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本申请将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
用语“一个”、“一”、“该”、“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”和“第二”等仅作为标记使用，不是对其对象的数量限制。
相关技术中，DRAM(Dynamic Random Access Memory，即动态随机存取存储器)等半导体存储器包括多种类型的控制器件，且不同类型的控制器件单独进行电性调节，即：不同类型的控制器件单独进行离子注入工艺，这样在生产半导体器件时，导致离子注入的步骤增加，从而导致半导体存储器生产周期延长，生产成本提高。
本实施方式提供了一种半导体存储器的制备方法，用于制备半导体存储器，例如：动态随机存取存储器。如图1、图3至图7所示，本实施方式的制备方法可包括：
步骤S100，提供基体10；
步骤S102、在基体10上形成待离子注入的第一装置12、第二装置13及第三装置11；
步骤S104、采用第一光罩14罩盖第三装置11，以对第一装置12及第二装置13进行图形化处理；
步骤S106、将至少一种离子同时注入至第一装置12及第二装置13，第一装置12与第二装置13中同种离子的注入剂量相同。
本申请实施方式的制备方法，在第一装置12与第二装置13需要相同的离子时，可在第一装置12及第二装置13进行图形化处理后，将第一装置12与第二装置13中所需的同种离子同时注入到第一装置12及第二装置13，即：通过合并第一装置12及第二装置13所需的相同离子的注入步骤，相比于相关技术中不同类型的控制器件单独进行离子注入工艺的方案，在半导体存储器的制备过程中，本实施方式可减少离子注入的步骤，从而可缩短半导体存储器生产周期，降低生产成本。
应当理解的是，在第三装置11需要注入离子时，且在第三装置11与第一装置12所需的离子包括同种离子时，可采用光罩将第二装置13罩盖，然后将第一装置12与第三装置11所需的同种离子同时注入至第一装置12及第三装置11；在第二装置13与第三装置11所需的离子包括同种离子时，可采用光罩将第一装置12罩盖，然后将第二装置13与第三装置11所需的同种离子同时注入至第二装置13及第三装置11；在第一装置12、第二装置13及第三装置11所需的离子包括同种离子时，可将第一装置12、第二装置13与第三装置11所需的同种离子同时注入至第一装置12、第二装置13及第三装置11。
此外，半导体存储器中不仅仅包括第一装置12、第二装置13及第三装置11，还可包括其他装置。本实施例中只列举这三个装置仅仅是为了方便描述，并不是对半导体存储器中装置的个数进行限定。
下面结合附图对本申请实施方式的制备方法的各步骤进行详细说明：
如图1和图3所示，在步骤S100中，提供基体10。
此基体10可为板状结构，但不以此为限。此外，该基体10可为单层结构，也可为多层结构。基体10可采用绝缘材料或半导体材料中的至少一种制作而成。
如图1和图3所示，在步骤S102中，在基体10上形成待离子注入的第一装置12、第二装置13及除第一装置12及第二装置13之外的第三装置11。
此待离子注入的第一装置12、第二装置13及第三装置11可凸出设置于基体10上，也可内嵌在基体10上。此外，第一装置12、第二装置13及第三装置11所在的区域可相邻，也可相对远离，视具体情况而定。
举例而言，此第一装置12可包括NMOS(N Metal Oxide Semiconductor，N型金属氧化物半导体)低压装置、NMOS高压装置、读出放大装置中的一种或多种；第二装置13可包括NMOS低压装置、NMOS高压装置、读出放大装置中的一种或多种；第三装置11可包括NMOS低压装置、NMOS高压装置、读出放大装置中的一种或多种。
如图1和图4所示，在步骤S104中，采用第一光罩14罩盖第三装置11，以对第一装置12及第二装置13进行图形化处理。
也就是说，离子注入工序可在第一装置12及第二装置13进行图形化处理之后，这样可利用第一光罩14罩盖第三装置11，如图4所示，实现对第三装置11进行遮挡，以防止在后续离子注入过程中，将第一装置12及第二装置13所需的同种离子注入到第三装置11中，影响第三装置11使用性能的情况。
需要说明的是，此第一光罩14可为光刻胶，此光刻胶包覆在第三装置11上。
如图1和图5所示，在步骤S106中，将至少一种离子同时注入至第一装置12及第二装置13，第一装置12与第二装置13中同种离子的注入剂量相同。
举例而言，由于半导体存储器中第一装置12及第二装置13中所需的同种离子可具有多种，因此，在离子注入工艺过程中，需要将多种离子按照注入顺序依次同时注入至第一装置12及第二装置13。在将第一装置12与第二装置13中所需的同种离子同时注入至第一装置12及第二装置13时，第一装置12与第二装置13中所需的同种离子的注入剂量相同。
其中，多种离子可包括至少一种同剂量离子及至少一种差剂量离子，该同剂量离子为第一装置12与第二装置13中所需剂量相同的同种离子；差剂量离子为第一装置12与第二装置13中所需剂量不同的同种离子。也就是说，第一装置12与第二装置13中同种离子的实际所需剂量可相同，也可不相同。相同剂量的同种离子可通过一次离子注入工序完成，不同剂量的同种离子可通过两次离子注入工序完成。
具体地，将多种离子按照注入顺序依次同时注入至第一装置12及第二装置13，可包括：将同剂量离子及差剂量离子按照注入顺序依次同时注入至第一装置12及第二装置13，其中，第一装置12及第二装置13中差剂量离子的注入剂量为第一装置12及第二装置13中所需剂量相对小的一者的所需剂量。
举例而言，第一装置12中差剂量离子的所需剂量小于第二装置13差剂量离子的所需剂量，且第二装置13中差剂量离子的所需剂量与第一装置12中差剂量离子的所需剂量之间的差值为差值剂量。
在将差剂量离子按照第一装置12及第二装置13中所需剂量相对小的一者的所需剂量同时注入至第一装置12及第二装置13之后，即：将差剂量离子按照第一装置12中所需剂量同时注入至第一装置12及第二装置13之后，还包括步骤S108及步骤S110，其中：
如图2和图6所示，在步骤S108中，采用第二光罩15罩盖第一装置12，以对第二装置13继续进行图形化处理.
如图2和图7所示，在步骤S110中，将差剂量离子按照差值剂量注入第二装置13中。
本实施例中，先将差剂量离子按照第一装置12中所需剂量同时注入至第一装置12及第二装置13中，然后再罩盖第一装置12，并将差剂量离子按照差值剂量注入至第二装置13中。这样在实现合并第一装置12及第二装置13所需的相同离子的注入步骤，以缩短半导体存储器生产周期的同时，还可保证第一装置12及第二装置13中所需的离子剂量符合要求，以保证导体存储器的使用性能。
举例而言，前述提到的至少一种同剂量离子可包括氟离子、碳离子、砷离子、二氟化硼离子中的一种或多种；前述提到的至少一种差剂量离子包括氟离子、碳离子、砷离子、二氟化硼离子中的一种或多种。
下面以第一装置12为NMOS低压装置，第二装置13为读出放大装置，第三装置11为除NMOS低压装置及读出放大装置之外的其他装置进行阐述，如图8和图9所示，本实施方式中半导体存储器的制备方法，具体包括：
步骤S800，采用第一光罩14罩盖其他装置，以对NMOS低压装置及读出放大装置进行图形化处理；
步骤S801，通过第一次离子注入工艺将多种离子依次同时注入至NMOS低压装置及读出放大装置，即：在第一次离子注入工艺过程中，将多种离子依次同时注入至NMOS低压装置及读出放大装置。
其中，多种离子可包括氟(F)离子、碳(C)离子、二氟化硼(BF2)离子，也就是说，NMOS低压装置与读出放大装置中均需要注入氟离子、碳离子、二氟化硼离子，具体地，通过第一次离子注入工艺可将氟离子、碳离子、二氟化硼离子依次同时注入至NMOS低压装置及读出放大装置。
需要说明的是，在第一次离子注入工艺之后，NMOS低压装置中的氟离子、碳离子、二氟化硼离子的剂量分别与读出放大装置中的氟离子、碳离子、二氟化硼离子的剂量相同。
但通常情况下，氟离子与碳离子为同剂量离子，而二氟化硼离子为差剂量离子。也就是说，读出放大装置中所需要的氟离子与碳离子的剂量与NMOS低压装置所需要的氟离子与碳离子的剂量相同；而读出放大装置中所需要的二氟化硼离子的剂量要高于NMOS低压装置所需要的二氟化硼离子的剂量，因此，第一次离子注入工艺注入的二氟化硼离子的剂量值可为NMOS低压装置所需要的二氟化硼离子的剂量值，后续再向读出放大装置中补充二氟化硼离子。
此外，多种离子还可包括砷离子，也就是说，NMOS低压装置与读出放大装置中还需要注入砷离子。此砷离子为同剂量离子，也就是说，读出放大装置中所需要的砷离子的剂量与NMOS低压装置所需要的砷离子的剂量相同。
基于前述可知，在进行完第一次离子注入工艺之后，还需要将砷离子注入到NMOS低压装置与读出放大装置中，以及向读出放大装置中补充二氟化硼离子。具体地，本实施例中砷离子的注入与二氟化硼离子的补充可通过以下两种实施方式实现：
第一种实施方式，首先，在将氟离子、碳离子、二氟化硼离子依次同时注入至NMOS低压装置及读出放大装置，还可将砷离子同时注入至NMOS低压装置及读出放大装置，即：通过第一次离子注入工艺将氟离子、碳离子、二氟化硼离子、砷离子依次同时注入至NMOS低压装置及读出放大装置。
也就是说，在第一次离子注入工艺之后，NMOS低压装置及读出放大装置均包括氟离子、碳离子、二氟化硼离子、砷离子。且NMOS低压装置中的氟离子、碳离子、二氟化硼离子、砷离子的剂量分别与读出放大装置中的氟离子、碳离子、二氟化硼离子、砷离子的剂量相同。
然后在通过第一次离子注入工艺将氟离子、碳离子、二氟化硼离子、砷离子依次同时注入至NMOS低压装置及读出放大装置之后，半导体存储器的制备方法还包括步骤S802和步骤S803，其中：
如图6和图8所示，在步骤S802中，采用第二光罩15罩盖NMOS低压装置，以对读出放大装置继续进行图形化处理。
举例而言，在第一光罩14罩盖其他装置的同时，还可采用第二光罩15罩盖NMOS低压装置，通过第一光罩14及第二光罩15对其他装置及NMOS低压装置进行遮挡，以防止后续二氟化硼离子注入到其他装置及NMOS低压装置中，影响自身使用性能的情况。而读出放大装置不需要遮挡，以便于二氟化硼离子注入至读出放大装置。
如图7和图8所示，在步骤S803中，通过第二次离子注入工艺将二氟化硼离子再次注入至读出放大装置，以增加读出放大装置中二氟化硼离子的剂量，使读出放大装置中二氟化硼离子的剂量达到目标需求量，提高读出放大装置的使用性能。
采用第一种实施方式制备半导体存储器，可分别省略一次氟离子、碳离子及砷离子的注入步骤，从而可以有效地减少半导体存储器的生产成本，缩短半导体存储器的生产周期。
假设每道离子注入成本为0.1美元，对于一个月产10万片的半导体厂，本申请每月可以节省成本3万美元。假设每道离子注入循环时间为1小时，本申请可以缩短生产周期3小时。
第二种实施方式，在通过第一次离子注入工艺将氟离子、碳离子、二氟化硼离子依次同时注入至NMOS低压装置及读出放大装置之后，如图2所示，半导体存储器的制备方法还可包括步骤S804、步骤S805、步骤S806及步骤S807，其中：
如图6和图9所示，在步骤S804中，采用第二光罩15罩盖NMOS低压装置，以对读出放大装置继续进行图形化处理。
举例而言，在第一光罩14罩盖其他装置的同时，还可采用第二光罩15罩盖NMOS低压装置，通过第一光罩14及第二光罩15对其他装置及NMOS低压装置进行遮挡，以防止后续二氟化硼离子注入到其他装置及NMOS低压装置中，影响自身使用性能的情况。而读出放大装置不需要遮挡，以便于二氟化硼离子注入至读出放大装置。
如图7和图9所示，在步骤S805中，通过第二次离子注入工艺将二氟化硼离子再次注入至读出放大装置，以增加读出放大装置中二氟化硼离子的剂量，使读出放大装置中二氟化硼离子的剂量达到目标需求量，提高读出放大装置的使用性能。
如图4和图9所示，在步骤S806中，继续对NMOS低压装置及读出放大装置进行图像化处理。
具体地，通过将第二光罩15取下，以露出NMOS低压装置及读出放大装置。
如图5和图9所示，在步骤S807中，通过第三次离子注入工艺将砷离子同时注入至NMOS低压装置及读出放大装置，NMOS低压装置及读出放大装置中砷离子的剂量相同。
也就是说，在第三次离子注入工艺之后，NMOS低压装置及读出放大装置均包括氟离子、碳离子、二氟化硼离子、砷离子。且NMOS低压装置中氟离子、碳离子、砷离子分别与读出放大装置中氟离子、碳离子、砷离子的剂量相同；而NMOS低压装置中的二氟化硼离子剂量小于读出放大装置中的二氟化硼离子的剂量。
采用第二种实施方式制备半导体存储器，在有效地减少生产成本，缩短生产周期的同时，还可保证NMOS低压装置及读出放大装置中氟离子、碳离子、二氟化硼离子、砷离子依次注入，以提高NMOS低压装置及读出放大装置的使用性能。
需要说明的是，图5及图7中的箭头所指的是离子的注入方向。
另外，本申请还提供了一种半导体存储器，其采用上述任一实施方式所述的半导体存储器的制备方法制备而成。
本领域技术人员在考虑说明书及实践这里公开的申请后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由所附的权利要求指出。

Claims (10)

1.一种半导体存储器的制备方法，其特征在于，包括：
提供基体；
在所述基体上形成待离子注入的第一装置、第二装置及第三装置；
采用第一光罩罩盖所述第三装置，以对所述第一装置及所述第二装置进行图形化处理；
将至少一种离子同时注入至所述第一装置及所述第二装置，所述第一装置与所述第二装置中同种离子的注入剂量相同。
2.根据权利要求1所述的制备方法，其特征在于，所述将至少一种离子同时注入至所述第一装置及所述第二装置，包括：
将多种离子按照注入顺序依次同时注入至所述第一装置及所述第二装置。
3.根据权利要求2所述的制备方法，其特征在于，所述多种离子包括：
至少一种同剂量离子，所述同剂量离子为所述第一装置与所述第二装置中所需剂量相同的同种离子；
至少一种差剂量离子，所述差剂量离子为所述第一装置与所述第二装置中所需剂量不同的同种离子。
4.根据权利要求3所述的制备方法，其特征在于，
所述将多种离子按照注入顺序依次同时注入至所述第一装置及所述第二装置，包括：
将所述同剂量离子及所述差剂量离子按照注入顺序依次同时注入至所述第一装置及所述第二装置；
其中，所述第一装置及所述第二装置中差剂量离子的注入剂量为所述第一装置及所述第二装置中所需剂量相对小的一者的所需剂量。
5.根据权利要求4所述的制备方法，其特征在于，
所述第一装置中差剂量离子的所需剂量小于所述第二装置中差剂量离子的所需剂量，且所述第二装置中差剂量离子的所需剂量与所述第一装置中差剂量离子的所需剂量之间的差值为差值剂量。
6.根据权利要求5所述的制备方法，其特征在于，
所述在将所述差剂量离子按照所述第一装置及所述第二装置中所需剂量相对小的一者的所需剂量同时注入至所述第一装置及所述第二装置之后，还包括：
采用第二光罩罩盖所述第一装置，以对所述第二装置继续进行图形化处理
将所述差剂量离子按照所述差值剂量注入所述第二装置中。
7.根据权利要求3所述的制备方法，其特征在于，
所述第一装置包括NMOS低压装置、NMOS高压装置、读出放大装置中的一种或多种；
所述第二装置包括NMOS低压装置、NMOS高压装置、读出放大装置中的一种或多种；
所述第三装置包括NMOS低压装置、NMOS高压装置、读出放大装置中的一种或多种。
8.根据权利要求7所述的制备方法，其特征在于，
所述至少一种同剂量离子包括氟离子、碳离子、砷离子、二氟化硼离子中的一种或多种。
9.根据权利要求7所述的制备方法，其特征在于，
所述至少一种差剂量离子包括氟离子、碳离子、砷离子、二氟化硼离子中的一种或多种。
10.一种半导体存储器，其特征在于，采用权利要求1至9中任一项所述的半导体存储器的制备方法制备而成。
CN201811043856.1A 2018-09-07 2018-09-07 半导体存储器的制备方法及半导体存储器 Pending CN110890366A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811043856.1A CN110890366A (zh) 2018-09-07 2018-09-07 半导体存储器的制备方法及半导体存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811043856.1A CN110890366A (zh) 2018-09-07 2018-09-07 半导体存储器的制备方法及半导体存储器

Publications (1)

Publication Number Publication Date
CN110890366A true CN110890366A (zh) 2020-03-17

Family

ID=69744587

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811043856.1A Pending CN110890366A (zh) 2018-09-07 2018-09-07 半导体存储器的制备方法及半导体存储器

Country Status (1)

Country Link
CN (1) CN110890366A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010034087A1 (en) * 1996-03-21 2001-10-25 Semiconductor Energy Laboratory Co. Semiconductor device and method of making same
CN1325544A (zh) * 1998-11-04 2001-12-05 艾利森电话股份有限公司 半导体制作方法
US20100148271A1 (en) * 2008-12-17 2010-06-17 Chien-Liang Lin Method for gate leakage reduction and Vt shift control and complementary metal-oxide-semiconductor device
CN106206259A (zh) * 2016-08-30 2016-12-07 上海华力微电子有限公司 一种降低变容器最小电容的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010034087A1 (en) * 1996-03-21 2001-10-25 Semiconductor Energy Laboratory Co. Semiconductor device and method of making same
CN1325544A (zh) * 1998-11-04 2001-12-05 艾利森电话股份有限公司 半导体制作方法
US20100148271A1 (en) * 2008-12-17 2010-06-17 Chien-Liang Lin Method for gate leakage reduction and Vt shift control and complementary metal-oxide-semiconductor device
CN106206259A (zh) * 2016-08-30 2016-12-07 上海华力微电子有限公司 一种降低变容器最小电容的方法

Similar Documents

Publication Publication Date Title
CN1819148B (zh) Cmos图像传感器的制造方法
US7939867B2 (en) Complementary metal-oxide-semiconductor (CMOS) image sensor and fabricating method thereof
US6730555B2 (en) Transistors having selectively doped channel regions
US7687353B2 (en) Ion implantation method for high voltage device
CN106328504B (zh) 半导体结构及其形成方法
JPH10308458A (ja) Ｃｍｏｓ素子の製造方法
JPH10135351A (ja) 半導体装置およびその製造方法
US6647542B2 (en) Efficient fabrication process for dual well type structures
CN110890366A (zh) 半导体存储器的制备方法及半导体存储器
KR20040008625A (ko) 삼중웰 구조를 갖는 반도체소자 및 그 제조 방법
TW498532B (en) Manufacturing method for electrostatic discharge protection structure
TW517373B (en) Using lightly doped resistor for output stage electrostatic discharge protection
JPH02292833A (ja) Ｌｄｄトランジスタ
CN110783340B (zh) 一种浮栅型nor闪存的制作方法、电路以及其应用
US7344963B2 (en) Method of reducing charging damage to integrated circuits during semiconductor manufacturing
US20160276390A1 (en) Solid-state imaging device and manufacturing method thereof
JPS62265765A (ja) 半導体装置の製造方法
KR19990042446A (ko) 반도체소자의 제조방법
CN115547931A (zh) 半导体器件的制作方法、半导体器件以及晶体管
JP2701720B2 (ja) 固体撮像素子及びその製造方法
CN101211845B (zh) 制作邻接接触体的半导体制造工艺与半导体装置
KR0131741B1 (ko) 반도체 기억장치 및 그 제조방법
JPH03272146A (ja) 半導体装置の製造方法
CN117858507A (zh) 闪存结构的制造方法
US20060270174A1 (en) Method of reducing charging damage to integrated circuits during semiconductor manufacturing

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200317

RJ01 Rejection of invention patent application after publication