CN107768239B - 一种离子注入工序 - Google Patents

一种离子注入工序 Download PDF

Info

Publication number
CN107768239B
CN107768239B CN201710899313.9A CN201710899313A CN107768239B CN 107768239 B CN107768239 B CN 107768239B CN 201710899313 A CN201710899313 A CN 201710899313A CN 107768239 B CN107768239 B CN 107768239B
Authority
CN
China
Prior art keywords
region
ion implantation
implantation process
well
pmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710899313.9A
Other languages
English (en)
Other versions
CN107768239A (zh
Inventor
吕凌剑
潘冬
刘超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201710899313.9A priority Critical patent/CN107768239B/zh
Publication of CN107768239A publication Critical patent/CN107768239A/zh
Application granted granted Critical
Publication of CN107768239B publication Critical patent/CN107768239B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3171—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation for ion implantation

Abstract

本发明涉及半导体技术领域，尤其涉及一种离子注入工序，包括：提供一衬底；采用N型的一第一离子注入工艺于第一PMOS预制备区内注入形成过注入N阱；采用P型的一第二离子注入工艺对高压区、低压区和存储区进行注入，使得第一PMOS预制备区内的过注入N阱转化为标准N阱，并在第一NMOS预制备区、第二NMOS预制备区和存储区内分别形成一标准P阱，以及在第二PMOS预制备区内形成反型注入P阱；采用P型的一第三离子注入工艺对第二PMOS预制备区内进行注入，使得第二PMOS预制备区内的反型注入P阱转化为标准N阱；无需制备覆盖各区的掩膜，就能制备形成具有高压区P阱、N阱和低压区P阱、N阱的半导体复合结构，工序简单，制备成本低。

Description

一种离子注入工序
技术领域
本发明涉及半导体技术领域，尤其涉及一种离子注入工序。
背景技术
MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor金属-氧化物半导体场效应晶体管，简称MOSFET)是一种可以广泛使用在模拟电路与数字电路的场效晶体管。制备MOSFET一般需要制备其栅极结构，栅极结构的性能也会直接影响MOSFET器件的性能。
在存储器中，一般会在处于中心的存储区中制备存储单元，控制电路往往会做在外围的高压区和低压区中，在高压区中制备形成高压PMOS和高压NMOS，在低压区中制备形成低压PMOS和低压NMOS。传统制备高压NMOS和低压NMOS的阱区的方法是，通过制备覆盖存储区、高压PMOS预制备区、低压PMOS预制备区的掩膜，对高压NMOS预制备区和低压NMOS预制备区进行注入，然后再取出光阻，制备方法复杂繁琐，成本较高。
发明内容
针对上述问题，本发明提出了一种离子注入工序，应用于制备具有阱区的一半导体复合结构；其中，包括：
步骤S1，提供一衬底，所述衬底包括高压区、低压区和存储区，所述高压区中包括相互隔离的第一PMOS预制备区和第一NMOS预制备区，所述低压区中包括相互隔离的第二PMOS预制备区和第二NMOS预制备区；
步骤S2，采用N型的一第一离子注入工艺于所述第一PMOS预制备区内注入形成过注入N阱；
步骤S3，采用P型的一第二离子注入工艺对所述高压区、所述低压区和所述存储区进行注入，使得所述第一PMOS预制备区内的所述过注入N阱转化为标准N阱，并在所述第一NMOS预制备区、所述第二NMOS预制备区和所述存储区内分别形成一标准P阱，以及在所述第二PMOS预制备区内形成反型注入P阱；
步骤S4，采用N型的一第三离子注入工艺对所述第二PMOS预制备区内进行注入，使得所述第二PMOS预制备区内的所述反型注入P阱转化为标准N阱；
其中，所述第三离子注入工艺的注入剂量大于所述第二离子注入工艺。
上述的离子注入工序，其中，所述第一离子注入工艺的注入元素为砷。
上述的离子注入工序，其中，所述第一离子注入工艺的注入剂量为3.8*1012～4.0*1012ions/cm2。
上述的离子注入工序，其中，所述第二离子注入工艺的注入元素为硼。
上述的离子注入工序，其中，所述第二离子注入工艺的注入剂量为0.9*1012～1.1*1012ions/cm2。
上述的离子注入工序，其中，所述第三离子注入工艺的注入元素为磷。
上述的离子注入工序，其中，所述第三离子注入工艺的注入剂量为3.4*1012～3.7*1012ions/cm2。
上述的离子注入工序，其中，所述第一NMOS预制备区和所述第一PMOS预制备区之间通过浅沟槽隔离结构进行隔离；
所述第二NMOS预制备区和所述第二PMOS预制备区之间通过浅沟槽隔离结构进行隔离。
上述的离子注入工序，其中，所述高压区、所述低压区和所述存储区之间通过浅沟槽隔离结构进行隔离。
上述的离子注入工序，其中，还包括：
步骤S5，对所述存储区进行一第四离子注入工艺；
其中，所述第四离子注入工艺的注入元素为硼，注入剂量为3.6*1013～4.6*1013ions/cm2。
有益效果：本发明提出的一种离子注入工序，无需制备覆盖存储区、高压PMOS预制备区、低压PMOS预制备区的掩膜，就能制备形成具有高压区P阱、N阱和低压区P阱、N阱的半导体复合结构，工序简单，制备成本低。
附图说明
图1为本发明一实施例中离子注入工序的步骤流程图；
图2为本发明一实施例中离子注入工序制备形成的半导体复合结构的结构原理图。
具体实施方式
下面结合附图和实施例对本发明进行进一步说明。
如图1所示，在一个较佳的实施例中，提出了一种离子注入工序，应用于制备具有阱区的一半导体复合结构，可以如图2所示；其中，可以包括：
步骤S1，提供一衬底1，衬底1包括高压区10、低压区20和存储区30，高压区10中包括相互隔离的第一PMOS预制备区11和第一NMOS预制备区12，低压区20中包括相互隔离的第二PMOS预制备区21和第二NMOS预制备区22；
步骤S2，采用N型的一第一离子注入工艺于第一PMOS预制备区11内注入形成过注入N阱；
步骤S3，采用P型的一第二离子注入工艺对高压区10、低压区20和存储区30进行注入，使得第一PMOS预制备区11内的过注入N阱转化为标准N阱，并在第一NMOS预制备区12、第二NMOS预制备区22和存储区内分别形成一标准P阱，以及在第二PMOS预制备区21内形成反型注入P阱；
步骤S4，采用N型的一第三离子注入工艺对第二PMOS预制备区21内进行注入，使得第二PMOS预制备区21内的反型注入P阱转化为标准N阱；
其中，第三离子注入工艺的注入剂量大于第二离子注入工艺。
上述技术方案中，第三离子注入工艺完成后即可制备形成具有阱区的半导体复合结构，虽然存储区30内形成了注入浓度与第一NMOS预制备区12和第二NMOS预制备区22相同的标准P阱，但是存储区30后续的注入浓度一般会比第二离子注入工艺的注入浓度在数量级上更高，因此第二离子注入工艺在存储区30中形成的标准P阱的影响基本可以忽略不计；第三离子注入工艺的注入剂量高于第二离子注入工艺，并且一般需要高出一预设的量，从而使得标准N阱具有足够的浓度。
在一个较佳的实施例中，第一离子注入工艺的注入元素可以为砷。
上述实施例中，优选地，第一离子注入工艺的注入剂量可以为3.8*1012～4.0*1012ions/cm2(个/平方厘米)，举例来说，可以是3.88*1012ions/cm2，或3.89*1012ions/cm2，或3.90*1012ions/cm2，或3.91*1012ions/cm2，或3.92*1012ions/cm2等。
在一个较佳的实施例中，第二离子注入工艺的注入元素可以为硼。
上述实施例中，优选地，第二离子注入工艺的注入剂量为0.9*1012～1.1*1012ions/cm2，举例来说，可以是0.98*1012ions/cm2，或0.99*1012ions/cm2，或1.00*1012ions/cm2，或1.01*1012ions/cm2，或1.02*1012ions/cm2等。
在一个较佳的实施例中，第三离子注入工艺的注入元素可以为磷。
上述实施例中，优选地，第三离子注入工艺的注入剂量为3.4*1012～3.7*1012ions/cm2，举例来说，可以是3.45*1012ions/cm2，或3.50*1012ions/cm2，或3.55*1012ions/cm2，或3.60*1012ions/cm2，或3.65*1012ions/cm2等。
在一个较佳的实施例中，第一NMOS预制备区12和第一PMOS预制备区11之间通过浅沟槽隔离结构进行隔离；
第二NMOS预制备区22和第二PMOS预制备区21之间可以通过浅沟槽隔离结构ST进行隔离。
在一个较佳的实施例中，高压区10、低压区20和存储区30之间通过浅沟槽隔离结构ST进行隔离。
上述技术方案中，存储区30中的存储单元之间也可以是通过浅沟槽隔离结构ST进行隔离的。
在一个较佳的实施例中，还可以包括：
步骤S5，对存储区30进行一第四离子注入工艺；
其中，第四离子注入工艺的注入元素为硼，注入剂量为3.6*1013～4.6*1013ions/cm2，举例来说，可以是3.8*1013ions/cm2，或3.9*1013ions/cm2，或4.0*1013ions/cm2，或4.1*1013ions/cm2，或4.2*1013ions/cm2等。
综上所述，本发明提出的一种离子注入工序，应用于制备具有阱区的一半导体复合结构；包括：步骤S1，提供一衬底，衬底包括高压区、低压区和存储区，高压区中包括相互隔离的第一PMOS预制备区和第一NMOS预制备区，低压区中包括相互隔离的第二PMOS预制备区和第二NMOS预制备区；步骤S2，采用N型的一第一离子注入工艺于第一PMOS预制备区内注入形成过注入N阱；步骤S3，采用P型的一第二离子注入工艺对高压区、低压区和存储区进行注入，使得第一PMOS预制备区内的过注入N阱转化为标准N阱，并在第一NMOS预制备区、第二NMOS预制备区和存储区内分别形成一标准P阱，以及在第二PMOS预制备区内形成反型注入P阱；步骤S4，采用N型的一第三离子注入工艺对第二PMOS预制备区内进行注入，使得第二PMOS预制备区内的反型注入P阱转化为标准N阱；其中，第三离子注入工艺的注入剂量大于第二离子注入工艺；无需制备覆盖存储区、高压PMOS预制备区、低压PMOS预制备区的掩膜，就能制备形成具有高压区P阱、N阱和低压区P阱、N阱的半导体复合结构，工序简单，制备成本低。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (10)

1.一种离子注入工序，应用于制备具有阱区的一半导体复合结构；其特征在于，包括：
步骤S1，提供一衬底，所述衬底包括高压区、低压区和存储区，所述高压区中包括相互隔离的第一PMOS预制备区和第一NMOS预制备区，所述低压区中包括相互隔离的第二PMOS预制备区和第二NMOS预制备区；
步骤S2，采用N型的一第一离子注入工艺于所述第一PMOS预制备区内注入形成过注入N阱；
步骤S3，采用P型的一第二离子注入工艺对所述高压区、所述低压区和所述存储区进行注入，使得所述第一PMOS预制备区内的所述过注入N阱转化为标准N阱，并在所述第一NMOS预制备区、所述第二NMOS预制备区和所述存储区内分别形成一标准P阱，以及在所述第二PMOS预制备区内形成反型注入P阱；
步骤S4，采用N型的一第三离子注入工艺对所述第二PMOS预制备区内进行注入，使得所述第二PMOS预制备区内的所述反型注入P阱转化为标准N阱；
其中，所述第三离子注入工艺的注入剂量大于所述第二离子注入工艺。
2.根据权利要求1所述的离子注入工序，其特征在于，所述第一离子注入工艺的注入元素为砷。
3.根据权利要求2所述的离子注入工序，其特征在于，所述第一离子注入工艺的注入剂量为3.8*1012～4.0*1012ions/cm2。
4.根据权利要求1所述的离子注入工序，其特征在于，所述第二离子注入工艺的注入元素为硼。
5.根据权利要求4所述的离子注入工序，其特征在于，所述第二离子注入工艺的注入剂量为0.9*1012～1.1*1012ions/cm2。
6.根据权利要求1所述的离子注入工序，其特征在于，所述第三离子注入工艺的注入元素为磷。
7.根据权利要求6所述的离子注入工序，其特征在于，所述第三离子注入工艺的注入剂量为3.4*1012～3.7*1012ions/cm2。
8.根据权利要求1所述的离子注入工序，其特征在于，所述第一NMOS预制备区和所述第一PMOS预制备区之间通过浅沟槽隔离结构进行隔离；
所述第二NMOS预制备区和所述第二PMOS预制备区之间通过浅沟槽隔离结构进行隔离。
9.根据权利要求1所述的离子注入工序，其特征在于，所述高压区、所述低压区和所述存储区之间通过浅沟槽隔离结构进行隔离。
10.根据权利要求1所述的离子注入工序，其特征在于，还包括：
步骤S5，对所述存储区进行一第四离子注入工艺；
其中，所述第四离子注入工艺的注入元素为硼，注入剂量为3.6*1013～4.6*1013ions/cm2。
CN201710899313.9A 2017-09-28 2017-09-28 一种离子注入工序 Active CN107768239B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710899313.9A CN107768239B (zh) 2017-09-28 2017-09-28 一种离子注入工序

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710899313.9A CN107768239B (zh) 2017-09-28 2017-09-28 一种离子注入工序

Publications (2)

Publication Number Publication Date
CN107768239A CN107768239A (zh) 2018-03-06
CN107768239B true CN107768239B (zh) 2020-05-12

Family

ID=61266619

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710899313.9A Active CN107768239B (zh) 2017-09-28 2017-09-28 一种离子注入工序

Country Status (1)

Country Link
CN (1) CN107768239B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103730419A (zh) * 2012-10-12 2014-04-16 北大方正集团有限公司 一种阈值电压调节方法
CN104425489A (zh) * 2013-08-20 2015-03-18 上海华虹宏力半导体制造有限公司 高压器件和低压器件集成结构和集成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7846783B2 (en) * 2008-01-31 2010-12-07 Texas Instruments Incorporated Use of poly resistor implant to dope poly gates

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103730419A (zh) * 2012-10-12 2014-04-16 北大方正集团有限公司 一种阈值电压调节方法
CN104425489A (zh) * 2013-08-20 2015-03-18 上海华虹宏力半导体制造有限公司 高压器件和低压器件集成结构和集成方法

Also Published As

Publication number Publication date
CN107768239A (zh) 2018-03-06

Similar Documents

Publication Publication Date Title
CN102388447A (zh) 使用l形间隔部之非对称场效晶体管的制造和结构
US8470658B2 (en) Semiconductor integrated circuit device and method of fabricating the same
US6730555B2 (en) Transistors having selectively doped channel regions
JPH05251555A (ja) Ｍｏｓ型集積回路の製造方法
US6268250B1 (en) Efficient fabrication process for dual well type structures
CN107768239B (zh) 一种离子注入工序
DE102013104268B4 (de) Integrierte Schaltkreisstrukturen, die Basiswiderstandsabstimmungsbereiche aufweisen, und Verfahren zum Ausbilden derselben
JP6070333B2 (ja) 半導体装置の製造方法
CN105070688B (zh) 一种节省光罩的cmos阱形成方法
CN108470680A (zh) 半导体结构的制作方法
US9748221B2 (en) Electrostatic discharge protection device and manufacturing method thereof
CN115547931B (zh) 半导体器件的制作方法、半导体器件以及晶体管
CN115020237A (zh) 半导体器件结构及其制备方法
CN110783340B (zh) 一种浮栅型nor闪存的制作方法、电路以及其应用
CN103779197B (zh) 一种制造p型轻掺杂漏区的方法
DE102007034801A1 (de) Bipolarintegration ohne zusätzliche Maskenschritte
CN109166853B (zh) 一种嵌入式闪存结构的形成方法
US6156609A (en) EEPROM device manufacturing method
CN101501860A (zh) 具有含源-漏扩展反掺杂的p-mos晶体管的半导体器件
CN105590863B (zh) 高压mos轻掺杂扩展区的制备工艺
JP2011091188A (ja) 半導体装置の製造方法
US20200020707A1 (en) Semiconductor processing method for manufacturing antifuse structure with improved immunity against erroneous programming
CN102184897B (zh) 一种dbicmos集成电路制造工艺
JPS63164313A (ja) 半導体装置の製造方法
CN110890366A (zh) 半导体存储器的制备方法及半导体存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant