CN105070688B - 一种节省光罩的cmos阱形成方法 - Google Patents

一种节省光罩的cmos阱形成方法 Download PDF

Info

Publication number
CN105070688B
CN105070688B CN201510430138.XA CN201510430138A CN105070688B CN 105070688 B CN105070688 B CN 105070688B CN 201510430138 A CN201510430138 A CN 201510430138A CN 105070688 B CN105070688 B CN 105070688B
Authority
CN
China
Prior art keywords
trap
cmos
light shield
type
ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510430138.XA
Other languages
English (en)
Other versions
CN105070688A (zh
Inventor
沈萍
黄奕仙
曹亚民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201510430138.XA priority Critical patent/CN105070688B/zh
Publication of CN105070688A publication Critical patent/CN105070688A/zh
Application granted granted Critical
Publication of CN105070688B publication Critical patent/CN105070688B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种节省光罩的CMOS阱形成方法，通过在完成P型或N型第二阱的曝光和离子注入后，再加入一道惰性离子注入，以将该P型或N型阱的表面打成非晶态，使其能有效阻挡后续反型离子的注入；随后借用双栅光罩，进行N型或P型第一阱的注入，第二阱区因为有非晶层的保护，因而受影响很小(影响可以通过提高第二阱的离子注入浓度调回来)；最后，利用传统工艺中的阱退火工艺，对第二阱表面的非晶层进行修复。本发明方法对CMOS工艺改动较少，且与传统工艺兼容，能节省光罩，最终能达到节省成本的目的。

Description

一种节省光罩的CMOS阱形成方法
技术领域
本发明涉及半导体集成电路微电子技术领域，更具体地，涉及一种在CMOS阱形成时通过增加惰性离子的注入达到节省光罩的方法。
背景技术
CMOS器件是由NMOS和PMOS晶体管形成的互补结构，具有功耗低、速度快、抗干扰能力强以及集成度高等众多优点。目前，CMOS工艺已成为大规模集成电路的主流工艺技术。
CMOS电路中既包含NMOS晶体管，也包含PMOS晶体管，NMOS晶体管是做在P型硅衬底上的，而PMOS晶体管是做在N型硅衬底上的。要将这两种晶体管都做在同一个衬底上，就需要在衬底上制作一块反型区域，该区域被称为“阱”。根据阱的不同，CMOS工艺分为P阱CMOS工艺、N阱CMOS工艺以及双阱CMOS工艺。其中，双阱CMOS工艺是在低阻N+衬底上再外延一层中高阻N――硅层，然后在外延层中制造N阱和P阱，并分别在N、P阱中制造PMOS和NMOS晶体管，从而使PMOS和NMOS晶体管都在高阻、低浓度的阱中形成，有利于降低寄生电容，增加跨导，增强PMOS和NMOS晶体管的平衡性，适用于高性能电路的制造。
传统的CMOS集成电路工艺流程通常包含中压、低压两种器件，且针对N型和P型MOS结构都有各自的阱注入(well implant)。这样，在CMOS工艺中就需要分别进行四次不同的阱注入，才能完成CMOS电路的中压、低压两种器件四个阱区的制作。而光罩(Mask)的成本往往占据了产品的最终成本的很大一部分。
因此，有必要对现有的CMOS工艺进行优化，以达到在阱形成过程中节省光罩，最终达到节省成本的目的。
发明内容
本发明的目的在于克服现有技术存在的上述缺陷，提供一种通过增加一道惰性离子的注入来达到节省光罩的CMOS阱形成方法。
为实现上述目的，本发明的技术方案如下：
一种节省光罩的CMOS阱形成方法，包括以下步骤：
步骤S01：提供一半导体硅衬底，在所述衬底形成浅沟槽隔离，所述衬底包括CMOS第一阱和第二阱区域；
步骤S02：利用第二阱的光罩对所述衬底进行曝光，并进行第二阱的离子注入；
步骤S03：对第二阱继续进行一道惰性离子的注入，以将第二阱表面打成非晶态；
步骤S04：借用用于定义CMOS区域的双栅光罩进行第一阱的反型离子注入；
步骤S05：借助阱退火工艺，对第二阱表面进行修复；
其中，步骤S02中，进行第二阱的离子注入时，对所述衬底的浅表面注入相对其正常注入时浓度更高的离子，用以平衡后续第一阱的反型离子注入，并通过步骤S03中形成的第二阱非晶态表面，对第二阱进行保护，以阻挡步骤S04中反型离子对第二阱的注入。
优选地，所述CMOS区域包括低压和中压MOS管区，并分别按照步骤S02～步骤S05执行。
优选地，所述第二阱为P型或N型，所述第一阱为N型或P型。
优选地，所述惰性离子为Ge离子。
优选地，步骤S05中，借助阱退火工艺，使第二阱的非晶态表面恢复为晶态。
优选地，所述退火工艺采用快速热退火方式进行。
从上述技术方案可以看出，本发明通过在完成P型或N型第二阱的曝光和离子注入后，再加入一道惰性离子注入(如Ge)，以将该P型或N型阱的表面打成非晶态(Amorphous)，使其能有效阻挡后续反型离子的注入；随后借用双栅光罩(DG Mask)，进行N型或P型第一阱的注入，第二阱区因为有非晶层的保护，因而受影响很小(影响可以通过提高第二阱的离子注入浓度调回来)；最后，利用传统工艺中的阱退火工艺，对第二阱表面的非晶层进行修复。本发明方法对CMOS工艺改动较少，且与传统工艺兼容，能节省光罩，最终能达到节省成本的目的。
附图说明
图1是本发明一种节省光罩的CMOS阱形成方法的流程图；
图2～图5是本发明一实施例中根据图1的方法形成CMOS阱的工艺步骤图。
具体实施方式
下面结合附图，对本发明的具体实施方式作进一步的详细说明。
需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。
在以下本发明的具体实施方式中，请参阅图1，图1是本发明一种节省光罩的CMOS阱形成方法的流程图；同时，请结合参阅图2～图5，图2～图5是本发明一实施例中根据图1的方法形成CMOS阱的工艺步骤图。如图1所示，本发明的一种节省光罩的CMOS阱形成方法，包括以下步骤：
如框01所示，步骤S01：提供一半导体硅衬底，在所述衬底形成浅沟槽隔离，所述衬底包括CMOS第一阱和第二阱区域。
请参阅图2。首先，在半导体硅衬底1中形成浅沟槽隔离2，并且，所述衬底需要形成CMOS的区域可包括低压和中压MOS管区，其分别包括CMOS第一阱(LV well 1、MV well 1)和第二阱(LV well 2、MV well 2)区域。作为可选地实施方式，所述第二阱可为P型或N型，相应地，所述第一阱即为N型或P型。本发明的方法可按照下面的步骤S02～步骤S05，先后针对低压MOS管区或中压MOS管区进行。以下将以低压(LV)MOS管区为例，对本发明的方法进行详细说明。
如框02所示，步骤S02：利用第二阱的光罩对所述衬底进行曝光，并进行第二阱的离子注入。
请继续参阅图2。接下来，利用现有针对低压MOS管区的第二阱(LV well2)的光罩3对所述衬底1进行曝光，然后对第二阱进行通常的阱离子注入(如图示箭头所指)。作为优选，进行第二阱的离子注入时，可对所述第二阱区域衬底的浅表面注入相对其正常注入时浓度更高的离子，目的是平衡后续反型离子的注入。
如框03所示，步骤S03：对第二阱继续进行一道惰性离子的注入，以将第二阱表面打成非晶态。
请参阅图3。接下来，在第二阱的离子注入完成后，对第二阱区域加入一道惰性离子的注入(如图示箭头所指)，目的是将第二阱的表面打成非晶态(Amorphous layer)，从而在第二阱的表面形成一层非晶层4。作为优选，所述惰性离子可为Ge(锗)离子或其他适用的惰性元素。本发明不限于此。
如框04所示，步骤S04：借用用于定义CMOS区域的双栅光罩进行第一阱的反型离子注入。
请参阅图4。接下来，借用双栅光罩5(DG Mask)，在低压MOS管区进行第一阱(LVwell 1)的注入；此时，暴露的第二阱(LV well 2)可由非晶层4提供保护。其中，双栅光罩5即用于定义CMOS区域的常规双栅光罩。
通过步骤S03中形成的第二阱非晶态表面，可对第二阱进行保护，以阻挡步骤S04中反型离子对第二阱的注入。但非晶层中仍会残留有第一阱的反型离子；因此，在对所述第二阱进行注入时，应在其浅表面的衬底中注入相对其正常注入时浓度更高的离子，即第二阱浅表层的注入浓度应当相应提高，以中和第一阱的这部分注入，尽可能平衡反型离子对第二阱的影响。
如框05所示，步骤S05：借助阱退火工艺，对第二阱表面进行修复。
请参阅图5。最后，可借助常规的阱退火工艺，对第二阱表面进行修复，使第二阱的非晶态表面恢复为晶态。在上述步骤S03中，第二阱表面经惰性离子的轰击，硅衬底表面的晶格被打乱，形成了非晶层；而通过热退火工艺，可以使得衬底表面恢复正常的晶格排布。优选地，所述退火工艺可采用快速热退火方式进行，其对离子注入的深度及排布影响较小。
综上所述，本发明通过在完成P型或N型第二阱的曝光和离子注入后，再加入一道惰性离子注入(如Ge)，以将该P型或N型阱的表面打成非晶态(Amorphous)，使其能有效阻挡后续反型离子的注入；随后借用双栅光罩(DG Mask)，进行N型或P型第一阱的注入，第二阱区因为有非晶层的保护，因而受影响很小(影响可以通过提高第二阱的离子注入浓度调回来)；最后，利用传统工艺中的阱退火工艺，对第二阱表面的非晶层进行修复。本发明方法对CMOS工艺改动较少，且与传统工艺兼容，能节省光罩，最终能达到节省成本的目的。
以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (6)

1.一种节省光罩的CMOS阱形成方法，其特征在于，包括以下步骤：
步骤S01：提供一半导体硅衬底，在所述衬底形成浅沟槽隔离，所述衬底包括CMOS第一阱和第二阱区域；
步骤S02：利用第二阱的光罩对所述衬底进行曝光，并进行第二阱的离子注入；
步骤S03：对第二阱继续进行一道惰性离子的注入，以将第二阱表面打成非晶态；
步骤S04：借用用于定义CMOS区域的双栅光罩进行第一阱的反型离子注入；
步骤S05：借助阱退火工艺，对第二阱表面进行修复；
其中，步骤S02中，进行第二阱的离子注入时，对所述衬底的浅表面注入相对其正常注入时浓度更高的离子，用以平衡后续第一阱的反型离子注入，并通过步骤S03中形成的第二阱非晶态表面，对第二阱进行保护，以阻挡步骤S04中反型离子对第二阱的注入。
2.根据权利要求1所述的节省光罩的CMOS阱形成方法，其特征在于，所述CMOS区域包括低压和中压MOS管区，并分别按照步骤S02～步骤S05执行。
3.根据权利要求1所述的节省光罩的CMOS阱形成方法，其特征在于，所述第二阱为P型或N型，所述第一阱为N型或P型。
4.根据权利要求1所述的节省光罩的CMOS阱形成方法，其特征在于，所述惰性离子为Ge离子。
5.根据权利要求1所述的节省光罩的CMOS阱形成方法，其特征在于，步骤S05中，借助阱退火工艺，使第二阱的非晶态表面恢复为晶态。
6.根据权利要求1或5所述的节省光罩的CMOS阱形成方法，其特征在于，所述退火工艺采用快速热退火方式进行。
CN201510430138.XA 2015-07-21 2015-07-21 一种节省光罩的cmos阱形成方法 Active CN105070688B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510430138.XA CN105070688B (zh) 2015-07-21 2015-07-21 一种节省光罩的cmos阱形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510430138.XA CN105070688B (zh) 2015-07-21 2015-07-21 一种节省光罩的cmos阱形成方法

Publications (2)

Publication Number Publication Date
CN105070688A CN105070688A (zh) 2015-11-18
CN105070688B true CN105070688B (zh) 2018-05-29

Family

ID=54500024

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510430138.XA Active CN105070688B (zh) 2015-07-21 2015-07-21 一种节省光罩的cmos阱形成方法

Country Status (1)

Country Link
CN (1) CN105070688B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111430307B (zh) * 2019-12-17 2021-06-25 合肥晶合集成电路股份有限公司 半导体集成器件的阱制备方法和阱注入光罩组
CN112002674B (zh) * 2020-10-29 2021-02-09 晶芯成(北京)科技有限公司 一种半导体器件的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5770485A (en) * 1997-03-04 1998-06-23 Advanced Micro Devices, Inc. MOSFET device with an amorphized source and fabrication method thereof
US6107146A (en) * 1997-12-19 2000-08-22 Advanced Micro Devices, Inc. Method of replacing epitaxial wafers in CMOS process
US6459141B2 (en) * 1999-11-22 2002-10-01 Advanced Micro Devices, Inc. Method and apparatus for suppressing the channeling effect in high energy deep well implantation
CN103972102A (zh) * 2014-04-22 2014-08-06 上海华力微电子有限公司 超浅结的形成方法及半导体器件的形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283355A (ja) * 1992-04-03 1993-10-29 Sharp Corp 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5770485A (en) * 1997-03-04 1998-06-23 Advanced Micro Devices, Inc. MOSFET device with an amorphized source and fabrication method thereof
US6107146A (en) * 1997-12-19 2000-08-22 Advanced Micro Devices, Inc. Method of replacing epitaxial wafers in CMOS process
US6459141B2 (en) * 1999-11-22 2002-10-01 Advanced Micro Devices, Inc. Method and apparatus for suppressing the channeling effect in high energy deep well implantation
CN103972102A (zh) * 2014-04-22 2014-08-06 上海华力微电子有限公司 超浅结的形成方法及半导体器件的形成方法

Also Published As

Publication number Publication date
CN105070688A (zh) 2015-11-18

Similar Documents

Publication Publication Date Title
CN101432886B (zh) 具有降低的本体电位的soi晶体管及其形成方法
CN101432859B (zh) 具有埋置应变层和减少的浮体效应的soi晶体管及其形成方法
CN104662666A (zh) 具有屏蔽层的深耗尽型mos晶体管及其方法
US20130095627A1 (en) Methods of Forming Source/Drain Regions on Transistor Devices
CN105070688B (zh) 一种节省光罩的cmos阱形成方法
CN107068682A (zh) 半导体集成电路器件及其制造方法
CN104051237A (zh) 半导体装置制造时的低热预算方案
US9087706B2 (en) Methods of forming bipolar devices and an integrated circuit product containing such bipolar devices
CN202948903U (zh) 晶体管
US8318559B2 (en) Method of fabricating CMOS transistor
US20160211346A1 (en) Epitaxial Channel Transistors and Die With Diffusion Doped Channels
KR20070000330A (ko) 반도체장치의 제조방법
US9455335B2 (en) Techniques for ion implantation of non-planar field effect transistors
KR20060136300A (ko) 반도체장치의 제조방법
CN108470680B (zh) 半导体结构的制作方法
CN103730419B (zh) 一种阈值电压调节方法
CN102800593A (zh) 晶体管形成方法
US20070249112A1 (en) Differential spacer formation for a field effect transistor
CN105023831B (zh) Cmos工艺中多晶硅电阻的制造方法
US9881841B2 (en) Methods for fabricating integrated circuits with improved implantation processes
CN112928068B (zh) Cmos生产工艺中节省轻掺杂光罩数的方法
CN104282538B (zh) 一种制作半导体器件的方法
CN104867875B (zh) 通过工艺集成优化减小半导体器件性能调试难度的方法
CN102881691B (zh) P型otp器件及制作方法
JP2004266019A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant