CN104425489A - 高压器件和低压器件集成结构和集成方法 - Google Patents

Abstract

本发明公开了一种高压器件和低压器件集成结构，高低压器件集成在同一P型硅衬底上，在硅衬底中形成有和硅衬底相同面积的P型悬浮深阱，在硅衬底中的部分面积中形成有N型深阱，N型深阱位于P型悬浮深阱的顶部并相接触。高压器件的沟道区、漏区扩展区和隔离阱区都采用和低压器件相同的N阱或P阱组成。在N型深阱之外的区域，P型悬浮深阱能够对其顶部的N阱进行隔离；N型深阱能够对其顶部的P阱进行隔离。本发明还公开了一种高压器件和低压器件集成方法。本发明能实现高低压器件集成，不需要增加新的注入掩膜版、成本较低，能使低压器件的参数保持不变，能减少低压器件之间的隔离区的宽度、缩小器件面积，能改善整个电路的闩锁效应。

Description

高压器件和低压器件集成结构和集成方法

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种高压器件和低压器件集成结构。本发明还涉及一种高压器件和低压器件集成方法。

背景技术

低压器件为CMOS器件，包括NMOS管和PMOS管；如图1所示，是现有低压器件的结构示意图；在P型硅衬底101上形成有由阱区102，该阱区102作为沟道区，对于NMOS管，所述阱区102为P阱；对于PMOS管，所述阱区102为N阱。在所述硅衬底101上形成有场氧隔离结构103，由所述场氧隔离结构103隔离出有源区，所述场氧隔离结构103为局部场氧（LOCOS）或浅沟槽场氧（STI）。所述沟道区102将一个有源区包覆，在沟道区102的表面依次形成有栅介质层如栅氧化层和多晶硅栅104，被所述多晶硅栅104所覆盖的所述沟道区102用于形成沟道。在所述多晶硅栅104两侧的所述沟道区102中形成有重掺杂的源漏区105，源漏区105分别和所述多晶硅栅104的两侧自对准。对于NMOS管，所述源漏区105为一N+区；对于PMOS管，所述源漏区105为一P+区。在所述多晶硅栅104的侧面形成有侧墙。如图1所示的现有低压器件在工作时会在所述源漏区105中的漏区加高电压，器件的击穿电压（BV）主要受限于所述源漏区105和所述阱区102之间的结击穿电压。相邻两个低压器件之间不仅通过所述场氧隔离结构103隔离，还通过位于相邻两个低压器件之间的阱区106隔离，所述阱区106的掺杂类型和所述阱区102的掺杂类型相反。

如图2所示，是现有低压器件的隔离结构示意图；图2中省略了图1中所示的栅极结构。从图2可以看出，以NMOS管为例，相邻两个低压器件的N型沟道区102即N型阱区102之间包括有P型阱区106，N型阱区102和周围的P型阱区106以及所述硅衬底101之间会形成PN结，图2中的虚线为N型阱区102和周围的P型阱区106以及所述硅衬底101之间的PN结的耗尽线。由于P型阱区106和N型阱区102的结深相当，故在P型阱区106的结深范围内，两个相邻的所述N型阱区102的耗尽线相隔的距离较大；但是在P型阱区106的底部，该底部的掺杂之间为所述硅衬底101的P型掺杂，掺杂浓度较淡，这样在P型阱区106的底部的耗尽区的范围较大，两个相邻的所述N型阱区102的耗尽线相隔的距离较小。当P型阱区106的底部的两个相邻的所述N型阱区102的耗尽线相连接使会使两个相邻的所述N型阱区102之间互相贯通，为了避免两个相邻的所述N型阱区102之间的贯通，需要将两个相邻的所述N型阱区102之间的场氧隔离结构103a的宽度做大，这样会使器件的面积过大。

发明内容

本发明所要解决的技术问题是提供一种高压器件和低压器件集成结构，能实现高低压器件集成，不需要增加新的注入掩膜版、成本较低，能使低压器件的参数保持不变，能减少低压器件之间的隔离区的宽度、缩小器件面积，能改善整个电路的闩锁效应。为此，本发明还提供一种高压器件和低压器件集成方法。

为解决上述技术问题，本发明提供的高压器件和低压器件集成结构的低压器件为CMOS器件，所述CMOS器件包括NMOS管和PMOS管；高压器件的击穿电压大于所述低压器件的击穿电压。

所述低压器件和所述高压器件都形成于同一P型硅衬底上，在所述硅衬底中形成有P型悬浮深阱，在横向上所述P型悬浮深阱位于所述硅衬底的整个横向区域内，在纵向上所述P型悬浮深阱的顶部表面和所述硅衬底的顶部表面相隔一段距离。

在所述硅衬底中形成有N型深阱，在纵向上所述N型深阱位于所述P型悬浮深阱的顶部表面到所述硅衬底的顶部表面之间，在横向上所述N型深阱位于所述硅衬底的部分横向区域内。

在所述N型深阱中以及所述N型深阱外的所述硅衬底中分别形成有N阱和P阱，所述N阱和所述P阱的底部都和所述P型悬浮深阱的顶部表面相隔一段距离。

在所述硅衬底中形成有场氧隔离结构，由所述场氧隔离结构隔离出有源区，所述N阱和所述P阱的深度大于所述场氧隔离结构的深度。

所述NMOS管的沟道区由一个形成于所述N型深阱外的所述硅衬底中的所述P阱组成，所述NMOS管的沟道区的所述P阱包覆一个所述有源区。

所述PMOS管的沟道区由一个形成于所述N型深阱外的所述硅衬底中的所述N阱组成，所述PMOS管的沟道区的所述N阱包覆一个所述有源区，多个所述PMOS管的各相邻的所述N阱之间由所述P阱进行隔离、多个所述PMOS管的各相邻的所述N阱的底部由所述P型悬浮深阱进行隔离。

所述N型高压器件的沟道区由一个形成于所述N型深阱外的所述硅衬底中的所述P阱组成，所述N型高压器件包括两个由所述N阱组成的源漏扩展区，所述N型高压器件的两个所述源漏扩展区对称的分布在所述N型高压器件的沟道区的两侧，所述N型高压器件的沟道区和源漏扩展区位于同一个所述有源区中并将该有源区包覆；多个所述N型高压器件的各相邻的所述N阱之间由所述P阱进行隔离、多个所述N型高压器件的各相邻的所述N阱的底部由所述P型悬浮深阱进行隔离。

所述P型高压器件的沟道区由一个形成于所述N型深阱中的所述N阱组成，所述P型高压器件包括两个由所述P阱组成的源漏扩展区，所述P型高压器件的两个所述源漏扩展区对称的分布在所述P型高压器件的沟道区的两侧，所述P型高压器件的沟道区和源漏扩展区都位于同一个所述有源区中并将该有源区包覆；多个所述P型高压器件的各相邻的所述P阱之间由所述N阱进行隔离、多个所述P型高压器件的各相邻的所述P阱的底部由所述N型深阱进行隔离。

进一步的改进是，在所述NMOS管的沟道区的表面依次形成有第一栅介质层和第一多晶硅栅，被所述第一多晶硅栅所述覆盖的所述沟道区用于形成沟道，在所述第一多晶硅栅两侧的所述沟道区中形成有由N+区组成的第一源漏区，该两个第一源漏区分别和所述第一多晶硅栅的一侧自对准。

在所述PMOS管的沟道区的表面依次形成有第二栅介质层和第二多晶硅栅，被所述第二多晶硅栅所述覆盖的所述沟道区用于形成沟道，在所述第二多晶硅栅两侧的所述沟道区中形成有由P+区组成的第二源漏区，该两个第二源漏区分别和所述第二多晶硅栅的一侧自对准。

所述N型高压器件的沟道区表面依次形成有第三栅介质层和第三多晶硅栅，所述第三栅介质层和所述第三多晶硅栅还分别延伸到所述N型高压器件的沟道区两侧的所述源漏扩展区上方，在所述N型高压器件的沟道区两侧的所述源漏扩展区分别形成有一个由N+区组成的第三源漏区，该两个第三源漏区分别和所述第三多晶硅栅的一侧相隔一段距离。

所述P型高压器件的沟道区表面依次形成有第四栅介质层和第四多晶硅栅，所述第四栅介质层和所述第四多晶硅栅还分别延伸到所述P型高压器件的沟道区两侧的所述源漏扩展区上方，在所述P型高压器件的沟道区两侧的所述源漏扩展区分别形成有一个由P+区组成的第四源漏区，该两个第四源漏区分别和所述第四多晶硅栅的一侧相隔一段距离。

为解决上述技术问题，本发明提供的高压器件和低压器件集成方法包括如下步骤：

步骤一、在所述硅衬底上进行全面硼注入形成所述P型悬浮深阱。

步骤二、在所述硅衬底中形成所述场氧隔离结构。

步骤三、在所述硅衬底上的选定区域进行N型离子注入形成所述N型深阱。

步骤四、采用离子注入工艺分别在所述N型深阱中以及所述N型深阱外的所述硅衬底中的选定区域形成所述N阱和所述P阱。

步骤五、在所述硅衬底表面依次形成栅介质层和多晶硅栅，对所述栅介质层和所述多晶硅栅进行光刻刻蚀分别形成所述第一栅介质层和所述第一多晶硅栅、所述第二栅介质层和所述第二多晶硅栅、所述第三栅介质层和所述第三多晶硅栅、所述第四栅介质层和所述第四多晶硅栅。

步骤六、进行N+区注入同时形成所述第一源漏区和所述第三源漏区；进行P+区注入同时形成所述第二源漏区和所述第四源漏区。

进一步的改进是，步骤一所述硼注入的能量为800Kev～3000Kev。

进一步的改进是，所述场氧隔离结构为局部场氧，或者所述场氧隔离结构为浅沟槽场氧。

本发明通过低压器件的P阱和N阱来形成高压器件的沟道区、源漏扩展区或隔离阱区，能实现高低压器件集成，不需要增加新的注入掩膜版、成本较低；相对于现有技术，本发明能节省4至5块掩膜版。

本发明通过P型悬浮深阱和N型深阱的设置，能够从底部对高压器件的阱区进行耗尽，从而能加强高压器件的N阱或P阱的隔离。

本发明P型悬浮深阱不和P阱或N阱接触，故能使低压器件的参数保持不变；P型悬浮深阱能够从底部对低压器件的阱区进行耗尽，能减少低压器件之间的隔离区的宽度、缩小器件面积。

本发明的P型悬浮深阱还能改善整个电路的闩锁效应。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明：

图1是现有低压器件的结构示意图；

图2是现有低压器件的隔离结构示意图；

图3是本发明实施例集成结构的低压器件的NMOS管的示意图；

图4是本发明实施例集成结构的低压器件的PMOS管的示意图；

图5是本发明实施例集成结构的N型高压器件的示意图；

图6是本发明实施例集成结构的P型高压器件的示意图。

具体实施方式

如图3所示，是本发明实施例集成结构的低压器件的NMOS管的示意图；如图4所示，是本发明实施例集成结构的低压器件的PMOS管的示意图；如图5所示，是本发明实施例集成结构的N型高压器件的示意图；如图6所示，是本发明实施例集成结构的P型高压器件的示意图。本发明实施例高压器件和低压器件集成结构的低压器件为CMOS器件，所述CMOS器件包括NMOS管和PMOS管；高压器件的击穿电压大于所述低压器件的击穿电压。

所述低压器件和所述高压器件都形成于同一P型硅衬底1上，在所述硅衬底1中形成有P型悬浮深阱2，在横向上所述P型悬浮深阱2位于所述硅衬底1的整个横向区域内，在纵向上所述P型悬浮深阱2的顶部表面和所述硅衬底1的顶部表面相隔一段距离。

在所述硅衬底1中形成有N型深阱3，在纵向上所述N型深阱3位于所述P型悬浮深阱2的顶部表面到所述硅衬底1的顶部表面之间，在横向上所述N型深阱3位于所述硅衬底1的部分横向区域内，如图6中则显示有所述N型深阱3，图3、图4和图5中则没有显示有所述N型深阱3。

在所述N型深阱3中以及所述N型深阱3外的所述硅衬底1中分别形成有N阱5和P阱6，所述N阱5和所述P阱6的底部都和所述P型悬浮深阱2的顶部表面相隔一段距离。

在所述硅衬底1中形成有场氧隔离结构4，由所述场氧隔离结构4隔离出有源区，所述N阱5和所述P阱6的深度大于所述场氧隔离结构4的深度。所述场氧隔离结构4为局部场氧或浅沟槽场氧。

如图3所示，所述NMOS管的沟道区由一个形成于所述N型深阱3外的所述硅衬底1中的所述P阱6组成，所述NMOS管的沟道区的所述P阱6包覆一个所述有源区。在所述NMOS管的沟道区的表面依次形成有第一栅介质层和第一多晶硅栅7a，被所述第一多晶硅栅7a所述覆盖的所述沟道区用于形成沟道，在所述第一多晶硅栅7a两侧的所述沟道区中形成有由N+区组成的第一源漏区8a，该两个第一源漏区8a分别和所述第一多晶硅栅7a的一侧自对准。

如图4所示，所述PMOS管的沟道区由一个形成于所述N型深阱3外的所述硅衬底1中的所述N阱5组成，所述PMOS管的沟道区的所述N阱5包覆一个所述有源区，多个所述PMOS管的各相邻的所述N阱5之间由所述P阱6进行隔离、多个所述PMOS管的各相邻的所述N阱5的底部由所述P型悬浮深阱2进行隔离。在所述PMOS管的沟道区的表面依次形成有第二栅介质层和第二多晶硅栅7b，被所述第二多晶硅栅7b所述覆盖的所述沟道区用于形成沟道，在所述第二多晶硅栅7b两侧的所述沟道区中形成有由P+区组成的第二源漏区8b，该两个第二源漏区8b分别和所述第二多晶硅栅7b的一侧自对准。

如图5所示，所述N型高压器件的沟道区由一个形成于所述N型深阱3外的所述硅衬底1中的所述P阱6组成，所述N型高压器件包括两个由所述N阱5组成的源漏扩展区，所述N型高压器件的两个所述源漏扩展区对称的分布在所述N型高压器件的沟道区的两侧，所述N型高压器件的沟道区和源漏扩展区位于同一个所述有源区中并将该有源区包覆；多个所述N型高压器件的各相邻的所述N阱5之间由所述P阱6进行隔离、多个所述N型高压器件的各相邻的所述N阱5的底部由所述P型悬浮深阱2进行隔离。图5中所示虚线为所述N阱5和周侧的所述P阱6、所述硅衬底或所述P型悬浮深阱2形成的耗尽线，由于所述N阱5和所述P阱6的结深相当，可以看出在所述P阱6的结深范围内所述P阱6能够对所述N阱5进行良好的耗尽；而在所述P阱6的底部，由于增加了所述P型悬浮深阱2，所述P型悬浮深阱2能够从底部实现对所述N阱5的耗尽，所以所述P型悬浮深阱2的存在会使相邻两个所述N阱5底部的耗尽线的宽度较大，加强了两个相邻的所述N阱5之间的隔离。

所述N型高压器件的沟道区表面依次形成有第三栅介质层和第三多晶硅栅7c，所述第三栅介质层和所述第三多晶硅栅7c还分别延伸到所述N型高压器件的沟道区两侧的所述源漏扩展区上方，在所述N型高压器件的沟道区两侧的所述源漏扩展区分别形成有一个由N+区组成的第三源漏区8c，该两个第三源漏区8c分别和所述第三多晶硅栅7c的一侧相隔一段距离。

如图6所示，所述P型高压器件的沟道区由一个形成于所述N型深阱3中的所述N阱5组成，所述P型高压器件包括两个由所述P阱6组成的源漏扩展区，所述P型高压器件的两个所述源漏扩展区对称的分布在所述P型高压器件的沟道区的两侧，所述P型高压器件的沟道区和源漏扩展区都位于同一个所述有源区中并将该有源区包覆；多个所述P型高压器件的各相邻的所述P阱6之间由所述N阱5进行隔离、多个所述P型高压器件的各相邻的所述P阱6的底部由所述N型深阱3进行隔离。图6中，没有画出所述P阱6的耗尽线，但是同图5的所述N阱5的耗尽线类似，所述N型深阱3的存在会使相邻两个所述P阱6底部的耗尽线的宽度较大，加强了两个相邻的所述P阱6之间的隔离。

所述P型高压器件的沟道区表面依次形成有第四栅介质层和第四多晶硅栅7d，所述第四栅介质层和所述第四多晶硅栅7d还分别延伸到所述P型高压器件的沟道区两侧的所述源漏扩展区上方，在所述P型高压器件的沟道区两侧的所述源漏扩展区分别形成有一个由P+区组成的第四源漏区8d，该两个第四源漏区8d分别和所述第四多晶硅栅7d的一侧相隔一段距离。

由上可知，本发明实施例通过低压器件的P阱6和N阱5来形成高压器件的沟道区、源漏扩展区或隔离阱区，能实现高低压器件集成，不需要增加新的注入掩膜版、成本较低；相对于现有技术，本发明实施例能节省4至5块掩膜版。

本发明实施例通过P型悬浮深阱2和N型深阱3的设置，能够从底部对高压器件的阱区5或6进行耗尽，从而能加强高压器件的N阱5或P阱6的隔离。

本发明实施例P型悬浮深阱2不和P阱6或N阱5接触，故能使低压器件的参数保持不变；P型悬浮深阱2能够从底部对低压器件的阱区5或6进行耗尽，能减少低压器件之间的隔离区的宽度、缩小器件面积。

本发明实施例的P型悬浮深阱2还能改善整个电路的闩锁效应。

如图3至图6所示，本发明实施例高压器件和低压器件集成方法包括如下步骤：

步骤一、在所述硅衬底1上进行全面硼注入形成所述P型悬浮深阱2。所述硼注入的能量为800Kev～3000Kev。

步骤二、在所述硅衬底1中形成所述场氧隔离结构4。所述场氧隔离结构4为局部场氧，或者所述场氧隔离结构4为浅沟槽场氧。

步骤三、在所述硅衬底1上的选定区域进行N型离子注入形成所述N型深阱3。

步骤四、采用离子注入工艺分别在所述N型深阱3中以及所述N型深阱3外的所述硅衬底1中的选定区域形成所述N阱5和所述P阱6。

步骤五、在所述硅衬底1表面依次形成栅介质层和多晶硅栅，对所述栅介质层和所述多晶硅栅进行光刻刻蚀分别形成所述第一栅介质层和所述第一多晶硅栅7a、所述第二栅介质层和所述第二多晶硅栅7b、所述第三栅介质层和所述第三多晶硅栅7c、所述第四栅介质层和所述第四多晶硅栅7d。

步骤六、进行N+区注入同时形成所述第一源漏区8a和所述第三源漏区8c；进行P+区注入同时形成所述第二源漏区8b和所述第四源漏区8d。

以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (5)

1.一种高压器件和低压器件集成结构，其特征在于：低压器件为CMOS器件，所述CMOS器件包括NMOS管和PMOS管；高压器件的击穿电压大于所述低压器件的击穿电压；

所述低压器件和所述高压器件都形成于同一P型硅衬底上，在所述硅衬底中形成有P型悬浮深阱，在横向上所述P型悬浮深阱位于所述硅衬底的整个横向区域内，在纵向上所述P型悬浮深阱的顶部表面和所述硅衬底的顶部表面相隔一段距离；

在所述硅衬底中形成有N型深阱，在纵向上所述N型深阱位于所述P型悬浮深阱的顶部表面到所述硅衬底的顶部表面之间，在横向上所述N型深阱位于所述硅衬底的部分横向区域内；

在所述N型深阱中以及所述N型深阱外的所述硅衬底中分别形成有N阱和P阱，所述N阱和所述P阱的底部都和所述P型悬浮深阱的顶部表面相隔一段距离；

在所述硅衬底中形成有场氧隔离结构，由所述场氧隔离结构隔离出有源区，所述N阱和所述P阱的深度大于所述场氧隔离结构的深度；

所述NMOS管的沟道区由一个形成于所述N型深阱外的所述硅衬底中的所述P阱组成，所述NMOS管的沟道区的所述P阱包覆一个所述有源区；

所述PMOS管的沟道区由一个形成于所述N型深阱外的所述硅衬底中的所述N阱组成，所述PMOS管的沟道区的所述N阱包覆一个所述有源区，多个所述PMOS管的各相邻的所述N阱之间由所述P阱进行隔离、多个所述PMOS管的各相邻的所述N阱的底部由所述P型悬浮深阱进行隔离；

所述N型高压器件的沟道区由一个形成于所述N型深阱外的所述硅衬底中的所述P阱组成，所述N型高压器件包括两个由所述N阱组成的源漏扩展区，所述N型高压器件的两个所述源漏扩展区对称的分布在所述N型高压器件的沟道区的两侧，所述N型高压器件的沟道区和源漏扩展区位于同一个所述有源区中并将该有源区包覆；多个所述N型高压器件的各相邻的所述N阱之间由所述P阱进行隔离、多个所述N型高压器件的各相邻的所述N阱的底部由所述P型悬浮深阱进行隔离；

所述P型高压器件的沟道区由一个形成于所述N型深阱中的所述N阱组成，所述P型高压器件包括两个由所述P阱组成的源漏扩展区，所述P型高压器件的两个所述源漏扩展区对称的分布在所述P型高压器件的沟道区的两侧，所述P型高压器件的沟道区和源漏扩展区都位于同一个所述有源区中并将该有源区包覆；多个所述P型高压器件的各相邻的所述P阱之间由所述N阱进行隔离、多个所述P型高压器件的各相邻的所述P阱的底部由所述N型深阱进行隔离。

2.如权利要求1所述的高压器件和低压器件集成结构，其特征在于：

在所述NMOS管的沟道区的表面依次形成有第一栅介质层和第一多晶硅栅，被所述第一多晶硅栅所述覆盖的所述沟道区用于形成沟道，在所述第一多晶硅栅两侧的所述沟道区中形成有由N+区组成的第一源漏区，该两个第一源漏区分别和所述第一多晶硅栅的一侧自对准；

在所述PMOS管的沟道区的表面依次形成有第二栅介质层和第二多晶硅栅，被所述第二多晶硅栅所述覆盖的所述沟道区用于形成沟道，在所述第二多晶硅栅两侧的所述沟道区中形成有由P+区组成的第二源漏区，该两个第二源漏区分别和所述第二多晶硅栅的一侧自对准；

所述N型高压器件的沟道区表面依次形成有第三栅介质层和第三多晶硅栅，所述第三栅介质层和所述第三多晶硅栅还分别延伸到所述N型高压器件的沟道区两侧的所述源漏扩展区上方，在所述N型高压器件的沟道区两侧的所述源漏扩展区分别形成有一个由N+区组成的第三源漏区，该两个第三源漏区分别和所述第三多晶硅栅的一侧相隔一段距离；

所述P型高压器件的沟道区表面依次形成有第四栅介质层和第四多晶硅栅，所述第四栅介质层和所述第四多晶硅栅还分别延伸到所述P型高压器件的沟道区两侧的所述源漏扩展区上方，在所述P型高压器件的沟道区两侧的所述源漏扩展区分别形成有一个由P+区组成的第四源漏区，该两个第四源漏区分别和所述第四多晶硅栅的一侧相隔一段距离。

3.一种集成如权利要求1所述的高压器件和低压器件集成结构的方法，其特征在于，包括如下步骤：

步骤一、在所述硅衬底上进行全面硼注入形成所述P型悬浮深阱；

步骤二、在所述硅衬底中形成所述场氧隔离结构；

步骤三、在所述硅衬底上的选定区域进行N型离子注入形成所述N型深阱；

步骤四、采用离子注入工艺分别在所述N型深阱中以及所述N型深阱外的所述硅衬底中的选定区域形成所述N阱和所述P阱；

步骤五、在所述硅衬底表面依次形成栅介质层和多晶硅栅，对所述栅介质层和所述多晶硅栅进行光刻刻蚀分别形成所述第一栅介质层和所述第一多晶硅栅、所述第二栅介质层和所述第二多晶硅栅、所述第三栅介质层和所述第三多晶硅栅、所述第四栅介质层和所述第四多晶硅栅；

步骤六、进行N+区注入同时形成所述第一源漏区和所述第三源漏区；进行P+区注入同时形成所述第二源漏区和所述第四源漏区。

4.如权利要求3所述的方法，其特征在于：步骤一所述硼注入的能量为800Kev～3000Kev。

5.如权利要求3所述的方法，其特征在于：所述场氧隔离结构为局部场氧，或者所述场氧隔离结构为浅沟槽场氧。