CN110289038A - Nand闪存的位线与读出放大器的连接方法以及读出放大器 - Google Patents

Nand闪存的位线与读出放大器的连接方法以及读出放大器 Download PDF

Info

Publication number
CN110289038A
CN110289038A CN201910590912.1A CN201910590912A CN110289038A CN 110289038 A CN110289038 A CN 110289038A CN 201910590912 A CN201910590912 A CN 201910590912A CN 110289038 A CN110289038 A CN 110289038A
Authority
CN
China
Prior art keywords
sense amplifier
bit line
high tension
tension apparatus
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910590912.1A
Other languages
English (en)
Other versions
CN110289038B (zh
Inventor
冯一飞
蔡万方
王志刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GALLOP CREATION Ltd
Original Assignee
GALLOP CREATION Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GALLOP CREATION Ltd filed Critical GALLOP CREATION Ltd
Priority to CN201910590912.1A priority Critical patent/CN110289038B/zh
Publication of CN110289038A publication Critical patent/CN110289038A/zh
Application granted granted Critical
Publication of CN110289038B publication Critical patent/CN110289038B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供了一种NAND闪存的位线与读出放大器的连接方法以及读出放大器，该连接方法应用于读出放大器。其中，读出放大器包括高压器件以及低压器件，且高压器件以及低压器件均包括栅极以及有源区。具体的，本方法将高压器件设置在读出放大器中的第一预设位置，将低压器件设置在读出放大器中与第一预设位置相邻的第二预设位置。然后设置位线为连续不断的第二金属走线，每条位线通过第一过孔与一个高压器件中栅极电相连，高压器件中的有源区通过第二过孔与第一金属走线的一端电相连，第一金属走线的另一端通过第三过孔与一个低压器件的有源区电相连。即本发明将高压器件的有源区通过第一金属走线与低压器件相连，位线无需被切断，简化了生产工艺。

Description

NAND闪存的位线与读出放大器的连接方法以及读出放大器
技术领域
本发明涉及半导体存储技术领域，具体涉及一种NAND闪存的位线与读出放大器的连接方法以及读出放大器。
背景技术
在NAND闪存单元的擦除操作中，阵列阱是高压偏置的，而位线是悬空的，这就导致位线会被阵列阱上的高压偏置耦合到高压，因此在每个读出放大器中需要高压器件来分离低压器件。
通常，将多个高压器件设置在一起，将多个低压器件设置在一起，这样能够使得高压器件共用同一个阱，节省占用空间。然而，上述器件排布方式使得每一条位线都需要被切断，然后重新连接到一个不同的器件的源极和漏极。而位线切割和重新连接需要特殊的工艺来实现，并需要使用标识层，对位线切割处进行标记，生产工艺较为复杂。
因此，如何提供NAND闪存的位线与读出放大器的连接方法以及读出放大器，能够降低生产工艺的复杂度，是本领域技术人员亟待解决的一大技术难题。
发明内容
有鉴于此，本发明实施例提供了一种NAND闪存的位线与读出放大器的连接方法以及读出放大器，能够降低生产工艺的复杂度。
为实现上述目的，本发明实施例提供如下技术方案：
一种NAND闪存的位线与读出放大器的连接方法，应用于读出放大器，所述读出放大器包括高压器件以及低压器件，所述高压器件以及所述低压器件均包括栅极以及有源区，所述有源区包括源极和漏极，所述连接方法包括：
将所述高压器件设置在所述读出放大器中的第一预设位置，将所述低压器件设置在所述读出放大器中与所述第一预设位置相邻的第二预设位置；
设置所述位线为连续不断的第二金属走线，每条所述位线通过第一过孔与一个所述高压器件中栅极电相连，所述高压器件中的有源区通过第二过孔与第一金属走线的一端电相连，所述第一金属走线的另一端通过第三过孔与一个所述低压器件的有源区电相连。
一种读出放大器，基于上述的NAND闪存的位线与读出放大器的连接方法制备，包括：高压器件以及低压器件，所述高压器件以及所述低压器件均包括栅极以及有源区，所述有源区包括源极和漏极；
沿位线的延伸方向，每条所述位线通过第一过孔与一个所述高压器件的栅极电连接；
所述高压器件的有源区通过第二过孔与第一金属走线的一端电相连；
所述第一金属走线的另一端通过第三过孔与一个所述低压器件的有源区电连接。
可选的，沿所述位线的延伸方向，所述位线为连续不断的第二金属走线。
可选的，所述高压器件的有源层与所述低压器件的有源层位于同层；
所述第一金属走线位于所述有源层远离所述栅极的一侧；
所述位线位于所述栅极远离所述有源层的一侧。
可选的，多个所述高压器件设置在所述读出放大器中的第一预设位置，多个所述低压器件设置在所述读出放大器中的第二预设位置，所述第一预设位置与所述第二预设位置相邻。
可选的，所述第一金属走线的宽度大于所述第二金属走线的宽度。
可选的，还包括：输出走线，
所述输出走线与所述低压器件的有源区电连接。
可选的，所述第一金属走线与所述读出放大器的输出走线位于同层。
基于上述技术方案，本发明提供了一种不切断NAND闪存的位线与读出放大器连接的方法以及读出放大器，该方法应用于读出放大器。其中，读出放大器包括高压器件以及低压器件，且高压器件以及低压器件均包括栅极以及有源区。具体的，本方法将高压器件设置在读出放大器中的第一预设位置，将低压器件设置在读出放大器中与第一预设位置相邻的第二预设位置。然后设置位线为连续不断的第二金属走线，每条位线通过第一过孔与一个高压器件中栅极电相连，高压器件中的有源区通过第二过孔与第一金属走线的一端电相连，第一金属走线的另一端通过第三过孔与一个低压器件的有源区电相连。即本发明将高压器件的有源区通过第一金属走线与低压器件相连，位线无需被切断，简化了生产工艺。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为现有技术中一种读出放大器的结构示意图；
图2为本实施例提供的一种NAND闪存的位线与读出放大器的连接方法的流程示意图；
图3为本发明实施例提供的一种读出放大器的结构示意图。
具体实施方式
正如背景技术所述，现有技术如图1所示，将多个高压器件设置在一起，将多个低压器件设置在一起，如高压器件11与高压器件12相邻设置，低压器件13与低压器件14相邻设置，这样能够使得高压器件(如高压器件11与高压器件12)共用同一个阱，节省占用空间。然而，上述器件排布方式使得每一条位线都需要被切断，然后重新连接到一个不同的器件的源极和漏极，例如图1中位线101被切割成位线101a以及位线101b，位线102被切割成位线102a以及位线102b，其中，位线101a与高压器件11的栅极相连，高压器件11的源极或漏极通过位线101b与低压器件14的源极或漏极相连；位线102a与高压器件12的栅极相连，高压器件12的源极或漏极通过位线101b与读出放大器的输出走线相连。
可见，现有技术需要将位线进行切割，然后重新连接，而位线切割和重连的过程中，需要采用特殊的工艺来实现，并需要使用标识层，对位线切割处进行标记，例如图中A点和B点，分别需要两个标识层，这使得当前的位线布置方式的生产工艺较为复杂。
基于此，请参阅图2，图2为本实施例提供的一种NAND闪存的位线与读出放大器的连接方法的流程示意图，该连接方法应用于读出放大器，所述读出放大器如图3所示，包括高压器件以及低压器件，所述高压器件以及所述低压器件均包括栅极以及有源区，所述有源区包括源极和漏极。该连接方法包括：
S21、将所述高压器件设置在所述读出放大器中的第一预设位置，将所述低压器件设置在所述读出放大器中与所述第一预设位置相邻的第二预设位置；
S22、设置所述位线为连续不断的第二金属走线，每条所述位线通过第一过孔与一个所述高压器件中栅极电相连，所述高压器件中的有源区通过第二过孔与第一金属走线的一端电相连，所述第一金属走线的另一端通过第三过孔与一个所述低压器件的有源区电相连。
可见，在本实施例中，首先将多个高压器件设置在一起，将多个低压器件设置在一起，这样能够使得高压器件共用同一个阱，节省占用空间。在此基础上，本实施例提供的读出放大器将高压器件的有源区通过第一金属走线与低压器件相连，使得可以不切断位线，或者部分切断位线，简化了生产工艺，保证了双图案金属的完整性。
具体的，结合图3，图3为本发明实施例提供的一种读出放大器的结构示意图，该读出放大器是基于上述的NAND闪存的位线与读出放大器的连接方法制备，包括：高压器件以及低压器件，所述高压器件以及所述低压器件均包括栅极以及有源区，所述有源区包括源极和漏极。其中，图3中示出了两个高压器件以及两个低压器件，分别为高压器件31、高压器件32、低压器件33以及低压器件34。
值得一提的是，在本实施例中，沿位线的延伸方向X，每条所述位线通过第一过孔与一个所述高压器件的栅极电连接，例如图3中，位线301通过第一过孔301a与高压器件31的栅极311电连接，位线302通过第一过孔302a与高压器件32的栅极321电连接。
并且，高压器件的有源区通过第二过孔与第一金属走线的一端电相连，例如，高压器件31的有源区312通过第二过孔301b与第一金属走线303的一端电连接，高压器件32的有源区322通过第二过孔302b与第一金属走线304的一端电连接。
除此，本实施例提供的读出放大器中，所述第一金属走线的另一端通过第三过孔与一个所述低压器件的有源区电连接，例如，第一金属走线303的另一端通过第三过孔301c与低压器件33的有源区331电连接，第一金属走线304的另一端通过第三过孔302c与低压器件34的有源区341电连接。
可见，本实施例提供的读出放大器中，采用高压器件的有源区通过第一金属走线与低压器件的有源区电连接的方式，使得可以不切断位线，或者部分切断位线，进而简化了读出放大器的制造工艺。
在上述实施例的基础上，本实施例提供的读出放大器中，沿所述位线的延伸方向X，所述位线均为连续不断的第二金属走线。即，在本实施例中，所有的位线均为不切断的状态，即位线301以及位线302均无需被切断，分别是一根连续不间断的第二金属走线，使得制造工艺更简便。
具体的，在本实施例中，进一步限定读出放大器中的各个层级排布，如图3所示，可以将高压器件的有源层与低压器件的有源层进行同层设置。并将第一金属走线位于所述有源层远离所述栅极的一侧。将位线位于所述栅极远离所述有源层的一侧。
除此，本实施例中可以将第一金属走线可以由金属层M1制作，还可以是除金属层M1以及金属层M2以外的金属层M3制备，在此不进行限定。
值得一提的是，在本实施例提供的读出放大器中，多个所述高压器件设置在所述读出放大器中的第一预设位置，多个所述低压器件设置在所述读出放大器中的第二预设位置，所述第一预设位置与所述第二预设位置相邻。即，通过将高压器件设置在一起，将低压器件设置在一起，便于读出放大器读取电压信号。
在本实施例中，读出放大器可以具备输出走线，用于读取低压器件上的输出信号。因此，本实施例中，可以将第一金属走线与读出放大器的输出走线进行同层设置，即第一金属走线可以利用输出走线的同层金属进行制备，无需额外的增加金属层。
除此，在本实施例中，第一金属走线的形状可以为任意形状，只需保证第一金属走线能够使高压器件的有源区与低压器件的有源区电连接即可。优选的，在本实施例中，设置第一金属走线的宽度大于所述第二金属走线的宽度，以便于第一金属走线进行数据传输。
综上，本发明提供了一种NAND闪存的位线与读出放大器的连接方法以及读出放大器，该连接方法应用于读出放大器。其中，读出放大器包括高压器件以及低压器件，且高压器件以及低压器件均包括栅极以及有源区。具体的，本方法将高压器件设置在读出放大器中的第一预设位置，将低压器件设置在读出放大器中与第一预设位置相邻的第二预设位置。然后设置位线为连续不断的第二金属走线，每条位线通过第一过孔与一个高压器件中栅极电相连，高压器件中的有源区通过第二过孔与第一金属走线的一端电相连，第一金属走线的另一端通过第三过孔与一个低压器件的有源区电相连。即本发明将高压器件的有源区通过第一金属走线与低压器件相连，位线无需被切断，简化了生产工艺。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (8)

1.一种NAND闪存的位线与读出放大器的连接方法，其特征在于，应用于读出放大器，所述读出放大器包括高压器件以及低压器件，所述高压器件以及所述低压器件均包括栅极以及有源区，所述有源区包括源极和漏极，所述方法包括：
将所述高压器件设置在所述读出放大器中的第一预设位置，将所述低压器件设置在所述读出放大器中与所述第一预设位置相邻的第二预设位置；
设置所述位线为连续不断的第二金属走线，每条所述位线通过第一过孔与一个所述高压器件中栅极电相连，所述高压器件中的有源区通过第二过孔与第一金属走线的一端电相连，所述第一金属走线的另一端通过第三过孔与一个所述低压器件的有源区电相连。
2.一种读出放大器，其特征在于，基于权利要求1所述的NAND闪存的位线与读出放大器的连接方法制备，包括：高压器件以及低压器件，所述高压器件以及所述低压器件均包括栅极以及有源区，所述有源区包括源极和漏极；
沿位线的延伸方向，每条所述位线通过第一过孔与一个所述高压器件的栅极电连接；
所述高压器件的有源区通过第二过孔与第一金属走线的一端电相连；
所述第一金属走线的另一端通过第三过孔与一个所述低压器件的有源区电连接。
3.根据权利要求2所述的读出放大器，其特征在于，沿所述位线的延伸方向，所述位线为连续不断的第二金属走线。
4.根据权利要求2所述的读出放大器，其特征在于，所述高压器件的有源层与所述低压器件的有源层位于同层；
所述第一金属走线位于所述有源层远离所述栅极的一侧；
所述位线位于所述栅极远离所述有源层的一侧。
5.根据权利要求2所述的读出放大器，其特征在于，多个所述高压器件设置在所述读出放大器中的第一预设位置，多个所述低压器件设置在所述读出放大器中的第二预设位置，所述第一预设位置与所述第二预设位置相邻。
6.根据权利要求3所述的读出放大器，其特征在于，所述第一金属走线的宽度大于所述第二金属走线的宽度。
7.根据权利要求2所述的读出放大器，其特征在于，还包括：输出走线，
所述输出走线与所述低压器件的有源区电连接。
8.根据权利要求7所述的读出放大器，其特征在于，所述第一金属走线与所述读出放大器的输出走线位于同层。
CN201910590912.1A 2019-07-02 2019-07-02 Nand闪存的位线与读出放大器的连接方法以及读出放大器 Active CN110289038B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910590912.1A CN110289038B (zh) 2019-07-02 2019-07-02 Nand闪存的位线与读出放大器的连接方法以及读出放大器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910590912.1A CN110289038B (zh) 2019-07-02 2019-07-02 Nand闪存的位线与读出放大器的连接方法以及读出放大器

Publications (2)

Publication Number Publication Date
CN110289038A true CN110289038A (zh) 2019-09-27
CN110289038B CN110289038B (zh) 2021-05-07

Family

ID=68020306

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910590912.1A Active CN110289038B (zh) 2019-07-02 2019-07-02 Nand闪存的位线与读出放大器的连接方法以及读出放大器

Country Status (1)

Country Link
CN (1) CN110289038B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090180330A1 (en) * 2008-01-10 2009-07-16 Spainsion Llc Non-volatile memory device and methods of using
CN102214583A (zh) * 2011-05-26 2011-10-12 上海先进半导体制造股份有限公司 深槽高压终端结构的制作方法以及高压半导体器件
CN104425489A (zh) * 2013-08-20 2015-03-18 上海华虹宏力半导体制造有限公司 高压器件和低压器件集成结构和集成方法
US20150179264A1 (en) * 2011-04-08 2015-06-25 Samsung Electronics Co., Ltd. Nonvolatile memory device and method of driving the same
CN105977259A (zh) * 2016-07-27 2016-09-28 上海华虹宏力半导体制造有限公司 分栅式快闪存储器的版图、掩膜版及制造方法
CN106486169A (zh) * 2015-08-24 2017-03-08 北京兆易创新科技股份有限公司 一种Nand Flash的擦除方法
CN108630254A (zh) * 2017-03-22 2018-10-09 三星电子株式会社 提供降低的数据线负载的非易失性存储设备

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090180330A1 (en) * 2008-01-10 2009-07-16 Spainsion Llc Non-volatile memory device and methods of using
US20150179264A1 (en) * 2011-04-08 2015-06-25 Samsung Electronics Co., Ltd. Nonvolatile memory device and method of driving the same
CN102214583A (zh) * 2011-05-26 2011-10-12 上海先进半导体制造股份有限公司 深槽高压终端结构的制作方法以及高压半导体器件
CN104425489A (zh) * 2013-08-20 2015-03-18 上海华虹宏力半导体制造有限公司 高压器件和低压器件集成结构和集成方法
CN106486169A (zh) * 2015-08-24 2017-03-08 北京兆易创新科技股份有限公司 一种Nand Flash的擦除方法
CN105977259A (zh) * 2016-07-27 2016-09-28 上海华虹宏力半导体制造有限公司 分栅式快闪存储器的版图、掩膜版及制造方法
CN108630254A (zh) * 2017-03-22 2018-10-09 三星电子株式会社 提供降低的数据线负载的非易失性存储设备

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ZHILIANG XIA: "Comprehensive modeling of NAND flash memory reliability: Endurance and data retention", 《2012 IEEE INTERNATIONAL RELIABILITY PHYSICS SYMPOSIUM (IRPS)》 *

Also Published As

Publication number Publication date
CN110289038B (zh) 2021-05-07

Similar Documents

Publication Publication Date Title
TWI404062B (zh) 燒錄（ｐｒｏｇｒａｍｍｉｎｇ）、讀取及抹除記憶體-二極體陣列中之記憶體-二極體之方法
CN106933708A (zh) 有助于进行存储系统恢复的方法、装置以及一种存储系统
JP2011041017A (ja) 経路探索装置、経路探索方法および経路探索プログラム
CN111240595A (zh) 一种存储缓存优化的方法、系统、设备及介质
CN107967122A (zh) 一种块设备的数据写入方法、装置及介质
CN110289038A (zh) Nand闪存的位线与读出放大器的连接方法以及读出放大器
CN110058792A (zh) 扩大存储空间的方法、设备以及计算机程序产品
CN108804360A (zh) 一种兼容sas/sata/nvme硬盘的存储卡
JP2022511376A (ja) 直流およびマイクロ波信号を制御するための超電導デバイス
CN105577436A (zh) 一种更改zone信息的方法、设备
US7380050B2 (en) Parallel data storage device
CN109343905B (zh) 一种pcie资源配置系统和方法
CN109599404B (zh) 一种显示面板和显示装置
CN102104614A (zh) 一种数据访问方法及装置
CN110413322A (zh) 一种服务器网口管理方法、系统以及基板管理控制器
CN104426855A (zh) 一种流量切换的方法、设备及系统
CN109977602A (zh) 一种铜皮的挖空方法以及设备
JP2019533200A (ja) 表示パネル
CN108762455A (zh) 一种芯片上电复位电路
JP7055244B2 (ja) 電場を利用した電流経路範囲制御方法及び電子回路
CN101145963B (zh) 一种保护子网的拓扑发现方法
CN107463519A (zh) 存储设备及用于访问存储设备的系统
CN113867646A (zh) 一种磁盘性能提升方法及终端
US20200119549A1 (en) System and Method for a Dynamic Switchable Active Front End - Dynamic Switchable Active Harmonic Filtering System
US8418109B2 (en) Semiconductor integrated circuit with multi-cut via and automated layout method for the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant