CN115020237A - 半导体器件结构及其制备方法 - Google Patents

半导体器件结构及其制备方法 Download PDF

Info

Publication number
CN115020237A
CN115020237A CN202210644645.3A CN202210644645A CN115020237A CN 115020237 A CN115020237 A CN 115020237A CN 202210644645 A CN202210644645 A CN 202210644645A CN 115020237 A CN115020237 A CN 115020237A
Authority
CN
China
Prior art keywords
conductivity type
region
substrate
ions
drift region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210644645.3A
Other languages
English (en)
Inventor
王海涛
张继伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GTA Semiconductor Co Ltd
Original Assignee
GTA Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GTA Semiconductor Co Ltd filed Critical GTA Semiconductor Co Ltd
Priority to CN202210644645.3A priority Critical patent/CN115020237A/zh
Publication of CN115020237A publication Critical patent/CN115020237A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本公开涉及一种半导体器件结构及其制备方法。所述方法包括：提供基底；于所述基底内形成间隔排布的第一导电类型的初始漂移区，所述初始漂移区自所述基底的上表面向所述基底内延伸第一深度；于各所述第一导电类型的初始漂移区形成第一导电类型的漂移区，所述漂移区自所述基底的上表面向所述基底内延伸第二深度，所述第二深度等于所述第一深度；所述漂移区内掺杂的离子与所述初始漂移区内掺杂的离子不同；于所述基底的上表面形成栅极结构；于所述第一导电类型的漂移区内形成源区及漏区，所述源区及所述漏区分别位于所述栅极结构相对的两侧。采用本方法能够提升MOS器件的击穿电压。

Description

半导体器件结构及其制备方法
技术领域
本公开涉及半导体领域，特别是涉及一种半导体器件结构及其制备方法。
背景技术
随着半导体技术的发展，出现了MOS器件，MOS英文全称为Metal-Oxide-Semiconductor，意思为金属-氧化物-半导体，拥有这种结构的晶体管被称为MOS晶体管。
在高压MOS器件中，击穿电压是非常关键的参数之一。现有的MOS器件的击穿电压有待进一步提高。
公开内容
基于此，有必要针对上述技术问题，提供一种能够提高MOS器件击穿电压的半导体器件结构制备方法。
第一方面，本公开提供了一种半导体器件结构制备方法。所述方法包括：
提供基底；
向所述基底注入第一导电类型的第一离子，以于所述基底内形成间隔排布的第一导电类型的初始漂移区；
向所述第一导电类型的初始漂移区注入第一导电类型的第二离子，以将各所述第一导电类型的初始漂移区转变为第一导电类型的漂移区；所述第一导电类型的漂移区内同时具有第一导电类型的第一离子及第一导电类型的第二离子；
于所述基底的上表面形成栅极结构；
于所述第一导电类型的漂移区内形成源区及漏区，所述源区及所述漏区分别位于所述栅极结构相对的两侧。
在其中一个实施例中，所述第一离子包括磷离子；所述第二离子包括砷离子。
在其中一个实施例中，所述第一导电类型的初始漂移区内所述第一离子注入的剂量小于所述第一导电类型的漂移区内所述第二离子注入的剂量。
在其中一个实施例中，所述第一离子的注入能量小于所述第二离子的注入能量。
在其中一个实施例中，将各所述第一导电类型的初始漂移区转变为第一导电类型的漂移区之后，还包括对所得结构进行退火处理的步骤；
于所述第一导电类型的漂移区内形成源区及漏区之后，还包括对所得结构进行退火处理的步骤。
在其中一个实施例中，提供基底后，于所述基底内形成间隔排布的第一导电类型的初始漂移区之前，还包括：
于所述基底内形成浅沟槽隔离结构，所述浅沟槽隔离结构于所述基底内隔离出多个间隔排布的有源区；所述第一导电类型的漂移区形成于所述有源区内。
在其中一个实施例中，于所述基底内形成浅沟槽隔离结构之前，还包括：
于所述基底内形成第二导电类型的深阱区，所述第二导电类型的深阱区的深度大于所述第一导电类型的漂移区的深度及所述浅沟槽隔离结构的高度；所述第一导电类型的漂移区位于所述第二导电类型的深阱区内。
第二方面，本公开提供了一种半导体器件结构，其特征在于，所述半导体器件结构包括：
基底，所述基底内包括间隔排布的第一导电类型的漂移区，所述第一导电类型的漂移区内同时具有第一导电类型的第一离子及第一导电类型第二离子；
栅极结构，位于所述基底的上表面；
源区，位于所述第一导电类型的漂移区内，且位于所述栅极结构的一侧；
漏区，位于所述第一导电类型的漂移区内，且位于所述栅极结构远离所述源区的一侧。
在其中一个实施例中，所述基底内具有浅沟槽隔离结构，所述浅沟槽隔离结构于所述基底内隔离出多个间隔排布的有源区；所述第一导电类型的漂移区位于所述有源区内。
在其中一个实施例中，还包括第二导电类型的深阱区，位于所述基底内，所述第二导电类型的深阱区的深度大于所述第一导电类型的漂移区的深度及所述浅沟槽隔离结构的高度；所述第一导电类型的漂移区位于所述第二导电类型的深阱区内。
上述半导体器件结构制备方法，通过在漂移区掺杂同种导电类型的不同离子，由于不同离子包含的质子数不同，质子数多的离子对电子的束缚能力更强，与单纯使用一种质子数少的离子相比，可以利用质子数多的离子减小电子发生碰撞电离的几率，从而提升MOS器件的击穿电压。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理，并不构成对本公开的不当限定。
图1为一个实施例中半导体器件结构制备方法的流程示意图；
图2为一个实施例中步骤S10得到的一种半导体结构的截面结构示意图；
图3为一个实施例中步骤S20得到的一种半导体结构的截面结构示意图；
图4为一个实施例中形成浅沟槽隔离结构后得到的一种半导体结构的截面结构示意图；
图5为一个实施例中步骤S30得到的一种半导体结构的截面结构示意图；
图6为一个实施例中步骤S40得到的一种半导体结构的截面结构示意图；
图7为一个实施例中步骤S50得到的一种半导体结构的截面结构示意图；
图8为一个实施例中形成深阱区后得到的一种半导体结构的截面结构示意图；
图9为另一个实施例中步骤S50得到的一种半导体结构的截面结构示意图；
图10为一个实施例中漏极电流与漏源电压之间的关系曲线图。
附图标记说明：
110-基底，120-初始漂移区，130-漂移区，140-栅极氧化层，150-栅极，160-侧墙，170-源区，180-漏区，102-深阱区，104-浅沟槽隔离结构。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此，在不脱离本公开教导之下，下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、部件、区、层或部分；举例来说，可以将第一掺杂类型成为第二掺杂类型，且类似地，可以将第二掺杂类型成为第一掺杂类型；第一掺杂类型与第二掺杂类型为不同的掺杂类型，譬如，第一掺杂类型可以为P型且第二掺杂类型可以为N型，或第一掺杂类型可以为N型且第二掺杂类型可以为P型。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本公开的理想实施例(和中间结构)的示意图的横截面图来描述公开的实施例，这样可以预期由于例如制造技术和/或容差导致的所示形状的变化。因此，本公开的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造技术导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不表示器件的区的实际形状，且并不限定本公开的范围。
请参阅图1，本公开提供一种半导体结构的制备方法，包括如下步骤：
S10，提供基底；
S20，向所述基底注入第一导电类型的第一离子，以于所述基底内形成间隔排布的第一导电类型的初始漂移区；
S30，向所述第一导电类型的初始漂移区注入第一导电类型的第二离子，以将各所述第一导电类型的初始漂移区转变为第一导电类型的漂移区；所述第一导电类型的漂移区内同时具有第一导电类型的第一离子及第一导电类型的第二离子；
S40，于所述基底的上表面形成栅极结构；
S50，于所述第一导电类型的漂移区内形成源区及漏区，所述源区及所述漏区分别位于所述栅极结构相对的两侧。
在步骤S10中，如图2所示，提供基底110，基底110是可以用于制备半导体器件的基底。所述基底一般是硅基底或者是进行了掺杂的硅基底。本公开对基底的具体成分不做限定，以满足实际需要为准。
在步骤S20中，如图3所示，向基底110内注入第一导电类型的第一离子，以于基底110内形成间隔排布的第一导电类型的初始漂移区120。所述第一导电类型可以是p型，也可以是n型，具体导电类型根据器件制备需要确定。
在一个实施例中，如图4所示，提供基底110后，于基底110内形成间隔排布的第一导电类型的初始漂移区120之前，还包括：
于基底110内形成浅沟槽隔离结构104，浅沟槽隔离结构104于基底110内隔离出多个间隔排布的有源区。后续步骤中的第一导电类型的漂移区130形成于所述有源区内。
本实施例中，通过在形成漂移区之前，于基底内形成浅沟槽隔离结构，能够达到使所得结构更加符合实际使用需求的有益效果。
在步骤S30中，如图5所示，向第一导电类型的初始漂移区120注入第一导电类型的第二离子，以将各第一导电类型的初始漂移区120转变为第一导电类型的漂移区130。第一导电类型的漂移区130内同时具有第一导电类型的第一离子及第一导电类型的第二离子。需要特别说明的是，由于制备工艺的限制，一般无法做到所述第二离子的注入深度与所述第一离子的注入深度绝对相等，本公开涉及的方案允许第二离子的注入深度与第一离子的注入深度存在一定的偏差。所述偏差的范围在工艺允许的偏差范围之内，就可以认为是满足所述第二离子的注入深度等于所述第一离子的注入深度。第一导电类型的漂移区130内掺杂的离子，与第一导电类型的初始漂移区120内掺杂的离子不同，即前后两次掺杂的离子的种类不同，导电类型相同。
在一个实施例中，所述第一离子包括磷离子；所述第二离子包括砷离子。具体地，对基底110进行第一离子注入，以形成初始漂移区120。所述第一离子包括磷离子。初始漂移区120的导电类型为n型。然后对初始漂移区120进行第二离子注入，以形成漂移区130。所述第二离子与所述第一离子的导电类型相同，所述第二离子包含的质子数超过所述第一离子包含的质子数。所述第二离子包括砷离子，漂移区130的导电类型为n型。
本实施例中，通过对初始漂移区所在的区域先后进行磷离子注入和砷离子注入，与只进行磷离子注入相比(这种情况下，比较对象的漂移区的磷离子掺杂浓度与本实施例中漂移区的离子掺杂总浓度相同，即与本实施例中的第一离子掺杂浓度与第二离子掺杂浓度之和相同)，漂移区的质子束缚电子的能力增强，减小了漂移区电子发生碰撞电离的几率，能够达到增加器件击穿电压的有益效果。
在一个实施例中，所述第一导电类型的初始漂移区内所述第一离子注入的剂量小于所述第一导电类型的漂移区内所述第二离子注入的剂量。
具体地，初始漂移区120内第一离子的注入剂量小于漂移区130内第二离子的注入剂量。本实施例中，通过使第二离子的注入剂量超过第一离子的注入剂量，能够增加器件击穿电压的提升幅度。
在一个实施例中，所述第一离子的注入能量小于所述第二离子的注入能量。
具体地，在进行离子注入时，调整所述第二离子的注入能量，使所述第二离子的注入能量大于所述第一离子的注入能量。注入能量的具体数值会受到器件制备工艺和产品需要的影响，根据实际需要确定。例如在一个示例中，所述第二离子为砷离子，所述第一离子为磷离子，砷离子的注入能量是磷离子注入能量的二倍，以实现砷离子的注入深度等于磷离子的注入深度。
本实施例中，通过调整离子注入能量，使所述第二离子的注入能量大于所述第一离子的注入能量并满足实际制备需求，能够促使第一离子和第二离子的注入深度相同。
在步骤S40中，如图6所示，于基底110的上表面形成栅极结构。一般先于基底110的上表面形成栅极氧化层140，栅极氧化层140可以连接两个相邻的漂移区130。再于栅极氧化层140远离基底110的表面形成栅极150。然后于栅极氧化层140和栅极150的侧边形成侧墙160，侧墙160一般位于栅极氧化层140和栅极150的两侧。根据实际需要，侧墙160也可以环绕栅极氧化层140和栅极150。侧墙160可以覆盖漂移区130的部分表面区域，但需使漂移区130未被覆盖的表面区域满足后续工艺需求。栅极氧化层140、栅极150和侧墙160均属于栅极结构。
在步骤S50中，如图7所示，在所述第一导电类型的漂移区130内形成源区170及漏区180。源区170及漏区180分别位于所述栅极结构相对的两侧。形成源区和漏区的具体工艺和先后顺序，根据实际需要进行选择即可，本公开对此不做限定。需要说明的是，虽然图7中源区170位于左边区域，漏区180位于右边区域，但这并不构成对源区及漏区的位置的限定。实际需要时，源区170和漏区180的位置可以互换。源区170和漏区180的成分可以相同，也可以不相同。
本实施例中，在漂移区掺杂同种导电类型的不同离子，由于不同离子包含的质子数不同，质子数多的离子对电子的束缚能力更强，与单纯使用一种质子数少的离子(这种情况下，比较对象的漂移区的离子掺杂浓度与本公开中漂移区的离子掺杂总浓度相同，即与本公开中不同离子的掺杂浓度之和相同)相比，可以利用质子数多的离子减小电子发生碰撞电离的几率，从而提升MOS器件的击穿电压。
在一个实施例中，将各所述第一导电类型的初始漂移区转变为第一导电类型的漂移区之后，还包括对所得结构进行退火处理的步骤。于所述第一导电类型的漂移区内形成源区及漏区之后，还包括对所得结构进行退火处理的步骤。
具体地，于初始漂移区120所在的位置形成第一导电类型的漂移区130之后，还包括对所得结构进行退火处理，所述所得结构是指形成漂移区130之后所得的结构。于漂移区130内形成源区170及漏区180之后，还包括对所得结构进行退火处理，所述所得结构是指形成源区170及漏区180之后所得的结构。
本实施例中，通过对漂移区、源区和漏区进行退火处理，能够达到使掺杂更均匀、提升器件整体性能等有益效果。
在一个实施例中，如图8所示，于所述基底内形成浅沟槽隔离结构之前，还包括：
于所述基底内形成第二导电类型的深阱区，所述第二导电类型的深阱区的深度大于所述第一导电类型的漂移区的深度及所述浅沟槽隔离结构的高度。所述第一导电类型的漂移区位于所述第二导电类型的深阱区内。
具体地，于基底110内形成浅沟槽隔离结构104之前，还包括：
于基底110内形成第二导电类型的深阱区102。所述第二导电类型与所述第一导电类型不同。当所述第一导电类型为n型时，所述第二导电类型为p型。当所述第二导电类型为p型时，所述第一导电类型为n型。所述第二导电类型的深阱区102自基底110的上表面向基底110内延伸第三深度。如图9所示，所述第三深度大于漂移区130的深度及浅沟槽隔离结构104的高度，所述第一导电类型的漂移区130位于所述第二导电类型的深阱区102内。
本实施例中，通过在形成浅沟槽隔离结构之前，于基底内形成深阱区，能够达到使所得结构更加符合实际使用需求的有益效果。
在一个实施例中，使用上述实施例中的方法制备出如图9所示的结构，其中，初始漂移区磷离子的掺杂量与漂移区砷离子的掺杂量均为8.5×1012cm-3，磷离子的注入能量为55keV，砷离子的注入能量为110keV。在进行砷离子掺杂后，再对所述漂移区先后进行两次磷离子掺杂。测得半导体结构的漏极电流(单位为uA/um)与漏源电压(单位为V)的关系如图10中“新专利方案”对应的曲线所示，其击穿电压为27.8V。图10中“已有方案”的制备条件为：初始漂移区与漂移区均进行磷离子掺杂，掺杂量均为8.5×1012cm-3，其他条件与“新专利方案”相同。图10中“已有方案”的击穿电压为24.5V。根据测量结果，“新专利方案”对应的线性区漏极电流(线性区漏极电流通常用Idlin表示)为2.45uA/um，开启电压(开启电压通常用Vtgm表示)为0.708V；“已有方案”对应的线性区漏极电流为2.38uA/um，开启电压为0.707V。本公开中的方案与现有技术中的方案相比，器件击穿电压提升了约3V，漏极电流更高(说明源极与漏极之间的导通电阻更小)。图10显示，漏源电压为18V时，“新专利方案”的漏极电流更低，说明器件漏电流降低。
应该理解的是，虽然如上所述的各实施例所涉及的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，如上所述的各实施例所涉及的流程图中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
本公开还提供一种半导体结构，如图5、图6和图7所示，包括：
基底110，基底110内包括间隔排布的第一导电类型的漂移区130，所述第一导电类型的漂移区130内同时具有第一导电类型的第一离子及第一导电类型第二离子，所述第二离子与所述第一离子不同；
栅极结构，包括栅极氧化层140、栅极150、侧墙160，位于基底110的上表面；
源区170，位于第一导电类型的漂移区130内，且位于所述栅极结构的一侧；
漏区180，位于第一导电类型的漂移区130内，且位于所述栅极结构远离所述源区的一侧。
在一个实施例中，如图4和图9所示，基底110内包括浅沟槽隔离结构104，浅沟槽隔离结构104于基底110内隔离出多个间隔排布的有源区。所述第一导电类型的漂移区130位于所述有源区内。
在一个实施例中，如图8和图9所示，还包括第二导电类型的深阱区102，深阱区102位于基底110内。第二导电类型的深阱区102的深度大于第一导电类型的漂移区130的深度及浅沟槽隔离结构104的高度。第一导电类型的漂移区130位于第二导电类型的深阱区102内。
在一个实施例中，提供了一种半导体结构，该半导体结构包括上述各方法实施例中制备出的结构。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本公开的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本公开专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本公开构思的前提下，还可以做出若干变形和改进，这些都属于本公开的保护范围。因此，本公开的保护范围应以所附权利要求为准。

Claims (10)

1.一种半导体器件结构制备方法，其特征在于，所述制备方法包括：
提供基底；
向所述基底注入第一导电类型的第一离子，以于所述基底内形成间隔排布的第一导电类型的初始漂移区；
向所述第一导电类型的初始漂移区注入第一导电类型的第二离子，以将各所述第一导电类型的初始漂移区转变为第一导电类型的漂移区；所述第一导电类型的漂移区内同时具有第一导电类型的第一离子及第一导电类型的第二离子；
于所述基底的上表面形成栅极结构；
于所述第一导电类型的漂移区内形成源区及漏区，所述源区及所述漏区分别位于所述栅极结构相对的两侧。
2.根据权利要求1所述的方法，其特征在于，
所述第一离子包括磷离子；所述第二离子包括砷离子。
3.根据权利要求2所述的方法，其特征在于，所述第一导电类型的初始漂移区内所述第一离子注入的剂量小于所述第一导电类型的漂移区内所述第二离子注入的剂量。
4.根据权利要求2所述的方法，其特征在于，所述第一离子的注入能量小于所述第二离子的注入能量。
5.根据权利要求1所述的方法，其特征在于，
将各所述第一导电类型的初始漂移区转变为第一导电类型的漂移区之后，还包括对所得结构进行退火处理的步骤；
于所述第一导电类型的漂移区内形成源区及漏区之后，还包括对所得结构进行退火处理的步骤。
6.根据权利要求1至5中任一项所述的方法，其特征在于，提供基底后，于所述基底内形成间隔排布的第一导电类型的初始漂移区之前，还包括：
于所述基底内形成浅沟槽隔离结构，所述浅沟槽隔离结构于所述基底内隔离出多个间隔排布的有源区；所述第一导电类型的漂移区形成于所述有源区内。
7.根据权利要求6所述的方法，其特征在于，于所述基底内形成浅沟槽隔离结构之前，还包括：
于所述基底内形成第二导电类型的深阱区，所述第二导电类型的深阱区的深度大于所述第一导电类型的漂移区的深度及所述浅沟槽隔离结构的高度；所述第一导电类型的漂移区位于所述第二导电类型的深阱区内。
8.一种半导体器件结构，其特征在于，所述半导体器件结构包括：
基底，所述基底内包括间隔排布的第一导电类型的漂移区，所述第一导电类型的漂移区内同时具有第一导电类型的第一离子及第一导电类型第二离子；
栅极结构，位于所述基底的上表面；
源区，位于所述第一导电类型的漂移区内，且位于所述栅极结构的一侧；
漏区，位于所述第一导电类型的漂移区内，且位于所述栅极结构远离所述源区的一侧。
9.根据权利要求8所述的结构，其特征在于，所述基底内具有浅沟槽隔离结构，所述浅沟槽隔离结构于所述基底内隔离出多个间隔排布的有源区；所述第一导电类型的漂移区位于所述有源区内。
10.根据权利要求9所述的结构，其特征在于，还包括第二导电类型的深阱区，位于所述基底内，所述第二导电类型的深阱区的深度大于所述第一导电类型的漂移区的深度及所述浅沟槽隔离结构的高度；所述第一导电类型的漂移区位于所述第二导电类型的深阱区内。
CN202210644645.3A 2022-06-09 2022-06-09 半导体器件结构及其制备方法 Pending CN115020237A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210644645.3A CN115020237A (zh) 2022-06-09 2022-06-09 半导体器件结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210644645.3A CN115020237A (zh) 2022-06-09 2022-06-09 半导体器件结构及其制备方法

Publications (1)

Publication Number Publication Date
CN115020237A true CN115020237A (zh) 2022-09-06

Family

ID=83072330

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210644645.3A Pending CN115020237A (zh) 2022-06-09 2022-06-09 半导体器件结构及其制备方法

Country Status (1)

Country Link
CN (1) CN115020237A (zh)

Similar Documents

Publication Publication Date Title
TWI590457B (zh) 半導體裝置及其製造方法
KR100861213B1 (ko) 반도체 소자 및 그 제조방법
CN105632931B (zh) 半导体器件的制造方法及半导体器件
CN109830538B (zh) Ldmos器件及其制造方法
CN112117332A (zh) Ldmos器件及工艺方法
CN100431138C (zh) 制造快闪存储装置的方法
CN113035931A (zh) 沟槽式金属氧化物半导体场效应管器件及其制造方法
JPH1084045A (ja) 半導体集積回路装置およびその製造方法
CN111785774B (zh) Bcd工艺中cmos器件及其制造方法
CN110323138B (zh) 一种ldmos器件的制造方法
CN109119458B (zh) 隔离结构及工艺方法
DE102018216139B4 (de) Ldmos-finfet-strukturen mit mehreren gatestrukturen und verfahren zu ihrer herstellung
CN115020237A (zh) 半导体器件结构及其制备方法
CN115547838A (zh) 金属氧化物半导体器件的制备方法及器件
CN115295417A (zh) 一种横向变掺杂高压ldmos及其制作方法
CN102694020B (zh) 一种半导体装置
CN107342224B (zh) Vdmos器件的制作方法
CN111223931A (zh) 沟槽mosfet及其制造方法
CN113113415B (zh) 浮栅型分栅闪存器件结构及其制作工艺
CN111883484B (zh) 开关ldmos器件的制造方法
US8354716B2 (en) Semiconductor devices and methods of manufacturing the same
CN111834221B (zh) Ldmos和其制作方法
CN107919280B (zh) 不同电压器件的集成制造方法
CN110957218B (zh) 半导体元器件的制造方法及半导体元器件
CN112635330A (zh) Ldmos器件制作方法、ldmos器件和终端设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination