CN101211845B - 制作邻接接触体的半导体制造工艺与半导体装置 - Google Patents
制作邻接接触体的半导体制造工艺与半导体装置 Download PDFInfo
- Publication number
- CN101211845B CN101211845B CN2006101721027A CN200610172102A CN101211845B CN 101211845 B CN101211845 B CN 101211845B CN 2006101721027 A CN2006101721027 A CN 2006101721027A CN 200610172102 A CN200610172102 A CN 200610172102A CN 101211845 B CN101211845 B CN 101211845B
- Authority
- CN
- China
- Prior art keywords
- conduction type
- contact body
- adjacent contact
- doped region
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Abstract
本发明提出一种制作邻接接触体的半导体制造工艺，包含以下步骤：提供一基体，此基体上具有至少两个邻接的晶体管栅极；对该两晶体管栅极间的区域，全面进行斜角度离子植入，形成第一传导型的淡掺杂区；在该两晶体管栅极间的区域，形成第一传导型和第二传导型的浓掺杂区，并以第二传导型的浓掺杂区盖过部分第一传导型的淡掺杂区，且以第二传导型的浓掺杂区将第一传导型的浓掺杂区分隔；沉积介电层；以及在该介电层中形成至少一个邻接接触体，此邻接接触体同时接触受分隔的第一传导型的浓掺杂区。
Description
技术领域
本发明涉及一种半导体制造工艺中的邻接接触体(butting contact)的制法，特别是指一种制作邻接接触体的半导体制造工艺与具有邻接接触体的半导体装置。
背景技术
半导体装置中，若两个相邻场效晶体管的源/漏极彼此需要连接，且两者都需要连接至第一层内联机层(interconnection)时，两晶体管可使用同一个接触体(contact)来与第一层内联机层连接；如此可以节省电路面积。此种结构称为邻接接触体(butting contact)；以N型金氧半场效晶体管(NMOSFET)为例，上述结构的一实施例可参见图1，其中的标号10的部份，即为邻接接触体。此外，为了加强电性效果，图中在各N+区的上方，分别设有较淡的NLDD区，且在邻接接触体下方的P+区上方，设有较淡的PLDD区。
又，为了使场效晶体管的源/漏极掺杂区具有较佳的形状轮廓，有时会使用斜角度的离子植入制造工艺(tilt-angle implant)，以将杂质植入晶体管栅极的下方；例如袋状植入(pocket implant)制造工艺即为其一例。
图2A-2F示意说明现有技术中包含斜角度离子植入的邻接接触体制造工艺，同样是以NMOSFET为例，首先，如图2A所示在晶圆基体上分隔出主动区并制作完成晶体管栅极21之后，在晶圆基体上形成N型淡掺杂(下称NLDD)区的光阻图案22(图2B)，之后进行斜角度离子植入23，以形成NLDD区24(图2C)，接着以光阻(未示出)定义图案后，进行P型淡掺杂(下称PLDD)区25的离子植入步骤，再形成间隔物(spacers)26(图2D)，后续再经过两次的微影与离子植入步骤，形成浓掺杂区N+27和P+28(图2E)，最后如图2F所示，沉积介电层29并通过微影蚀刻步骤打开接触孔后填入导电材料，即可形成附图中的各个接触体。图中接触体10同时接触相邻的两个晶体管，此即邻接接触体。
图2A-2F所示的制造工艺有以下缺点。请参照图2C，在需要形成邻接接触体的位置，两晶体管势必十分靠近，否则即失去使用邻接接触体制造工艺的意义；但由于两晶体管的源/漏极十分靠近，因此在进行斜角度离子植入23时，由于邻接接触体处的光阻阻隔，将使离子不易从斜角度植入晶体管的栅极下方，甚至不易植入栅极两侧(未来形成间隔物26的位置)下方。且除了横向空间狭窄之外，因光阻高度与栅极高度的差距，实际状况比附图更为严重。
发明内容
有鉴于上述现有技术的不足，本发明的目的之一便是提出一种制作邻接接触体的半导体制造工艺，而得以解决上述问题。
本发明的另一目的在于提供一种具有邻接接触体的半导体装置。
本发明的再一目的在于提供一种制作邻接接触体的光罩组。
为达上述目的，在本发明的其中一个实施例中，提供了一种制作邻接接触体的半导体制造工艺，包含以下步骤：提供一基体，此基体上具有至少两个邻接的晶体管栅极；对该两晶体管栅极间的区域，全面进行斜角度离子植入，形成第一传导型的淡掺杂区；在该两晶体管栅极间的区域，形成第一传导型和第二传导型的浓掺杂区，并以第二传导型的浓掺杂区盖过部分第一传导型的淡掺杂区，且以第二传导型的浓掺杂区将第一传导型的浓掺杂区分隔；沉积介电层；以及在该介电层中形成至少一个邻接接触体，此邻接接触体同时接触受分隔的第一传导型的浓掺杂区。
上述实施例中，可更包含：在第一传导型的淡掺杂区的一部份中，形成第二传导型的淡掺杂区的步骤。
所述第一传导型可以是N型或P型。
此外，根据本发明的另一个实施例，也提供了一种具有邻接接触体的半导体装置，其包含：至少两个邻接的晶体管，第一晶体管的源/漏极之一与第二晶体管的源/漏极之一相邻，且两者均为第一传导型；同时接触该第一晶体管的该源/漏极之一与该第二晶体管的该源/漏极之一的邻接接触体；位于该邻接接触体下方的第一传导型的淡掺杂区；以及位于该邻接接触体下方的第二传导型的浓掺杂区，此浓掺杂区与该第一传导型的淡掺杂区至少部分重叠。
又，根据本发明的另一个实施例，也提供了一种制作邻接接触体的光罩组，包含：第一淡掺杂区光罩，供进行第一传导型的离子植入，此光罩图案可供全面打开邻接接触体区域；第一浓掺杂区光罩，供进行第一传导型的离子植入，此光罩图案仅部分打开邻接接触体区域；以及第二掺杂区光罩，供进行第二传导型的离子植入，此光罩图案仅部分打开邻接接触体区域。
根据本发明，第二掺杂区光罩可以共享为第二传导型淡掺杂植入和浓掺杂植入制造工艺的光罩。
底下通过参照附图对具体实施例详加说明，当更容易了解本发明的目的、技术内容、特点及其所达成之功效。
附图说明：
图1以剖面示意显示邻接接触体结构。
图2A-2F以剖面示意显示现有技术制作邻接接触体并含有斜角度离子植入步骤时的制造工艺。
图3A-3G以剖面示意显示根据本发明一实施例的制造工艺。
图中符号说明
10 邻接接触体
20 两晶体管间欲形成邻接接触体的区域
21 栅极
22 光阻
23 斜角度离子植入
24 NLDD区
25 PLDD区
26 间隔物
27 N+区
28 P+区
29 介电层
30 邻接接触体
31 栅极
32 光阻
33 斜角度离子植入
341，342NLDD区
35 PLDD区
36 间隔物
37 N+区
38 P+区
39 介电层
具体实施方式
以下本发明将根据实施例并参照附图来加以说明。附图仅供示意解释说明之用；附图中的直径、厚度、宽度，并未按照比例绘制。
请参考图3A-3G，其中以示意方式示出根据本发明的邻接接触体制造工艺。本实施例是以NMOSFET为例，但熟悉本技术者当可类推应用至PMOSFET或其它型式的半导体元件制造工艺。本实施例的步骤如下：
图3A：在晶圆基体上分隔出主动区并制作完成晶体管栅极31。
图3B：在晶圆基体上以旋涂或其它方式沉积一光阻层32。
图3C：使用根据本发明的NLDD光罩(如为PMOSFET则为PLDD光罩)，对光阻层32进行微影制造工艺，在该光罩图案与搭配的曝光显影步骤中，打开两晶体管间欲形成邻接接触体的区域20，在其间不留下任何光阻。至于光罩图案的安排，应视光阻类型(正或负光阻)及电路布局来决定。
图3D：根据前步骤所形成的光阻图案32(图3B)，进行斜角度离子植入33，以形成NLDD区341和342。请注意此时由于区域20间无任何光阻，故对于该区域而言，是全面进行离子植入而无任何阻隔的；其所致的NLDD区341连接了两个晶体管，其间并未分隔。
图3E：洗去光阻层32之后，使用PLDD光罩，在两晶体管间欲形成邻接接触体的位置处，进行PLDD区35的离子植入步骤(光阻涂布与曝光显影步骤省略未示出)。事实上，并不一定需要在图标35的位置植入PLDD杂质，目前如不在该处植入任何P型杂质也是可以的。不过由于未来必须在此处进行P+离子植入步骤，如PLDD和P+离子植入步骤共享光罩，便可节省光罩制作成本，故为了顾及光罩制作，此时以在此处植入PLDD杂质为佳。
同图中，另也依据众所熟知的间隔物沉积制造工艺，形成了间隔物36。需注意的是，PLDD离子植入步骤与间隔物沉积步骤的次序可以调换。
图3F：后续再经过两次的微影与离子植入步骤，形成浓掺杂区N+37和P+38。此两步骤可以调换，但一般会先进行N+浓掺杂区的离子植入。需注意的是，根据本发明，形成N+浓掺杂区所用的N+光罩(如为PMOSFET则为P+光罩)与NLDD光罩(如为PMOSFET则为PLDD光罩)，并不相同；因为在两晶体管间的邻接接触体区域处，图案不同。
虽然先前在邻接接触体位置处，因为图3D的步骤而留有淡掺杂浓度的N型杂质，但经过P+浓掺杂植入后，已可盖过先前残留的N型杂质的微弱作用。因此，仍然可隔离两晶体管元件而不致造成困扰。即使在图3F的步骤中，未于此处植入PLDD杂质，只要适当调整P+浓掺杂的剂量，即可解决问题。若在图3F的步骤中，曾植入PLDD杂质，则更为容易。
图3G：最后如图所示，沉积介电层39并通过微影蚀刻步骤打开接触孔后填入导电材料，即可形成图标的各个接触体。图中接触体30同时接触相邻的两个晶体管，此即邻接接触体。
以上已针对较佳实施例来说明本发明，以上所述，仅为使熟悉本技术者易于了解本发明的内容而已，并非用来限定本发明的权利范围。例如，除了所明文说明可调换的步骤之外，其它许多步骤也是可以互相调换的。又如，以光阻微影为例作说明，应其为现有较成熟的图案定义制造工艺；以其它图案定义方式(例如电子束微影、浸润式微影等)来形成图案，亦属本发明的范围。因此熟悉本技术者，当可在本发明精神内，立即思及各种替代与变化。故凡依本发明的概念与精神所为的均等替代与变化，均应包括于本发明的权利范围内。
Claims (7)
1.一种制作邻接接触体的半导体制造工艺，包含以下步骤：
提供一基体，此基体上具有至少两个邻接的晶体管栅极；
对该两晶体管栅极间的区域，全面进行斜角度离子植入，形成第一传导型的淡掺杂区；
在该两晶体管栅极间的区域，形成第一传导型和第二传导型的浓掺杂区，并以第二传导型的浓掺杂区盖过部分第一传导型的淡掺杂区，且以第二传导型的浓掺杂区将第一传导型的浓掺杂区分隔；
沉积介电层；以及
在该介电层中形成至少一个邻接接触体，此邻接接触体同时接触受分隔的第一传导型的浓掺杂区。
2.如权利要求1所述的制作邻接接触体的半导体制造工艺，更包含：在所述各栅极外侧形成间隔物的步骤。
3.如权利要求1所述的制作邻接接触体的半导体制造工艺，更包含：在第一传导型的淡掺杂区的一部份中，形成第二传导型的淡掺杂区的步骤。
4.如权利要求3所述的制作邻接接触体的半导体制造工艺，其中第二传导型淡掺杂区的图案与第二传导型浓掺杂区的图案相同。
5.如权利要求1所述的制作邻接接触体的半导体制造工艺，其中第一传导型淡掺杂区的图案与第一传导型浓掺杂区的图案不同。
6.一种具有邻接接触体的半导体装置，包含：
至少两个邻接的晶体管，第一晶体管的源/漏极之一与第二晶体管的源/漏极之一相邻，且两者均为第一传导型；
同时接触该第一晶体管的该源/漏极之一与该第二晶体管的该源/漏极之一的邻接接触体；
位于该邻接接触体下方的第一传导型的淡掺杂区；以及
位于该邻接接触体下方的第二传导型的浓掺杂区，此浓掺杂区与该第一传导型的淡掺杂区至少部分重叠。
7.如权利要求6所述的具有邻接接触体的半导体装置，更包含有位于该邻接接触体下方的第二传导型的淡掺杂区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2006101721027A CN101211845B (zh) | 2006-12-27 | 2006-12-27 | 制作邻接接触体的半导体制造工艺与半导体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2006101721027A CN101211845B (zh) | 2006-12-27 | 2006-12-27 | 制作邻接接触体的半导体制造工艺与半导体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910140220A Division CN101697063A (zh) | 2006-12-27 | 2006-12-27 | 制作邻接接触体的半导体制造工艺与半导体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101211845A CN101211845A (zh) | 2008-07-02 |
| CN101211845B true CN101211845B (zh) | 2010-12-08 |
Family
ID=39611722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2006101721027A Expired - Fee Related CN101211845B (zh) | 2006-12-27 | 2006-12-27 | 制作邻接接触体的半导体制造工艺与半导体装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101211845B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5930630A (en) * | 1997-07-23 | 1999-07-27 | Megamos Corporation | Method for device ruggedness improvement and on-resistance reduction for power MOSFET achieved by novel source contact structure |
| US20030141555A1 (en) * | 2002-01-30 | 2003-07-31 | Chorng-Wei Liaw | Butting contact structure and method incorporating with a silicide inserted between a contact region and a conductor for a small contact window |
-
2006
- 2006-12-27 CN CN2006101721027A patent/CN101211845B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5930630A (en) * | 1997-07-23 | 1999-07-27 | Megamos Corporation | Method for device ruggedness improvement and on-resistance reduction for power MOSFET achieved by novel source contact structure |
| US20030141555A1 (en) * | 2002-01-30 | 2003-07-31 | Chorng-Wei Liaw | Butting contact structure and method incorporating with a silicide inserted between a contact region and a conductor for a small contact window |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101211845A (zh) | 2008-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7939867B2 (en) | Complementary metal-oxide-semiconductor (CMOS) image sensor and fabricating method thereof | |
| US20060244090A1 (en) | Method for fabricating an integrated circuit comprising a photodiode and corresponding integrated circuit | |
| KR100558528B1 (ko) | 시모스 이미지 센서 및 그 제조방법 | |
| US20020182793A1 (en) | Transistors having selectively doped channel regions | |
| CN1326210C (zh) | 具有到衬底的互连的集成电路及其方法 | |
| US7749800B2 (en) | Photoelectric conversion device, image sensor, and method of manufacturing a photoelectric conversion device | |
| KR100397517B1 (ko) | 고체 촬상장치 및 그 제조방법 | |
| CN101211845B (zh) | 制作邻接接触体的半导体制造工艺与半导体装置 | |
| US9728566B2 (en) | Solid state imaging device and manufacturing method thereof | |
| US20080035969A1 (en) | CMOS image sensors and methods of forming the same | |
| CN101697063A (zh) | 制作邻接接触体的半导体制造工艺与半导体装置 | |
| US20080153239A1 (en) | Semiconductor process for butting contact and semiconductor circuit device having a butting contact | |
| US7179676B2 (en) | Manufacturing CCDs in a conventional CMOS process | |
| JPH02292833A (ja) | Ｌｄｄトランジスタ | |
| US9818790B2 (en) | Solid-state imaging device and manufacturing method thereof | |
| CN114420690B (zh) | Esd保护结构及其制备方法 | |
| US11664332B2 (en) | Always-on FinFET with camouflaged punch stop implants for protecting integrated circuits from reverse engineering | |
| KR100359767B1 (ko) | 고체촬상소자의 제조 방법 | |
| JP2001217321A (ja) | 半導体装置及びその製造方法 | |
| CN111243956B (zh) | 半导体制作工艺 | |
| US20120104501A1 (en) | Semiconductor apparatus and method of manufacturing semiconductor apparatus | |
| KR100356481B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| US20100032675A1 (en) | Component Comprising a Thin-Film Transistor and CMOS-Transistors and Methods for Production | |
| US8878261B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR100239457B1 (ko) | 모오스 트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20101208 Termination date: 20181227 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |