JP2010147252A - イオン注入方法、および半導体装置の製造方法 - Google Patents

イオン注入方法、および半導体装置の製造方法 Download PDF

Info

Publication number
JP2010147252A
JP2010147252A JP2008322914A JP2008322914A JP2010147252A JP 2010147252 A JP2010147252 A JP 2010147252A JP 2008322914 A JP2008322914 A JP 2008322914A JP 2008322914 A JP2008322914 A JP 2008322914A JP 2010147252 A JP2010147252 A JP 2010147252A
Authority
JP
Japan
Prior art keywords
ion implantation
mask
thin film
exposure
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008322914A
Other languages
English (en)
Inventor
Naoto Tsumura
直人 津村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2008322914A priority Critical patent/JP2010147252A/ja
Priority to US12/654,402 priority patent/US20100159681A1/en
Publication of JP2010147252A publication Critical patent/JP2010147252A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

【課題】１回のフォトリソグラフィ工程およびイオン注入工程で、濃度プロファイルの異なる２つの拡散層１ａおよび１ｂを形成することができ、これにより、半導体装置の製造期間（ＴＡＴ）の短縮、製造コストの削減を図ることができ、さらには、２つの拡散層のアライメント精度を高めることができる半導体装置の製造方法を得る。
【解決手段】半導体基板１上に塗布したレジスト材料を、光透過部Ａと半透過部Ｐ１とを有する露光マスクＭ１を用いて露光して現像し、イオン注入マスクとして、レジスト開口部１２ａとレジスト薄膜部１２ｂとを有するレジスト膜１２を形成し、このレジスト膜１２をマスクとして半導体基板の表面領域にイオン注入を行って第１および第２の拡散層１ａおよび１ｂを形成する。
【選択図】図１

Description

本発明は、イオン注入方法、および半導体装置の製造方法に関し、特に、イオン注入マスクとしてのレジスト膜の段差を利用してイオン注入領域のプロファイルを調整するイオン注入方法、およびこのようなイオン注入方法を用いる半導体装置の製造方法に関するものである。
従来から半導体装置の製造プロセスでは、イオン注入により半導体基板の表面領域にトランジスタなどの素子を構成する拡散層を形成しており、以下、従来のイオン注入処理について説明する。
図８は、従来の半導体装置の構造を模式的に示す図である。
この半導体装置２００は、半導体基板１の表面領域に相対向するよう形成された第１の拡散層１１ａと、該第１の拡散層１１ａの間に形成された第２の拡散層１１ｂとを有している。ここで、第２の拡散層１１ｂは、その基板表面からの深さが第１の拡散層１１ａに比べて浅くなるよう形成されている。なお、図８では、半導体装置を構成する半導体基板１およびその表面領域の拡散層のみを示しているが、実際の半導体装置では、このような拡散層を形成した半導体基板上には、複数の素子を構成する電極や配線が形成され、各素子に対応する電極や配線は、これらの素子により所要の電気回路が形成されるよう層間絶縁膜により電気的に絶縁されている。
次に、図９〜図１１を用いて上記半導体装置の製造方法について説明する。
図９は、上記半導体装置の製造方法におけるフォトリソグラフィ工程で用いる露光マスクを説明する図であり、異なる露光パターンを有する露光マスクＭ１１およびＭ１２（図９（ａ）および図９（ｂ））を示している。また、図１０（ａ）〜図１０（ｃ）は、イオン注入により上記第１の拡散層１１ａを形成する工程を示し、図１１（ａ）〜図１１（ｃ）は、イオン注入により上記第２の拡散層１１ｂを形成する工程をしている。
まず、上記イオン注入工程で用いる露光マスクについて簡単に説明する。
図９（ａ）に示す露光マスクＭ１１は相対向するマスク開口Ａ１を有しており、このマスク開口Ａ１は、上記半導体装置における第１の拡散層１１ａに対応するものである。図９（ｂ）に示す露光マスクＭ１２は１つのマスク開口Ａ２を有しており、このマスク開口Ａ２は、上記半導体装置２００における第２の拡散層１１ｂに対応するものである。また、これらの露光マスクは、ガラス基板３の表面に遮光膜としてのクロム層４を貼り付けたものであり、上記マスク開口Ａ１およびＡ２は、該クロム膜４が選択的に除去された部分４ａとなっている（図１０（ａ）及び図１１（ａ）参照）。また、露光マスクＭ１１及びＭ１２のクロム膜４の残っている部分Ｂ１及びＢ２は遮光部となっている。
次に、上記半導体装置の製造方法、特に拡散層の形成工程について説明する。
半導体基板１上にフォトレジスト材料（感光材料）の塗布によりレジスト膜２を形成した後、該半導体基板１に対して上記露光マスクＭ１１を位置合わせし、該露光マスクＭ１１を介して露光光５を上記半導体基板１の表面に照射する。これにより、上記レジスト膜２の、該マスクＭ１１の開口Ａ１に対応する領域に露光部Ｒ１が形成される（図１０（ａ））。
次に、上記レジスト膜２の現像によりその露光部Ｒ１を除去してレジスト開口２ａを形成した後、該レジスト膜２をイオン注入マスクとして、ｐ型あるいはｎ型ドーパントとしてのイオン７を注入し（図１０（ｂ））、その後、該レジスト膜２を剥離する。これにより、半導体基板１の表面領域には、上記第１の拡散層１１ａが形成される（図１０（ｃ））。
続いて、半導体基板１上にレジスト材料の塗布によりレジスト膜２０を形成した後、該半導体基板１に対して上記露光マスクＭ１２を位置合わせし、該露光マスクＭ１２を介して露光光５を上記半導体基板１の表面に照射する。これにより、上記レジスト膜２０の、該マスクＭ１２の開口Ａ２に対応する領域に露光部Ｒ２が形成される（図１１（ａ））。
次に、上記レジスト膜２０の現像によりその露光部Ｒ２を除去してレジスト開口２０ａを形成した後、該レジスト膜２０をイオン注入マスクとして、ｐ型あるいはｎ型ドーパントとしてのイオン９を注入し（図１１（ｂ））、その後、該レジスト膜２０を剥離する。これにより、半導体基板１の表面領域には、上記第２の拡散層１１ｂが形成される（図１１（ｃ））。
このように従来の半導体装置の製造方法における拡散層の形成工程では、深さの異なる拡散層は、それぞれに対応するイオン注入マスクを用いて、別々のイオン注入処理を行っている。
このため、図８に示すような拡散層、つまり基板内のイオン注入領域を得るためには、図１０および図１１で示すように、露光、イオン注入、レジスト剥離工程を２回処理する必要があり、ＴＡＴ（ターンアラウンドタイム）、つまり半導体装置の製造に要する時間が長くなる、材料費が増加する、第１のレジスト膜と第２のレジスト膜との間で十分なアライメント精度を確保できない等の課題が生ずる。
ところで、半導体製造プロセスにおける処理の簡略化に関する技術として以下の特許文献１〜３に記載のものがある。
特許文献１には、拡散抵抗層を基板上に形成する方法において、イオン注入マスクとしてのフォトレジスト膜を、該レジスト膜の開口内に下地としての酸化膜２の段差部が位置するよう形成し、該フォトレジスト膜および酸化膜２をイオン注入マスクとして、基板の表面領域に、厚さが変化した拡散抵抗層を形成する方法が開示されている。この文献開示の方法では、厚さの異なる拡散層を１回のイオン注入工程で形成している。
また、特許文献２には、半導体装置の製造方法において、段差部を有するレジスト膜を多結晶シリコン膜上に形成し、該レジスト膜をマスクとして多結晶シリコン膜をエッチングして、該レジスト膜の段差を該多結晶シリコン膜に転写するようにしたものが開示されている。
また、特許文献３にも、上記特許文献２と同様、半導体装置の製造方法において、基板上に絶縁膜および半導体層を形成した後、絶縁膜を介して薄い第１の導体層と厚い第２の導体層とを順次形成し、その上に厚い部分と薄い部分とを有するレジスト膜を形成し、このレジスト膜をマスクとして上記第１および第２の導体層をエッチングして、第１および第２の導体層からなる、段差を有するゲート電極を形成し、その後、該ゲート電極の薄い部分を通過するようイオン注入を行って、該ゲート電極の下側の半導体層に不純物イオンを注入してＬＤＤ（ライトリードープトドレイン）構造を形成する方法が開示されている。
上記特許文献１および３では、イオン注入マスクとして段差部を有する酸化膜あるいは導体層を用いているので、１回のイオン注入により深さの異なる拡散層を形成可能であり、また特許文献２では、多結晶シリコン膜上に段差を有するレジスト膜を形成した後、全面エッチバックすることで段差を有するゲート電極を形成でき、段差を有するゲート電極の形成が簡単なものとなる。
特開昭６１−８５８５４号公報 特開平１０−３２３２７号公報 特開２００７−１９４９０号公報
上述したように、上記従来の半導体装置の製造方法では、深さの異なる拡散層は、それぞれに対応するイオン注入マスクを用いて、別々のイオン注入処理を行っている。
このため、図８に示すような拡散層、つまり基板内のイオン注入領域を得るためには、図１０および図１１で示すように、露光、イオン注入、レジスト剥離工程を２回処理する必要があり、ＴＡＴの時間が長くなる、材料費が増加する、第１のレジスト膜と第２のレジスト膜との間で十分なアライメント精度を確保できない等の課題がある。
また、上記特許文献１〜３では、製造プロセスの簡略化は可能であるが、レジスト膜の厚みを直接拡散層の深さに反映することができないという問題点がある。
本発明は、上記従来の問題点を解決するためになされたもので、イオン注入マスクとしてのレジスト膜の厚みを直接拡散層の深さに反映することができ、これにより複数の拡散層を簡単な工程で形成でき、その結果、半導体装置の製造期間（ＴＡＴ）の短縮、製造コストの削減を図ることができ、さらには、２つの拡散層のアライメント精度を高めることができるイオン注入方法、およびこのようなイオン注入方法を用いた半導体装置の製造方法を提供することを目的とする。
本発明に係るイオン注入方法は、半導体基板あるいは該半導体基板上に形成された半導体層である半導体領域にイオン注入マスクを用いて選択的にイオンを注入するイオン注入方法であって、感光性材料膜の露光現像により、該イオン注入マスクを、マスク開口部とマスク薄膜部とを持つよう形成する工程と、該イオン注入マスクをマスクとしてイオン注入を行って、該半導体領域に該マスク開口部と該マスク薄膜部とに対応させて拡散深さの異なる複数の拡散層を形成する工程とを含むものであり、そのことにより上記目的が達成される。
本発明は、上記イオン注入方法において、前記イオン注入を行う工程では、前記半導体領域の、前記イオン注入マスクのマスク開口部に対応する部分に拡散深さの深い第１の拡散層が形成され、該半導体領域の、該イオン注入マスクのマスク薄膜部に対応する部分に拡散深さの浅い第２の拡散層が形成されることが好ましい。
本発明は、上記イオン注入方法において、前記第２の拡散層の拡散深さは、前記イオン注入マスクのマスク薄膜部の厚さに応じた深さとなっていることが好ましい。
本発明は、上記イオン注入方法において、前記マスク薄膜部は、膜厚の異なる複数の薄膜部分とから構成されていることが好ましい。
本発明は、上記イオン注入方法において、前記マスク薄膜部は、第１の膜厚を有する第１の薄膜部分と、第１の膜厚とは異なる第２の膜厚を有する第２の薄膜部分とから構成されていることが好ましい。
本発明は、上記イオン注入方法において、前記マスク薄膜部は、前記第２の薄膜部分が前記第１の薄膜部分より薄く、かつ、該第２の薄膜部分では、その一端側から他端側にかけて段階的に膜厚が減少あるいは増大するよう形成されていることが好ましい。
本発明は、上記イオン注入方法において、前記マスク薄膜部は、前記第２の薄膜部分が前記第１の薄膜部分より薄く、かつ、該第２の薄膜部分では、その一端側から他端側にかけて連続的に膜厚が減少あるいは増大するよう形成されていることが好ましい。
本発明は、上記イオン注入方法において、前記マスク薄膜部は、その一端側から他端側にかけて段階的に膜厚が減少あるいは増大した構造となっていることが好ましい。
本発明は、上記イオン注入方法において、前記マスク薄膜部は、その一端側から他端側にかけて連続的に膜厚が減少あるいは増大した構造となっていることが好ましい。
本発明は、上記イオン注入方法において、前記感光性材料は、露光光により露光された部分が現像により除去されるポジ型レジストであり、前記感光性材料膜の露光現像工程では、露光光を通過させる光透過部と、露光光を減衰させる半透過部とを有する露光マスクを用いて、前記半導体領域上に形成されたポジ型レジストを露光現像して、前記イオン注入マスクとして、該光透過部に対応するレジスト開口と、該半透過部に対応するレジスト薄膜部とを有するレジスト膜を形成することが好ましい。
本発明は、上記イオン注入方法において、前記露光マスクは、前記露光光を減衰させる半透過部に、該半透過部全体にわたって均一に露光光を減衰させるハーフトーンマスクを用いたものであることが好ましい。
本発明は、上記イオン注入方法において、前記露光マスクは、露光光に対して透明な部材からなる透明基板上に、該露光光を遮光する遮光膜を選択的に形成してなるものであることが好ましい。
本発明は、上記イオン注入方法において、前記露光マスクは、前記光透過部を前記遮光膜開口部とし、前記半透過部を、前記遮光膜を除去した透光領域と、該遮光膜を残した遮光領域とを縦方向および横方向に交互に配列してなる構造としたものであることが好ましい。
本発明は、上記イオン注入方法において、前記露光マスクは、前記光透過部を前記遮光膜開口部とし、前記半透過部を、前記遮光膜を除去したストライプ状透光領域と、該遮光膜を残したストライプ状遮光領域とを一定方向に交互に配列してなる構造としたものであることが好ましい。
本発明は、上記イオン注入方法において、前記イオン注入を行う工程では、一定の注入エネルギーによるイオン注入により、拡散深さの異なる複数の拡散層が形成されることが好ましい。
本発明は、上記イオン注入方法において、前記イオン注入を行う工程では、注入エネルギーおよびイオン種の少なくとも一方を変えて、同一のイオン注入マスクを用いて複数回のイオン注入を行うことが好ましい。
本発明に係る半導体装置の製造方法は、複数の素子を有する半導体装置を製造する方法であって、半導体基板あるいは該半導体基板上に形成された半導体層である半導体領域にイオン注入マスクを用いて選択的にイオンを注入して、該半導体領域に、該素子を構成する拡散層を形成するイオン注入工程を含み、該イオン注入工程は、感光性材料膜の露光現像により、該イオン注入マスクを、マスク開口部とマスク薄膜部とを持つよう形成する工程と、該イオン注入マスクをマスクとしてイオン注入を行って、該半導体領域に該マスク開口部と該マスク薄膜部とに対応させて拡散深さの異なる複数の拡散層を形成する工程とを含むものであり、そのことにより上記目的が達成される。
以下、本発明の作用について説明する。
本発明においては、半導体基板あるいはその上の半導体層である半導体領域上に形成した感光性材料膜の露光現像により、該イオン注入マスクを、マスク開口部とマスク薄膜部とを持つよう形成し、該イオン注入マスクをマスクとしてイオン注入を行って、該半導体領域に該マスク開口部と該マスク薄膜部とに対応させて拡散深さの異なる複数の拡散層を形成するので、１回のフォトリソグラフィ工程およびイオン注入工程で、濃度プロファイルの異なる複数の拡散層を形成することができ、これにより、半導体装置の製造期間（ＴＡＴ）の短縮、製造コストの削減を図ることができ、さらには、２つの拡散層のアライメント精度を高めることができる。
また、本発明においては、露光マスクは、露光光に対して透明な部材からなる透明基板上に、該露光光を遮光する遮光膜を選択的に形成してなるものとし、露光マスクの半透過部を、遮光膜を除去した透光領域と、該遮光膜を残した遮光領域とを縦横に交互に配列してなる構造としたので、露光マスクの遮光部分と半透過部における遮光領域とを同じ遮光膜材料、例えばクロム膜を用いて形成することができ、半透過部を有する露光マスクの構造を簡単にでき、その構成材料もガラス基板と遮光膜材料のみとすることができる。
また、本発明においては、露光光に対して透明な部材からなる透明基板上に、該露光光を遮光する遮光膜を選択的に形成してなるものとし、露光マスクの半透過部を、遮光膜を除去したストライプ状透光領域と、遮光膜を残したストライプ状遮光領域とを一定方向に交互に配列してなる構造としたので、露光マスクの遮光部分と半透過部における遮光領域とを同じ遮光膜材料、例えばクロム膜を用いて形成することができ、半透過部を有する露光マスクの構造を簡単にでき、その構成材料もガラス基板と遮光膜材料のみとすることができる。
以上のように、本発明によれば、半導体基板あるいは該半導体基板上に形成された半導体層である半導体領域にイオン注入マスクを用いて選択的にイオンを注入するイオン注入方法において、感光性材料膜の露光現像により、該イオン注入マスクを、マスク開口部とマスク薄膜部とを持つよう形成する工程と、該イオン注入マスクをマスクとしてイオン注入を行って、該半導体領域に該マスク開口部と該マスク薄膜部とに対応させて拡散深さの異なる複数の拡散層を形成する工程とを含むので、半導体装置の製造期間（ＴＡＴ）の短縮、製造コストの削減を図ることができ、さらには、２つの拡散層のアライメント精度を高めることができるという効果が得られる。
以下、本発明の実施形態について図面を参照しながら説明する。
（実施形態１）
図１は、本発明の実施形態１による半導体装置の製造方法を説明する図であり、イオン注入工程が完了した時点での半導体装置の断面構造を、該イオン注入工程で用いるイオン注入マスクとともに示している。
図１に示すようにイオン注入工程が完了した時点では、半導体装置を構成するシリコン基板などの半導体基板１の表面領域には、相対向するよう形成された第１の拡散層（つまり、イオン注入領域）１ａが形成され、さらに、該第１の拡散層１ａの間に位置するよう、第２の拡散層（つまり、イオン注入領域）１ｂが半導体基板１の表面領域に形成されている。ここで、第２の拡散層１ｂは、その基板表面からの深さが第１の拡散層１ａに比べて浅くなるよう形成されている。例えば、第１の拡散層１ａの深さは、２μｍ〜４μｍであり、典型的には３μｍである。第２の拡散層１ｂの深さは、０．５μｍ〜２μｍであり、典型的には１μｍである。ここで、半導体基板はシリコン基板としているが、これは他の半導体材料からなるものであってもよい。また、上記拡散層は半導体基板の表面領域に形成する場合に限定されるものではなく、上記拡散層は、基板上に形成された半導体層の表面領域に形成してもよい。
また、この段階では、半導体基板１上には、上記各拡散層１ａおよび１ｂが形成されるよう、該半導体基板１に選択的にイオンを注入するためのイオン注入マスク１２が形成されている。なお、図示していないが、基板表面上にはイオン注入保護膜としての酸化膜などが形成され、上記イオン注入マスクとしてのレジスト膜はこの酸化膜上に形成されている。
このイオン注入マスク１２は、レジスト材料の塗布、露光、現像というフォトリソグラフィ工程により作成したレジスト膜であり、このレジスト膜１２には、上記第１の拡散層１ａを形成するためのマスク開口１２ａが対向するよう形成され、該マスク開口１２ａの間には、上記第２の拡散層１ｂを形成するための膜厚の薄い薄膜部１２ｂが形成されている。ここで、このイオン注入マスクとしてのレジスト膜１２の膜厚は、３〜５μｍの範囲であり、好ましくは４μｍ程度である。また、上記薄膜部１２ｂの厚さは、２．５〜１μｍの範囲であり、好ましくは２μｍ程度である。
さらに、このイオン注入マスク１２を形成するフォトリソグラフィ工程では、図１および図２（ａ）に示す露光マスクＭ１が用いられる。
ここで、上記露光マスクＭ１は、ガラス基板などの露光光に対して透明な基板３の表面に遮光膜４を貼り付けたものであり、露光光が完全に透過する光透過部Ａと、露光光が透過しない遮光部Ｂと、露光光が減衰されて透過する半透過部Ｐ１とを有している。具体的には、この露光マスクＭ１の光透過部Ａは、上記遮光膜４に形成した遮光膜開口部４ａであり、この露光マスクＭ１の半透過部Ｐ１は、上記遮光膜４を部分的に除去した部分に、露光光を減衰させて透過する部材（例えば、ハーフトーン遮光部材などの光減衰部材）４ｂを配置した構造となっている。ここで、露光光には、波長４３６〜２４８ｎｍ程度の紫外線を用いている。また、露光光を減衰させて透過する部材４ｂには、モリブデンシリサイド、タンタルシリサイド等を用いている。さらに、上記光透過部Ａおよび半透過部Ｐ１は、それぞれ上記第１の拡散層１ａを形成するためのレジスト開口１２ａ、および第２の拡散層１ｂを形成するためのレジスト薄膜部１２ｂに対応したレイアウトパターンを有している。なお、ここでは、レジスト材料としては、一般的な紫外線露光用のポジ型レジストを用いており、露光光源としては、半導体レーザー、メタルハライドランプ、高圧水銀灯などを用いることができる。
次に、製造方法について説明する。
この実施形態１による半導体装置の製造方法では、フォトリソグラフィ技術を用いてイオン注入マスクを形成し、イオン注入により拡散層を形成する工程以外は、従来の半導体装置の製造方法と同一であるので、以下、イオン注入マスクの形成工程、および拡散層の形成工程について説明する。
図４は、イオン注入マスクを形成する方法を工程順に説明する図であり、レジスト材料の塗布工程（図４（ａ））、露光工程（図４（ｂ））、現像工程（図４（ｃ））を示している。また、図５は、上記イオン注入マスクを用いて選択的にイオン注入を行う工程を説明する図であり、イオン注入工程（図５（ａ））およびレジスト膜剥離工程（図５（ｂ））を示している。
まず、シリコン基板などの半導体基板１上にポジ型レジスト材料（感光材料）の塗布によりレジスト膜１２を形成する（図４（ａ））。
次に、該半導体基板１に対して上記露光マスクＭ１を位置合わせし、該露光マスクＭ１を介して露光光６を上記半導体基板１の表面に照射して、レジスト膜１２を選択的に感光させる（図４（ｂ））。このとき、該レジスト膜１２の、露光マスクＭ１の光透過部Ａ（遮光膜開口部４ａ）に対応する部分では、レジスト膜１２はその表面から基板界面まで感光することとなる。また、レジスト膜１２の、露光マスクＭ１の半透過部Ｐ１（光減衰部材４ｂ）に対応する部分では、レジスト膜１２は、基板界面まで完全に感光しない。これにより、上記レジスト膜１２の、該マスクＭ１の光透過部Ａに対応する領域には、完全な露光部Ｒ１が形成され、上記レジスト膜１２の、該マスクＭ１の半透過部Ｐ１に対応する領域には、露光部Ｒ１より浅い露光部Ｒ２が形成される。
その後、該レジスト膜１２の現像処理により、レジスト膜１２の露光部（感光領域）Ｒ１およびＲ２が除去され、該レジスト膜１２には、相対向するレジスト開口１２ａと、これらのレジスト開口１２ａの間に位置するレジスト薄膜部１２ｂとが形成される（図４（ｃ））。
続いて、該レジスト膜１２をイオン注入マスクとして、ｐ型あるいはｎ型ドーパントとしてのイオン９を注入する（図５（ａ））。この場合、半導体基板の表面の、レジスト開口１２ａに対応する部分では、基板内に深くイオンが注入され、また、半導体基板の表面の、レジスト薄膜部１２ｂに対応する部分では、他の部分のレジスト膜厚より薄いため、注入されたイオンがレジスト膜中を突き抜けて基板表面の浅い部分に注入される。なお、このときのイオン種は、例えば、ボロン（Ｂ）である。また、注入エネルギーは、１２５０ＫｅＶ〜３０００ＫｅＶの範囲であり、また、好ましくは、２０００ＫｅＶである。
その後、該レジスト膜１２を剥離する。これにより、半導体基板１の表面領域には、深さの異なる第１の拡散層１ａおよび第２の拡散層１ｂが、１回のイオン注入工程で形成される（図５（ｂ））。
図１０および図１１に示すように、従来の半導体装置の製造方法では、２つの拡散層１１ａおよび１１ｂを形成するには、第１および第２の拡散層１１ａおよび１１ｂのそれぞれに対して、レジスト膜の露光現像形成（図１０（ａ）および図１１（ａ））、イオン注入工程（図１０（ｂ）および図１１（ｂ））、およびレジスト膜の剥離工程（図１０（ｃ）および図１１（ｃ））が必要である。これに対し、本実施形態１の半導体装置の製造方法では、図２つの拡散層１ａおよび１ｂを、１回のレジスト膜の露光現像工程（図４（ａ）〜（ｃ））、イオン注入工程（図５（ａ））、およびレジスト膜剥離工程（図５（ｂ））により形成することができる。このため、処理工程数が従来のものに比べて１／２に削減される。また、処理工程数が１／２に削減されるということはＴＡＴ（ターンアラウンドタイム）の時間（半導体装置の製造期間）、半導体装置の拡散層の形成に要する材料費も１／２に削減される。
さらに、第１および第２の拡散層を別々のイオン注入マスクを用いて形成する場合、これらの拡散層のアライメント精度は、露光装置やイオン注入装置などの処理設備の間でのアライメント誤差、また各拡散層形成のための露光マスクの間での露光パターンの描画位置精度の誤差に影響されるが、本実施形態１では、２つの拡散層をイオン注入により形成する処理は、図４および図５に示すように、露光マスクおよびイオン注入マスクそれぞれ１枚で実現可能であるため、上述した従来の拡散層の形成工程における処理設備間のアライメント誤差、露光マスクの間での露光パターンの描画位置精度誤差を除くことができ、２つの拡散層のアライメント精度を向上することができる。
このように、本実施形態１では、半導体基板１上に塗布したレジスト材料を、光透過部Ａと半透過部Ｐ１とを有する露光マスクＭ１を用いて露光して現像し、イオン注入マスクとして、レジスト開口部１２ａとレジスト薄膜部１２ｂとを有するレジスト膜１２を形成し、このレジスト膜１２をマスクとして半導体基板の表面領域にイオン注入を行って第１および第２の拡散層１ａおよび１ｂを形成するので、１回のフォトリソグラフィ工程およびイオン注入工程で、濃度プロファイルの異なる２つの拡散層１ａおよび１ｂを形成することができ、これにより、半導体装置の製造期間（ＴＡＴ）の短縮、製造コストの削減を図ることができ、さらには、２つの拡散層のアライメント精度を高めることができる。
なお、本実施形態１では、レジスト膜の選択露光には、図２（ａ）に示すように、半透過部Ｐ１をハーフトーン遮光部材で構成した露光マスクＭ１を用いているが、レジスト膜の露光マスクは、図２（ａ）に示すものには限定されるものではない。
例えば、上記実施形態１のイオン注入マスクの形成工程で、レジスト膜の選択露光に、図２（ａ）に示す露光マスクＭ１に代えて、図２（ｂ）に示す露光マスクＭ２あるいは図３（ａ）に示す露光マスクＭ３を用いてもよい。
上記露光マスクＭ２は、その半透過部Ｐ２を、光を通過させない遮光小領域Ｂｐ２と光を通過させる透光小領域Ｔｐ２とを千鳥格子状に配列してなる構造としたものである。
また露光マスクＭ３は、その半透過部Ｐ３を、光を通過させないストライプ状遮光小領域Ｂｐ３と光を通過させるストライプ状透光小領域Ｔｐ３とを交互に配列してなる構造としたものである。
このような露光マスクＭ２あるいはＭ３では、その遮光部分Ｂと半透過部Ｐ２あるいはＰ３における遮光小領域とを同じ遮光膜材料、例えばクロム膜を用いて形成することができ、半透過部を有する露光マスクの構造を簡単にでき、その構成材料もガラス基板と遮光膜材料のみとすることができる。
また、上記実施形態１のイオン注入マスクの形成工程では、レジスト膜の選択露光に、図２（ａ）、図２（ｂ）、図３（ａ）に示す露光マスクＭ１〜Ｍ３に代えて、図３（ｂ）に示す露光マスクＭ４を用いてもよい。
この露光マスクＭ４は、半透過部Ｐ４を、一定方向に沿って配列された、光透過率が異なる複数の領域、ここでは４つの領域Ｔｐａ〜Ｔｐｄにより構成したものである。ここでは、４つの領域Ｔｐａ〜Ｔｐｂはこの順に光透過率が小さくなっている。従って、レジスト膜の露光にこのような露光マスク４を用いることで、イオン注入マスクとして、その半透過部Ｐ４に対応する部分で、レジスト膜の厚さが段階的に変化させたレジスト膜を形成することができる。
また、露光マスクＭ４は、半透過部Ｐ４の一部で、光透過率を段階的に変化させたものでもよく、この場合、イオン注入マスクは、マスク薄膜部での位置部で、その一端側から他端側にかけて段階的に膜厚が減少あるいは増大した構造となる。
以下、レジスト膜の露光現像によりイオン注入マスクを形成するのに、上記露光マスクＭ４のように半透過部で光透過率の分布を持たせた露光マスクを用いた場合について、具体的に説明する。
（実施形態２）
図６は、本発明の実施形態２による半導体装置の製造方法を説明する図であり、図６（ａ）は、イオン注入工程が完了した時点での半導体装置の断面構造を示し、図６（ｂ）は、レジスト膜の露光マスクを示している。
この実施形態２の半導体装置の製造方法では、イオン注入マスクとしてのレジスト膜を形成する工程では、図６（ｂ）に示す露光マスクＭ４ａを用いる。この露光マスクＭ４ａは、図３（ｂ）に示す露光マスクＭ４の半透過部Ｐ４における各領域Ｔｐａ〜Ｔｐｄでの光透過率を変更したものであり、この露光マスクＭ４ａの半透過部Ｐ４ａでは、マスクＭ４におけるその両端の領域ＴｐａおよびＴｐｄの光透過率と等しくして領域Ｔｐ１１およびＴｐ１３とし、また該両領域ＴｐａおよびＴｐｄの間に位置する隣接する領域ＴｐｂおよびＴｐｃの光透過率を等しくして領域Ｔｐ１２とし、さらに、両端に位置する領域Ｔｐ１１およびＴｐ１３の光透過率を、これらの間の領域Ｔｐ１２の光透過率より高くしたものである。
図６（ａ）に示す基板上のレジスト膜２２は、上記のような露光マスクＭ４ａを用いたレジスト材料の露光現像により得られたイオン注入マスクである。このイオン注入マスク２２は、実施形態１の半導体装置の製造方法で説明したように、レジスト材料の塗布、露光、現像というフォトリソグラフィ工程により作成したレジスト膜であり、このレジスト膜２２には、露光マスクＭ４ａの光透過部Ａに対応するマスク開口２２ａが対向するよう形成され、該マスク開口２２ａの間には、露光マスクＭ４ａの半透過部Ｐ４ａに対応する、レジスト膜厚の薄い第１および第２のレジスト薄膜部２２ｂおよび２２ｃが形成されている。
ここで、このイオン注入マスクとしてのレジスト膜２２の膜厚は、３〜５μｍの範囲であり、例えば４μｍ程度である。また、上記第１のレジスト薄膜部２２ｂの厚さは、１〜２μｍの範囲であり、例えば１μｍ程度であり、上記第２のレジスト薄膜部２２ｃの厚さは、２．５〜２μｍの範囲であり、例えば２．２μｍ程度である。
そして、このようなレジスト膜２２をイオン注入マスクとして半導体基板１にイオン注入を行うことで、基板１の表面領域には、上記レジスト開口２２ａに対応する位置に第１の拡散層１ａが形成され、さらに、上記第１および第２のレジスト薄膜部２２ｂおよび２２ｃに対応する部分に、第２および第３の拡散層１ｂおよび１ｃが形成される。
ここで、第２および第３の拡散層１ｂおよび１ｃはそれぞれ、その基板表面からの深さが第１の拡散層１ａに比べて浅くなるよう形成されており、また第３の拡散層１ｃは、第２の拡散層１ｂに比べて拡散深さが浅くなるよう形成されている。
例えば、第１の拡散層１ａの厚さは、２μｍ〜４μｍであり、典型的には３μｍであり、第２の拡散層１ｂの厚さは、１μｍ〜２μｍであり、典型的には２μｍであり、第３の拡散層１ｃの厚さは、０．５μｍ〜１μｍであり、典型的には０．８μｍである。
なお、この実施形態２の半導体装置の製造方法では、上記レジスト膜の露光に用いる露光マスク、およびイオン注入マスクとして用いるレジスト膜の構造が異なる点以外は、上記実施形態１のものと同一の処理が行われる。
このように本実施形態２では、半導体基板１上に塗布したレジスト材料を、光透過部Ａと半透過部Ｐ４ａとを有する露光マスクＭ４ａを用いて露光して現像し、イオン注入マスクとして、レジスト開口部２２ａと第１および第２のレジスト薄膜部２２ｂおよび２２ｃとを有するレジスト膜２２を形成し、このレジスト膜２２をマスクとして半導体基板の表面領域にイオン注入を行って第１〜第３の拡散層１ａ〜１ｃを形成するので、１回のフォトリソグラフィ工程およびイオン注入工程で、濃度プロファイルの異なる３つの拡散層１ａ〜１ｃを形成することができ、これにより、半導体装置の製造期間（ＴＡＴ）の短縮、製造コストの削減を図ることができ、さらには、３つの拡散層のアライメント精度を高めることができる。
（実施形態３）
図７は、本発明の実施形態３による半導体装置の製造方法を説明する図であり、図７（ａ）は、イオン注入工程が完了した時点での半導体装置の断面構造を示し、図７（ｂ）は、レジスト膜の露光マスクを示している。
この実施形態３の半導体装置の製造方法では、イオン注入マスクとしてのレジスト膜を形成する工程では、図７（ｂ）に示すように、図６（ｂ）に示す露光マスクＭ４ａの半透過部Ｐ４ａでの光透過率の分布を変更した露光マスクＭ４ｂを用いる。
この実施形態３で用いる露光マスクＭ４ｂは、その半透過部Ｐ４ｂの両端の領域ＴｐａおよびＴｐｄの光透過率は実施形態２で用いる露光マスクＭ４ａと同じであるが、露光マスクＭ４ａにおける半透過部Ｐ４ａの中央側の領域ＴｐｂおよびＴｐｃでの光透過率を、領域Ｔｐｂ側から領域Ｔｐｃ側にかけて連続的に減少させて領域Ｔｐｇとしたものである。
図７に示す基板上のレジスト膜３２は、上記のような半透過部Ｐ４ｂの中央部分で光透過率を連続的に変化させた露光マスクＭ４ｂを用いてレジスト材料を露光現像して得られたイオン注入マスクである。このイオン注入マスク３２は、実施形態１の半導体装置の製造方法で説明したように、レジスト材料の塗布、露光、現像というフォトリソグラフィ工程により作成したレジスト膜であり、このレジスト膜３２には、露光マスクの光透過部に対応するマスク開口３２ａが対向するよう形成され、該マスク開口３２ａの間には、露光マスクの半透過部Ｐ４ｂの両側領域ＴｐａおよびＴｐｄに対応する、レジスト膜厚の薄いレジスト薄膜部３２ｂ、および露光マスクの半透過部Ｐ４ｂの中央領域Ｔｐｇに対応する、レジスト膜厚が連続して変化したレジスト厚変化部３２ｃが形成されている。
ここで、このイオン注入マスクとしてのレジスト膜３２の膜厚は、３〜５μｍの範囲であり、例えば４μｍ程度である。また、上記レジスト薄膜部３２ｂの厚さは、１〜２μｍの範囲であり、例えば１μｍ程度であり、上記レジスト厚変化部３２ｃでは、その厚さは、１．５〜２．５μｍの範囲で連続的に変化している。
そして、このようなレジスト膜３２をイオン注入マスクとして半導体基板１にイオン注入を行うことで、基板１の表面領域には、上記レジスト開口３２ａに対応する位置に第１の拡散層１ａが形成され、また、上記レジスト薄膜部３２ｂに対応する部分に、第２の拡散層１ｂが形成され、さらに、レジスト厚変化部３２ｃに対応する部分に、拡散深さが連続的に変化した、つまり底面が傾斜した第３の拡散層１ｄが形成される。
ここで、第２および第３の拡散層１ｂおよび１ｄはそれぞれ、その基板表面からの深さが第１の拡散層１ａに比べて浅くなるよう形成されており、また第３の拡散層１ｄは、第２の拡散層１ｂに比べて拡散深さが浅くなるよう形成されている。
例えば、第１の拡散層１ａの厚さは、２μｍ〜４μｍであり、典型的には３μｍであり、第２の拡散層１ｂの厚さは、１μｍ〜２μｍであり、典型的には２μｍであり、第３の拡散層１ｄの厚さは、０．５μｍ〜１．５μｍの範囲で変化している。
なお、この実施形態３の半導体装置の製造方法では、上記レジスト膜の露光に用いる露光マスク、およびイオン注入マスクとして用いるレジスト膜の構造が異なる点以外は、上記実施形態１のものと同一の処理が行われる。
このように本実施形態３では、半導体基板１上に塗布したレジスト材料を、光透過部Ａと、一部で光透過率が連続的に変化した半透過部Ｐ４ｂとを有する露光マスクＭ４ｂを用いて露光して現像し、イオン注入マスクとして、レジスト開口部３２ａ、レジスト薄膜部３２ｂ、およびレジスト厚変動部３２ｃとを有するレジスト膜３２を形成し、このレジスト膜３２をマスクとして半導体基板の表面領域にイオン注入を行って第１〜第３の拡散層１ａ、１ｂ、１ｄを形成するので、１回のフォトリソグラフィ工程およびイオン注入工程で、濃度プロファイルの異なる３つの拡散層１ａ、１ｂ、１ｄを形成することができ、これにより、半導体装置の製造期間（ＴＡＴ）の短縮、製造コストの削減を図ることができ、さらには、３つの拡散層のアライメント精度を高めることができる。
また、この実施形態３では、拡散深さが連続的に変化した拡散層を、他の拡散層とともに１回のイオン注入工程で形成でき、種々の特性を有する素子の拡散層の形成プロセスを簡略化することができる。
なお、上記実施形態３では、半導体基板１上に塗布したレジスト材料の露光マスクとして、光透過部Ａと、一部で光透過率が連続的に変化した半透過部Ｐ４ｂとを有する露光マスクＭ４ｂを用いているが、半透過部Ｐ４ｂの全体に渡って光透過率が連続的に変化した露光マスクを用いてもよい。
また、上記各実施形態では、１つのイオン注入マスクを用いて１回のみイオン注入を行う場合を示しているが、上記のように、レジスト開口部とレジスト薄膜部とを有するレジスト膜をイオン注入マスクとして用いる場合、同じレジスト膜をイオン注入マスクとして用いて、イオン種やイオン注入エネルギーの少なくとも一方を変えて複数回イオン注入を行ってもよい。
以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
本発明は、イオン注入マスクとしてのレジスト膜の段差を利用してイオン注入領域のプロファイルを調整するイオン注入方法、およびこのようなイオン注入方法を用いる半導体装置の製造方法の分野において、濃度プロファイルの異なる複数の拡散層の形成を、１回のフォトリソグラフィ工程と１回のイオン注入工程で行うことができ、これにより半導体装置の製造期間（ＴＡＴ）の短縮、製造コストの削減を図ることができ、さらには、２つの拡散層のアライメント精度を高めることができるものである。
図１は、本発明の実施形態１による半導体装置の製造方法を説明する図であり、イオン注入工程が完了した時点での半導体装置の断面構造を、該イオン注入工程で用いるイオン注入マスクとともに示している。 図２は、本発明の実施形態１による半導体装置の製造方法を説明する図であり、レジスト膜のパターニング工程で用いる露光マスクを説明する図であり、この実施形態１で用いる露光マスクＭ１（図２（ａ））と、この露光マスクに代わるその他の露光マスクＭ２（図２（ｂ））とを示している。 図３は、本発明の実施形態１による半導体装置の製造方法を説明する図であり、レジスト膜のパターニング工程で用いる露光マスクを説明する図であり、図２に示す露光マスクに代わるさらなる露光マスクＭ３（図３（ａ））および露光マスクＭ４（図３（ｂ））を示している。 図４は、イオン注入マスクを形成する方法を工程順に説明する図であり、レジスト材料の塗布工程（図４（ａ））、露光工程（図４（ｂ））、現像工程（図４（ｃ））を示している。 図５は、上記イオン注入マスクを用いて選択的にイオン注入を行う工程を説明する図であり、イオン注入工程（図５（ａ））およびレジスト膜剥離工程（図５（ｂ））を示している。 図６は、本発明の実施形態２による半導体装置の製造方法を説明する図であり、図６（ａ）は、イオン注入工程が完了した時点での半導体装置の断面構造を示し、図６（ｂ）は、レジスト膜の露光マスクを示している。 図７は、本発明の実施形態３による半導体装置の製造方法を説明する図であり、図７（ａ）は、イオン注入工程が完了した時点での半導体装置の断面構造を示し、図７（ｂ）は、レジスト膜の露光マスクを示している。 図８は、従来の半導体装置の構造を模式的に示す図である。 図９は、上記半導体装置の製造方法におけるフォトリソグラフィ工程で用いる露光マスクを説明する図であり、異なる露光パターンを有する露光マスクＭ１１およびＭ１２（図９（ａ）および図９（ｂ））を示している。 図１０（ａ）〜図１０（ｃ）は、イオン注入により上記第１の拡散層１１ａを形成する工程を説明する図である。 図１１（ａ）〜図１１（ｃ）は、イオン注入により上記第２の拡散層１１ｂを形成する工程を説明する図である。
符号の説明
１ 半導体基板
１ａ 第１の拡散層
１ｂ 第２の拡散層
１ｃ、１ｄ 第３の拡散層
３ 透明な基板
４ 遮光膜
４ａ 遮光膜開口部
４ｂ、５ 半透過部
５、６ 露光光
７、９ イオン注入
１１ａ、第１の拡散層
１１ｂ第２の拡散層
１２、２２、３２ イオン注入マスク（レジスト膜）
１２ａ、２２ａ、３２ａ マスク開口
１２ｂ、２２ｂ、３２ｂ、３２ｃ レジスト薄膜部
Ａ 光透過部
Ｂ 遮光部
Ｂｐ２、Ｂｐ３ 遮光小領域
Ｍ１〜Ｍ４、Ｍ４ａ、Ｍ４ｂ 露光マスク
Ｐ１〜Ｐ４、Ｐ４ａ、Ｐ４ｂ 半透過部
Ｒ１、Ｒ２ 露光部（感光部）
Ｔｐ２、Ｔｐ３ 透光小領域
Ｔｐ１１〜Ｔｐ１３、Ｔｐａ〜Ｔｐｄ、Ｔｐｇ 領域

Claims (17)

  1. 半導体基板あるいは該半導体基板上に形成された半導体層である半導体領域にイオン注入マスクを用いて選択的にイオンを注入するイオン注入方法であって、
    感光性材料膜の露光現像により、該イオン注入マスクを、マスク開口部とマスク薄膜部とを持つよう形成する工程と、
    該イオン注入マスクをマスクとしてイオン注入を行って、該半導体領域に該マスク開口部と該マスク薄膜部とに対応させて拡散深さの異なる複数の拡散層を形成する工程とを含むイオン注入方法。
  2. 請求項１に記載のイオン注入方法において、
    前記イオン注入を行う工程では、
    前記半導体領域の、前記イオン注入マスクのマスク開口部に対応する部分に拡散深さの深い第１の拡散層が形成され、該半導体領域の、該イオン注入マスクのマスク薄膜部に対応する部分に拡散深さの浅い第２の拡散層が形成されるイオン注入方法。
  3. 請求項１に記載のイオン注入方法において、
    前記第２の拡散層の拡散深さは、前記イオン注入マスクのマスク薄膜部の厚さに応じた深さとなっているイオン注入方法。
  4. 請求項１に記載のイオン注入方法において、
    前記マスク薄膜部は、膜厚の異なる複数の薄膜部分とから構成されているイオン注入方法。
  5. 請求項４に記載のイオン注入方法において、
    前記マスク薄膜部は、第１の膜厚を有する第１の薄膜部分と、第１の膜厚とは異なる第２の膜厚を有する第２の薄膜部分とから構成されているイオン注入方法。
  6. 請求項５に記載のイオン注入方法において、
    前記マスク薄膜部は、前記第２の薄膜部分が前記第１の薄膜部分より薄く、かつ、該第２の薄膜部分では、その一端側から他端側にかけて段階的に膜厚が減少あるいは増大するよう形成されているイオン注入方法。
  7. 請求項５に記載のイオン注入方法において、
    前記マスク薄膜部は、前記第２の薄膜部分が前記第１の薄膜部分より薄く、かつ、該第２の薄膜部分では、その一端側から他端側にかけて連続的に膜厚が減少あるいは増大するよう形成されているイオン注入方法。
  8. 請求項１に記載のイオン注入方法において、
    前記マスク薄膜部は、その一端側から他端側にかけて段階的に膜厚が減少あるいは増大した構造となっているイオン注入方法。
  9. 請求項１に記載のイオン注入方法において、
    前記マスク薄膜部は、その一端側から他端側にかけて連続的に膜厚が減少あるいは増大した構造となっているイオン注入方法。
  10. 請求項１に記載のイオン注入方法において、
    前記感光性材料は、露光光により露光された部分が現像により除去されるポジ型レジストであり、
    前記感光性材料膜の露光現像工程では、露光光を通過させる光透過部と、露光光を減衰させる半透過部とを有する露光マスクを用いて、前記半導体領域上に形成されたポジ型レジストを露光現像して、前記イオン注入マスクとして、該光透過部に対応するレジスト開口と、該半透過部に対応するレジスト薄膜部とを有するレジスト膜を形成するイオン注入方法。
  11. 請求項１０に記載のイオン注入方法において、
    前記露光マスクは、前記露光光を減衰させる半透過部に、該半透過部全体にわたって均一に露光光を減衰させるハーフトーンマスクを用いたものであるイオン注入方法。
  12. 請求項１０に記載のイオン注入方法において、
    前記露光マスクは、露光光に対して透明な部材からなる透明基板上に、該露光光を遮光する遮光膜を選択的に形成してなるものであるイオン注入方法。
  13. 請求項１２に記載のイオン注入方法において、
    前記露光マスクは、前記光透過部を前記遮光膜開口部とし、前記半透過部を、前記遮光膜を除去した透光領域と、該遮光膜を残した遮光領域とを縦方向および横方向に交互に配列してなる構造としたものであるイオン注入方法。
  14. 請求項１２に記載のイオン注入方法において、
    前記露光マスクは、前記光透過部を前記遮光膜開口部とし、前記半透過部を、前記遮光膜を除去したストライプ状透光領域と、該遮光膜を残したストライプ状遮光領域とを一定方向に交互に配列してなる構造としたものであるイオン注入方法。
  15. 請求項１に記載のイオン注入方法において、
    前記イオン注入を行う工程では、一定の注入エネルギーによるイオン注入により、拡散深さの異なる複数の拡散層が形成されるイオン注入方法。
  16. 請求項１に記載のイオン注入方法において、
    前記イオン注入を行う工程では、注入エネルギーおよびイオン種の少なくとも一方を変えて、同一のイオン注入マスクを用いて複数回のイオン注入を行うイオン注入方法。
  17. 複数の素子を有する半導体装置を製造する方法であって、
    半導体基板あるいは該半導体基板上に形成された半導体層である半導体領域にイオン注入マスクを用いて選択的にイオンを注入して、該半導体領域に、該素子を構成する拡散層を形成するイオン注入工程を含み、
    該イオン注入工程は、
    感光性材料膜の露光現像により、該イオン注入マスクを、マスク開口部とマスク薄膜部とを持つよう形成する工程と、
    該イオン注入マスクをマスクとしてイオン注入を行って、該半導体領域に該マスク開口部と該マスク薄膜部とに対応させて拡散深さの異なる複数の拡散層を形成する工程とを含む半導体装置の製造方法。
JP2008322914A 2008-12-18 2008-12-18 イオン注入方法、および半導体装置の製造方法 Withdrawn JP2010147252A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008322914A JP2010147252A (ja) 2008-12-18 2008-12-18 イオン注入方法、および半導体装置の製造方法
US12/654,402 US20100159681A1 (en) 2008-12-18 2009-12-18 Ion implantation method and method for manufacturing semiconductor apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008322914A JP2010147252A (ja) 2008-12-18 2008-12-18 イオン注入方法、および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2010147252A true JP2010147252A (ja) 2010-07-01

Family

ID=42266737

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008322914A Withdrawn JP2010147252A (ja) 2008-12-18 2008-12-18 イオン注入方法、および半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20100159681A1 (ja)
JP (1) JP2010147252A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012064861A (ja) * 2010-09-17 2012-03-29 Toshiba Corp 半導体装置の製造方法
JP2014175377A (ja) * 2013-03-07 2014-09-22 Mitsubishi Electric Corp 炭化珪素半導体装置およびその製造方法
JP2018157017A (ja) * 2017-03-16 2018-10-04 富士電機株式会社 半導体装置の製造方法
CN113140450A (zh) * 2020-01-19 2021-07-20 济南晶正电子科技有限公司 一种制备薄膜的方法及应用

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8659153B2 (en) * 2012-07-16 2014-02-25 Micron Technology, Inc. Pillar on pad interconnect structures, semiconductor dice and die assemblies including such interconnect structures, and related methods
TWI501292B (zh) * 2012-09-26 2015-09-21 Ind Tech Res Inst 形成圖案化摻雜區的方法
US9512517B2 (en) * 2015-01-23 2016-12-06 Varian Semiconductor Equipment Associates, Inc. Multiple exposure treatment for processing a patterning feature
EP3742476A1 (en) * 2019-05-20 2020-11-25 Infineon Technologies AG Method of implanting an implant species into a substrate at different depths

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003257883A (ja) * 2002-03-06 2003-09-12 Seiko Epson Corp 半導体装置の製造方法
US7144797B2 (en) * 2004-09-24 2006-12-05 Rensselaer Polytechnic Institute Semiconductor device having multiple-zone junction termination extension, and method for fabricating the same
US7550787B2 (en) * 2005-05-31 2009-06-23 International Business Machines Corporation Varied impurity profile region formation for varying breakdown voltage of devices
TWI257177B (en) * 2005-07-27 2006-06-21 Quanta Display Inc Manufacturing processes for a thin film transistor and a pixel structure
US8043794B2 (en) * 2008-02-01 2011-10-25 Qimonda Ag Method of double patterning, method of processing a plurality of semiconductor wafers and semiconductor device
US7759186B2 (en) * 2008-09-03 2010-07-20 The United States Of America As Represented By The Secretary Of The Navy Method for fabricating junction termination extension with formation of photosensitive dopant mask to control doping profile and lateral width for high-voltage electronic devices

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012064861A (ja) * 2010-09-17 2012-03-29 Toshiba Corp 半導体装置の製造方法
JP2014175377A (ja) * 2013-03-07 2014-09-22 Mitsubishi Electric Corp 炭化珪素半導体装置およびその製造方法
JP2018157017A (ja) * 2017-03-16 2018-10-04 富士電機株式会社 半導体装置の製造方法
JP7325167B2 (ja) 2017-03-16 2023-08-14 富士電機株式会社 半導体装置の製造方法
CN113140450A (zh) * 2020-01-19 2021-07-20 济南晶正电子科技有限公司 一种制备薄膜的方法及应用
CN113140450B (zh) * 2020-01-19 2022-04-05 济南晶正电子科技有限公司 一种制备薄膜的方法及应用

Also Published As

Publication number Publication date
US20100159681A1 (en) 2010-06-24

Similar Documents

Publication Publication Date Title
JP2010147252A (ja) イオン注入方法、および半導体装置の製造方法
TWI280457B (en) Gray scale mask and method of manufacturing the same
JP4499616B2 (ja) 露光用マスクとその製造方法、及び半導体装置の製造方法
KR101073293B1 (ko) 하프톤 마스크와 그 제조방법 및 하프톤 마스크를 이용한 막 형성 방법
JP2002196474A (ja) グレートーンマスク及びその製造方法
TW200914989A (en) Gray tone mask and pattern transfer method
JP4139859B2 (ja) 照射パターンツール、及び照射パターンツールの形成方法
JP4968011B2 (ja) 半導体装置
KR100937659B1 (ko) 반도체 소자의 제조 방법
JP2008305882A (ja) レジストパターンの形成方法及び半導体装置の製造方法
KR102316173B1 (ko) 마스크 및 어레이 기판의 제조방법
TWI408729B (zh) 雷文生（Ｌｅｖｅｎｓｏｎ）型光罩之製造方法
KR101176262B1 (ko) 다계조 포토마스크 및 패턴 전사 방법
JP3548711B2 (ja) 液晶用マトリクス基板の製造方法ならびにコンタクトホール形成方法
JP4708099B2 (ja) トランジスタ製造用マスクおよびこれを用いてトランジスタを製造する方法
WO2020073547A1 (zh) 薄膜晶体管及其制造方法
US20080182179A1 (en) Gray tone mask and method for manufacturing the same
JP5169575B2 (ja) フォトマスクパターンの作成方法
JP2002250935A (ja) 液晶用マトリクス基板の製造方法
KR20010109681A (ko) 프린지 필드 구동 액정 표시장치의 제조방법
JP2010087333A (ja) フォトマスク、半導体装置の製造方法、及び半導体装置
CN109300849B (zh) 低温多晶硅薄膜晶体管阵列基板及其制造方法
KR100310419B1 (ko) 위상반전마스크를 이용한 노광방법
JP2008135506A (ja) レジストパターンの形成方法及び半導体装置の製造方法
KR100560779B1 (ko) 평판표시장치의 노광용 마스크

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20120306