TWI501292B - 形成圖案化摻雜區的方法 - Google Patents

形成圖案化摻雜區的方法 Download PDF

Info

Publication number
TWI501292B
TWI501292B TW101135229A TW101135229A TWI501292B TW I501292 B TWI501292 B TW I501292B TW 101135229 A TW101135229 A TW 101135229A TW 101135229 A TW101135229 A TW 101135229A TW I501292 B TWI501292 B TW I501292B
Authority
TW
Taiwan
Prior art keywords
type
dopant material
type dopant
forming
substrate
Prior art date
Application number
TW101135229A
Other languages
English (en)
Other versions
TW201413790A (zh
Inventor
Wen Ching Sun
Sheng Min Yu
Tai Jui Wang
Tzer Shen Lin
Original Assignee
Ind Tech Res Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ind Tech Res Inst filed Critical Ind Tech Res Inst
Priority to TW101135229A priority Critical patent/TWI501292B/zh
Priority to CN201210411354.6A priority patent/CN103681948B/zh
Priority to US13/710,795 priority patent/US9012314B2/en
Priority to EP13162155.9A priority patent/EP2713384B1/en
Publication of TW201413790A publication Critical patent/TW201413790A/zh
Priority to US14/626,675 priority patent/US9040401B1/en
Application granted granted Critical
Publication of TWI501292B publication Critical patent/TWI501292B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Sustainable Development (AREA)
  • Photovoltaic Devices (AREA)

Description

形成圖案化摻雜區的方法
本揭示係有關於一種形成圖案化摻雜區的方法，特別是有關於一種形成太陽能電池之圖案化摻雜區的方法。
近年來由於環保意識抬頭及全球暖化的議題不斷地高漲，綠能產業也隨著蓬勃發展。而太陽電池更是綠能產業中的主流。高效率、低成本的太陽電池技術為研發的重點，其可被安裝於房屋等建築構件上、汽車等行動裝置上、室內、甚至各種便攜式電子裝置上，用於將太陽光能轉化為電能。
第1圖顯示包括選擇性射極之太陽能電池的剖面圖。如第1圖所示，具有選擇性射極的太陽能電池係於電極110下之部分基底102形成高濃度摻雜區106，於其它區域之基底102形成低濃度摻雜區104，且於基底上形成抗反射層108。由於電極間的低濃度摻雜射極可減少載子在電池表面的再結合，此外電極下方的較高濃度摻雜射極能夠維持良好的電極接觸，因此相較單一摻雜濃度射極結構的傳統太陽能電池，具有選擇性射極的太陽能電池一般擁有較高的開路電壓(Voc)與短路電流(Isc)，也因此擁有較高的光電轉換效率。
另外，Sunpower公司於2010年提出效率可高達24.2%之交指狀背電極太陽能電池，此種結構之太陽能電池雖然 可達到良好的效率，卻因包含多步驟的黃光和高溫製程，使得成本非常昂貴。
根據上述，無論是選擇性射極之太陽能電池或交指狀背電極太陽能電池皆使用圖案化摻雜區之結構，提高太陽能電池之轉換效率。然而，形成圖案化摻雜區之製程較複雜，且因需要使用到精準度較高之製程(例如微影)，增加太陽能電池之製造成本。
根據上述，本發明提供一種形成圖案化摻雜區的方法，包括：提供一基底；形成一第一型態摻雜材料於基底上；形成一第二型態摻雜材料於基底上，其中第一型態摻雜材料與第二型態摻雜材料相隔一間距；形成一覆蓋層，覆蓋基底、第一型態摻雜材料和第二型態摻雜材料；及進行一熱擴散製程，使第一型態摻雜材料和第二型態摻雜材料擴散入基底中。
本發明提供一種形成圖案化摻雜區的方法，包括：提供一基底；形成一第一型態摻雜材料於基底上；形成至少一圖案化覆蓋層於第一型態摻雜材料之部分表面上，其中部分第一型態摻雜材料係被至少一圖案化覆蓋層覆蓋，未被至少一圖案化覆蓋層覆蓋之第一型態摻雜材料係暴露；及進行一熱擴散製程，使第一型態摻雜材料擴散入基底中，於圖案化覆蓋層下方的部份基底中形成第一摻雜區，於未被圖案化覆蓋層覆蓋的部份基底中形成第二摻雜區， 其中第一摻雜區之摻雜濃度大於第二摻雜區之摻雜濃度。
為讓本發明之特徵能更明顯易懂，下文特舉實施例，並配合所附圖式，作詳細說明如下：
以下詳細討論實施本發明之實施例。可以理解的是，實施例提供許多可應用的發明概念，其可以較廣的變化實施。所討論之特定實施例僅用來揭示使用實施例的特定方法，而不用來限定揭示的範疇。
以下內文中之「一實施例」是指與本發明至少一實施例相關之特定圖樣、結構或特徵。因此，以下「在一實施例中」的敘述並不是指同一實施例。另外，在一或多個實施例中的特定圖樣、結構或特徵可以適當的方式結合。值得注意的是，本說明書的圖式並未按照比例繪示，其僅用來揭示本發明。
本發明一實施例係以噴塗硼酸或磷酸製作低成本之p型或n型之圖案化摻雜區，其除了以網版印刷取代黃光微影製程之外，且使用一覆蓋層避免噴塗後之硼酸或磷酸的圖案擴開，並可僅使用一次退火得到p型與n型之圖案化摻雜區。
以下配合第2A圖~第3B圖描述揭示本發明一實施例包括p型與n型之圖案化摻雜區之製作方法。在一實施例中，包括p型與n型之圖案化摻雜區係用於製作交指狀背電極太陽能電池。首先，請參照第2A圖，提供一基底202， 基底202可以由矽、砷化鎵、氮化鎵、矽鍺、碳化矽、鑽石及/或其它材料組成。在本發明一實施例中，基底202較佳由矽組成。接著，提供一包括第一開口206之第一罩幕204於基底202上，在本發明一實施例中，第一罩幕204較佳為網版。其後，形成一第一型態摻雜材料208於第一罩幕204之第一開口206中。形成第一型態摻雜材料208之方法可以為噴塗法、旋塗法、網印法。在第一型態摻雜材料208為p型之實施例中，其可以為硼化物、鋁化物、或鎵化物，其中第一型態摻雜材料208較佳為硼玻璃(BSG)，且其可以下列製程形成：噴塗硼酸於例如網版之第一罩幕204上且填入第一開口206中，後續，進行一熱製程，使液態之硼酸形成其膠態或固態之化合物，例如膠態或固態硼化物，此熱製程之溫度可為200℃~600℃，較佳為250℃~350℃。在第一型態摻雜材料208為n型之實施例中，其可以為磷化物、砷化物或碲化物，其中第一型態摻雜材料208較佳為磷玻璃(PSG)，且其可以下列製程形成：噴塗磷酸於例如網版之第一罩幕204上且填入第一開口206中，後續，進行一熱製程，使液態之磷酸形成其膠態或固態之化合物，例如膠態或固態磷化物，此熱製程之溫度可為200℃~600℃，較佳為250℃~350℃。
請參照第2C圖，提供一包括第二開口211之第二罩幕210於基底202上，第二罩幕210較佳為網版。其後，形成一第二型態摻雜材料212於第二罩幕210之第二開口211中。形成第二型態摻雜材料212之方法可以為噴塗法、旋 塗法、網印法。在本發明一實施例中，第一型態摻雜材料208為p型，且第二型態摻雜材料212為n型，在另一實施例中，第一型態摻雜材料208為n型，且第二型態摻雜材料212為p型。在第二型態摻雜材料212為n型之實施例中，其可以為磷化物、砷化物或碲化物，其中第二型態摻雜材料212較佳為磷玻璃(PSG)，且其可以下列製程形成：噴塗磷酸於例如網版之第二罩幕210上且填入第二開口211中，後續，進行一熱製程，使液態之磷酸形成其膠態或固態之化合物，例如膠態或固態磷化物，此熱製程之溫度可為200℃~600℃，較佳為250℃~350℃。在第二型態摻雜材料212為p型之實施例中，其可以為硼化物、鋁化物、或鎵化物，其中第二型態摻雜材料212較佳為硼玻璃(BSG)，且其可以下列製程形成：噴塗硼酸於例如網版之第二罩幕210上且填入第二開口211中，後續，進行一熱製程，使液態之硼酸形成其膠態或固態之化合物，例如膠態或固態硼化物，此熱製程之溫度可為200℃~600℃，較佳為250℃~350℃。
後續，請參照第2D圖，移除第二罩幕210。在本發明一實施例中，第一型態摻雜材料208和第二型態摻雜材料212間的距離d為5μm~30μm。
請參照第2E圖，形成一覆蓋層214於基底202、第一型態摻雜材料208和第二型態摻雜材料212上，形成覆蓋層214之方法可以為噴塗法、旋塗法、網印法、電漿輔助化學氣相沉積法(PECVD)或原子層沉積法(AID)。在本發明 一實施例中，覆蓋層214可以為氮化矽(SiNx )或氧化鋁(Al2 O3 )，覆蓋層214較佳為氧化鋁，理由是氧化鋁大體上不與硼摻雜材料或磷摻雜材料產生反應，在高溫下穩定，且很容易移除，再者，氧化鋁大體上不影響硼摻雜材料和磷摻雜材料擴散至基板。與傳統氧化矽相比，本實施例氧化鋁覆蓋層能夠避免影響例如硼或磷的擴散。
後續，請參照第2F圖，進行一熱擴散製程，使第一型態摻雜材料208擴散入基底202中，形成第一摻雜區216，且使第二型態摻雜材料212擴散入基底202中，形成第二摻雜區218。在本發明一實施例中，此熱擴散製程之溫度為800℃~1000℃。值得注意的是，由於本實施例於第一型態摻雜材料208、第二型態摻雜材料212和基底202上形成之覆蓋層214，限制了第一型態摻雜材料208和第二型態摻雜材料212兩側的擴散，使第一型態摻雜材料208和第二型態摻雜材料212大體上為向下進行摻雜，提高了形成第一摻雜區216和第二摻雜區218之精準度。在本發明一實施例中，此熱擴散製程之溫度為700℃~1200℃。後續，請參照第2G圖，移除覆蓋層214、第一型態摻雜材料208和第二型態摻雜材料212。在本發明一實施例中，移除覆蓋層214、第一型態摻雜材料208和第二型態摻雜材料212的方法可以為浸泡含氟的溶液。
以下配合第3A圖~第3D圖描述揭示本發明之一實施例包括p型或n型之圖案化摻雜區之製作方法。在一實施例中，包括p型或n型之圖案化摻雜區係用於製作選擇性 射極太陽能電池。首先，請參照第3A圖，提供一基底302，基底302可以由矽、砷化鎵、氮化鎵、矽鍺、碳化矽、鑽石及/或其它材料組成。形成一摻雜材料304於基底302上。在摻雜材料304為p型之實施例中，其可以為硼化物、鋁化物、或鎵化物，較佳為硼玻璃(BSG)，其可以下列製程形成：噴塗硼酸於基底上，後續，進行一熱製程，使液態之硼酸形成其固態之化合物，例如固態硼化物。在摻雜材料304為n型之實施例中，其可以為磷化物、砷化物或碲化物，較佳為磷玻璃(PSG)，其可以下列製程形成：噴塗磷酸於基底上，後續，進行一熱製程，使液態之磷酸形成其固態之化合物，例如固態磷化物。接著，請參照第3B圖，形成圖案化覆蓋層306於摻雜材料304上，圖案化覆蓋層306可以網板印刷之方法形成，圖案化覆蓋層306可以為氮化矽(SiNx )或氧化鋁(Al2 O3 )，較佳為氧化鋁，理由是氧化鋁大體上不與摻雜材料304產生反應，且大體上不影響摻雜材料304之擴散。
後續，請參照第3C圖，進行一熱製程，使摻雜材料304擴散至基底302中，於圖案化覆蓋層306下方的部份基底302形成第一摻雜區308，於未被圖案化覆蓋層306覆蓋的部份基底302形成第二摻雜區310。值得注意的是，圖案化覆蓋層306下方的部份摻雜材料304由於有覆蓋圖案化覆蓋層306，摻雜材料不會揮發向上擴散，使得大部分的摻雜材料向下擴散，而未被圖案化覆蓋層306下方的部份摻雜材料304的摻雜材料則會揮發向上擴散，因此， 圖案化覆蓋層306下方的第一摻雜區308相較於未被圖案化覆蓋層306覆蓋的第二摻雜區310有較高的摻雜濃度和相對較低的阻值，藉此，本實施例可於單一熱製程步驟形成具有不同摻雜濃度(和阻值)之第一摻雜區308和第二摻雜區310。後續，請參照第3D圖，移除摻雜材料304。在本發明一實施例中，移除摻雜材料304的方法可以為浸泡含氟的溶液。
根據上述，藉由於摻雜材料304上形成圖案化覆蓋層306，本實施例可於一次熱製程步驟製作出摻雜濃度不同的第一摻雜區308和第二摻雜區310。以下配合第4A圖和第4B圖描述升溫條件與第一摻雜區和第二摻雜區的阻值關係，其中第4A圖顯示時間和溫度的曲線圖，4B圖揭示各升溫條件之範例的電阻。請參照第4A圖和第4B圖，A0對應到的是覆蓋有圖案化覆蓋層之第一摻雜區的阻值，A1對應到的為沒有覆蓋圖案化覆蓋層之第二摻雜區在1分鐘升溫至875℃之條件下的阻值，A3.5對應到的為沒有覆蓋圖案化覆蓋層之第二摻雜區在3.5分鐘升溫至875℃之條件下的阻值，A5對應到的為沒有覆蓋圖案化覆蓋層之第二摻雜區在5分鐘升溫至875℃之條件下的阻值，A7對應到的為沒有覆蓋圖案化覆蓋層之第二摻雜區在7分鐘升溫至875℃之條件下的阻值。由第4A圖和第4B圖可得到，覆蓋有圖案化覆蓋層之第二摻雜區具有最低的阻值，而在875℃下升溫的時間越久，阻值越高。根據上述，本實施例可調整例如升溫至一固定溫度(875℃)之時間的製程參 數，調整第一摻雜區和第二摻雜區達到預定的阻值。此外，本實施例尚可調整摻雜材料之厚度和濃度，調控第一摻雜區和第二摻雜區之濃度(阻值)。
根據上述，本實施例形成圖案化摻雜區的方法具有以下優點：可僅使用一次熱製程步驟，形成具有不同摻雜濃度之第一摻雜區和第二摻雜區，以較少的黃光微影和高溫製程步驟製作圖案化摻雜區，可減低形成包括圖案化摻雜區之太陽能電池的製作成本。
雖然本揭示之較佳實施例說明如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
102‧‧‧基底
104‧‧‧低濃度摻雜區
106‧‧‧高濃度摻雜區
108‧‧‧抗反射層
110‧‧‧電極
202‧‧‧基底
204‧‧‧第一罩幕
206‧‧‧第一開口
208‧‧‧第一型態摻雜材料
210‧‧‧第二罩幕
211‧‧‧第二開口
212‧‧‧第二型態摻雜材料
214‧‧‧覆蓋層
216‧‧‧第一摻雜區
218‧‧‧第二摻雜區
302‧‧‧基底
304‧‧‧摻雜材料
306‧‧‧圖案化覆蓋層
308‧‧‧第一摻雜區
310‧‧‧第二摻雜區
第1圖顯示包括選擇性射極之太陽能電池的剖面圖。
第2A圖~第2G圖顯示本發明一實施例包括p型與n型之圖案化摻雜區之製作方法中間步驟的剖面圖。
第3A圖~第3D圖描述揭示本發明一實施例包括p型或n型之圖案化摻雜區之製作方法中間步驟的剖面圖。
第4A圖顯示時間和溫度的曲線圖。
第4B圖顯示加熱時間和電阻的曲線圖。
202‧‧‧基底
208‧‧‧第一型態摻雜材料
212‧‧‧第二型態摻雜材料
214‧‧‧覆蓋層
216‧‧‧第一摻雜區
218‧‧‧第二摻雜區

Claims (5)

  1. 一種形成圖案化摻雜區的方法，包括：提供一基底；形成一第一型態摻雜材料於該基底上，其中形成該第一型態摻雜材料於該基底上之步驟包括提供一包括一第一開口之第一罩幕於該基底上，噴塗一第一型態摻雜材料於該第一罩幕上且填入該第一開口中，進行一熱製程，使該第一型態摻雜材料形成膠態或固態之化合物，以及移除該第一罩幕；形成一第二型態摻雜材料於該基底上，其中該第一型態摻雜材料與該第二型態摻雜材料相隔一間距，其中形成該第二型態摻雜材料於該基底上之步驟包括提供一包括第二開口之第二罩幕於該基底上，噴塗一第二型態摻雜材料於該第二罩幕上且填入該第二開口中，進行一熱製程，使該第二型態摻雜材料形成膠態或固態之化合物，以及移除該第二罩幕；形成一覆蓋層，覆蓋該基底、該第一型態摻雜材料和該第二型態摻雜材料；及進行一熱擴散製程，使該第一型態摻雜材料和該第二型態摻雜材料擴散入該基底中。
  2. 如申請專利範圍第1項所述之形成圖案化摻雜區的方法，其中該第一型態摻雜材料為n型或p型，該第二型態摻雜材料為p型或n型，該第一型態摻雜材料與該第二型態摻雜材料具有相反的導電型態。
  3. 如申請專利範圍第2項所述之形成圖案化摻雜區的方法，其中該p型之摻雜材料為硼化物、鋁化物、或鎵化物，該n型之摻雜材料為磷化物、砷化物或碲化物。
  4. 如申請專利範圍第1項所述之形成圖案化摻雜區的方法，其中該覆蓋層係為氮化矽(SiNx )或氧化鋁(Al2 O3 )。
  5. 如申請專利範圍第1項所述之形成圖案化摻雜區的方法，其中形成該覆蓋層之方法包括真空鍍膜、噴塗、旋塗或網印。
TW101135229A 2012-09-26 2012-09-26 形成圖案化摻雜區的方法 TWI501292B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
TW101135229A TWI501292B (zh) 2012-09-26 2012-09-26 形成圖案化摻雜區的方法
CN201210411354.6A CN103681948B (zh) 2012-09-26 2012-10-25 形成图案化掺杂区的方法
US13/710,795 US9012314B2 (en) 2012-09-26 2012-12-11 Method for forming patterned doping regions
EP13162155.9A EP2713384B1 (en) 2012-09-26 2013-04-03 Method for forming patterned doping regions
US14/626,675 US9040401B1 (en) 2012-09-26 2015-02-19 Method for forming patterned doping regions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101135229A TWI501292B (zh) 2012-09-26 2012-09-26 形成圖案化摻雜區的方法

Publications (2)

Publication Number Publication Date
TW201413790A TW201413790A (zh) 2014-04-01
TWI501292B true TWI501292B (zh) 2015-09-21

Family

ID=48044668

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101135229A TWI501292B (zh) 2012-09-26 2012-09-26 形成圖案化摻雜區的方法

Country Status (4)

Country Link
US (2) US9012314B2 (zh)
EP (1) EP2713384B1 (zh)
CN (1) CN103681948B (zh)
TW (1) TWI501292B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014208054A1 (de) * 2014-04-29 2015-10-29 Evonik Degussa Gmbh Verfahren zur Erzeugung unterschiedlich dotierter Halbleiter

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070278534A1 (en) * 2006-06-05 2007-12-06 Peter Steven Bui Low crosstalk, front-side illuminated, back-side contact photodiode array

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3730787A (en) 1970-08-26 1973-05-01 Bell Telephone Labor Inc Method of fabricating semiconductor integrated circuits using deposited doped oxides as a source of dopant impurities
DE2238808A1 (de) 1971-09-16 1973-03-22 Molekularelektronik Verfahren zur herstellung von halbleiteranordnungen
US3808060A (en) 1972-07-05 1974-04-30 Motorola Inc Method of doping semiconductor substrates
US4003770A (en) 1975-03-24 1977-01-18 Monsanto Research Corporation Plasma spraying process for preparing polycrystalline solar cells
US4006046A (en) 1975-04-21 1977-02-01 Trw Inc. Method for compensating for emitter-push effect in the fabrication of transistors
US4102715A (en) 1975-12-19 1978-07-25 Matsushita Electric Industrial Co., Ltd. Method for diffusing an impurity into a semiconductor body
US4394674A (en) * 1979-10-09 1983-07-19 Nippon Electric Co., Ltd. Insulated gate field effect transistor
US4320251A (en) 1980-07-28 1982-03-16 Solamat Inc. Ohmic contacts for solar cells by arc plasma spraying
US4478879A (en) 1983-02-10 1984-10-23 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Screen printed interdigitated back contact solar cell
US5270248A (en) 1992-08-07 1993-12-14 Mobil Solar Energy Corporation Method for forming diffusion junctions in solar cell substrates
US5543356A (en) 1993-11-10 1996-08-06 Hitachi, Ltd. Method of impurity doping into semiconductor
US6274402B1 (en) 1999-12-30 2001-08-14 Sunpower Corporation Method of fabricating a silicon solar cell
US7388147B2 (en) 2003-04-10 2008-06-17 Sunpower Corporation Metal contact structure for solar cell and method of manufacture
US7339110B1 (en) 2003-04-10 2008-03-04 Sunpower Corporation Solar cell and method of manufacture
US7709921B2 (en) * 2008-08-27 2010-05-04 Udt Sensors, Inc. Photodiode and photodiode array with improved performance characteristics
JPWO2004114413A1 (ja) 2003-06-20 2006-07-27 富士通株式会社 半導体装置及びその製造方法
JP3962086B2 (ja) 2004-12-27 2007-08-22 直江津電子工業株式会社 裏面接合型太陽電池及びその製造方法
WO2007020833A1 (ja) 2005-08-12 2007-02-22 Sharp Kabushiki Kaisha マスキングペースト、その製造方法およびマスキングペーストを用いた太陽電池の製造方法
CN102420271B (zh) 2005-12-21 2016-07-06 太阳能公司 背面触点太阳能电池及制造方法
US7351637B2 (en) * 2006-04-10 2008-04-01 General Electric Company Semiconductor transistors having reduced channel widths and methods of fabricating same
FR2914781B1 (fr) * 2007-04-03 2009-11-20 Commissariat Energie Atomique Procede de realisation de depots localises
US7923368B2 (en) 2008-04-25 2011-04-12 Innovalight, Inc. Junction formation on wafer substrates using group IV nanoparticles
EP2324509A2 (en) 2008-08-27 2011-05-25 Applied Materials, Inc. Back contact solar cells using printed dielectric barrier
US7615393B1 (en) 2008-10-29 2009-11-10 Innovalight, Inc. Methods of forming multi-doped junctions on a substrate
JP2010147252A (ja) * 2008-12-18 2010-07-01 Sharp Corp イオン注入方法、および半導体装置の製造方法
US8053343B2 (en) 2009-02-05 2011-11-08 Snt. Co., Ltd. Method for forming selective emitter of solar cell and diffusion apparatus for forming the same
EP2395544A4 (en) * 2009-02-05 2013-02-20 Sharp Kk METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE
KR101046219B1 (ko) 2010-04-02 2011-07-04 엘지전자 주식회사 선택적 에미터를 갖는 태양전지
KR20120009682A (ko) * 2010-07-20 2012-02-02 삼성전자주식회사 태양 전지 제조 방법
US8580664B2 (en) * 2011-03-31 2013-11-12 Tokyo Electron Limited Method for forming ultra-shallow boron doping regions by solid phase diffusion

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070278534A1 (en) * 2006-06-05 2007-12-06 Peter Steven Bui Low crosstalk, front-side illuminated, back-side contact photodiode array

Also Published As

Publication number Publication date
US9012314B2 (en) 2015-04-21
EP2713384A1 (en) 2014-04-02
US20140087549A1 (en) 2014-03-27
CN103681948A (zh) 2014-03-26
TW201413790A (zh) 2014-04-01
CN103681948B (zh) 2016-05-25
US20150162196A1 (en) 2015-06-11
EP2713384B1 (en) 2017-05-17
US9040401B1 (en) 2015-05-26

Similar Documents

Publication Publication Date Title
TWI419349B (zh) 具有回蝕刻射極之矽太陽能電池的製造方法及對應的太陽能電池
TWI549306B (zh) 背接觸式太陽能電池的製作方法
US8420517B2 (en) Methods of forming a multi-doped junction with silicon-containing particles
KR100877821B1 (ko) 실리콘 태양전지의 선택적 에미터의 제조방법
WO2014056268A1 (zh) 太阳能电池及其制作方法
JP2007184580A (ja) 太陽電池及びその製造方法
JP2005310830A (ja) 太陽電池および太陽電池の製造方法
US9871156B2 (en) Solar cell and method of manufacturing the same
KR20100102113A (ko) 보론과 인의 공동 확산을 사용한 결정 실리콘 태양 전지의 제조 방법
WO2016047564A1 (ja) 太陽電池素子
JP2014197578A (ja) 太陽電池の製造方法
JP2003209271A (ja) 太陽電池およびその製造方法
US20100212735A1 (en) Solar cell and method for fabricating the same
TWI501292B (zh) 形成圖案化摻雜區的方法
US20120107997A1 (en) Method of manufacturing solar cell
KR101054985B1 (ko) 태양전지 제조 방법
JP2928433B2 (ja) 光電変換素子の製造方法
KR20070093163A (ko) 실리콘 태양전지의 제조방법
TWI528420B (zh) 形成圖案化摻雜區的方法
KR101089992B1 (ko) 태양전지의 선택적 에미터 형성방법
TWI481060B (zh) 太陽能電池的製作方法
JP5715509B2 (ja) 太陽電池、及び太陽電池の製造方法
KR101839564B1 (ko) 태양 전지의 제조 방법
KR101503794B1 (ko) 광학계를 이용한 태양전지 제조 방법
KR101172611B1 (ko) 태양전지 제조 방법