DE112016006471T5 - Vorrichtung und verfahren zum erschaffen eines aktiven kanals mit indiumreichen seiten- und unteren flächen - Google Patents

Vorrichtung und verfahren zum erschaffen eines aktiven kanals mit indiumreichen seiten- und unteren flächen Download PDF

Info

Publication number
DE112016006471T5
DE112016006471T5 DE112016006471.3T DE112016006471T DE112016006471T5 DE 112016006471 T5 DE112016006471 T5 DE 112016006471T5 DE 112016006471 T DE112016006471 T DE 112016006471T DE 112016006471 T5 DE112016006471 T5 DE 112016006471T5
Authority
DE
Germany
Prior art keywords
indium
substructure
compound
gallium arsenide
active channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112016006471.3T
Other languages
English (en)
Inventor
Chandra S. Mohapatra
Anand S. Murthy
Glenn A. Glass
Matthew V. Metz
Willy Rachmady
Gilbert Dewey
Tahir Ghani
Jack T. Kavalieros
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112016006471T5 publication Critical patent/DE112016006471T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02549—Antimonides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66469—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with one- or zero-dimensional channel, e.g. quantum wire field-effect transistors, in-plane gate transistors [IPG], single electron transistors [SET], Coulomb blockade transistors, striped channel transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Es können Transistorvorrichtungen, die aktive Kanäle aus einer indiumhaltigen ternären oder höheren III-V-Verbindung aufweisen, und Prozesse für die Herstellung derselbigen gebildet werden, die eine verbesserte Trägermobilität ermöglichen, wenn rippenförmige aktive Kanäle hergestellt werden, wie zum Beispiel jene, die bei Tri-Gate- oder Gate-all-around- (GAA) -Vorrichtungen verwendet werden. In einer Ausführungsform kann eine indiumhaltige ternäre oder höhere III-V-Verbindung in engen Gräben auf einer rekonstruierten oberen Fläche einer Teilstruktur abgeschieden werden, was zu einer Rippe führen kann, die indiumreiche Seitenflächen und eine indiumreiche untere Fläche aufweist. Diese indiumreichen Flächen werden an einem Gate-Oxid eines Transistors anschlagen und können zu einer hohen Elektronenmobilität und einer verbesserten Schaltgeschwindigkeit in Bezug auf herkömmliche homogene Zusammensetzungen von aktiven Kanälen aus einer indiumhaltigen ternären oder höheren III-V-Verbindung führen.

Description

  • TECHNISCHES GEBIET
  • Ausführungsformen der vorliegenden Beschreibung beziehen sich allgemein auf das Gebiet von mikroelektronischen Vorrichtungen, und genauer auf das Bilden eines aktiven Kanals in einem mikroelektronischen Transistor mit indiumreichen Flächen, um die Trägermobilität zu steigern.
  • Hintergrund
  • Eine höhere Leistung, geringere Kosten, eine gesteigerte Verkleinerung der integrierten Schaltungskomponenten und eine höhere Packungsdichte von integrierten Schaltungen sind aktuelle Ziele der Mikroelektronikindustrie für die Herstellung von mikroelektronischen Vorrichtungen. Um diese Ziele zu erreichen, müssen Transistoren innerhalb der mikroelektronischen Vorrichtungen herunterskaliert werden, d. h., kleiner werden. Zusammen mit der Verringerung der Größe von Transistoren ist auch ein Ziel gewesen, deren Effizienz mit einer Verbesserung bezüglich ihrer Gestaltungen, verwendeten Materialien und/oder ihrer Herstellungsprozesse zu verbessern. Solche Gestaltungsverbesserungen weisen die Entwicklung von einzigartigen Strukturen, wie zum Beispiel nicht-planaren Transistoren einschließlich Tri-Gate-Transistoren, FinFETS, TFETS, Omega-FETs und Doppel-Gate-Transistoren auf.
  • Figurenliste
  • Der Erfindungsgegenstand der vorliegenden Offenbarung wird insbesondere in dem abschließenden Teil der Spezifikation dargelegt und ausdrücklich beansprucht. Die vorangegangenen und andere Merkmale der vorliegenden Offenbarung werden anhand der folgenden Beschreibung und der angehängten Ansprüche zusammen mit den begleitenden Zeichnungen vollständig offensichtlich werden. Es versteht sich, dass die begleitenden Zeichnungen nur einige Ausführungsformen gemäß der vorliegenden Offenbarung darstellen und daher nicht als deren Schutzumfang einschränkend anzusehen sind. Die Offenbarung wird mittels Verwendung der begleitenden Zeichnungen mit zusätzlicher Spezifität und Detail beschrieben, so dass die Vorteile der vorliegenden Offenbarung sofort erfassbar sind:
    • 1-16 sind schräge Schnittansichten, seitliche Querschnittansichten und grafische Darstellungen der Herstellung eines aktiven Kanals aus einer indiumhaltigen ternären oder höheren III-V-Verbindung mit einer Teilstruktur für einen nicht-planaren Transistor gemäß einer anderen Ausführungsform der vorliegenden Beschreibung.
    • 17-24 sind schräge Schnittansichten und seitliche Querschnittansichten der Herstellung eines isolierenden Zwischenspeichers für einen aktiven Kanal aus einer indiumhaltigen ternären oder höheren III-V-Verbindung eines nicht-planaren Transistors gemäß einer Ausführungsform der vorliegenden Beschreibung.
    • 25 veranschaulicht eine Rechenvorrichtung gemäß einer Implementation der vorliegenden Beschreibung.
  • BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
  • Die folgende ausführliche Beschreibung bezieht sich auf die zugehörigen Zeichnungen, die auf dem Wege der Veranschaulichung spezielle Ausführungsformen, in denen der beanspruchte Erfindungsgegenstand ausgeübt werden kann, zeigt. Diese Ausführungsformen sind hinreichend detailliert beschrieben, um einen Fachmann zu befähigen, den Erfindungsgegenstand auszuüben. Es versteht sich, dass sich die verschiedenen Ausführungsformen, obgleich unterschiedlich, nicht notwendigerweise gegenseitig ausschließen. Beispielsweise kann ein bestimmtes Merkmal, eine bestimmte Struktur oder Charakteristik, das/die hier in Verbindung mit einer Ausführungsform beschrieben ist, innerhalb anderer Ausführungsformen implementiert sein, ohne vom Wesen und Schutzumfang des beanspruchten Erfindungsgegenstands abzuweichen. Bezugnahmen in dieser Spezifikation auf „(genau) eine Ausführungsform“ oder „eine Ausführungsform“ bedeuten durchweg, dass ein bestimmtes Merkmal, eine bestimmte Struktur oder eine bestimmte Eigenschaft, das bzw. die in Verbindung mit der Ausführungsform beschrieben wird, in mindestens einer Implementation innerhalb der vorliegenden Beschreibung eingeschlossen ist. Daher bezieht sich die Verwendung der Phrase „(genau) eine Ausführungsform“ oder „in einer Ausführungsform“ nicht notwendigerweise auf dieselbe Ausführungsform. Zusätzlich versteht sich, dass der Ort oder die Anordnung einzelner Elemente innerhalb jeder offenbarten Ausführungsform modifiziert sein kann, ohne von dem Wesen und dem Schutzumfang des beanspruchten Erfindungsgegenstands abzuweichen. Die folgende ausführliche Beschreibung ist daher nicht in einem beschränkenden Sinne aufzufassen und der Schutzumfang des Erfindungsgegenstands ist nur durch die passend interpretierten angehängten Ansprüche definiert, zusammen mit dem vollen Umfang von Äquivalenten, zu denen die angehängten Ansprüche berechtigt sind. In den Zeichnungen beziehen sich gleiche Bezugszeichen über die mehreren Ansichten hinweg auf dieselben oder ähnliche Elemente oder Funktionalitäten, und dass darin abgebildete Elemente nicht notwendigerweise zueinander maßstabsgetreu sind, sondern dass eher einzelne Elemente vergrößert oder verkleinert sein können, um die Elemente leichter in dem Zusammenhang der vorliegenden Beschreibung verstehen zu können.
  • Die Begriffe „über“, „an“, „zwischen“ und „auf können sich, so wie sie hier verwendet werden, auf eine relative Position von einer Lage bezüglich anderen Lagen beziehen. Eine „über“ oder „auf einer anderen Lage befindliche oder „an“ eine andere Lage gebondete Lage kann sich in direktem Kontakt mit der anderen Lage befinden oder kann eine oder mehrere Zwischenlagen aufweisen. Eine Lage „zwischen“ Lagen kann sich in direktem Kontakt mit den Lagen befinden oder kann eine oder mehrere Zwischenlagen aufweisen.
  • Wie einem Fachmann bekannt ist, können III-V-Gruppen-Materialien eine höhere Elektronenmobilität in Bezug auf herkömmliche Siliziummaterialien aufweisen, die üblicherweise bei der Mikroelektroniktransistorherstellung verwendet werden, und weisen daher ein Potential zur Verwendung bei Hochleistungstransistoren bei der Herstellung von integrierten Schaltungen auf. Ausführungsformen der vorliegenden Beschreibung, die sich auf aktive Kanäle aus einer indiumhaltigen ternären oder höheren III-V-Verbindung und Prozesse für die Herstellung derselbigen beziehen, ermöglichen eine verbesserte Trägermobilität, wenn rippenförmige aktive Kanäle, wie zum Beispiel jene, die bei Tri-Gate- oder Gate-all-around- (GAA) -Vorrichtungen verwendet werden, hergestellt werden. In einer Ausführungsform kann eine Teilstruktur in einem engen Graben abgeschieden werden und eine obere Fläche der Teilstruktur rekonstruiert werden. Eine indiumhaltige ternäre oder höhere III-V-Verbindung kann dann in engen Gräben abgeschieden werden, um an der oberen Fläche der Teilstruktur anzuschlagen, was zu einer Rippe führen kann, die indiumreiche Seitenflächen und eine indiumreiche untere Fläche mit einem galliumreichen zentralen Abschnitt aufweist. Mindestens eine der indiumreichen Flächen kann an einem Gate-Oxid eines Transistors anschlagen und zu einer hohen Elektronenmobilität und einer verbesserten Schaltgeschwindigkeit in Bezug auf herkömmliche homogene Zusammensetzungen von aktiven Kanälen aus einer indiumhaltigen ternären oder höheren III-V-Verbindung führen.
  • Wie in 1 gezeigt ist, kann mindestens eine Rippen 112 auf einem Substrat 102 gebildet sein, wobei die Rippen 112 gegenüberliegende Seitenwände 114 aufweisen können, die sich von einer ersten Fläche 104 des Substrats 102 erstrecken, und welche in einer oberen Fläche 116 enden. Der Klarheit und Kürze wegen sind in 1 nur zwei Rippen 112 veranschaulicht; es versteht sich jedoch, dass eine beliebige geeignete Anzahl an Rippen 112 hergestellt werden könnte. In einer Ausführungsform kann eine Ätzmaske (nicht gezeigt) auf dem Substrat 102 strukturiert werden, gefolgt von dem Ätzen des Substrats 102, wobei die Abschnitte des Substrats 102, die durch die Ätzmaske (nicht gezeigt) geschützt sind, die Rippen 112 werden und die Ätzmaske (nicht gezeigt) danach entfernt werden kann, was dem Fachmann sofort einleuchtet. In einer Ausführungsform der vorliegenden Offenbarung können das Substrat 102 und die Rippen 112 ein beliebiges geeignetes Material sein, einschließlich unter anderem eines siliziumhaltigen Materials, wie zum Beispiel monokristallinen Siliziums. Das Substrat 102 und die Rippen 112 müssen jedoch nicht notwendigerweise aus siliziumhaltigen Materialien hergestellt werden und können andere Arten von Materialien sein, die im Stand der Technik bekannt sind. In einer weiteren Ausführungsform kann das Substrat 102 ein Silizium-auf-Isolator (SOI, silicon-on-insulator) -Substrat, ein Silizium-auf-Nichts (SON, silicon-on-nothing) -Substrat, ein Germaniumsubstrat, ein Germanium-auf-Isolator (GeOI, germanium-on-insulator) -Substrat oder ein Germanium-auf-Nichts (GeON, germanium-on-nothing) -Substrat umfassen.
  • Wie in 2 gezeigt ist, kann ein dielektrisches Material durch einen beliebigen geeigneten Abscheidungsprozess über dem Substrat 102 und den Rippen 112 abgeschieden werden und kann das dielektrische Material abgeflacht werden, um die obere Rippenfläche 116 freizulegen, wodurch Isolierstrukturen 122 gebildet werden, die als flache Grabenisolierstrukturen bekannt sind, die an den gegenüberliegenden Rippenseitenwänden 114 anschlagen. Die Isolierstrukturen 122 können aus einem beliebigen geeigneten dielektrischen Material einschließlich unter anderem Siliziumoxid (SiO2) gebildet sein.
  • Wie in 3 gezeigt ist, können die Rippen 112 entfernt werden, wodurch ein Graben 124 gebildet wird. Die Rippen 112 können durch beliebige bekannte Ätztechniken einschließlich unter anderem Trockenätzen, Nassätzen oder Kombinationen davon entfernt werden. In einer Ausführungsform kann ein Abschnitt jedes Grabens 124 derart gebildet werden, dass er sich entweder während dem Entfernen der Rippen 112 oder danach in das Substrat 102 hinein erstreckt. Dieser Abschnitt des Grabens 124 wird im Folgenden als Nukleationsgraben 132 bezeichnet. In einer Ausführungsform kann der Nukleationsgraben 132 eine Facettierung (111) aufweisen, was das Wachstum eines III-V-Materials erleichtern kann, wie erläutert werden wird. Es versteht sich, dass alternative Geometrien des Nukleationsgrabens 132 verwendet werden können. In einer Ausführungsform kann der enge Graben 124 eine Höhe H im Bereich von ungefähr 50 bis 500nm und eine Breite W im Bereich von ungefähr Sub-10nm bis ungefähr 30nm aufweisen.
  • Wie in 4 gezeigt ist, kann eine Nukleationsschicht 142 in dem Nukleationsgraben 132 gebildet sein. Die Nukleationsschicht 142 kann durch einen beliebigen Bildungsprozess gebildet werden und ein beliebiges geeignetes Material, wie zum Beispiel ein III-V-Epitaxialmaterial, einschließlich unter anderem Indiumphosphid, Galliumphosphid, Galliumarsenid und dergleichen, sein. Die Nukleationsschicht 142 kann dotiert oder undotiert sein und durch Epitaxialabscheidung gebildet werden.
  • Wie in 5 gezeigt ist, kann eine Teilstruktur 144 auf der Nukleationsschicht 142 innerhalb des Grabens 124 gebildet sein (siehe 4) und eine obere Fläche 146 gegenüber der Nukleationsschicht 142 aufweisen. Die Teilstruktur 144 kann durch einen beliebigen bekannten Bildungsprozess gebildet werden. In einer Ausführungsform kann die Teilstruktur 144 eine Tiefe D aufweisen, die ungefähr 80 % der Höhe H des Grabens 124 beträgt (siehe 3).
  • In einer Ausführungsform der vorliegenden Beschreibung kann die Teilstruktur 144 ein III-V-Material mit hoher Bandlücke einschließlich unter anderem Indiumaluminiumarsenid, Indiumphosphid, Galliumphosphid, Galliumarsenid, Galliumarsenidantimonid, Aluminiumarsenidantimonid, Indiumaluminiumgalliumarsenid, Indiumaluminiumgalliumphosphid, Aluminiumgalliumarsenid und dergleichen sein. Zum Zwecke der vorliegenden Beschreibung kann ein Material mit geringer Bandlücke als ein Material definiert sein, das eine Bandlücke aufweist, die geringer als Silizium ist, und kann ein Material mit hoher Bandlücke als ein Material definiert sein, das eine Bandlücke aufweist, die größer als Silizium ist.
  • Das Material mit hoher Bandlücke, das für die Teilstruktur 144 verwendet wird, kann derart ausgewählt werden, dass es den gewünschten Leitungsbandversatz mit einem anschließend gebildeten aktiven Kanal aus einer indiumhaltigen ternären oder höheren III-V-Verbindung aufweist, was beim Ausschließen von Elektronen aus der Teilstruktur 144 effektiv sein wird, wodurch eine Leckage verringert wird. Das Material mit hoher Bandlücke kann dotiert oder undotiert sein. In einer dotierten Ausführungsform kann das Material mit hoher Bandlücke mit einem Dotiermittel, wie zum Beispiel einem p-Typ-Dotiermittel, einschließlich unter anderem Magnesium, Zink, Kohlenstoff, Beryllium und dergleichen, dotiert sein. In einer weiteren dotierten Ausführungsform kann die Teilstruktur 144 ein Kanalmaterial sein, das aus der Gruppe bestehend aus Indiumgalliumarsenid, Indiumarsenid und Indiumantimonid ausgewählt ist. Solch eine Kombination eines Materials mit hoher Bandlücke und Dotiermitteln kann effektiver als ein Dotiermittel allein zum Verringern einer Leckage sein, solange Herstellungsprozesse zu einer annehmbar geringen kristallinen Konzentration führen, was dem Fachmann sofort einleuchtet.
  • In einer Ausführungsform kann die dotierte Teilstruktur 144 dasselbe Material wie die Nukleationsschicht 142 sein, so dass wenige oder keine Gitterfehler auftreten. In anderen Ausführungsformen kann die Nukleationsschicht 142 in die Teilstruktur 144 gestuft sein oder können die Materialzusammensetzungen davon hinsichtlich der Konzentration von einer zur anderen abgestuft sein, was dem Fachmann sofort einleuchtet.
  • In einigen beispielhaften Ausführungsformen kann die Teilstruktur 144 epitaxial abgeschieden werden. In einigen Ausführungsformen kann ein chemischer Dampfabscheidungs- (CVD) -Prozess oder eine sonstige geeignete Abscheidungstechnik für die Abscheidung oder ein anderweitiges Bilden der Teilstruktur 144 verwendet werden. Zum Beispiel kann die Abscheidung durch CVD oder schnelle thermische CVD (RT-CVD, rapid thermal CVD) oder Niedrigdruck-CVD (LP-CVD, low pressure CVD) oder ultrahohe Vakuum-CVD (UHV-CVD, ultra-high vacuum CVD) oder Gasquellenmolekularstrahlepitaxie- (GS-MBE, gas source molecular beam epitaxy) - Werkzeuge unter Verwendung von III-V-Materialverbindungen, wie zum Beispiel Kombinationen von Indium, Aluminium, Arsen, Phosphor, Gallium, Antimon und/oder Vorläufern davon, ausgeführt werden. In einer beispielhaften Ausführungsform kann die Teilstruktur 144 Galliumarsenid sein, das mit Zink dotiert ist, um Zinkkonzentrationen von bis zu ungefähr 1E19 Atom/cm3 bereitzustellen, was zu einer Widerstandsfähigkeit von ungefähr 5E-3 Ohm-cm (oder einer entsprechenden Leitfähigkeit von bis zu 200 Mho/cm) führen kann. In beliebigen derartigen Ausführungsformen kann ein Vorläufer-Bubbler mit einem Trägergas, wie zum Beispiel Wasserstoff, Stickstoff, oder einem Edelgas (z. B. kann der Vorläufer mit einer Konzentration von ungefähr 0,1-20 % verdünnt werden, wobei das Trägergas der Ausgleich ist), vorhanden sein. In einigen beispielhaften Fällen kann ein Arsenvorläufer, wie zum Beispiel Arsin oder tertiäres Butylarsin, ein Phosphorvorläufer, wie zum Beispiel ein tertiäres Butylphosphin, ein Galliumvorläufer, wie zum Beispiel Trimethylgallium, und/oder ein Indiumvorläufer, wie zum Beispiel Trimethylindium, vorhanden sein. Es kann auch ein Ätzgas, wie zum Beispiel halogenbasiertes Gas, wie zum Beispiel Chlorwasserstoff (HCl), Chlor (Cl) oder Bromwasserstoff (HBr), vorhanden sein. Die grundlegende Abscheidung der Teilstruktur 144 kann über einen weiten Bereich von Bedingungen unter Verwendung einer Abscheidungstemperatur im Bereich zum Beispiel von zwischen ungefähr 300 °C und 650 °C, oder in einem spezifischeren Fall, von zwischen ungefähr 400 und 500 °C), und eines Reaktordrucks, zum Beispiel im Bereich von ungefähr 1 Torr bis 760 Torr, möglich sein. Der Träger und die Ätzmittel können jeweils einen Fluss im Bereich von zwischen ungefähr 10 und 300 SCCM aufweisen (typischerweise ist ein Fluss von nicht mehr als 100 SCCM notwendig, jedoch können einige Ausführungsformen von höheren Flussraten profitieren). In einer spezifischen beispielhaften Ausführungsform kann die Abscheidung der Teilstruktur 144 mit einer Flussrate ausgeführt werden, die zwischen ungefähr 100 und 1000 SCCM beträgt. Für eine Dotierung vor Ort mit Zink zum Beispiel kann eine Bubblerquelle verwendet werden, die Di-Ethyl-Zink (DEZ) verwendet (z. B. Wasserstoffgas, das durch flüssiges DEZ und mit einer Flussrate von zwischen ungefähr 10 und 100 SCCM eingeperlt wird).
  • Wie in 6 gezeigt ist, kann die Teilstruktur 144 derart behandelt werden (generisch mit Pfeilen 150 veranschaulicht), um die obere Fläche 146 davon zu rekonstruieren, dass Indium zu der oberen Fläche 146 der Teilstruktur während einer anschließenden Bildung eines indiumhaltigen aktiven Kanals aus einer ternären oder höheren III-V-Verbindung migrieren wird, wie erläutert werden wird.
  • In einer Ausführungsform kann die Behandlung 150 ein Wärme- oder Heizprozess sein, wobei die Teilstruktur 144 einer Temperatur von zwischen ungefähr 500 °C und 800 °C während einer Zeitdauer zwischen ungefähr 30 Sekunden und 25 Minuten ausgesetzt werden kann. In einer spezifischen Ausführungsform kann die Temperatur des Heizprozesses ungefähr 750 °C betragen.
  • In einer weiteren Ausführungsform kann die Behandlung 150 das Aussetzen der oberen Fläche 146 der Teilstruktur gegenüber einem Ätzmittel umfassen. In einer Ausführungsform kann das Ätzmittel Tetramethylammoniumhydroxid und ähnliche chemische Stoffe umfassen.
  • 7 und 8 veranschaulichen eine weitere Ausführungsform der Behandlung 150 (siehe 6). Wie in 7 gezeigt ist, kann das Teilstrukturmaterial 144m derart gebildet sein, dass es den Graben 124 füllt (siehe 4), wobei ein beliebiger Abschnitt des Teilstrukturmaterials 144m , der sich nicht innerhalb des Grabens 124 befindet (siehe 4), entfernt werden kann, wie zum Beispiel mit einem chemisch-mechanischen Polieren. Wie in 8 gezeigt ist, kann das Teilstrukturmaterial 144m (siehe 7) auf die Tiefe D herunter geätzt werden, um die Teilstruktur 144 zu bilden. Das Ätzen des Teilstrukturmaterials 144m (siehe 7) wird eine rekonstruierte obere Fläche 146 der Teilstruktur für die Teilstruktur 144 bilden.
  • In einer Ausführungsform kann die Behandlung 150 der oberen Fläche 146 der Teilstruktur diese anhand einer überwiegenden <111> Gitterstruktur zu einer überwiegenden <100> rekonstruieren. Der Begriff „überwiegend“ ist derart definiert, dass er bedeutet, dass die genannte Gitteranordnung stärker bei der oberen Fläche 146 der Teilstruktur vorhanden ist als irgendeine andere Gitteranordnung.
  • Die vorliegende Beschreibung wird im Folgenden die Bildung eines aktiven Indiumgalliumarsenidkanals (als Element 152 bezeichnet) beschreiben; jedoch ist der aktive Kanal nicht derart beschränkt, da er aus einer beliebigen geeigneten indiumhaltigen ternären oder höheren III-V-Verbindung gebildet werden kann. In einer Ausführungsform kann die indiumhaltige ternäre oder höhere III-V-Verbindung eines von Indiumgalliumarsenid, Indiumgalliumantimonid, Indiumgalliumarsenidantimonid, Indiumgalliumphosphid, Indiumgalliumarsenidphosphid, Indiumgalliumantimonidphosphid und Indiumgalliumarsenidantimonidphosphid umfassen.
  • Wie in 9 und 10 gezeigt ist, kann ein aktiver Indiumgalliumarsenidkanal 152 auf der Teilstruktur 144 innerhalb des Grabens 124 gebildet sein (siehe 4). In einigen Ausführungsformen kann ein chemischer Dampfabscheidungs- (CVD) -Prozess oder eine sonstige geeignete Abscheidungstechnik für die Abscheidung oder ein anderweitiges Bilden des aktiven Kanals 152 verwendet werden. Zum Beispiel kann die Abscheidung durch CVD oder schnelle thermische CVD (RT-CVD) oder Niedrigdruck-CVD (LP-CVD) oder ultrahohe Vakuum-CVD (UHV-CVD) oder Gasquellenmolekularstrahlepitaxie- (GS-MBE) - Werkzeuge unter Verwendung von Indium, Gallium und Arsen und/oder Vorläufern davon ausgeführt werden. In einer spezifischen derartigen beispielhaften Ausführungsform kann der aktive Kanal 152 undotiertes Indiumgalliumarsenid sein und können die Nukleationsschicht 142 und die dotierte Teilstruktur 144 Galliumarsenid oder Indiumphosphid sein. In beliebigen derartigen Ausführungsformen kann ein Vorläufer-Bubbler mit einem Trägergas, wie zum Beispiel Wasserstoff, Stickstoff, oder einem Edelgas (z. B. kann der Vorläufer mit einer Konzentration von ungefähr 0,1-20 % verdünnt werden, wobei das Trägergas der Ausgleich ist), vorhanden sein. In einigen Fällen kann ein Indiumvorläufer, wie zum Beispiel Trimethylindium, ein Galliumvorläufer, wie zum Beispiel Trimethylgallium, und/oder ein Arsenvorläufer, wie zum Beispiel Arsin oder tertiäres Butylarsin, vorhanden sein. Es kann auch ein Ätzgas, wie zum Beispiel halogenbasiertes Gas, wie zum Beispiel Chlorwasserstoff (HCl), Chlor (Cl) oder Bromwasserstoff (HBr), vorhanden sein. Die grundlegende Abscheidung des aktiven Indiumgalliumarsenidkanals 152 kann über einen weiten Bereich von Bedingungen unter Verwendung einer Abscheidungstemperatur im Bereich zum Beispiel von zwischen ungefähr 300 °C und 650 °C, oder in einem spezifischeren Fall, von zwischen ungefähr 400 und 600 °C), und eines Reaktordrucks, zum Beispiel im Bereich von ungefähr 1 Torr bis 760 Torr, möglich sein. Der Träger und die Ätzmittel können jeweils einen Fluss im Bereich von zwischen ungefähr 10 und 300 SCCM aufweisen (typischerweise ist ein Fluss von nicht mehr als 100 SCCM notwendig, jedoch können einige Ausführungsformen von höheren Flussraten profitieren). In einer spezifischen beispielhaften Ausführungsform kann die Abscheidung des aktiven Kanals 152 mit einer Flussgeschwindigkeit ausgeführt werden, die zwischen ungefähr 100 und 1000 SCCM beträgt.
  • Die Bildung der Nukleationsschicht 142, der Teilstruktur 144 und des aktiven Indiumgalliumarsenidkanals 152 kann in einem relativ engen Graben 124 erfolgen. In einer Ausführungsform kann die dotierte Teilstruktur 144 eine Tiefe D (z. B. die Distanz zwischen dem Substrat 102 und dem aktiven Indiumgalliumarsenidkanal 152 (siehe 3)) von mehr als ungefähr 50nm und eine Breite von weniger als ungefähr 25nm (d. h., die Grabenbreite W (siehe 3)) aufweisen. Ferner erfolgt die Bildung der Nukleationsschicht 142, der Teilstruktur 144 und des aktiven Kanals 152 in einem relativ engen Graben 124. Das Gitterungleichgewicht zwischen dem Substrat 102 und der Nukleationsschicht 142/Teilstruktur 144 kann größer als jenes sein, welches eine im Wesentlichen fehlerfreie Bildung erlaubt, so dass die Nukleationsschicht 142/Teilstruktur 144 derart gebildet sein kann, dass sie die ausreichende Tiefe D aufweist, um Fehler, wie zum Beispiel Stapelfehler, Verlagerungen und dergleichen, von dem aktiven Indiumgalliumarsenidkanal 152 weg aufnehmen kann, was dem Fachmann sofort einleuchtet. Somit ist es möglich, dass die Elektronenmobilität in dem aktiven Kanal 152 dadurch nicht wesentlich beeinträchtigt wird.
  • Wie weiter in 9 und 10 gezeigt ist, kann ein Abschnitt 154 des aktiven Indiumgalliumarsenidkanals 152 sich aus dem Graben 124 heraus erstrecken (siehe 4), insbesondere, wenn Epitaxialzüchtungsprozesse verwendet werden. Mit den zuvor erläuterten Abscheidungsbedingungen kann der aktive Indiumgalliumarsenidkanal 152 derart in dem engen Graben 124 gezüchtet werden (siehe 4), dass die Züchtungsfläche auf eine selbstmontierte Art in eine lange „Hüttenform“ mit <111> oberen Gitterflächen oder „länglicher hüttenartiger Züchtung“ des Abschnitts 154 facettiert wird. Die beschriebenen Prozessbedingungen dienen dem Schaffen dieser facettierten Züchtung, die eine ausreichende Migration von adsorbierten Atomen erlaubt, wodurch diese Oberflächenform mit niedrigem Energiezustand erzielt wird, wie ein Fachmann versteht. Es wurde gefunden, dass die Energetik des Aufnehmens von Gallium sich von jener des Aufnehmens von Indium hinsichtlich einer natürlichen Tendenz der bevorzugten Aufnahme von Gallium entlang des mittleren Bereichs unterscheidet, während Indium vorzugsweise an den Rändern, zum Beispiel indiumreichen Seitenflächen 1581 und 1582 des aktiven Indiumgalliumarsenidkanals 152, aufgenommen wird. Insbesondere können die Temperatur und die Vorläuferflüsse derart abgestimmt werden, dass sie die Schärfe der Hüttendachstruktur, d. h., des Abschnitts 154 des aktiven Indiumgalliumarsenidkanals 152, der sich aus dem Graben 124 heraus erstreckt (siehe 4) und somit das Konzentrationsprofil erreicht, das in 10 gezeigt ist, maximieren. Für schwach facettierte Züchtungsbedingungen, wie zum Beispiel jene, die mit einer niedrigeren Temperatur, z. B. ungefähr 580 °C, und hohen Metallartvorläuferflüssen erhalten werden, kann der Effekt auf breite Gräben, wie zum Beispiel mit einer Breite von ungefähr 30 nm, beschränkt werden. Durch Erhöhen der Prozesstemperatur auf 580 °C zum Beispiel und/oder der Metallartvorläuferflüsse kann das Facettieren verbessert werden und kann sich der Effekt auf engere Gräben mit einer Breite von zum Beispiel 15 nm ausdehnen. Es wird angenommen, dass der Effekt auch auf Gräben mit einer Breite von Sub-10 nm gelenkt werden kann.
  • Wie in 10 gezeigt ist, führt der Prozess der vorliegenden Beschreibung zu der Migration von Indium zu gegenüberliegenden Seitenwandflächen des aktiven Indiumgalliumarsenidkanals 152 benachbart zu den Isolierstrukturen 122, wodurch indiumreiche Seitenflächen 1581 und 1582 gebildet werden, und führt die Rekonstruktion der oberen Fläche 146 der Teilstruktur (siehe 9) zu der Migration von Indium zu der oberen Fläche 146 der Teilstruktur (siehe 9), um eine indiumreiche untere Fläche 156 zu bilden. Die Verteilung des Indiums ist in 10 veranschaulicht, wobei das Indium eine dunklere Schraffierung aufweist. Die Indiumverteilung des aktiven Indiumgalliumarsenidkanals 152 von einer Seite zur anderen ist in 11 grafisch veranschaulicht, wobei die X-Achse die Distanz von einer indiumreichen Seitenfläche 1581 zu der gegenüberliegenden indiumreichen Seitenfläche 1582 des aktiven Indiumgalliumarsenidkanals 152 ist, und die Y-Achse die Konzentration in Prozent des Indiums (schwarze gestrichelte Linie) und des Galliums (weiße gestrichelte Linie) über der X-Achsen-Distanz (in Nanometer) ist. Ein mittlerer Bereich 158c kann sich ungefähr bei einer Mittellinie zwischen einer indiumreichen Seitenfläche 1581 und der gegenüberliegenden indiumreichen Seitenfläche 1582 befinden. Eine Linie für Arsen ist der Klarheit und Genauigkeit wegen nicht gezeigt, bildet jedoch den Rest des Materials innerhalb des aktiven Indiumgalliumarsenidkanals 152.
  • Die Indiumverteilung des aktiven Indiumgalliumkanals 152 von oben nach unten ist in 12 grafisch veranschaulicht, wobei die X-Achse die Distanz von einer Oberseite oder einem Scheitelbereich „A“ des aktiven Indiumgalliumarsenidkanals 152 durch den aktiven Indiumgalliumkanalabschnitt 154 (als „P“ bezeichnet), durch den Rest des aktiven Indiumgalliumarsenidkanals 152 (als „AC“ bezeichnet) durch die indiumreiche untere Fläche 156 in der Nähe der Schnittstelle „I“ und in die Teilstruktur 144 (als „SS“ bezeichnet) hinein ist, und die Y-Achse die Konzentration in Prozent des Indiums (schwarze gestrichelte Linie) und des Galliums (weiße gestrichelte Linie) über der X-Achsen-Distanz (in Nanometer) ist. Eine Linie für Arsen ist der Klarheit und Genauigkeit wegen nicht gezeigt, bildet jedoch den Rest des Materials innerhalb des aktiven Indiumgalliumkanals 152.
  • Wie in 10-12 zu sehen ist, ist der Begriff „indiumreich“ ein Indiumgehalt, der höher als eine durchschnittliche Menge von Indium in dem aktiven Indiumgalliumarsenidkanal 152 ist. Ein mittlerer Bereich 158c , ungefähr an einer Mittellinie zwischen einer indiumreichen Seitenfläche 1581 und der gegenüberliegenden indiumreichen Seitenfläche 1582 kann in Bezug auf die durchschnittliche Menge von Gallium in dem aktiven Indiumgalliumarsenidkanal 152 „galliumreich“ sein.
  • Wenn eine dotierte Teilstruktur 144 gebildet wird, sollten die Herstellungsprozesse, welche auf die Bildung des aktiven Indiumgalliumarsenidkanals 152 folgen, bei relativ niedrigen Temperaturen (z. B. einem geringen Wärmebudget) ausgeführt werden, um zu verhindern, dass die dotierten Atome von der dotierten Teilstruktur 144 in den aktiven Kanal 152 hinein diffundieren und die Elektronenmobilität davon beeinträchtigen. Es ist jedoch möglich, dass eine leichtere Diffusion (geringer als ungefähr 1E17 Atome/cm3) der p-Typ-Dotiermittel von der dotierten Teilstruktur 144 in den aktiven Kanal 152 hinein kein Problem ist, da die abgeschiedene Bedingung davon leicht ein n-Typ sein kann, und somit eine leichte p-Typ-Gegendotierung zum Ausgleich benötigen kann, was dem Fachmann sofort einleuchtet.
  • Wie in 13 und 14 gezeigt ist, kann der Abschnitt 154 (siehe 9) des aktiven Indiumgalliumarsenidkanals 152 entfernt werden, wie zum Beispiel durch chemischmechanische Planarisierung.
  • Wie in 15 gezeigt ist, können die Isolierstrukturen 122 derart ausgespart sein, wie zum Beispiel durch einen Ätzprozess, dass sich der aktive Indiumgalliumarsenidkanal 152 oberhalb einer oberen Ebene 126 der Isolierstrukturen 122 erstreckt. In einer Ausführungsform können die Isolierstrukturen 122 derart bis leicht unterhalb des aktiven Indiumgalliumarsenidkanals 152 ausgespart sein, dass ein Abschnitt der Teilstruktur 144 freigelegt ist.
  • Wie in 16 gezeigt ist, kann mindestens ein Gate 160 über dem Abschnitt des aktiven Indiumgalliumarsenidkanals 152 gebildet sein, der sich oberhalb der Isolierstrukturen 122 erstreckt. Das Gate 160 kann durch Bilden einer dielektrischen Gate-Schicht 162 auf oder benachbart zu der oberen Rippenfläche 116 und auf oder benachbart zu dem Paar von seitlich gegenüberliegenden Rippenseitenwänden 114 und Bilden einer Gate-Elektrode 164 auf oder benachbart zu der dielektrischen Gate-Schicht 162, entweder durch einen Gate-First- oder einen Gate-Last-Prozessfluss hergestellt werden, was dem Fachmann sofort einleuchtet.
  • Die dielektrische Gate-Schicht 162 kann aus einem beliebigen gut bekannten dielektrischen Gate-Material einschließlich unter anderem Siliziumdioxid (SiO2), Siliziumoxynitrid (SiOxNy), Siliziumnitrid (Si3N4) und dielektrischen High-K-Materialien, wie zum Beispiel Hafniumoxid, Hafniumsiliziumoxid, Lanthanumoxid, Lanthanumaluminiumoxid, Zirkoniumoxid, Zirkoniumsiliziumoxid, Tantaloxid, Titanoxid, Bariumstrontiumtitanoxid, Bariumtitanoxid, Strontiumtitanoxid, Yttriumoxid, Aluminiumoxid, Bleiscandiumtantaloxid und Bleizinkniobat gebildet sein. Die dielektrische Gate-Schicht 162 kann durch gut bekannte Techniken, wie zum Beispiel durch Abscheiden eines Gate-Elektrodenmaterials, wie zum Beispiel chemisches Dampfabscheiden („CVD“, chemical vapor deposition), physikalisches Dampfabscheiden („PVD“, physical vapor deposition), Atomschichtabscheiden („ALD“, atomic layer deposition), gebildet werden, und dann das Gate-Elektrodenmaterial mit gut bekannten Fotolithografie- und Ätztechniken strukturiert werden, was dem Fachmann sofort einleuchtet.
  • Die Gate-Elektrode 164 kann aus einem beliebigen geeigneten Gate-Elektrodenmaterial gebildet sein. In einer Ausführungsform der vorliegenden Offenbarung kann die Gate-Elektrode 164 aus Materialien gebildet sein, die unter anderem Folgendes aufweisen: Polysilizium, Wolfram, Ruthenium, Palladium, Platin, Kobalt, Nickel, Hafnium, Zirkonium, Titan, Tantal, Aluminium, Titancarbid, Zirkoniumcarbid, Tantalcarbid, Hafniumcarbid, Aluminiumcarbid, andere Metallcarbide, Metallnitride und Metalloxide. Die Gate-Elektrode 164 kann durch gut bekannte Techniken, wie zum Beispiel durch ganzflächiges Abscheiden eines Gate-Elektrodenmaterials, und dann Strukturieren des Gate-Elektrodenmaterials mit gut bekannten Fotolithografie- und Ätztechniken, gebildet werden, was dem Fachmann sofort einleuchtet.
  • Beim Betrieb eines mikroelektronischen Transistors verschieben sich Träger in einem Flächenbereich des aktiven Kanals, der am nächsten bei dem Gate-Oxid liegt, was dem Fachmann sofort einleuchtet. Somit kann mit einer geeigneten Zielausrichtung der aktive Kanal in den indiumreichen Bereichen des aktiven Indiumgalliumarsenidkanals 152 definiert werden. Ferner versteht ein Fachmann, dass aktive Indiumgalliumarsenidkanäle, welche indiumreich sind, eine geringere Bandlücke und eine höhere Mobilität in Bezug auf aktive Indiumgalliumarsenidkanäle, welche galliumreich sind, aufweisen. Somit wird die Tatsache, dass die indiumreiche Seitenflächen 1581 und 1582 (siehe 14), welche an dem Gate-Oxid 162 (16) anschlagen, und die indiumreiche untere Fläche 156 (siehe 14), welche nahe bei dem Gate-Oxid 162 (16) liegt, vorhanden sind, zu einer hohen Elektronenmobilität führen und dazu, dass die Elektrostatik hinsichtlich der Fähigkeit, einen Transistor ein- und auszuschalten, besser wird, d. h. zu einem schnelleren Schalten und weniger Off-State-Leckage führen. Die Tatsache, dass ein aktiver Indiumgalliumarsenidkanal 152 mit den indiumreichen Seitenflächen 1581 , 1582 und der indiumreichen unteren Fläche 156 vorhanden ist, kann gegenüber einem aktiven Indiumgalliumarsenidkanal vorteilhaft sein, welcher einen homogen hohen Indiumgehalt aufweist, da die Indiumkonzentration einen starken Ausdehnungseffekt auf einer Gitterkonstanten aufweist. Wenn somit Indium über eine kritische Grenze hinaus erhöht wird, nimmt die Dichte von unpassenden Verlagerungen und anderen planaren Fehlern und Punktfehlern zu. Wie verständlich sein wird, sind diese Fehler nicht mit Transistoranforderungen hinsichtlich der Trägermobilität oder gefangenen und beweglichen Ladungen kompatibel. Somit werden die Ausführungsformen der vorliegenden Beschreibung dadurch, dass ein Indiumgehalt vorhanden ist, der mit den indiumreichen Bereichen abgestuft ist, die an den Seitenflächen 1581 , 1582 und der unteren Fläche 156 liegen, zu geringeren Fehlerdichten als eine Vorrichtung mit einem äquivalenten homogenen Konzentrationsprofil führen.
  • Es versteht sich, dass ein Source-Bereich und ein Drain-Bereich (nicht gezeigt) in dem aktiven Indiumgalliumarsenidkanal 152 auf gegenüberliegenden Seiten des Gates 160 gebildet werden können oder ein Abschnitt des aktiven Indiumgalliumarsenidkanals 152 auf gegenüberliegenden Seiten des Gates 160 entfernt werden kann und der Source-Bereich und der Drain-Bereich stattdessen gebildet werden können. Der Source- und der Drain-Bereich können aus demselben Leitfähigkeitstyp, wie zum Beispiel n-Typ-Leitfähigkeit, gebildet sein. In einigen Implementationen einer Ausführungsform der vorliegenden Offenbarung können der Source- und der Drain-Bereich im Wesentlichen dieselbe Dotierungskonzentration und dasselbe Profil aufweisen, während sie in anderen Implementationen variieren können. Es versteht sich, dass nur n-MOS gezeigt sind, p-MOS-Bereiche würden separat strukturiert und verarbeitet werden .
  • 17-24 veranschaulichen zusätzliche Ausführungsformen der vorliegenden Beschreibung. Angefangen mit 16 kann ein Austausch-Gate-Prozess befolgt werden, wobei das Gate-Dielektrikum 162 und die Gate-Elektrode 164 aus Opfermaterialien gebildet werden können. Eine dielektrische Schicht 172 kann über der Struktur von 17 abgeschieden werden und geebnet werden, um die Opfer-Gate-Elektrode 164 freizulegen, wie in 18 gezeigt ist. Die Opfer-Gate-Elektrode 164 und das Gate-Dielektrikum 162 können entfernt werden, um den aktiven Indiumgalliumarsenidkanal 152 und einen Abschnitt der Teilstruktur 144 (für eine effektive Ätzwirkung) zwischen den verbleibenden Abschnitten des Gate-Abstandshalters 166 unter Bildung eines freigelegten aktiven Kanalbereichs 152 freizulegen, wie in 19 und 20 (Querschnittansicht entlang der Linie 20-20 von 19 nur mit Querschnittstrukturen gezeigt) gezeigt ist.
  • Wie in 21 gezeigt ist, können die Teilstruktur 144 und die Nukleationsschicht 142 entfernt werden, wie zum Beispiel durch ein gezieltes Ätzen (z. B. Nassätzen, Trockenätzen oder eine Kombination davon). Ein dielektrisches Material 176 kann abgeschieden werden, um den Raum zu füllen, der von dem Entfernen der Teilstruktur 144 (siehe 20) und der Nukleationsschicht 142 (siehe 20) gelassen wurde, wie in 22 gezeigt ist, oder um einen leeren Raum 178 zu bilden, wie in 23 gezeigt ist. Danach können die verbleibenden Komponenten eines Transistors einem bekannten Verarbeitungsfluss, wie zum Beispiel einem Tri-Gate-Verarbeitungsfluss, folgend gebildet werden, was dem Fachmann sofort einleuchtet. In einer anderen Ausführungsform, wie in 24 gezeigt ist, kann eine Gate-Oxidschicht 182 derart gebildet sein, dass sie den freigelegten aktiven Kanal 152 umgibt, und kann eine Gate-Elektrodenschicht 184 derart gebildet sein, dass sie die Gate-Oxidschicht 182 umgibt, und können die verbleibenden Komponenten eines Transistors einem bekannten Gate-all-around-Verarbeitungsfluss in einzelnen oder mehrfachen Drahtkonfigurationen folgen, was ebenfalls dem Fachmann sofort einleuchtet.
  • 25 veranschaulicht eine Rechenvorrichtung 200 gemäß einer Implementation der vorliegenden Beschreibung. Die Rechenvorrichtung 200 beherbergt eine Platine 202. Die Platine 202 kann eine Anzahl von Komponenten aufweisen, einschließlich unter anderem eines Prozessors 204 und mindestens eines Kommunikationschips 206A, 206B. Der Prozessor 204 ist physikalisch und elektrisch mit der Platine 202 gekoppelt. Bei manchen Implementationen ist der mindestens eine Kommunikationschip 206A, 206B ebenfalls physikalisch und elektrisch mit der Platine 202 gekoppelt. Bei weiteren Implementationen ist der Kommunikationschip 206A, 206B Teil des Prozessors 204.
  • In Abhängigkeit von ihren Anwendungen kann die Rechenvorrichtung 200 andere Komponenten aufweisen, die mit der Platine 202 physikalisch und elektrisch gekoppelt sein können oder auch nicht. Diese anderen Komponenten weisen unter anderem flüchtigen Speicher (z.B. DRAM), nichtflüchtigen Speicher (z.B. ROM), Flashspeicher, einen Graphikprozessor, einen digitalen Signalprozessor, einen Kryptoprozessor, einen Chipsatz, eine Antenne, eine Anzeige, eine Touchscreenanzeige, eine Touchscreensteuerung, eine Batterie, einen Audiocodec, einen Videocodec, einen Leistungsverstärker, eine GPS-Vorrichtung, einen Kompass, einen Beschleunigungsmesser, ein Gyroskop, einen Lautsprecher, eine Kamera und eine Massenspeichervorrichtung (wie ein Festplattenlaufwerk, eine Compact Disk (CD), eine Digital Versatile Disk (DVD) und so weiter) auf.
  • Der Kommunikationschip 206A, 206B ermöglicht drahtlose Kommunikationen für die Übertragung von Daten zu und von der Rechenvorrichtung 200. Der Begriff „drahtlos“ und dessen Ableitungen können verwendet werden, um Schaltkreise, Vorrichtungen, Systeme, Verfahren, Techniken, Kommunikationskanäle usw. zu beschreiben, die Daten durch die Verwendung von modulierter elektromagnetischer Strahlung durch ein nicht festes Medium kommunizieren können. Der Begriff impliziert nicht, dass die assoziierten Vorrichtungen keinerlei Drähte enthalten, obwohl dies in manchen Ausführungsformen der Fall sein kann. Der Kommunikationschip 206 kann beliebige einer Anzahl von drahtlosen Standards oder Protokollen implementieren, einschließlich unter anderem Wi-Fi (IEEE 802.11-Familie), WiMAX (IEEE 802.16-Familie), IEEE 802.20, Long Term Evolution (LTE), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, Bluetooth, Ableitungen davon sowie beliebiger anderer drahtloser Protokolle, die als 3G, 4G, 5G und darüber hinaus designt sind. Die Rechenvorrichtung 200 kann mehrere Kommunikationschips 206A, 206B aufweisen. Beispielsweise kann ein erster Kommunikationschip 206A kürzerreichweitiger drahtloser Kommunikation gewidmet sein, wie etwa Wi-Fi und Bluetooth, und kann ein zweiter Kommunikationschip 206B längerreichweitiger drahtloser Kommunikation gewidmet sein, wie etwa GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO und anderen.
  • Der Prozessor 204 der Rechenvorrichtung 200 kann mikroelektronische Transistoren aufweisen, wie zuvor beschrieben wurde. Der Begriff „Prozessor“ kann sich auf eine beliebige Vorrichtung oder einen beliebigen Teil einer Vorrichtung beziehen, die/der elektronische Daten von Registern und/oder einem Speicher verarbeitet, um diese elektronischen Daten in andere elektronische Daten zu transformieren, die in Registern und/oder einem Speicher gespeichert werden können. Ferner kann der Kommunikationschip 206A, 206B mikroelektronische Transistoren aufweisen, die wie zuvor beschrieben hergestellt sind.
  • Bei verschiedenen Implementationen kann die Rechenvorrichtung 200 ein Laptop, ein Netbook, ein Notebook, ein Ultrabook, ein Smartphone, ein Tablet, ein persönlicher digitaler Assistent (PDA), ein ultramobiler PC, ein Mobiltelefon, ein Desktopcomputer, ein Server, ein Drucker, ein Scanner, ein Monitor, eine Settopbox, eine Unterhaltungssteuereinheit, eine Digitalkamera, ein tragbarer Musikspieler oder ein digitaler Videorecorder sein. Bei weiteren Implementationen kann die Rechenvorrichtung 200 eine beliebige andere elektronische Vorrichtung sein, die Daten verarbeitet.
  • Es versteht sich, dass der Erfindungsgegenstand der vorliegenden Beschreibung nicht notwendigerweise auf spezifische Anwendungen beschränkt ist, die in 1-25 veranschaulicht sind. Der Erfindungsgegenstand kann auf andere mikroelektronische Vorrichtungs- und Zusammenbauanwendungen sowie beliebige andere geeignete Transistoranwendungen angewandt werden, was dem Fachmann sofort einleuchtet.
  • Die folgenden Beispiele gehören zu weiteren Ausführungsformen, wobei Beispiel 1 eine mikroelektronische Struktur ist, die einen aktiven Kanal aus einer indiumhaltigen ternären oder höheren III-V-Verbindung aufweist, wobei der aktive Kanal aus einer indiumhaltigen ternären oder höheren III-V-Verbindung mindestens eine Seitenfläche und eine untere Fläche aufweist, wobei die mindestens eine Seitenfläche und die untere Fläche einen Indiumgehalt aufweisen, der höher als der durchschnittliche Indiumgehalt des aktiven Kanals aus einer indiumhaltigen ternären oder höheren III-V-Verbindung ist.
  • Bei Beispiel 2 kann der Erfindungsgegenstand nach Beispiel 1 optional den aktiven Kanal aus einer indiumhaltigen ternären oder höheren III-V-Verbindung umfassend eines von Indiumgalliumarsenid, Indiumgalliumantimonid, Indiumgalliumarsenidantimonid, Indiumgalliumphosphid, Indiumgalliumarsenidphosphid, Indiumgalliumantimonidphosphid und Indiumgalliumarsenidantimonidphosphid aufweisen.
  • Bei Beispiel 3 kann der Erfindungsgegenstand nach Beispiel 1 optional den aktiven Kanal aus einer indiumhaltigen ternären oder höheren III-V-Verbindung umfassend eine Rippe aufweisen.
  • Bei Beispiel 4 kann der Erfindungsgegenstand nach Beispiel 1 optional ein Substrat aufweisen, über welchem der aktive Kanal aus einer indiumhaltigen ternären oder höheren III-V-Verbindung gebildet ist.
  • Bei Beispiel 5 kann der Erfindungsgegenstand nach Beispiel 4 optional den aktiven Kanal aus einer indiumhaltigen ternären oder höheren III-V-Verbindung umfassend eine Rippe, die ein Paar gegenüberliegender Flächen aufweist, und wobei jede der Flächen einen Indiumgehalt aufweist, der höher als der durchschnittliche Indiumgehalt des aktiven Kanals aus einer indiumhaltigen ternären oder höheren III-V-Verbindung ist, und wobei die gegenüberliegenden Flächen der Rippe im Wesentlichen senkrecht zu einer ersten Fläche des Substrats sind, aufweisen.
  • Bei Beispiel 6 kann der Erfindungsgegenstand nach Beispiel 4 optional eine Teilstruktur aufweisen, die zwischen dem aktiven Kanal aus einer indiumhaltigen ternären oder höheren III-V-Verbindung und dem Substrat gebildet ist, wobei die Teilstruktur an der unteren Fläche des aktiven Kanals aus einer indiumhaltigen ternären oder höheren III-V-Verbindung anschlägt.
  • Bei Beispiel 7 kann der Erfindungsgegenstand nach Beispiel 6 optional die Teilstruktur aufweisen, die ein Dotiermittel und ein Kanalmaterial, das aus der Gruppe bestehend aus Indiumgalliumarsenid, Indiumarsenid und Indiumantimonid ausgewählt ist, umfasst.
  • Bei Beispiel 8 kann der Erfindungsgegenstand nach Beispiel 6 optional die Teilstruktur umfassend ein Material, das aus der Gruppe bestehend aus Indiumaluminiumarsenid, Indiumphosphid, Galliumphosphid, Galliumarsenid, Galliumarsenidantimonid, Aluminiumarsenidantimonid, Indiumaluminiumgalliumarsenid, Indiumaluminiumgalliumphosphid und Aluminiumgalliumarsenid ausgewählt ist, aufweisen.
  • Bei Beispiel 9 kann der Erfindungsgegenstand nach Beispiel 8 optional ein Dotiermittel aufweisen.
  • Bei Beispiel 10 kann der Erfindungsgegenstand nach Beispiel 7 oder 9 optional das Dotiermittel aufweisen, das ein p-Typ-Dotiermittel umfasst.
  • Bei Beispiel 11 kann der Erfindungsgegenstand nach Beispiel 10 optional das Dotiermittel aufweisen, das für die Gruppe bestehend aus Magnesium, Zink, Kohlenstoff und Beryllium ausgewählt ist.
  • Bei Beispiel 12 kann der Erfindungsgegenstand nach Beispiel 4 optional einen isolierenden Zwischenspeicher aufweisen, der zwischen dem aktiven Kanal aus einer indiumhaltigen ternären oder höheren III-V-Verbindung und dem Substrat gebildet ist.
  • Bei Beispiel 13 kann der Erfindungsgegenstand nach Beispiel 12 optional den isolierenden Zwischenspeicher aufweisen, der ein isolierendes Material umfasst.
  • Bei Beispiel 14 kann der Erfindungsgegenstand nach Beispiel 12 optional den isolierenden Zwischenspeicher aufweisen, der einen leeren Raum umfasst.
  • Bei Beispiel 15 kann der Erfindungsgegenstand nach Beispiel 4 optional einen Nukleationsgraben, der sich in das Substrat hinein erstreckt, und eine Nukleationsschicht, die an dem Nukleationsgraben anschlägt, aufweisen.
  • Bei Beispiel 16 kann der Erfindungsgegenstand nach Beispiel 15 optional den Nukleationsgraben aufweisen, der einen Nukleationsgraben umfasst, der <111> eine Facettierung aufweist.
  • Bei Beispiel 17 kann der Erfindungsgegenstand nach Beispiel 15 optional die Nukleationsschicht aufweisen, die ein Material umfasst, das aus der Gruppe bestehend aus Indiumphosphid, Galliumphosphid und Galliumarsenid ausgewählt ist.
  • Die folgenden Beispiele gehören zu weiteren Ausführungsformen, wobei Beispiel 18 ein Verfahren zur Herstellung einer mikroelektronischen Struktur ist, das das Bilden mindestens einer Rippe auf einem Substrat, wobei die mindestens eine Rippe ein Paar gegenüberliegender Seitenwände umfasst, die sich von dem Substrat erstrecken; das Bilden von Isolierstrukturen, die an jeder der Rippenseitenwände anschlagen; das Bilden eines Grabens durch Entfernen der mindestens einen Rippe; das Bilden einer Teilstruktur in dem Graben, wobei die Teilstruktur eine freigelegte obere Fläche aufweist; das Behandeln der Teilstruktur zum Rekonstruieren der oberen Fläche der Teilstruktur; und das Bilden eines aktiven Kanals aus einer indiumhaltigen ternären oder höheren III-V-Verbindung innerhalb des Grabens, wobei Seitenflächen des aktiven Kanals aus einer indiumhaltigen ternären oder höheren III-V-Verbindung an dem Graben anschlagen und einen Indiumgehalt aufweisen, der höher als der durchschnittliche Indiumgehalt des aktiven Kanals aus einer indiumhaltigen ternären oder höheren III-V-Verbindung ist, und wobei der aktive Kanal aus einer indiumhaltigen ternären oder höheren III-V-Verbindung eine untere Fläche aufweist, die an der oberen Fläche der Teilstruktur anschlägt, wobei der aktive Kanal aus einer indiumhaltigen ternären oder höheren III-V-Verbindung einen Indiumgehalt aufweist, der höher als der durchschnittliche Indiumgehalt des aktiven Kanals aus einer indiumhaltigen ternären oder höheren III-V-Verbindung ist, umfasst.
  • Bei Beispiel 19 kann der Erfindungsgegenstand nach Beispiel 18 optional das Bilden des aktiven Kanals aus einer indiumhaltigen ternären oder höheren III-V-Verbindung umfassend eines von Indiumgalliumarsenid, Indiumgalliumantimonid, Indiumgalliumarsenidantimonid, Indiumgalliumphosphid, Indiumgalliumarsenidphosphid, Indiumgalliumantimonidphosphid und Indiumgalliumarsenidantimonidphosphid aufweisen.
  • Bei Beispiel 20 kann der Erfindungsgegenstand nach Beispiel 18 optional das Behandeln der Teilstruktur zum Rekonstruieren der oberen Fläche der Teilstruktur, das das Erhitzen der Teilstruktur umfasst, aufweisen.
  • Bei Beispiel 21 kann der Erfindungsgegenstand nach Anspruch 20 optional das Erhitzen der Teilstruktur auf eine Temperatur von zwischen ungefähr 500 °C und 800 °C während einer Zeitdauer zwischen ungefähr 30 Sekunden und 25 Minuten aufweisen.
  • Bei Beispiel 22 kann der Erfindungsgegenstand nach Beispiel 18 optional das Behandeln der Teilstruktur zum Rekonstruieren der oberen Fläche der Teilstruktur, das das Ätzen der oberen Fläche der Teilstruktur mit einem Ätzmittel umfasst, aufweisen.
  • Bei Beispiel 23 kann der Erfindungsgegenstand nach Beispiel 22 optional das Ätzen der oberen Fläche der Teilstruktur mit Tetramethylammoniumhydroxid aufweisen.
  • Bei Beispiel 24 kann der Erfindungsgegenstand nach Beispiel 18 optional das Bilden der Teilstruktur in dem Graben umfassend das Füllen des Grabens mit einem Teilstrukturmaterial und Ätzen des Teilstrukturmaterials auf eine vorbestimmte Tiefe in dem Graben, das eine rekonstruierte obere Fläche der Teilstruktur bildet, aufweisen.
  • Bei Beispiel 25 kann der Erfindungsgegenstand nach Beispiel 24 optional das Ätzen des Teilstrukturmaterials mit Tetramethylammoniumhydroxid aufweisen.
  • Bei Beispiel 26 kann der Erfindungsgegenstand nach Beispiel 18 optional das Bilden der Teilstruktur aufweisen, das das Bilden der Teilstruktur einschließlich eines Dotiermittels und eines Kanalmaterials, das aus der Gruppe bestehend aus Indiumgalliumarsenid, Indiumarsenid und Indiumantimonid ausgewählt ist, umfasst.
  • Bei Beispiel 27 kann der Erfindungsgegenstand nach Beispiel 18 optional das Bilden der Teilstruktur aufweisen, das das Bilden der Teilstruktur aus einem Material, das aus der Gruppe bestehend aus Indiumaluminiumarsenid, Indiumphosphid, Galliumphosphid, Galliumarsenid, Galliumarsenidantimonid, Aluminiumarsenidantimonid, Indiumaluminiumgalliumarsenid, Indiumaluminiumgalliumphosphid und Aluminiumgalliumarsenid ausgewählt ist, umfasst.
  • Bei Beispiel 28 kann der Erfindungsgegenstand nach Beispiel 27 optional das Bilden der Teilstruktur mit einem Dotiermittel aufweisen.
  • Bei Beispiel 29 kann der Erfindungsgegenstand nach Beispiel 26 oder 28 optional das Dotiermittel aufweisen, das ein p-Typ-Dotiermittel umfasst.
  • Bei Beispiel 30 kann der Erfindungsgegenstand nach Beispiel 29 optional das Bilden der Teilstruktur mit einem p-Dotiermittel aufweisen, das für die Gruppe bestehend aus Magnesium, Zink, Kohlenstoff und Beryllium ausgewählt ist.
  • Bei Beispiel 31 kann der Erfindungsgegenstand nach Beispiel 18 optional das Bilden eines isolierenden Zwischenspeichers zwischen dem aktiven Kanal aus einer indiumhaltigen ternären oder höheren III-V-Verbindung und dem Substrat aufweisen.
  • Bei Beispiel 32 kann der Erfindungsgegenstand nach Beispiel 31 optional das Bilden des isolierenden Zwischenspeichers aufweisen, der ein isolierendes Material umfasst.
  • Bei Beispiel 33 kann der Erfindungsgegenstand nach Beispiel 31 optional das Bilden des isolierenden Zwischenspeichers aufweisen, der einen leeren Raum umfasst.
  • Bei Beispiel 34 kann der Erfindungsgegenstand nach Beispiel 18 optional das Bilden eines Nukleationsgrabens, der sich in das Substrat hinein erstreckt, und das Bilden einer Nukleationsschicht, die an dem Nukleationsgraben anschlägt, aufweisen.
  • Bei Beispiel 35 kann der Erfindungsgegenstand nach Beispiel 34 optional das Bilden des Nukleationsgrabens aufweisen, das das Bilden eines Nukleationsgraben umfasst, der <111> eine Facettierung umfasst.
  • Bei Beispiel 36 kann der Erfindungsgegenstand nach Beispiel 34 optional das Bilden der Nukleationsschicht aus einem Material, das aus der Gruppe bestehend aus Indiumphosphid, Galliumphosphid und Galliumarsenid ausgewählt ist, aufweisen.
  • Die folgenden Beispiele gehören zu weiteren Ausführungsformen, wobei Beispiel 37 ein elektronisches System ist, das eine Platine; und eine mikroelektronische Vorrichtung, die an der Platine befestigt ist, umfasst, wobei die mikroelektronische Vorrichtung mindestens einen Transistor umfassend einen aktiven Kanal aus einer indiumhaltigen ternären oder höheren III-V-Verbindung aufweist, wobei der aktive Kanal aus einer indiumhaltigen ternären oder höheren III-V-Verbindung mindestens eine Seitenfläche und eine untere Fläche aufweist, wobei die mindestens eine Seitenfläche und die untere Fläche einen Indiumgehalt aufweisen, der höher als der durchschnittliche Indiumgehalt des aktiven Kanals aus einer indiumhaltigen ternären oder höheren III-V-Verbindung ist.
  • Bei Beispiel 38 kann der Erfindungsgegenstand nach Beispiel 37 optional den aktiven Kanal aus einer indiumhaltigen ternären oder höheren III-V-Verbindung umfassend eines von Indiumgalliumarsenid, Indiumgalliumantimonid, Indiumgalliumarsenidantimonid, Indiumgalliumphosphid, Indiumgalliumarsenidphosphid, Indiumgalliumantimonidphosphid und Indiumgalliumarsenidantimonidphosphid aufweisen.
  • Bei Beispiel 39 kann der Erfindungsgegenstand nach Beispiel 37 optional ein Substrat aufweisen, über welchem der aktive Kanal aus einer indiumhaltigen ternären oder höheren III-V-Verbindung gebildet ist.
  • Bei Beispiel 40 kann der Erfindungsgegenstand nach Beispiel 39 optional eine Teilstruktur aufweisen, die zwischen dem aktiven Kanal aus einer indiumhaltigen ternären oder höheren III-V-Verbindung und dem Substrat gebildet ist, wobei die Teilstruktur an der unteren Fläche des aktiven Kanals aus einer indiumhaltigen ternären oder höheren III-V-Verbindung anschlägt.
  • Bei Beispiel 41 kann der Erfindungsgegenstand nach Beispiel 40 optional die Teilstruktur aufweisen, die ein Dotiermittel und ein Kanalmaterial, das aus der Gruppe bestehend aus Indiumgalliumarsenid, Indiumarsenid und Indiumantimonid ausgewählt ist, umfasst.
  • Bei Beispiel 42 kann der Erfindungsgegenstand nach Beispiel 40 optional die Teilstruktur aufweisen, die ein Material umfasst, das aus der Gruppe bestehend aus Indiumaluminiumarsenid, Indiumphosphid, Galliumphosphid, Galliumarsenid, Galliumarsenidantimonid, Aluminiumarsenidantimonid, Indiumaluminiumgalliumarsenid, Indiumaluminiumgalliumphosphid und Aluminiumgalliumarsenid ausgewählt ist.
  • Bei Beispiel 43 kann der Erfindungsgegenstand nach Beispiel 42 optional ein Dotiermittel aufweisen.
  • Bei Beispiel 44 kann der Erfindungsgegenstand nach Beispiel 41 oder 43 optional das Dotiermittel aufweisen, das ein p-Typ-Dotiermittel umfasst.
  • Bei Beispiel 45 kann der Erfindungsgegenstand nach Beispiel 44 optional das Dotiermittel aufweisen, das für die Gruppe bestehend aus Magnesium, Zink, Kohlenstoff und Beryllium ausgewählt ist.
  • Nachdem somit Ausführungsformen der vorliegenden Beschreibung ausführlich beschrieben wurden, versteht es sich, dass die durch die angehängten Ansprüche definierte vorliegende Beschreibung nicht durch in der obigen Beschreibung dargelegte bestimmte Details eingeschränkt wird, da viele ersichtliche Varianten davon möglich sind, ohne von dessen Wesen oder Schutzumfang abzuweichen.

Claims (26)

  1. Beansprucht wird:
  2. Mikroelektronische Struktur, die einen aktiven Kanal aus einer indiumhaltigen ternären oder höheren III-V-Verbindung aufweist, wobei der aktive Kanal aus einer indiumhaltigen ternären oder höheren III-V-Verbindung mindestens eine Seitenfläche und eine untere Fläche aufweist, wobei die mindestens eine Seitenfläche und die untere Fläche einen Indiumgehalt aufweisen, der höher als der durchschnittliche Indiumgehalt des aktiven Kanals aus einer indiumhaltigen ternären oder höheren III-V-Verbindung ist.
  3. Mikroelektronische Struktur nach Anspruch 1, wobei der aktive Kanal aus einer indiumhaltigen ternären oder höheren III-V-Verbindung eines von Indiumgalliumarsenid, Indiumgalliumantimonid, Indiumgalliumarsenidantimonid, Indiumgalliumphosphid, Indiumgalliumarsenidphosphid, Indiumgalliumantimonidphosphid und Indiumgalliumarsenidantimonidphosphid umfasst.
  4. Mikroelektronische Struktur nach Anspruch 1, wobei der aktive Kanal aus einer indiumhaltigen ternären oder höheren III-V-Verbindung eine Rippe umfasst.
  5. Mikroelektronische Struktur nach Anspruch 1, die ferner ein Substrat aufweist, über welchem der aktive Kanal aus einer indiumhaltigen ternären oder höheren III-V-Verbindung gebildet ist.
  6. Mikroelektronische Struktur nach Anspruch 4, wobei der aktive Kanal aus einer indiumhaltigen ternären oder höheren III-V-Verbindung eine Rippe umfasst, die ein Paar gegenüberliegender Seitenflächen aufweist, und wobei jede der Seitenflächen einen Indiumgehalt aufweist, der höher als der durchschnittliche Indiumgehalt des aktiven Kanals aus einer indiumhaltigen ternären oder höheren III-V-Verbindung ist, und wobei die gegenüberliegenden Flächen der Rippe im Wesentlichen senkrecht zu einer ersten Fläche des Substrats sind.
  7. Mikroelektronische Struktur nach Anspruch 4, die ferner eine Teilstruktur aufweist, die zwischen dem aktiven Kanal aus einer indiumhaltigen ternären oder höheren III-V-Verbindung und dem Substrat gebildet ist, wobei die Teilstruktur an der unteren Fläche des aktiven Kanals aus einer indiumhaltigen ternären oder höheren III-V-Verbindung anschlägt.
  8. Mikroelektronische Struktur nach Anspruch 6, wobei die Teilstruktur ein Dotiermittel und ein Kanalmaterial, das aus der Gruppe bestehend aus Indiumgalliumarsenid, Indiumarsenid und Indiumantimonid ausgewählt ist, umfasst.
  9. Mikroelektronische Struktur nach Anspruch 6, wobei die Teilstruktur ein Material umfasst, das aus der Gruppe bestehend aus Indiumaluminiumarsenid, Indiumphosphid, Galliumphosphid, Galliumarsenid, Galliumarsenidantimonid, Aluminiumarsenidantimonid, Indiumaluminiumgalliumarsenid, Indiumaluminiumgalliumphosphid und Aluminiumgalliumarsenid ausgewählt ist.
  10. Mikroelektronische Struktur nach Anspruch 8, die ferner ein Dotiermittel aufweist.
  11. Verfahren zum Herstellen einer mikroelektronischen Struktur, das Folgendes umfasst: Bilden mindestens einer Rippe auf einem Substrat, wobei die mindestens eine Rippe ein Paar gegenüberliegender Seitenwände umfasst, die sich von dem Substrat erstrecken; Bilden von Isolierstrukturen, die an jeder der Rippenseitenwände anschlagen; Bilden eines Grabens durch Entfernen der mindestens einen Rippe; Bilden einer Teilstruktur in dem Graben, wobei die Teilstruktur eine freigelegte obere Fläche aufweist; Behandeln der Teilstruktur, um die obere Fläche der Teilstruktur zu rekonstruieren; Bilden eines aktiven Kanals aus einer indiumhaltigen ternären oder höheren III-V-Verbindung innerhalb des Grabens, wobei Seitenflächen des aktiven Kanals aus einer indiumhaltigen ternären oder höheren III-V-Verbindung an dem Graben anschlagen und einen Indiumgehalt aufweisen, der höher als der durchschnittliche Indiumgehalt des aktiven Kanals aus einer indiumhaltigen ternären oder höheren III-V-Verbindung ist, und wobei der aktive Kanal aus einer indiumhaltigen ternären oder höheren III-V-Verbindung eine untere Fläche aufweist, die an der oberen Fläche der Teilstruktur anschlägt, wobei die untere Fläche des aktiven Kanals aus einer indiumhaltigen ternären oder höheren III-Verbindung einen Indiumgehalt aufweist, der höher als der durchschnittliche Indiumgehalt des aktiven Kanals aus einer indiumhaltigen ternären oder höheren III-V-Verbindung ist.
  12. Verfahren nach Anspruch 10, wobei das Bilden eines aktiven Kanals aus einer indiumhaltigen ternären oder höheren III-V-Verbindung das Bilden des aktiven Kanals aus einer indiumhaltigen ternären oder höheren III-V-Verbindung aus einem von Indiumgalliumarsenid, Indiumgalliumantimonid, Indiumgalliumarsenidantimonid, Indiumgalliumphosphid, Indiumgalliumarsenidphosphid, Indiumgalliumantimonidphosphid und Indiumgalliumarsenidantimonidphosphid umfasst.
  13. Verfahren nach Anspruch 10, wobei das Behandeln der Teilstruktur zum Rekonstruieren der oberen Fläche der Teilstruktur das Erhitzen der Teilstruktur umfasst.
  14. Verfahren nach Anspruch 12, wobei das Erhitzen der Teilstruktur das Erhitzen der Teilstruktur auf eine Temperatur von zwischen ungefähr 500 °C und 800 °C während einer Zeitdauer zwischen ungefähr 30 Sekunden und 25 Minuten umfasst.
  15. Verfahren nach Anspruch 10, wobei das Behandeln der Teilstruktur zum Rekonstruieren der oberen Fläche der Teilstruktur das Ätzen der oberen Fläche der Teilstruktur mit einem Ätzmittel umfasst.
  16. Verfahren nach Anspruch 14, wobei das Ätzen der oberen Fläche der Teilstruktur mit einem Ätzmittel das Ätzen der oberen Fläche der Teilstruktur mit Tetramethylammoniumhydroxid umfasst.
  17. Verfahren nach Anspruch 10, wobei das Bilden der Teilstruktur in dem Graben das Füllen des Grabens mit einem Teilstrukturmaterial und Ätzen des Teilstrukturmaterials auf eine vorbestimmte Tiefe in dem Graben, das eine rekonstruierte obere Fläche der Teilstruktur bildet, umfasst.
  18. Verfahren nach Anspruch 16, wobei das Ätzen des Teilstrukturmaterials das Ätzen des Teilstrukturmaterials mit Tetramethylammoniumhydroxid umfasst.
  19. Verfahren nach Anspruch 10, wobei das Bilden der Teilstruktur das Bilden der Teilstruktur einschließlich eines Dotiermittels und eines Kanalmaterials, das aus der Gruppe bestehend aus Indiumgalliumarsenid, Indiumarsenid und Indiumantimonid ausgewählt ist, umfasst.
  20. Verfahren nach Anspruch 10, wobei das Bilden der Teilstruktur das Bilden der Teilstruktur aus einem Material, das aus der Gruppe bestehend aus Indiumaluminiumarsenid, Indiumphosphid, Galliumphosphid, Galliumarsenid, Galliumarsenidantimonid, Aluminiumarsenidantimonid, Indiumaluminiumgalliumarsenid, Indiumaluminiumgalliumphosphid und Aluminiumgalliumarsenid ausgewählt ist, umfasst.
  21. Elektronisches System, das Folgendes umfasst: eine Platine; und eine mikroelektronische Vorrichtung, die an der Platine befestigt ist, wobei die mikroelektronische Vorrichtung mindestens einen Transistor aufweist, der einen aktiven Kanal aus einer indiumhaltigen ternären oder höheren III-V-Verbindung umfasst, wobei der aktive Kanal aus einer indiumhaltigen ternären oder höheren III-V-Verbindung mindestens eine Seitenfläche und eine untere Fläche aufweist, wobei die mindestens eine Seitenfläche und die untere Fläche einen Indiumgehalt aufweisen, der höher als der durchschnittliche Indiumgehalt des aktiven Kanals aus einer indiumhaltigen ternären oder höheren III-V-Verbindung ist.
  22. Elektronisches System nach Anspruch 20, wobei der aktive Kanal aus einer indiumhaltigen ternären oder höheren III-V-Verbindung eines von Indiumgalliumarsenid, Indiumgalliumantimonid, Indiumgalliumarsenidantimonid, Indiumgalliumphosphid, Indiumgalliumarsenidphosphid, Indiumgalliumantimonidphosphid und Indiumgalliumarsenidantimonidphosphid umfasst.
  23. Elektronisches System nach Anspruch 20, das ferner ein Substrat aufweist, über welchem der aktive Kanal aus einer indiumhaltigen ternären oder höheren III-V-Verbindung gebildet ist.
  24. Elektronisches System nach Anspruch 22, das ferner eine Teilstruktur aufweist, die zwischen dem aktiven Kanal aus einer indiumhaltigen ternären oder höheren III-V-Verbindung und dem Substrat gebildet ist, wobei die Teilstruktur an der unteren Fläche des aktiven Kanals aus einer indiumhaltigen ternären oder höheren III-V-Verbindung anschlägt.
  25. Elektronisches System nach Anspruch 23, wobei die Teilstruktur ein Dotiermittel und ein Kanalmaterial, das aus der Gruppe bestehend aus Indiumgalliumarsenid, Indiumarsenid und Indiumantimonid ausgewählt ist, umfasst.
  26. Elektronisches System nach Anspruch 23, wobei die Teilstruktur ein Material umfasst, das aus der Gruppe bestehend aus Indiumaluminiumarsenid, Indiumphosphid, Galliumphosphid, Galliumarsenid, Galliumarsenidantimonid, Aluminiumarsenidantimonid, Indiumaluminiumgalliumarsenid, Indiumaluminiumgalliumphosphid und Aluminiumgalliumarsenid ausgewählt ist.
DE112016006471.3T 2016-02-22 2016-02-22 Vorrichtung und verfahren zum erschaffen eines aktiven kanals mit indiumreichen seiten- und unteren flächen Pending DE112016006471T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2016/018981 WO2017146676A1 (en) 2016-02-22 2016-02-22 Apparatus and methods to create an active channel having indium rich side and bottom surfaces

Publications (1)

Publication Number Publication Date
DE112016006471T5 true DE112016006471T5 (de) 2018-10-31

Family

ID=59685492

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112016006471.3T Pending DE112016006471T5 (de) 2016-02-22 2016-02-22 Vorrichtung und verfahren zum erschaffen eines aktiven kanals mit indiumreichen seiten- und unteren flächen

Country Status (5)

Country Link
US (1) US10586848B2 (de)
CN (1) CN108701714B (de)
DE (1) DE112016006471T5 (de)
TW (1) TWI706475B (de)
WO (1) WO2017146676A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11887988B2 (en) 2019-08-01 2024-01-30 Intel Corporation Thin film transistor structures with regrown source and drain
US11164785B2 (en) * 2019-12-27 2021-11-02 Intel Corporation Three-dimensional integrated circuits (3DICs) including upper-level transistors with epitaxial source and drain material
US11244943B2 (en) 2019-12-27 2022-02-08 Intel Corporation Three-dimensional integrated circuits (3DICs) including bottom gate MOS transistors with monocrystalline channel material
US11328988B2 (en) 2019-12-27 2022-05-10 Intel Corporation Top gate recessed channel CMOS thin film transistor in the back end of line and methods of fabrication

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU4847799A (en) * 1998-07-31 2000-02-21 Raytheon Company High electron mobility transistor
US6610615B1 (en) * 2000-11-15 2003-08-26 Intel Corporation Plasma nitridation for reduced leakage gate dielectric layers
US7550787B2 (en) * 2005-05-31 2009-06-23 International Business Machines Corporation Varied impurity profile region formation for varying breakdown voltage of devices
KR101496148B1 (ko) * 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
JP5616012B2 (ja) * 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7759142B1 (en) * 2008-12-31 2010-07-20 Intel Corporation Quantum well MOSFET channels having uni-axial strain caused by metal source/drains, and conformal regrowth source/drains
US9768305B2 (en) * 2009-05-29 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Gradient ternary or quaternary multiple-gate transistor
US8836016B2 (en) * 2012-03-08 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods with high mobility and high energy bandgap materials
US8890119B2 (en) * 2012-12-18 2014-11-18 Intel Corporation Vertical nanowire transistor with axially engineered semiconductor and gate metallization
US9337109B2 (en) 2013-05-24 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-threshold voltage FETs
WO2014209390A1 (en) 2013-06-28 2014-12-31 Intel Corporation Selective epitaxially grown iii-v materials based devices
US9583590B2 (en) * 2013-09-27 2017-02-28 Samsung Electronics Co., Ltd. Integrated circuit devices including FinFETs and methods of forming the same
WO2015099688A1 (en) * 2013-12-23 2015-07-02 Intel Corporation Wide band gap transistors on non-native semiconductor substrates and methods of manufacture thereof
CN103840011A (zh) * 2014-02-26 2014-06-04 华中科技大学 氧化锌基非晶氧化物半导体薄膜晶体管及其制造方法
CN104952922B (zh) * 2014-03-27 2019-05-21 中芯国际集成电路制造(上海)有限公司 鳍型场效应晶体管及其制造方法
KR102472396B1 (ko) * 2014-03-28 2022-12-01 인텔 코포레이션 선택적 에피택셜 성장된 iii-v족 재료 기반 디바이스
KR102175767B1 (ko) 2014-05-02 2020-11-06 삼성전자주식회사 핀 전계 효과 트랜지스터 형성 방법 및 집적 회로 소자
EP3195366B1 (de) * 2014-09-19 2020-10-21 Intel Corporation Vorrichtung und verfahren zur erzeugung eines indiumgalliumarsenid-aktivkanals mit indiumreichen oberflächen
CN104600108B (zh) * 2014-12-31 2017-11-07 中国电子科技集团公司第五十五研究所 一种氮化物高电子迁移率晶体管外延结构及其制备方法

Also Published As

Publication number Publication date
CN108701714A (zh) 2018-10-23
WO2017146676A1 (en) 2017-08-31
US20190035889A1 (en) 2019-01-31
CN108701714B (zh) 2021-09-07
TWI706475B (zh) 2020-10-01
TW201742156A (zh) 2017-12-01
US10586848B2 (en) 2020-03-10

Similar Documents

Publication Publication Date Title
DE112011105972B4 (de) III-V Schichten für N-Typ- und P-Typ-MOS-Source/Drain-Kontakte
DE112013005622B4 (de) Halbleiterbauelemente mit Germanium-reichen aktiven Schichten &amp; dotierten Übergangsschichten
US10290709B2 (en) Apparatus and methods to create an indium gallium arsenide active channel having indium rich surfaces
DE102012204516A1 (de) FinFET-Vorrichtung und Herstellungsverfahren für dieselbe
DE112014000536T5 (de) Tiefe Gate-Rundherum-Halbleitervorrichtung mit aktiver Germanium- oder Gruppe-III-V-Schicht
DE102014115586A1 (de) Integrierte Schaltkreisstruktur mit Substratisolation und undotiertem Kanal
DE112013007031T5 (de) Auf selektiv epitaktisch gezüchteten III-V-Materialien basierende Vorrichtungen
DE102014119647A1 (de) Stuktur und Herstellungsverfahren für einen Fin-Feldeffekttransistor
DE112015007207T5 (de) Nanodrahttransistoren mit eingebetteten dielektrischen Abstandshaltern
US20190319098A1 (en) Supportive Layer in Source/Drains of FinFET Devices
DE102014119659A1 (de) Struktur und bildungsverfahren für fin-artigen feldeffekttransistor
DE102019116052B4 (de) Transistoren mit vertiefter siliziumdeckschicht und herstellungsverfahren
DE112017008312T5 (de) Heterogene ge/iii-v-cmos-transistorstrukturen
DE112015006945T5 (de) Transistoren mit hoher Elektronenbeweglichkeit mit Heteroübergang-Dotierstoffdiffusionsbarriere
DE112015006971T5 (de) Hochbeweglichkeits-Feldeffekttransistoren mit einer/einem retrogradierten Halbleiter-Source/Drain
DE112016006471T5 (de) Vorrichtung und verfahren zum erschaffen eines aktiven kanals mit indiumreichen seiten- und unteren flächen
DE112022000493T5 (de) Nanosheet-metall-oxid-halbleiter-feldeffekttransistor mit asymmetrischer schwellenspannung
DE112016006696T5 (de) Geometrieabstimmung eines Finnen-basierten Transistors
DE102020108047A1 (de) Finnen-feldeffekttransistor-bauelement und verfahren zum bilden desselben
DE112017007849T5 (de) Dotierte isolatorkappe zum reduzieren der source/drain-diffusion für germanium-nmos-transistoren
DE112016006664T5 (de) Ätzen eines gratkerns, um eine gratverdoppelung vorzusehen
DE112017007835T5 (de) Bildung von kristallinen source-/drain-kontakten an halbleitervorrichtungen
DE112017008074T5 (de) Substratdefektsperrschichten für verspannte Kanalhalbleiterbauelemente
DE102023109998A1 (de) Schwellenspannungsmodulation durch gatehöhenvariation
US20170278964A1 (en) Apparatus and methods to create a buffer to reduce leakage in microelectronic transistors

Legal Events

Date Code Title Description
R012 Request for examination validly filed