CN110571277A - 一种柔性氧化铟锌薄膜晶体管及其制备方法 - Google Patents

一种柔性氧化铟锌薄膜晶体管及其制备方法 Download PDF

Info

Publication number
CN110571277A
CN110571277A CN201910785502.2A CN201910785502A CN110571277A CN 110571277 A CN110571277 A CN 110571277A CN 201910785502 A CN201910785502 A CN 201910785502A CN 110571277 A CN110571277 A CN 110571277A
Authority
CN
China
Prior art keywords
thin film
zinc oxide
flexible
oxide thin
indium zinc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910785502.2A
Other languages
English (en)
Inventor
秦国轩
刘家立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin University
Original Assignee
Tianjin University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin University filed Critical Tianjin University
Priority to CN201910785502.2A priority Critical patent/CN110571277A/zh
Publication of CN110571277A publication Critical patent/CN110571277A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种柔性金属氧化物薄膜晶体管及其制备方法,PET衬底上镀有铝薄膜和通过阳极氧化形成的氧化铝薄膜分别作为栅极和栅极绝缘层,上面沉积有氧化铟锌薄膜,通过lift‑off的方法制备氧化铟锡(ITO)源漏电极,最后沉积二氧化硅作为器件钝化层。柔性金属氧化物薄膜晶体管适用于柔性集成电路,所述晶体管具有良好的性能以及较高的工作频率。并且该器件具有结构轻薄、可弯曲折叠,抗机械冲击能力强等优点,在柔性显示设备、智能穿戴以及光电器件领域具有广泛的应用前景。

Description

一种柔性氧化铟锌薄膜晶体管及其制备方法
技术领域
本发明涉及一种柔性金属氧化物薄膜晶体管及其制备方法。
背景技术
柔性电子器件以其独特的延展性及其高效、低成本的制造工艺,在信息、能源、医疗、国防等领域具有广泛应用前景.。近几年柔性电子技术呈现出迅速发展的趋势,可以承受拉、压、弯曲等大变形的柔性电子器件的研究已成为电子、力学、材料和物理等学科的一个研究热点。它代表了新一代半导体器件最近发展的一个方向。既具有传统基于刚性电路板系统的性能,也具有像橡皮筋一样被拉伸,像绳子一样被扭曲,像纸一样被折叠的性能。而传统的柔性有机薄膜晶体管往往存在着迁移率低这一问题,难以用于高频器件,而氧化薄膜晶体管兼具较高的载流子迁移率和均匀的电学性能,本发明将柔性衬底与氧化薄膜晶体管相结合,可以用于制作高频的柔性半导体器件。
发明内容
本发明提供一种柔性金属氧化物薄膜晶体管及其制备方法,解决现有技术中传统的柔性有机薄膜晶体管迁移率低、难以用于高频器件的问题。
本发明的技术方案为:
一种柔性氧化铟锌薄膜晶体管,结构从下到上依次为:柔性衬底、作为栅极的铝薄膜、作为栅绝缘层的通过阳极氧化法形成的氧化铝膜、氧化铟锌薄膜和铟锡氧化物漏源电极,最上面覆盖有一层二氧化硅作为器件钝化层。
所述铝薄膜厚度为350nm。
所述氧化铝膜厚度为150nm。
所述氧化铟锌薄膜厚度为30nm。
所述氧化铟锡薄膜厚度为250nm。
所述二氧化硅厚度为200nm。
所述柔性衬底包括聚对苯二甲酸乙二醇PET塑料基板,PET塑料基板上表面有一层基于环氧SU8树脂的光刻胶粘合层。
一种柔性氧化铟锌薄膜晶体管的制备方法,PET衬底上通过磁控溅射的方法沉积铝薄膜和通过阳极氧化形成的氧化铝薄膜分别作为栅极和栅极绝缘层,上面沉积有氧化铟锌薄膜,通过lift-off的方法制备氧化铟锡(ITO)源漏电极,最后沉积二氧化硅作为器件钝化层。
具体包括以下步骤:
a.选用200纳米厚的PET柔性材料作为衬底,首先将PET放进盛有丙酮溶液的烧杯中,然后在超声波清洗器中清洗5分钟,随后使用异丙醇溶液将用丙酮清洗过的PET在超声波清洗器中将丙酮清洗干净,得到PET衬底;
b.在PET衬底上通过磁控溅射的方法沉积350nm的铝薄膜,通过湿法刻蚀形成栅极;
c.在酒石酸铵和乙二醇构成的电解液中采用阳极氧化在栅极表面形成一层厚度为150nm的氧化铝栅绝缘层,其中阳极氧化时间为1.2小时;
d.在室温下使用氧化铟(InO)和氧化锌(ZnO)靶材通过共溅射的方法沉积一层30nm的氧化铟锌(IZO)薄膜,其中铟和锌的比例为1:1,两个靶材的功率均为300W,溅射气体中氧气和氩气的流量比为50:6,溅射功率为120W;
e.在基板上沉积一层250nm的氧化铟锡薄膜,通过lift-off的方法图案化作为晶体管的漏源电极,定义沟道宽长比为100:30微米;
f.利用等离子增强化学气相沉积法(PECVD)沉积200nm的二氧化硅作为器件钝化层。在300度的空气气氛下退火20min。
本发明的优点是:
本发明在PET塑料衬底上制备晶体管,实现器件的弯曲特性,此外相比较于传统硅衬底,能极大的改善器件的寄生效应,提高工作频率以及响应速度,可以实现弯曲状态下的晶体管的正常工作,大幅度提高栅极的控制能力,在智能穿戴柔性电子产品上实现广泛的应用。
该器件具有结构轻薄、可弯曲折叠,抗机械冲击能力强等优点,在柔性显示设备、智能穿戴以及光电器件领域具有广泛的应用前景。
附图说明
图1为本发明柔性金属氧化物薄膜晶体管的侧视结构图;自下而上依次为PET,金属铝,氧化铝,氧化铟锌,作为电极的氧化铟锡以及覆盖到器件顶部的二氧化硅;
图2为本发明的侧视工作原理图;
图中1:柔性衬底 2:栅极 3:栅绝缘层 4:有源区 5:源极 6:漏极 7:钝化层 8:反型层。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实例,并参照附图,对本发明进一步详细描述。
如图1所示,本发明一种柔性氧化铟锌薄膜晶体管,结构从下到上依次为:柔性衬底(PET)1、作为栅极的铝薄膜(Al)2、作为栅绝缘层3的通过阳极氧化法形成的氧化铝膜(Al2O3)、氧化铟锌薄膜(IZO)4和铟锡氧化物(ITO)漏6源5电极,最上面覆盖有一层二氧化硅(SiO2)7作为器件钝化层。
具体的制作工艺如下:
a.选用PET柔性材料作为衬底,首先将PET放进盛有丙酮溶液的烧杯中,然后在超声波清洗器中清洗5分钟,随后使用异丙醇溶液将用丙酮清洗过的PET在超声波清洗器中将丙酮清洗干净,得到PET衬底;
b.在PET衬底上通过磁控溅射的方法沉积350nm的铝薄膜,通过湿法刻蚀形成栅极。
c.在酒石酸铵和乙二醇构成的电解液中采用阳极氧化在栅极表面形成一层厚度为150nm的氧化铝栅绝缘层,其中阳极氧化时间为1.2小时。
d.在室温下使用氧化铟(InO)和氧化锌(ZnO)靶材通过共溅射的方法沉积一层约30nm的氧化铟锌(IZO)薄膜,其中铟和锌的比例为1:1,两个靶材的功率均为300W,溅射气体中氧气和氩气的流量比为50:6,溅射功率为120W。
e.在基板上沉积一层250nm的氧化铟锡薄膜,通过lift-off的方法图案化作为晶体管的漏源电极,定义沟道宽长比为100:30微米;
f.利用等离子增强化学气相沉积法(PECVD)沉积约200nm的二氧化硅作为器件钝化层。在300度的空气气氛下退火20min。
本发明的技术方案在于利用磁控溅射的方法在PET柔性衬底上镀铝薄膜并通过阳极氧化形成氧化铝薄膜分别作为栅极和栅极绝缘层,然后再在基板上通过共溅射法沉积氧化铟锌薄膜作为有源层,并在基板上沉积一层氧化铟锌薄膜,通过lift-off的方法图案化制备成为源漏电极,最后沉积二氧化硅作为器件钝化层。
该柔性金属氧化物薄膜晶体管的主要工作原理在于通过在栅电极上添加偏压,在源漏掺杂区靠近栅氧化物之处会形成电子反型层,作为器件的导电沟道,器件导通,随后在源漏电极之间加上偏压,器件将会开始工作,通过栅压控制器件是否导通以及器件的源漏之间电流的原理,而柔性衬底可以减少传统硅基衬底MOSFTT晶体管的寄生效应,并可以在不同的弯曲程度之下工作,为高性能柔性电路的大规模集成以及可穿戴电子设备的广泛应用提供了可能。
附图2为此发明的工作原理图,在底部金属栅电极中施加一定的偏压之后,通过底部的金属导电薄膜在氧化铝绝缘层顶部会产生一定的电压,当施加的偏压较小或者没有偏压时,IZO由于没有反型层的产生,即使在源漏极之间施加电压也不会有电流产生,器件关断。当电压足够大的时候,IZO薄膜和三氧化二铝接触的表面处产生电子反型层,原本空穴较多的IZO薄膜下表面将产生大量电子,此区域称为器件的沟道区,随后,在N型掺杂的源漏极施加偏压,会产生源漏之间的电流,器件导通。本发明中的器件具有较高的集成度,有更为广泛的适用范围。此外,本发明是集成在塑料衬底上的晶体管器件,当塑料衬底弯曲时此器件仍可以正常工作,因此适用于电子皮肤、医疗器械、柔性显示设备等。
以上所述的实施例只是本发明的一种较佳的方案,并非对本发明作任何形式上的限制,在不超出权利要求所记载的技术方案的前提下还有其它的变体及改型。

Claims (9)

1.一种柔性氧化铟锌薄膜晶体管,其特征在于,结构从下到上依次为:柔性衬底、作为栅极的铝薄膜、作为栅绝缘层的通过阳极氧化法形成的氧化铝膜、氧化铟锌薄膜和铟锡氧化物漏源电极,最上面覆盖有一层二氧化硅作为器件钝化层。
2.根据权利要求1所述柔性氧化铟锌薄膜晶体管,其特征在于,所述铝薄膜厚度为350nm。
3.根据权利要求1所述柔性氧化铟锌薄膜晶体管,其特征在于,所述氧化铝膜厚度为150nm。
4.根据权利要求1所述柔性氧化铟锌薄膜晶体管,其特征在于,所述氧化铟锌薄膜厚度为30nm。
5.根据权利要求1所述柔性氧化铟锌薄膜晶体管,其特征在于,所述氧化铟锡薄膜厚度为250nm。
6.根据权利要求1所述柔性氧化铟锌薄膜晶体管,其特征在于,所述二氧化硅厚度为200nm。
7.根据权利要求1所述柔性氧化铟锌薄膜晶体管,其特征在于,所述柔性衬底包括聚对苯二甲酸乙二醇PET塑料基板,PET塑料基板上表面有一层基于环氧SU8树脂的光刻胶粘合层。
8.一种柔性氧化铟锌薄膜晶体管的制备方法,其特征在于,PET衬底上通过磁控溅射的方法沉积铝薄膜和通过阳极氧化形成的氧化铝薄膜分别作为栅极和栅极绝缘层,上面沉积有氧化铟锌薄膜,通过lift-off的方法制备氧化铟锡(ITO)源漏电极,最后沉积二氧化硅作为器件钝化层。
9.根据权利要求8所述柔性氧化铟锌薄膜晶体管的制备方法,其特征在于,具体包括以下步骤:
a.选用200纳米厚的PET柔性材料作为衬底,首先将PET放进盛有丙酮溶液的烧杯中,然后在超声波清洗器中清洗5分钟,随后使用异丙醇溶液将用丙酮清洗过的PET在超声波清洗器中将丙酮清洗干净,得到PET衬底;
b.在PET衬底上通过磁控溅射的方法沉积350nm的铝薄膜,通过湿法刻蚀形成栅极;
c.在酒石酸铵和乙二醇构成的电解液中采用阳极氧化在栅极表面形成一层厚度为150nm的氧化铝栅绝缘层,其中阳极氧化时间为1.2小时;
d.在室温下使用氧化铟(InO)和氧化锌(ZnO)靶材通过共溅射的方法沉积一层30nm的氧化铟锌(IZO)薄膜,其中铟和锌的比例为1:1,两个靶材的功率均为300W,溅射气体中氧气和氩气的流量比为50:6,溅射功率为120W;
e.在基板上沉积一层250nm的氧化铟锡薄膜,通过lift-off的方法图案化作为晶体管的漏源电极,定义沟道宽长比为100:30微米;
f.利用等离子增强化学气相沉积法(PECVD)沉积200nm的二氧化硅作为器件钝化层。在300度的空气气氛下退火20min。
CN201910785502.2A 2019-08-23 2019-08-23 一种柔性氧化铟锌薄膜晶体管及其制备方法 Pending CN110571277A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910785502.2A CN110571277A (zh) 2019-08-23 2019-08-23 一种柔性氧化铟锌薄膜晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910785502.2A CN110571277A (zh) 2019-08-23 2019-08-23 一种柔性氧化铟锌薄膜晶体管及其制备方法

Publications (1)

Publication Number Publication Date
CN110571277A true CN110571277A (zh) 2019-12-13

Family

ID=68776001

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910785502.2A Pending CN110571277A (zh) 2019-08-23 2019-08-23 一种柔性氧化铟锌薄膜晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN110571277A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115472744A (zh) * 2022-04-28 2022-12-13 天津大学 具有优异生物相容性的柔性衬底及其制备方法和应用

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140332392A1 (en) * 2013-05-07 2014-11-13 Asian Institute Of Technology Anodized aluminum oxide template enabled nanostructure formation and method thereof
CN106452408A (zh) * 2016-11-23 2017-02-22 天津大学 一种柔性薄膜射频开关
CN108666223A (zh) * 2018-05-07 2018-10-16 华南理工大学 一种自对准底栅薄膜晶体管及其制备方法
CN109801975A (zh) * 2019-01-15 2019-05-24 天津大学 基于非晶铟镓锌薄膜的柔性薄膜晶体管及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140332392A1 (en) * 2013-05-07 2014-11-13 Asian Institute Of Technology Anodized aluminum oxide template enabled nanostructure formation and method thereof
CN106452408A (zh) * 2016-11-23 2017-02-22 天津大学 一种柔性薄膜射频开关
CN108666223A (zh) * 2018-05-07 2018-10-16 华南理工大学 一种自对准底栅薄膜晶体管及其制备方法
CN109801975A (zh) * 2019-01-15 2019-05-24 天津大学 基于非晶铟镓锌薄膜的柔性薄膜晶体管及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
LINFENG LAN 等: "High-performance indium-gallium-zinc oxide thin-film transistors based on anodic aluminum oxide", 《IEEE TRANSACTIONS ON ELECTRON DEVICES》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115472744A (zh) * 2022-04-28 2022-12-13 天津大学 具有优异生物相容性的柔性衬底及其制备方法和应用
CN115472744B (zh) * 2022-04-28 2024-03-22 天津大学 具有优异生物相容性的柔性衬底及其制备方法和应用

Similar Documents

Publication Publication Date Title
US9053937B2 (en) Semiconductor device and method of manufacturing the same
JP5322530B2 (ja) 薄膜電界効果型トランジスタの製造方法及び該製造方法によって製造された薄膜電界効果型トランジスタ
US20160043227A1 (en) Thin film transistor and manufacturing method thereof
Xiao et al. Room-temperature-processed flexible amorphous InGaZnO thin film transistor
JP2011066375A (ja) 非晶質酸化物半導体材料、電界効果型トランジスタ及び表示装置
Zou et al. Enhanced performance of a-IGZO thin-film transistors by forming AZO/IGZO heterojunction source/drain contacts
JP2011205017A (ja) 薄膜トランジスタ、薄膜集積回路装置及びそれらの製造方法
CN106129086B (zh) Tft基板及其制作方法
JP5512144B2 (ja) 薄膜トランジスタ及びその製造方法
CN107611172A (zh) 一种异质介质层柔性底栅晶体管及制备方法
CN105633170A (zh) 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置
CN109801975A (zh) 基于非晶铟镓锌薄膜的柔性薄膜晶体管及其制造方法
CN105405893A (zh) 一种平面分离双栅薄膜晶体管及其制备方法
Zhang et al. Performance enhancement and bending restoration for flexible amorphous indium gallium zinc oxide thin-film transistors by low-temperature supercritical dehydration treatment
CN110233156A (zh) 薄膜晶体管基板的制作方法及薄膜晶体管基板
Han et al. Mechanical durability of flexible/stretchable a-IGZO TFTs on PI island for wearable electronic application
CN113363328A (zh) 一种薄膜晶体管以及薄膜晶体管的制备方法
CN106298815A (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
TWI418072B (zh) 以紙做為基板並以蠶絲做為介電材料之有機薄膜電晶體及其製作方法
CN110571277A (zh) 一种柔性氧化铟锌薄膜晶体管及其制备方法
CN109166913A (zh) 锗纳米膜柔性金属型顶底双栅薄膜晶体管及其制作方法
CN108346691A (zh) 锗纳米膜柔性透明型顶底双栅薄膜晶体管及其制备方法
CN110444601A (zh) 非晶铟镓氧化锌薄膜晶体管及其制造方法
CN106960797A (zh) 一种薄膜晶体管及其制备方法和阵列基板的制备方法
CN103268918B (zh) 双极性薄膜晶体管及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20191213