CN113363328A - 一种薄膜晶体管以及薄膜晶体管的制备方法 - Google Patents

一种薄膜晶体管以及薄膜晶体管的制备方法 Download PDF

Info

Publication number
CN113363328A
CN113363328A CN202110625015.7A CN202110625015A CN113363328A CN 113363328 A CN113363328 A CN 113363328A CN 202110625015 A CN202110625015 A CN 202110625015A CN 113363328 A CN113363328 A CN 113363328A
Authority
CN
China
Prior art keywords
electrode
insulating layer
substrate
layer
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110625015.7A
Other languages
English (en)
Inventor
徐苗
李民
周雷
徐华
李洪濛
庞佳威
彭俊彪
王磊
邹建华
陶洪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China University of Technology SCUT
Original Assignee
South China University of Technology SCUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China University of Technology SCUT filed Critical South China University of Technology SCUT
Priority to CN202110625015.7A priority Critical patent/CN113363328A/zh
Publication of CN113363328A publication Critical patent/CN113363328A/zh
Priority to PCT/CN2021/124661 priority patent/WO2022252469A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种薄膜晶体管以及薄膜晶体管的制备方法。薄膜晶体管包括：衬底；第一电极位于衬底的表面；层间绝缘层位于第一电极背离衬底一侧的表面，层间绝缘层背离第一电极的表面为平面，层间绝缘层设置有第一过孔；有源层位于层间绝缘层背离第一电极一侧的表面，有源层包括源区、漏区以及位于源区与漏区之间的沟道区；第一电极在衬底的投影面积覆盖沟道区在衬底的投影面积；栅极绝缘层和栅极层叠设置在有源层背离层间绝缘层一侧的表面；第一钝化层位于层间绝缘层背离第一电极一侧的表面，且延伸至有源层的表面；第二电极位于第一钝化层背离栅极一侧的表面。本发明达到了降低源极和漏极之间的关联度和生产成本的效果。

Description

一种薄膜晶体管以及薄膜晶体管的制备方法
技术领域
本发明实施例涉及半导体技术领域，尤其涉及一种薄膜晶体管以及薄膜晶体管的制备方法。
背景技术
薄膜晶体管作为液晶、有机显示器的关键器件，对于显示器件的工作性能具有十分重要的作用。常见的薄膜晶体管主要有非晶硅薄膜晶体管、多晶硅薄膜晶体管、有机薄膜晶体管以及金属氧化物薄膜晶体管。
由于金属氧化物薄膜晶体管具有优良的压电、光电、气敏和压敏等性能，在半导体领域具有广泛的发展前景。
传统的薄膜晶体管的源极和漏极大都共面设计，改变源极的形状时，漏极的形状也需要相应调整，导致源极和漏极之间的关联度太大，进而导致薄膜晶体管的生产成本较大。
发明内容
本发明提供一种薄膜晶体管以及薄膜晶体管的制备方法，以降低源极和漏极之间的关联度和生产成本。
第一方面，本发明实施例提供了一种薄膜晶体管，薄膜晶体管包括：
衬底；
第一电极，所述第一电极位于所述衬底的表面；
层间绝缘层，所述层间绝缘层位于所述第一电极背离所述衬底一侧的表面，所述层间绝缘层背离所述第一电极的表面为平面，所述层间绝缘层设置有第一过孔，所述第一过孔暴露部分所述第一电极；
有源层，所述有源层位于所述层间绝缘层背离所述第一电极一侧的表面，所述有源层包括源区、漏区以及位于所述源区与所述漏区之间的沟道区；所述第一电极在所述衬底的投影面积覆盖所述沟道区在所述衬底的投影面积，其中，所述有源层包括金属氧化物半导体材料或者碳纳米管；
栅极绝缘层和栅极，所述栅极绝缘层和所述栅极层叠设置在所述有源层背离所述层间绝缘层一侧的表面，其中，所述栅极绝缘层位于所述有源层和所述栅极之间；
第一钝化层，所述第一钝化层位于所述层间绝缘层背离所述第一电极一侧的表面，且延伸至所述有源层的表面，所述第一钝化层设置有第二过孔；
第二电极，所述第二电极位于所述第一钝化层背离所述栅极一侧的表面；
所述第一电极为源极，所述源区通过所述第一过孔与所述第一电极连接，第二电极为漏极，所述第二电极通过所述第二过孔与所述漏区连接；或者，所述第一电极为漏极，所述漏区通过所述第一过孔与所述第一电极连接，第二电极为源极，所述第二电极通过所述第二过孔与所述源区连接。
可选地，所述第一电极为源极，第二电极为漏极，所述第一电极的厚度大于所述第二电极的厚度；或者，所述第一电极为漏极，第二电极为源极，所述第二电极的厚度大于所述第一电极的厚度。
可选地，所述第一电极为源极，第二电极为漏极，所述第一电极在所述衬底的投影面积大于所述第二电极在所述衬底的投影面积，且所述第一电极在所述衬底的投影覆盖部分或全部所述沟道区在所述衬底的投影；或者，所述第一电极为漏极，第二电极为源极，所述第二电极在所述衬底的投影面积大于所述第一电极在所述衬底的投影面积，且所述第二电极在所述衬底的投影覆盖部分或全部所述沟道区在所述衬底的投影。
可选地，所述栅极在所述衬底的投影和所述栅极绝缘层在所述衬底的投影重叠。
可选地，所述栅极在所述衬底的投影和所述沟道区在所述衬底的投影重叠，所述源区的导电率大于所述沟道区的导电率，且所述漏区的导电率大于所述沟道区的导电率。
可选地，所述有源层包括铟、锌、镓、锡、锆以及钽中的至少一种对应的氧化物MO和稀土氧化物RO组成的复合氧化物(MO)x(RO)y薄膜，其中，0<x<1， 0.0001≤y≤0.2，x+y＝1，所述稀土氧化物包括氧化镨、氧化铽、氧化镝以及氧化镱中的至少一种。
第二方面，本发明实施例还提供了一种薄膜晶体管的制备方法，薄膜晶体管的制备方法包括：
提供衬底；
在所述衬底的表面形成第一电极；
在所述第一电极背离所述衬底一侧的表面形成层间绝缘层，其中，所述层间绝缘层背离所述第一电极的表面为平面，所述层间绝缘层设置有第一过孔，所述第一过孔暴露部分所述第一电极；
在所述层间绝缘层背离所述第一电极一侧的表面形成有源层，所述有源层包括源区、漏区以及位于所述源区与所述漏区之间的沟道区；所述第一电极在所述衬底的投影面积覆盖所述沟道区在所述衬底的投影面积，其中，所述有源层包括金属氧化物半导体材料或者碳纳米管；
在所述有源层背离所述层间绝缘层一侧的表面形成栅极绝缘层和栅极，其中，所述栅极绝缘层位于所述有源层和所述栅极之间；
在所述层间绝缘层背离所述第一电极一侧的表面形成第一钝化层，所述有源层、栅极绝缘层和栅极位于所述第一钝化层内，所述第一钝化层包括第二过孔；
在所述第一钝化层背离所述层间绝缘层一侧的表面形成第二电极；
所述第一电极为源极，所述源区通过所述第一过孔与所述第一电极连接，第二电极为漏极，所述第二电极通过所述第二过孔与所述有源层的漏区连接；或者，所述第一电极为漏极，所述漏区通过所述第一过孔与所述第一电极连接，第二电极为源极，所述第二电极通过所述第二过孔与所述有源层的源区连接。
可选地，在所述有源层背离所述层间绝缘层一侧的表面形成栅极绝缘层和栅极包括：
在所述沟道区背离所述层间绝缘层一侧的表面形成绝缘层；
在所述绝缘层背离所述有源层的表面形成导电层；
对所述导电层进行图形化处理，以形成所述栅极；
以所述栅极作为掩膜版，通过自对准工艺对所述绝缘层进行图形化处理，以形成所述栅极绝缘层，其中，所述栅极在所述衬底的投影和所述栅极绝缘层在所述衬底的投影重叠。
可选地，对所述导电层进行图形化处理，以形成所述栅极包括：
对所述导电层进行图形化处理，以形成在所述衬底的投影和所述沟道区在所述衬底的投影重叠的栅极；
以所述栅极作为掩膜版，通过自对准工艺对所述绝缘层进行图形化处理，以形成所述栅极绝缘层之后还包括：
以所述栅极和所述栅极绝缘层作为掩膜版，对所述源区和所述漏区进行高导化处理，其中，所述源区的导电率大于所述沟道区的导电率，且所述漏区的导电率大于所述沟道区的导电率。
可选地，在所述第一钝化层背离所述层间绝缘层一侧的表面形成第二电极之后还包括：
在所述第一钝化层背离所述层间绝缘层一侧的表面形成第二钝化层，所述第二钝化层位于所述第二电极背离所述第一钝化层的表面，且延伸至所述第一钝化层的表面。
本发明通过将第一电极和第二电极位于不同层的设置，当第一电极和第二电极中的一个的形状需要作出改变时，无需同步改变另一个的形状，降低了第一电极和第二电极之间的关联度，进而降低了生产成本。其中，第一电极在衬底的投影面积覆盖沟道区在衬底的投影面积，使得第一电极可以反射衬底背离有源一侧表明的光线，避免沟道区内部在衬底背离有源层一侧表面的光线的作用下产生光生载流子，促使薄膜晶体管在饱和区表现出良好的输出特性。而且，层间绝缘层背离第一电极的表面为平面，保证了有源层的平坦性，进而提高了薄膜晶体管的电学性能的稳定性。本发明达到了降低源极和漏极之间的关联度和生产成本的效果。且有源层包括金属氧化物半导体材料或者碳纳米管，该薄膜晶体管可以表现出优异的器件性能。
附图说明
图1是本发明实施例提供的一种薄膜晶体管的结构示意图；
图2是本发明实施例提供的另一种薄膜晶体管的结构示意图；
图3是本发明实施例提供的另一种薄膜晶体管的结构示意图；
图4是本发明实施例提供的又一种薄膜晶体管的结构示意图；
图5是本发明实施例提供的又一种薄膜晶体管的结构示意图；
图6是本发明实施例提供的一种薄膜晶体管的制备方法的流程图；
图7是图6中S450包括的制备方法的流程图；
图8是本发明实施例提供的另一种薄膜晶体管的制备方法的流程图；
图9-图18是本发明实施例提供的一种薄膜晶体管的制备方法各步骤对应的剖面图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
图1是本发明实施例提供的一种薄膜晶体管的结构示意图，图2是本发明实施例提供的另一种薄膜晶体管的结构示意图，参见图1和图2，薄膜晶体管包括：衬底110；第一电极120，第一电极120位于衬底110的表面；层间绝缘层130，层间绝缘层130位于第一电极120背离衬底110一侧的表面，层间绝缘层130背离第一电极120的表面为平面，层间绝缘层130设置有第一过孔131，第一过孔131暴露部分第一电极120；有源层140，有源层140位于层间绝缘层 130背离第一电极120一侧的表面，有源层140包括源区141、漏区142以及位于源区141与漏区142之间的沟道区143；第一电极120在衬底110的投影面积覆盖沟道区143在衬底110的投影面积，其中，有源层140包括金属氧化物半导体材料或者碳纳米管；栅极绝缘层150和栅极160，栅极绝缘层150和栅极 160层叠设置在有源层140背离层间绝缘层130一侧的表面，其中，栅极绝缘层150位于有源层140和栅极160之间；第一钝化层170，第一钝化层170位于层间绝缘层130背离第一电极120一侧的表面，且延伸至有源层140的表面，第一钝化层170设置有第二过孔171；第二电极180，第二电极180位于第一钝化层170背离栅极160一侧的表面；参见图1，第一电极120为源极，源区141 通过第一过孔131与第一电极120连接，第二电极180为漏极，第二电极180 通过第二过孔171与漏区142连接；或者，参见图2，第一电极120为漏极，漏区142通过第一过孔131与第一电极120连接，第二电极180为源极，第二电极180通过第二过孔171与源区141连接。
具体地，衬底110具有支撑和固定的作用。
有源层140包括金属氧化物半导体材料，该薄膜晶体管具有优良的压电、光电、气敏和压敏等性能。
有源层140包括碳纳米管。示例性的，碳纳米管的直径大于或等于1.45纳米，且小于或等于1.65纳米。碳纳米管的长度大于或等于0.7纳米，且小于或等于1.3纳米。碳纳米管的厚度大于或等于5纳米，且小于或等于15纳米。可选的，本实施例中碳纳米管包括单壁碳纳米管(SWCNTs)。单壁碳纳米管由于其优异的电荷传输性能、良好的溶液加工性，高柔性，优异的力学性能和高的导热性能，优异的机械稳定性和化学稳定性，在电子器件和光电子器件上有广泛的应用，例如，透明导电膜电极、薄膜晶体管、逻辑电路、柔性可穿戴电子器件、化学与生物传感器、超级电容器、太阳能电池等。其中，以单壁碳纳米管作为有源层材料所制备的薄膜晶体管电学性能优异、特征尺寸更小、稳定性好、散热更快、运行频率更高，表现出优异的器件性能及极大的应用发展潜力。
第一电极120和第二电极180不同层，即第一电极120和第二电极180非共面设计，以降低源极和漏极之间的关联度和生产成本。下面三种示例中，需要对第一电极120或者第二电极180的形状进行调整，具体如下：示例一：可知的，数据线与源极连接，当数据线上的驱动电流数值较大时，可以通过扩大源极的面积，来提高源极传输大驱动电流的能力。示例二：为了降低源极的电压降，进而降低功耗，可以提高源极的厚度，来降低移动电荷的横截面积，进而降低源极的电阻值，从而降低源极的压降和薄膜晶体管的功耗。示例三：为了避免衬底110侧的光对有源层照射形成光生载流子，需要将第一电极120在衬底110的投影面积覆盖沟道区143在衬底110的投影面积。
针对示例一和示例二中对于源极的形状的改变，本实施例提供的技术方案无需同步改变漏极的形状，若源极和漏极位于同层，则会出现加大漏极金属用量，增大成本的技术问题。
针对示例三中对于第一电极120形状的改变，本实施例提供的技术方案无需同步改变第二电极180的形状，若第一电极120和第二电极180位于同层，则会出现加大第二电极180金属用量，增大成本的技术问题。
需要说明的是，有源层140中靠近第一过孔131的部分可以是源区141，也可以漏区142。参见图1，当第一电极120为源极时，第二电极180为漏极，有源层140中靠近第一过孔131的部分是源区141，则有源层140靠近第二过孔171的部分是漏区142；参见图2，当第一电极120为漏极时，第二电极180 为源极，有源层140中靠近第一过孔131的部分是漏区142，则有源层140靠近第二过孔171的部分是源区141。
其中，第一电极120在衬底110的投影面积覆盖沟道区143在衬底110的投影面积，使得第一电极120可以反射衬底110背离有源层140一侧表面的光线，避免沟道区143内部在衬底110背离有源层140一侧表面的光线的作用下产生光生载流子，促使薄膜晶体管在饱和区表现出良好的输出特性。而且层间绝缘层130背离第一电极120的表面为平面，保证了有源层140的平坦性，进而提高了薄膜晶体管的电学性能的稳定性。
本实施例的技术方案，通过将第一电极120和第二电极180位于不同层的设置，当第一电极120和第二电极180中的一个的形状需要作出改变时，无需同步改变另一个的形状，降低了第一电极120和第二电极180之间的关联度，进而降低了生产成本。其中，第一电极120在衬底110的投影面积覆盖沟道区 143在衬底110的投影面积，使得第一电极120可以反射衬底110背离有源层 140一侧表明的光线，避免沟道区143内部在衬底110背离有源层140一侧表面的光线的作用下产生光生载流子，促使薄膜晶体管在饱和区表现出良好的输出特性。而且，层间绝缘层130背离第一电极120的表面为平面，保证了有源层 140的平坦性，进而提高了薄膜晶体管的电学性能的稳定性。本实施例的技术方案解决了现有技术中源极和漏极同层设计，导致源极和漏极之间的关联度太大，进而导致薄膜晶体管的生产成本较大的问题，达到了降低源极和漏极之间的关联度和生产成本的效果。且有源层140包括金属氧化物半导体材料或者碳纳米管，该薄膜晶体管可以表现出优异的器件性能。
在上述技术方案的基础上，可选地，参见图1，第一电极120为源极，第二电极180为漏极，第一电极120的厚度大于第二电极180的厚度；或者，参见图2，第一电极120为漏极，第二电极180为源极，第二电极180的厚度大于第一电极120的厚度。
具体地，因为源极是与显示面板的数据线连接电极连接，所以设置源极的厚度大于漏极的厚度，可以使得电流流过的横截面积变大，从而减小整体电阻，使得源极的压降减小，达到降低功耗的效果。
可选地，参见图1，第一电极120为源极，第二电极180为漏极，第一电极120在衬底110的投影面积大于第二电极180在衬底110的投影面积，且第一电极120在衬底110的投影覆盖部分或全部沟道区143在衬底110的投影；或者，参见图2，第一电极120为漏极，第二电极180为源极，第二电极180 在衬底110的投影面积大于第一电极120在衬底110的投影面积，且第二电极 180在衬底110的投影覆盖部分或全部沟道区143在衬底110的投影。
具体地，源极在衬底110的投影面积大于漏极110在衬底110的投影面积，使得在保证源极在衬底110的投影覆盖沟道区143在衬底110的投影的同时，当数据线上的驱动电流数值较大时，将源极在衬底110的投影面积大于漏极110 在衬底的投影面积来提高源极传输大驱动电流的能力。且上述技术方案，在改变源极形状的同时，不用改变漏极的形状，减小了制作成本。其中，第一电极 120在衬底110的投影覆盖沟道区143的面积越大，对于降低衬底110侧的光对有源层140照射形成光生载流子的效果越好。
本实施例的技术方案通过将第一电极120和第二电极180位于不同层的设置，既可以为了降低源极的压降和功耗，将源极的厚度大于漏极的厚度；又可以为了当数据线上的驱动电流数值较大时，将源极在衬底110的投影面积大于漏极在衬底110的投影面积来提高源极传输大驱动电流的能力。
在上述技术方案的基础上，可选地，栅极160在衬底110的投影和栅极绝缘层150在衬底110的投影重叠。
具体地，栅极160在衬底110的投影和栅极绝缘层150在衬底110的投影重叠，使得在制备好栅极160之后，可以通过栅极160的自对准工艺，以栅极 160作为掩膜版，对栅极绝缘层150所在的膜层进行图形化处理，以得到栅极绝缘层150，节省了掩膜版的数量，节省了薄膜晶体管的制作成本。
可选地，参见图1和图2，栅极160在衬底110的投影和沟道区143在衬底110的投影重叠，源区141的导电率大于沟道区143的导电率，且漏区142 的导电率大于沟道区143的导电率。
具体地，栅极160在衬底110的投影和沟道区143在衬底110的投影重叠，在制备好栅极160和栅极绝缘层150之后，可以通过栅极160的自对准工艺，以栅极160作为掩膜版，对有源层140的源区141进行高导化处理，以使源区 141的导电率大于沟道区143的导电率，并对有源层140的漏区142进行高导化处理，以使漏区142的导电率大于沟道区143的导电率，在节省了掩膜版的数量和降低薄膜晶体管的制作成本的基础上，使得源区141和源极之间形成良好的欧姆接触，并且使得漏区142和漏极之间形成良好的欧姆接触。
在上述实施方案的基础上，图3是本发明实施例提供的另一种薄膜晶体管的结构示意图，可选地，参见图3，薄膜晶体管还包括：第二钝化层190，第二钝化层190位于第二电极180背离第一钝化层170的表面，且延伸至第一钝化层170的表面。
具体地，第二钝化层190具有防尘、防水和绝缘的作用，从而达到了保护第二电极180的效果，第二钝化层190可以包括二氧化硅(SiO2)层和有机物，其中二氧化硅的厚度约为
Figure RE-GDA0003148540160000121
有机物的厚度约为1.2um。
进一步地，图4是本发明实施例提供的又一种薄膜晶体管的结构示意图，图5是本发明实施例提供的又一种薄膜晶体管的结构示意图。可选地，参见图 4，薄膜晶体管还包括：阳极210和数据线连接电极220；第二钝化层190还包括第三过孔191和第四过孔192，第一钝化层170还包括第五过孔172，层间绝缘层130还包括第六过孔132；第一电极120为源极，第二电极180为漏极时，显示单元的阳极210位于第二钝化层190背离第一钝化层170一侧的表面，显示单元的阳极210通过第三过孔191与第二电极180连接；数据线连接电极220位于第二钝化层190背离第一钝化层170一侧的表面，数据线连接电极220通过第四过孔192、第五过孔172和第六过孔132与第一电极120连接。
可选地，参见图5，第一电极120为漏极，第二电极180为源极时，显示单元的阳极210通过第四过孔192、第五过孔172和第六过孔132与第一电极 120连接；数据线连接电极220通过第三过孔191与第二电极180连接。本实施例提供的薄膜晶体管用于在饱和状态下为显示单元提供驱动电流。
可选地，参见图1、图2和图3，有源层140包括铟、锌、镓、锡、锆以及钽中的至少一种对应的氧化物MO和稀土氧化物RO组成的复合氧化物 (MO)x(RO)y薄膜，其中，0<x<1，0.0001≤y≤0.2，x+y＝1，稀土氧化物包括氧化镨、氧化铽、氧化镝以及氧化镱中的至少一种。
具体地，有源层140可以为在金属氧化物(Metal Oxide,MO)半导体薄膜中掺杂少量稀土氧化物(Rare-earth Oxides,RO)组成的复合氧化物(MO)x(RO)y薄膜，其中，0<x<1，0.0001≤y≤0.2，且x+y＝1。稀土氧化物可以作为光稳定剂，从而增强有源层140的光稳定性，进而增强显示屏显示的均匀性和稳定性。
本发明实施例还提供了一种薄膜晶体管的制备方法。图6是本发明实施例提供的一种薄膜晶体管的制备方法的流程图。图9-图18是本发明实施例提供的一种薄膜晶体管的制备方法各步骤对应的剖面图。参见图6，以图1示出的薄膜晶体管为例进行说明，该薄膜晶体管的制备方法包括如下步骤：
S410、提供衬底。
参见图9，提供衬底110，示例性的，衬底110可以选择晶圆。
S420、在衬底的表面形成第一电极。
参见图10，可以通过电镀工艺在衬底110的表面形成第一电极120。具体的，首先在衬底10的表面形成覆盖衬底10的整层种子层。然后在种子层的表面形成图案化的电镀膜具层，在图案化的电镀掩膜层的表面继续通过电镀工艺形成预设厚度的电镀金属层。之后去除电镀膜具层，对种子层和电镀金属层进行图形化工艺，得到第一电极120。示例性的，种子层可以是金属钼和金属铜的叠层。其中，金属钼的膜层厚度大于为30纳米，金属铜的膜层厚度大约为 300纳米。电镀金属层可以是电镀铜层，其中电镀铜层的厚度大于或等于300 纳米，且小于或等于1000纳米。电镀膜具层可以包括SU-8、氮化硅(SiNx) 以及氧化硅(SiO2)中的任意一种。其中，SU-8是一种负性、环氧树脂型、近紫外线光刻胶。电镀膜具层的厚度大于或等于5微米，且小于或等于25微米。
示例性的，还可以通过磁控溅射工艺在在衬底110的表面形成金属层，然后通过第一掩膜版对金属层进行图形化工艺，以形成第一电极120。第一电极 120可以是源极，也可以是漏极。示例性的，在图10中，第一电极120为源极。第一电极120为源极时，源极可以为金属钛和金属铜的叠层，示例性的，金属钛的厚度为
Figure RE-GDA0003148540160000141
金属铜的厚度为
Figure RE-GDA0003148540160000142
第一电极120为漏极时，漏极可以包括金属钼，示例性的，金属钼的厚度为
Figure RE-GDA0003148540160000143
或者，漏极可以是金属铝和金属钼的叠层，示例性的，金属铝的厚度为
Figure RE-GDA0003148540160000144
金属钼的厚度为
Figure RE-GDA0003148540160000145
或者，漏极可以是金属钼和金属铜的叠层，示例性的，金属钼的厚度为
Figure RE-GDA0003148540160000146
金属铜的厚度为
Figure RE-GDA0003148540160000147
S430、在第一电极背离衬底一侧的表面形成层间绝缘层，其中，层间绝缘层背离第一电极的表面为平面，层间绝缘层设置有第一过孔，第一过孔暴露部分第一电极。
参见图11，在第一电极120背离衬底110一侧的表面形成层间绝缘层130，其中，层间绝缘层130背离第一电极120的表面为平面，可以保证在层间绝缘层130上形成的功能层的平坦性。通过第二掩膜版对层间绝缘层130进行图形化，形成第一过孔131。可选地，层间绝缘层130可以包括氮化硅(SiNx)和二氧化硅(SiO2)的叠层，或者，层间绝缘层130包括二氧化硅(SiO2)，示例性的，氮化硅的厚度为
Figure RE-GDA0003148540160000148
二氧化硅的厚度为
Figure RE-GDA0003148540160000149
二氧化硅的厚度为
Figure RE-GDA00031485401600001410
S440、在层间绝缘层背离第一电极一侧的表面形成有源层，有源层包括源区、漏区以及位于源区与漏区之间的沟道区；第一电极在衬底的投影面积覆盖沟道区在衬底的投影面积，其中，有源层包括金属氧化物半导体材料或者碳纳米管。
参见图12，在层间绝缘层130背离第一电极120一侧的表面形成有源层 140，有源层140包括源区141、漏区142及位于源区141和漏区142之间的沟道区143。第一电极120在衬底110的投影面积覆盖沟道区143在衬底110的投影面积，使得第一电极120可以反射衬底110背离有源层140一侧表面的光线，避免沟道区143内部在衬底110背离有源层140一侧表面的光线的作用下产生光生载流子，促使薄膜晶体管在饱和区表现出良好的输出特性。
需要说明的是，通过第三掩膜版对有源层140所在的膜层进行图形化，以形成有源层140。
可选地，有源层140包括铟、锌、镓、锡、锆以及钽中的至少一种对应的氧化物MO和稀土氧化物RO组成的复合氧化物(MO)x(RO)y薄膜，其中，0<x<1， 0.0001≤y≤0.2，x+y＝1，稀土氧化物包括氧化镨、氧化铽、氧化镝以及氧化镱中的至少一种。
具体地，有源层140可以为在金属氧化物(Metal Oxide,MO)半导体薄膜中掺杂少量稀土氧化物(Rare-earth Oxides,RO)组成的复合氧化物(MO)x(RO)y薄膜，其中，0<x<1，0.0001≤y≤0.2，且x+y＝1。稀土氧化物可以作为光稳定剂，从而增强有源层140的光稳定性，进而增强显示屏显示的均匀性和稳定性。
S450、在有源层背离层间绝缘层一侧的表面形成栅极绝缘层和栅极，其中，栅极绝缘层位于有源层和栅极之间。
参见图16，在有源层140背离层间绝缘层130一侧的表面形成栅极绝缘层 150和栅极160，其中，栅极绝缘层150位于有源层140和栅极160之间。可选地，栅极绝缘层150包括二氧化硅，示例性的，二氧化硅的厚度为
Figure RE-GDA0003148540160000161
栅极160可以包括金属钼，示例性的，金属钼的厚度为
Figure RE-GDA0003148540160000162
或者，栅极160 可以是金属铝和金属钼的叠层，金属铝的厚度为
Figure RE-GDA0003148540160000163
金属钼的厚度为
Figure RE-GDA0003148540160000164
或者，栅极160可以是金属钼和金属铜的叠层，示例性的，金属钼的厚度为
Figure RE-GDA0003148540160000165
金属铜的厚度为
Figure RE-GDA0003148540160000166
需要说明的是，通过第四掩膜版对栅极160所在的膜层进行图形化，以形成栅极160。
S460、在层间绝缘层背离第一电极一侧的表面形成第一钝化层，有源层、栅极绝缘层和栅极位于第一钝化层内，第一钝化层包括第二过孔。
参见图17，在层间绝缘层130背离第一电极120一侧的表面形成第一钝化层170。通过第五掩膜版对第一钝化层170进行图形化，形成第二过孔171。第一钝化层170可以包括二氧化硅(SiO2)层和有机物，其中二氧化硅的厚度约为
Figure RE-GDA0003148540160000167
有机物的厚度约为1.2um。
S470、在第一钝化层背离层间绝缘层一侧的表面形成第二电极；第一电极为源极，源区通过第一过孔与第一电极连接，第二电极为漏极，第二电极通过第二过孔与有源层的漏区连接；或者，第一电极为漏极，漏区通过第一过孔与第一电极连接，第二电极为源极，第二电极通过第二过孔与有源层的源区连接。
参见图1，可以通过电镀工艺在第一钝化层170背离层间绝缘层130一侧的表面形成第二电极180。
第一电极120和第二电极180不同层，即第一电极120和第二电极180非共面设计，以降低源极和漏极之间的关联度和生产成本。下面三种示例中，需要对第一电极120或者第二电极180的形状进行调整，具体如下：示例一：可知的，数据线与源极连接，当数据线上的驱动电流数值较大时，可以通过扩大源极的面积，来提高源极传输大驱动电流的能力。示例二：为了降低源极的电压降，进而降低功耗，可以提高源极的厚度，来降低移动电荷的横截面积，进而降低源极的电阻值，从而降低源极的压降和薄膜晶体管的功耗。示例三：为了避免衬底110侧的光对有源层140照射形成光生载流子，需要将第一电极120 在衬底110的投影面积覆盖沟道区143在衬底110的投影面积。
针对示例一和示例二中对于源极的形状的改变，本实施例提供的技术方案无需同步改变漏极的形状，若源极和漏极位于同层，则会出现加大漏极金属用量，增大成本的技术问题。
针对示例三中对于第一电极120形状的改变，本实施例提供的技术方案无需同步改变第二电极180的形状，若第一电极120和第二电极180位于同层，则会出现加大第二电极180金属用量，增大成本的技术问题。
需要说明的是，通过第六掩膜版对第二电极180所在膜层进行图形化处理，以形成第二电极180。
其中，参见图1，第一电极120为源极，源区141通过第一过孔131与第一电极120连接，第二电极180为漏极，第二电极120通过第二过孔171与有源层140的漏区142连接；或者，参见图2，第一电极120为漏极，漏区142 通过第一过孔131与第一电极120连接，第二电极180为源极，第二电极180 通过第二过孔171与有源层140的源区141连接。需要说明的是，图2示出的薄膜晶体管的制备方法和图1示出的薄膜晶体管的制备方法类似，此处不再赘述。
具体地，有源层140中靠近第一过孔131的部分可以是源区141，也可以漏区142，参见图1，当第一电极120为源极时，第二电极180为漏极，有源层 140中靠近第一过孔131的部分是源区141，则有源层140靠近第二过孔171的部分是漏区142；参见图2，当第一电极120为漏极时，第二电极180为源极，有源层140中靠近第一过孔131的部分是漏区142，则有源层140靠近第二过孔171的部分是源区141。
可选地，参见图1，第一电极120为源极，第二电极180为漏极，第一电极120的厚度大于第二电极180的厚度；或者，参见图2，第一电极120为漏极，第二电极180为源极，第二电极180的厚度大于第一电极120的厚度。
具体地，因为源极是与显示面板的数据线连接电极连接，所以设置源极的厚度大于漏极的厚度，可以使得电流流过的横截面积变大，从而减小整体电阻，使得源极的压降减小，达到降低功耗的效果。需要说明的是，在S420中，在衬底110的表面形成第一电极120时，示例性的，可以通过控制金属溅射工艺的成膜时间来控制第一电极120的成膜厚度。在S470中，在第一钝化层170背离层间绝缘层130一侧的表面形成第二电极180，示例性的，可以通过控制金属溅射工艺的成膜时间来控制第二电极180的成膜厚度。
可选地，参见图1，第一电极120为源极，第二电极180为漏极，第一电极120在衬底110的投影面积大于第二电极180在衬底110的投影面积，且第一电极120在衬底110的投影覆盖部分或全部沟道区143在衬底110的投影；或者，参见图2，第一电极120为漏极，第二电极180为源极，第二电极180 在衬底110的投影面积大于第一电极120在衬底110的投影面积，且第二电极180在衬底110的投影覆盖部分或全部沟道区143在衬底110的投影。
需要说明的是，可以通过图形化处理，形成投影面积不同的第一电极120 和第二电极180。
具体地，源极在衬底110的投影面积大于漏极110在衬底的投影面积，使得在保证源极在衬底110的投影覆盖沟道区143在衬底110的投影的同时，当数据线上的驱动电流数值较大时，将源极在衬底110的投影面积大于漏极110 在衬底的投影面积来提高源极传输大驱动电流的能力。且上述技术方案，在改变源极形状的同时，不用改变漏极的形状，减小了制作成本。其中，第一电极 120在衬底110的投影覆盖沟道区143的面积越大，对于降低衬底110侧的光对有源层140照射形成光生载流子的效果越好。
本实施例的技术方案通过将第一电极120和第二电极180位于不同层的设置，既可以为了降低源极的压降和功耗，将源极的厚度大于漏极的厚度；又可以为了当数据线上的驱动电流数值较大时，将源极在衬底110的投影面积大于漏极110在衬底的投影面积来提高源极传输大驱动电流的能力。
本实施例的技术方案，通过将第一电极120和第二电极180位于不同层的设置，当第一电极120和第二电极180中的一个的形状需要作出改变时，无需同步改变另一个的形状，降低了第一电极120和第二电极180之间的关联度，进而降低了生产成本。其中，第一电极120在衬底110的投影面积覆盖沟道区 143在衬底110的投影面积，使得第一电极120可以反射衬底110背离有源层 140一侧表面的光线，避免沟道区143内部在衬底110背离有源层140一侧表面的光线的作用下产生光生载流子，促使薄膜晶体管在饱和区表现出良好的输出特性。而且，层间绝缘层130背离第一电极120的表面为平面，保证了有源层 140的平坦性，进而提高了薄膜晶体管的电学性能的稳定性。本实施例的技术方案解决了现有技术中源极和漏极同层设计，导致源极和漏极之间的关联度太大，进而导致薄膜晶体管的生产成本较大的问题，达到了降低源极和漏极之间的关联度和生产成本的效果。且有源层140包括金属氧化物半导体材料或者碳纳米管，该薄膜晶体管可以表现出优异的器件性能。
需要说明的是，通过电镀工艺形成厚度较厚或者面积较大的电极层，其形成效率高，制备成本低。
下面具体介绍栅极绝缘层159和栅极160的制备方法，图7是图6中S450 包括的制备方法的流程图。
在上述实施方案的基础上，可选地，参见图7，S450、在有源层背离层间绝缘层一侧的表面形成栅极绝缘层和栅极包括：
S451、在沟道区背离层间绝缘层一侧的表面形成绝缘层。
参见图13，在沟道区143背离层间绝缘层130一侧的表面形成绝缘层151。
S452、在绝缘层背离有源层的表面形成导电层。
参见图14，在绝缘层151背离有源层140的表面形成导电层161。
S453、对导电层进行图形化处理，以形成栅极。
参见图15，通过第四掩膜版对导电层161进行图形化处理，以形成栅极160。
S454、以栅极作为掩膜版，通过自对准工艺对绝缘层进行图形化处理，以形成栅极绝缘层，其中，栅极在衬底的投影和栅极绝缘层在衬底的投影重叠。
参见图16，以栅极160作为掩膜版，通过自对准工艺对绝缘层151进行图形化处理，以形成栅极绝缘层150，其中，栅极160在衬底110的投影和栅极绝缘层150在衬底110的投影重叠。
具体地，栅极160在衬底110的投影和栅极绝缘层150在衬底110的投影重叠，使得在制备好栅极160之后，可以通过栅极160的自对准工艺，以栅极 160作为掩膜版，对栅极绝缘层150所在的膜层进行图形化处理，以得到栅极绝缘层150，节省了掩膜版的数量，节省了薄膜晶体管的制作成本。
可选地，在上述实施方案的技术上，S453对导电层进行图形化处理，以形成栅极包括：
对导电层进行图形化处理，以形成在衬底的投影和沟道区在衬底的投影重叠的栅极。
参见图15，通过第四掩膜版对导电层161进行图形化处理，以形成在衬底 110的投影和沟道区143在衬底110的投影重叠的栅极160。
S454、以栅极作为掩膜版，通过自对准工艺对绝缘层进行图形化处理，以形成栅极绝缘层之后还包括：
以栅极和栅极绝缘层作为掩膜版，对源区和漏区进行高导化处理，其中，源区的导电率大于沟道区的导电率，且漏区的导电率大于沟道区的导电率。
参见图18，以栅极160和栅极绝缘层150作为掩膜版，对源区141和漏区 142进行高导化处理，其中，源区141的导电率大于沟道区143的导电率，且漏区142的导电率大于沟道区143的导电率。
具体地，栅极160在衬底110的投影和沟道区143在衬底110的投影重叠，在制备好栅极160和栅极绝缘层150之后，可以通过栅极160的自对准工艺，以栅极160作为掩膜版，对有源层140的源区141进行高导化处理，以使源区 141的导电率大于沟道区143的导电率，并对有源层140的漏区142进行高导化处理，以使漏区142的导电率大于沟道区143的导电率，在节省了掩膜版的数量和降低薄膜晶体管的制作成本的基础上，使得源区141和源极之间形成良好的欧姆接触，并且使得漏区142和漏极之间形成良好的欧姆接触。
在上述实施方案的基础上，图8是本发明实施例提供的另一种薄膜晶体管的制备方法的流程图，可选地，参见图8，以图1示出的薄膜晶体管为例进行说明，该薄膜晶体管的制备方法包括如下步骤：
S610、提供衬底。
参见图9，提供衬底110。
S620、在衬底的表面形成第一电极。
参见图10，在衬底110的表面形成第一电极120。
S630、在第一电极背离衬底一侧的表面形成层间绝缘层，其中，层间绝缘层背离第一电极的表面为平面，层间绝缘层设置有第一过孔，第一过孔暴露部分第一电极。
参见图11，在第一电极120背离衬底110一侧的表面形成层间绝缘层130，其中，层间绝缘层130背离第一电极120的表面为平面。
S640、在层间绝缘层背离第一电极一侧的表面形成有源层，有源层包括源区、漏区以及位于源区与所述漏区之间的沟道区；第一电极在衬底的投影面积覆盖沟道区在衬底的投影面积，其中，有源层包括金属氧化物半导体材料或者碳纳米管。
参见图12，在层间绝缘层130背离第一电极120一侧的表面形成有源层140，有源层140包括源区141、漏区142及位于源区141和漏区142之间的沟道区143。
S650、在有源层背离层间绝缘层一侧的表面形成栅极绝缘层和栅极，其中，栅极绝缘层位于有源层和栅极之间。
参见图16，在有源层140背离层间绝缘层130一侧的表面形成栅极绝缘层 150和栅极160，其中，栅极绝缘层150位于有源层140和栅极160之间。
S660、在层间绝缘层背离第一电极一侧的表面形成第一钝化层，有源层、栅极绝缘层和栅极位于第一钝化层内，第一钝化层包括第二过孔。
参见图17，在层间绝缘层130背离第一电极120一侧的表面形成第一钝化层170。通过第五掩膜版对第一钝化层170进行图形化，形成第二过孔171。
S670、在第一钝化层背离层间绝缘层一侧的表面形成第二电极。
其中，第一电极为源极，源区通过第一过孔与第一电极连接，第二电极为漏极，第二电极通过第二过孔与有源层的漏区连接；或者，第一电极为漏极，漏区通过第一过孔与第一电极连接，第二电极为源极，第二电极通过第二过孔与有源层的源区连接。
参见图1，可以通过电镀工艺在第一钝化层170背离层间绝缘层130一侧的表面形成第二电极180。
S680、在第一钝化层背离层间绝缘层一侧的表面形成第二钝化层，第二钝化层位于第二电极背离第一钝化层的表面，且延伸至第一钝化层的表面。
继续参考图3，在第一钝化层170背离层间绝缘层130一侧的表面形成第二钝化层190，第二钝化层190位于第二电极180背离第一钝化层170的表面，且延伸至第一钝化层170的表面。
具体地，第二钝化层190具有防尘、防水和绝缘的作用，从而达到了保护第二电极180的效果，第二钝化层190可以包括二氧化硅(SiO2)层和有机物，其中二氧化硅的厚度约为
Figure RE-GDA0003148540160000241
有机物的厚度约为1.2um。
进一步的，继续参考图4，在第二钝化层190背离第一钝化层170一侧的表面形成阳极210和数据线连接电极220，第一电极120为源极，第二电极180 为漏极时，显示单元的阳极210通过第三过孔191与第二电极180连接，数据线连接电极220通过第四过孔192、第五过孔172和第六过孔132与第一电极 120连接。
可选地，以图4为例进行说明，第六过孔132的形成过程如下：可以通过第二掩膜版对层间绝缘层130进行图形化，形成第一过孔131的同时形成第六过孔132。可选地，第五过孔172的形成过程如下：可以是通过第五掩膜版对第一钝化层170进行图形化，形成第二过孔171的同时形成第五过孔172。第三过孔191和第四过孔192的形成过程如下：通过第七掩膜版对第二钝化层190 进行图形化处理，以形成第三过孔191和第四过孔192。具体地，通过第八掩膜版对阳极210和数据线连接电极220所在膜层进行图案化处理，以形成阳极 210和数据线连接电极220。
继续参考图5，第一电极120为漏极，第二电极180为源极时，显示单元的阳极210通过第四过孔192、第五过孔172和第六过孔132与第一电极120 连接；数据线连接电极220通过第三过孔191与第二电极连接。本实施例提供的薄膜晶体管用于在饱和状态下为显示单元提供驱动电流。
需要说明的是，图5示出的第六过孔132、第一过孔131和第五过孔172 的形成过程和图4示出的第六过孔132、第一过孔131和第五过孔172的形成过程类似，此处不再赘述。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种薄膜晶体管，其特征在于，包括：
衬底；
第一电极，所述第一电极位于所述衬底的表面；
层间绝缘层，所述层间绝缘层位于所述第一电极背离所述衬底一侧的表面，所述层间绝缘层背离所述第一电极的表面为平面，所述层间绝缘层设置有第一过孔，所述第一过孔暴露部分所述第一电极；
有源层，所述有源层位于所述层间绝缘层背离所述第一电极一侧的表面，所述有源层包括源区、漏区以及位于所述源区与所述漏区之间的沟道区；所述第一电极在所述衬底的投影面积覆盖所述沟道区在所述衬底的投影面积，其中，所述有源层包括金属氧化物半导体材料或者碳纳米管；
栅极绝缘层和栅极，所述栅极绝缘层和所述栅极层叠设置在所述有源层背离所述层间绝缘层一侧的表面，其中，所述栅极绝缘层位于所述有源层和所述栅极之间；
第一钝化层，所述第一钝化层位于所述层间绝缘层背离所述第一电极一侧的表面，且延伸至所述有源层的表面，所述第一钝化层设置有第二过孔；
第二电极，所述第二电极位于所述第一钝化层背离所述栅极一侧的表面；
所述第一电极为源极，所述源区通过所述第一过孔与所述第一电极连接，第二电极为漏极，所述第二电极通过所述第二过孔与所述漏区连接；或者，所述第一电极为漏极，所述漏区通过所述第一过孔与所述第一电极连接，第二电极为源极，所述第二电极通过所述第二过孔与所述源区连接。
2.权利要求1所述的薄膜晶体管，其特征在于，所述第一电极为源极，第二电极为漏极，所述第一电极的厚度大于所述第二电极的厚度；或者，所述第一电极为漏极，第二电极为源极，所述第二电极的厚度大于所述第一电极的厚度。
3.根据权利要求1或2所述的薄膜晶体管，其特征在于，所述第一电极为源极，第二电极为漏极，所述第一电极在所述衬底的投影面积大于所述第二电极在所述衬底的投影面积，且所述第一电极在所述衬底的投影覆盖部分或全部所述沟道区在所述衬底的投影；或者，所述第一电极为漏极，第二电极为源极，所述第二电极在所述衬底的投影面积大于所述第一电极在所述衬底的投影面积，且所述第二电极在所述衬底的投影覆盖部分或全部所述沟道区在所述衬底的投影。
4.根据权利要求1所述的薄膜晶体管，其特征在于，所述栅极在所述衬底的投影和所述栅极绝缘层在所述衬底的投影重叠。
5.根据权利要求4所述的薄膜晶体管，其特征在于，所述栅极在所述衬底的投影和所述沟道区在所述衬底的投影重叠，所述源区的导电率大于所述沟道区的导电率，且所述漏区的导电率大于所述沟道区的导电率。
6.根据权利要求1所述的薄膜晶体管，其特征在于，所述有源层包括铟、锌、镓、锡、锆以及钽中的至少一种对应的氧化物MO和稀土氧化物RO组成的复合氧化物(MO)x(RO)y薄膜，其中，0<x<1，0.0001≤y≤0.2，x+y＝1，所述稀土氧化物包括氧化镨、氧化铽、氧化镝以及氧化镱中的至少一种。
7.一种薄膜晶体管的制备方法，其特征在于，包括：
提供衬底；
在所述衬底的表面形成第一电极；
在所述第一电极背离所述衬底一侧的表面形成层间绝缘层，其中，所述层间绝缘层背离所述第一电极的表面为平面，所述层间绝缘层设置有第一过孔，所述第一过孔暴露部分所述第一电极；
在所述层间绝缘层背离所述第一电极一侧的表面形成有源层，所述有源层包括源区、漏区以及位于所述源区与所述漏区之间的沟道区；所述第一电极在所述衬底的投影面积覆盖所述沟道区在所述衬底的投影面积，其中，所述有源层包括金属氧化物半导体材料或者碳纳米管；
在所述有源层背离所述层间绝缘层一侧的表面形成栅极绝缘层和栅极，其中，所述栅极绝缘层位于所述有源层和所述栅极之间；
在所述层间绝缘层背离所述第一电极一侧的表面形成第一钝化层，所述有源层、栅极绝缘层和栅极位于所述第一钝化层内，所述第一钝化层包括第二过孔；
在所述第一钝化层背离所述层间绝缘层一侧的表面形成第二电极；
所述第一电极为源极，所述源区通过所述第一过孔与所述第一电极连接，第二电极为漏极，所述第二电极通过所述第二过孔与所述有源层的漏区连接；或者，所述第一电极为漏极，所述漏区通过所述第一过孔与所述第一电极连接，第二电极为源极，所述第二电极通过所述第二过孔与所述有源层的源区连接。
8.根据权利要求7所述的薄膜晶体管的制备方法，其特征在于，在所述有源层背离所述层间绝缘层一侧的表面形成栅极绝缘层和栅极包括：
在所述沟道区背离所述层间绝缘层一侧的表面形成绝缘层；
在所述绝缘层背离所述有源层的表面形成导电层；
对所述导电层进行图形化处理，以形成所述栅极；
以所述栅极作为掩膜版，通过自对准工艺对所述绝缘层进行图形化处理，以形成所述栅极绝缘层，其中，所述栅极在所述衬底的投影和所述栅极绝缘层在所述衬底的投影重叠。
9.根据权利要求8所述的薄膜晶体管的制备方法，其特征在于，对所述导电层进行图形化处理，以形成所述栅极包括：
对所述导电层进行图形化处理，以形成在所述衬底的投影和所述沟道区在所述衬底的投影重叠的栅极；
以所述栅极作为掩膜版，通过自对准工艺对所述绝缘层进行图形化处理，以形成所述栅极绝缘层之后还包括：
以所述栅极和所述栅极绝缘层作为掩膜版，对所述源区和所述漏区进行高导化处理，其中，所述源区的导电率大于所述沟道区的导电率，且所述漏区的导电率大于所述沟道区的导电率。
10.根据权利要求7所述的薄膜晶体管的制备方法，其特征在于，在所述第一钝化层背离所述层间绝缘层一侧的表面形成第二电极之后还包括：
在所述第一钝化层背离所述层间绝缘层一侧的表面形成第二钝化层，所述第二钝化层位于所述第二电极背离所述第一钝化层的表面，且延伸至所述第一钝化层的表面。
CN202110625015.7A 2021-06-04 2021-06-04 一种薄膜晶体管以及薄膜晶体管的制备方法 Pending CN113363328A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110625015.7A CN113363328A (zh) 2021-06-04 2021-06-04 一种薄膜晶体管以及薄膜晶体管的制备方法
PCT/CN2021/124661 WO2022252469A1 (zh) 2021-06-04 2021-10-19 一种薄膜晶体管以及薄膜晶体管的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110625015.7A CN113363328A (zh) 2021-06-04 2021-06-04 一种薄膜晶体管以及薄膜晶体管的制备方法

Publications (1)

Publication Number Publication Date
CN113363328A true CN113363328A (zh) 2021-09-07

Family

ID=77532277

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110625015.7A Pending CN113363328A (zh) 2021-06-04 2021-06-04 一种薄膜晶体管以及薄膜晶体管的制备方法

Country Status (2)

Country Link
CN (1) CN113363328A (zh)
WO (1) WO2022252469A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022252469A1 (zh) * 2021-06-04 2022-12-08 华南理工大学 一种薄膜晶体管以及薄膜晶体管的制备方法
WO2023155803A1 (zh) * 2022-02-16 2023-08-24 京东方科技集团股份有限公司 阵列基板和显示器
WO2024026926A1 (zh) * 2022-08-05 2024-02-08 深圳市华星光电半导体显示技术有限公司 驱动基板及其制备方法、显示面板
WO2024036895A1 (zh) * 2022-08-19 2024-02-22 深圳市华星光电半导体显示技术有限公司 显示面板和电子终端

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07273341A (ja) * 1994-03-30 1995-10-20 Casio Comput Co Ltd 薄膜トランジスタ
CN101650505A (zh) * 2008-08-14 2010-02-17 三星电子株式会社 薄膜晶体管显示面板及其制造方法
CN102082179A (zh) * 2010-11-04 2011-06-01 友达光电股份有限公司 薄膜晶体管与具有此薄膜晶体管的像素结构
US20180190832A1 (en) * 2016-12-30 2018-07-05 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same
US20180337446A1 (en) * 2015-10-09 2018-11-22 Sharp Kabushiki Kaisha Tft substrate, scanning antenna using same, and method for manufacturing tft substrate
US20190079331A1 (en) * 2017-09-12 2019-03-14 Sharp Kabushiki Kaisha Active matrix substrate and demultiplexer circuit
CN111446295A (zh) * 2020-04-08 2020-07-24 深圳市华星光电半导体显示技术有限公司 薄膜晶体管、阵列基板及显示面板
CN111554749A (zh) * 2020-05-14 2020-08-18 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、显示基板和显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113363328A (zh) * 2021-06-04 2021-09-07 华南理工大学 一种薄膜晶体管以及薄膜晶体管的制备方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07273341A (ja) * 1994-03-30 1995-10-20 Casio Comput Co Ltd 薄膜トランジスタ
CN101650505A (zh) * 2008-08-14 2010-02-17 三星电子株式会社 薄膜晶体管显示面板及其制造方法
CN102082179A (zh) * 2010-11-04 2011-06-01 友达光电股份有限公司 薄膜晶体管与具有此薄膜晶体管的像素结构
US20180337446A1 (en) * 2015-10-09 2018-11-22 Sharp Kabushiki Kaisha Tft substrate, scanning antenna using same, and method for manufacturing tft substrate
US20180190832A1 (en) * 2016-12-30 2018-07-05 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same
US20190079331A1 (en) * 2017-09-12 2019-03-14 Sharp Kabushiki Kaisha Active matrix substrate and demultiplexer circuit
CN111446295A (zh) * 2020-04-08 2020-07-24 深圳市华星光电半导体显示技术有限公司 薄膜晶体管、阵列基板及显示面板
CN111554749A (zh) * 2020-05-14 2020-08-18 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、显示基板和显示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022252469A1 (zh) * 2021-06-04 2022-12-08 华南理工大学 一种薄膜晶体管以及薄膜晶体管的制备方法
WO2023155803A1 (zh) * 2022-02-16 2023-08-24 京东方科技集团股份有限公司 阵列基板和显示器
WO2024026926A1 (zh) * 2022-08-05 2024-02-08 深圳市华星光电半导体显示技术有限公司 驱动基板及其制备方法、显示面板
WO2024036895A1 (zh) * 2022-08-19 2024-02-22 深圳市华星光电半导体显示技术有限公司 显示面板和电子终端

Also Published As

Publication number Publication date
WO2022252469A1 (zh) 2022-12-08

Similar Documents

Publication Publication Date Title
CN113363328A (zh) 一种薄膜晶体管以及薄膜晶体管的制备方法
US10403757B2 (en) Top-gate self-aligned metal oxide semiconductor TFT and method of making the same
CN102646699B (zh) 一种氧化物薄膜晶体管及其制备方法
US11817462B2 (en) Thin film transistor, array substrate, and method for fabricating array substrate
US8778722B2 (en) TFT substrate and method for producing TFT substrate
CN104681627B (zh) 阵列基板、薄膜晶体管及制作方法、显示装置
WO2015096292A1 (zh) 阵列基板及其制造方法、显示装置
JP2010041058A (ja) 薄膜トランジスタ基板とその製造方法
CN113809182B (zh) 金属氧化物薄膜晶体管及其制备方法、阵列基板
CN104576682B (zh) 一种有机发光显示装置及其制备方法
US9786791B2 (en) Thin film transistor, array substrate and method of manufacturing the same
CN108878449A (zh) 阵列基板的制作方法、阵列基板及显示装置
EP3252802B1 (en) Thin film transistor manufacturing method and array substrate manufacturing method
CN107516661A (zh) 显示基板、显示装置及显示基板的制作方法
WO2022252470A1 (zh) 一种薄膜晶体管以及薄膜晶体管的制备方法
CN106298815A (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
WO2016123979A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
CN104752464B (zh) 一种有机发光显示装置及其制备方法
US20210234011A1 (en) Thin film transistor, manufacturing method of thin film transistor and display device
KR20140143615A (ko) 산화물 박막 트랜지스터, 제조방법 및 이를 구비한 표시장치용 어레이기판 및 제조방법
CN102437195A (zh) 薄膜晶体管及其制造方法
CN110190071A (zh) 显示基板及其制备方法、显示装置
CN113193033B (zh) 显示面板及显示装置
CN110518072B (zh) 薄膜晶体管及其制备方法和显示装置
CN105633098B (zh) 一种驱动背板及其制备方法和应用

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210907

RJ01 Rejection of invention patent application after publication