JPH07273341A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPH07273341A JPH07273341A JP8270894A JP8270894A JPH07273341A JP H07273341 A JPH07273341 A JP H07273341A JP 8270894 A JP8270894 A JP 8270894A JP 8270894 A JP8270894 A JP 8270894A JP H07273341 A JPH07273341 A JP H07273341A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- gate insulating
- layer portion
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 ゲート絶縁膜の絶縁耐圧を向上させてゲート
電極とソース，ドレイン電極との短絡を確実に防止する
ことができる信頼性の高い薄膜トランジスタを提供す
る。 【構成】 基板１１の上に、ゲート電極１２、ゲート絶
縁膜１３、半導体膜１４，１５、ソース電極１６Ｓおよ
びドレイン電極１６Ｄが堆積した薄膜トランジスタにお
いて、前記ゲート絶縁膜１３を下層部１３ａと上層部１
３ｂとの二層構造に構成し、かつその下層部１３ａと上
層部１３ｂとの間に、下層部１３ａおよび上層部１３ｂ
と異なる材料からなる中間膜１８を設ける。
電極とソース，ドレイン電極との短絡を確実に防止する
ことができる信頼性の高い薄膜トランジスタを提供す
る。 【構成】 基板１１の上に、ゲート電極１２、ゲート絶
縁膜１３、半導体膜１４，１５、ソース電極１６Ｓおよ
びドレイン電極１６Ｄが堆積した薄膜トランジスタにお
いて、前記ゲート絶縁膜１３を下層部１３ａと上層部１
３ｂとの二層構造に構成し、かつその下層部１３ａと上
層部１３ｂとの間に、下層部１３ａおよび上層部１３ｂ
と異なる材料からなる中間膜１８を設ける。
Description
【０００１】
【産業上の利用分野】本発明は液晶表示素子等に用いら
れる薄膜トランジスタに関する。
れる薄膜トランジスタに関する。
【０００２】
【従来の技術】例えばアクティブマトリックス型の液晶
表示素子における能動素子等に用いられる薄膜トランジ
スタとして、ガラス等からなる絶縁性の基板の上にゲー
ト電極を形成し、このゲート電極の上にゲート絶縁膜を
介してアモルファスシリコン（以下、ａ−Ｓｉと記す）
からなるｉ型半導体膜を形成するとともに、このｉ型半
導体膜の上に、不純物をドープしたａ−Ｓｉからなるｎ
型半導体膜を介して、ソース電極とドレイン電極とを形
成した構造のものがある。なお、この構造は、一般に逆
スタガー構造と呼ばれている。
表示素子における能動素子等に用いられる薄膜トランジ
スタとして、ガラス等からなる絶縁性の基板の上にゲー
ト電極を形成し、このゲート電極の上にゲート絶縁膜を
介してアモルファスシリコン（以下、ａ−Ｓｉと記す）
からなるｉ型半導体膜を形成するとともに、このｉ型半
導体膜の上に、不純物をドープしたａ−Ｓｉからなるｎ
型半導体膜を介して、ソース電極とドレイン電極とを形
成した構造のものがある。なお、この構造は、一般に逆
スタガー構造と呼ばれている。
【０００３】この逆スタガー構造の薄膜トランジスタ
は、図２に示す工程で製造されており、この工程につい
て説明すると、次の通りある。
は、図２に示す工程で製造されており、この工程につい
て説明すると、次の通りある。
【０００４】［工程１］まず、図２（ａ）に示すよう
に、ガラス等からなる絶縁性の基板１の上にゲート電極
２を形成し、この後、この基板１の上に、ＳｉＮ（窒化
シリコン）等からなるゲート絶縁膜３と、ａ−Ｓｉから
なるｉ型半導体膜４とを順次成膜するとともに、この上
にｉ型半導体膜４のチャンネル領域を保護するためのＳ
ｉＮ等からなるブロッキング用絶縁膜７を成膜する。
に、ガラス等からなる絶縁性の基板１の上にゲート電極
２を形成し、この後、この基板１の上に、ＳｉＮ（窒化
シリコン）等からなるゲート絶縁膜３と、ａ−Ｓｉから
なるｉ型半導体膜４とを順次成膜するとともに、この上
にｉ型半導体膜４のチャンネル領域を保護するためのＳ
ｉＮ等からなるブロッキング用絶縁膜７を成膜する。
【０００５】［工程２］次に、図２（ｂ）に示すよう
に、前記ブロッキング用絶縁膜７をｉ型半導体膜４のチ
ャンネル領域に対応する形状にパターニングする。
に、前記ブロッキング用絶縁膜７をｉ型半導体膜４のチ
ャンネル領域に対応する形状にパターニングする。
【０００６】［工程３］次に、図２（ｃ）に示すよう
に、不純物をドープしたａ−Ｓｉからなるｎ型半導体膜
５を成膜し、このｎ型半導体膜５の上にソース，ドレイ
ン電極用金属膜６を成膜する。
に、不純物をドープしたａ−Ｓｉからなるｎ型半導体膜
５を成膜し、このｎ型半導体膜５の上にソース，ドレイ
ン電極用金属膜６を成膜する。
【０００７】［工程４］次に、図２（ｄ）に示すよう
に、前記ソース，ドレイン電極用金属膜６とｎ型半導体
膜５とｉ型半導体膜４とを、製造する薄膜トランジスタ
の外形に応じる形状にパターニングし、ついで、前記ソ
ース，ドレイン電極用金属膜６をパターニングしてソー
ス電極６Ｓとドレイン電極６Ｄとを形成するとともに、
前記ｎ型半導体膜５をソース，ドレイン電極６Ｓ，６Ｄ
と同じ形状にパターニングしてこのｎ型半導体膜５をソ
ース，ドレイン電極６Ｓ，６Ｄ間において分離し、薄膜
トランジスタを完成させる。
に、前記ソース，ドレイン電極用金属膜６とｎ型半導体
膜５とｉ型半導体膜４とを、製造する薄膜トランジスタ
の外形に応じる形状にパターニングし、ついで、前記ソ
ース，ドレイン電極用金属膜６をパターニングしてソー
ス電極６Ｓとドレイン電極６Ｄとを形成するとともに、
前記ｎ型半導体膜５をソース，ドレイン電極６Ｓ，６Ｄ
と同じ形状にパターニングしてこのｎ型半導体膜５をソ
ース，ドレイン電極６Ｓ，６Ｄ間において分離し、薄膜
トランジスタを完成させる。
【０００８】ところで、ｉ型半導体膜４のチャンネル領
域の上に直接ｎ型半導体膜５が接していると、このｎ型
半導体膜５をソース，ドレイン電極６Ｓ，６Ｄ間におい
て分離するエッチング時に、ｉ型半導体膜４のチャンネ
ル領域の表面もエッチングされてこのｉ型半導体膜４が
ダメージを受けるが、この製造方法のようにｉ型半導体
膜４のチャンネル領域をブロッキング用絶縁膜７で覆っ
ておけば、ｎ型半導体膜５のエッチング時にｉ型半導体
膜４に対するエッチングを前記ブロッキング用絶縁膜７
で阻止することができるため、ｉ型半導体膜４にダメー
ジを与えることなくｎ型半導体膜５をエッチングするこ
とができる。
域の上に直接ｎ型半導体膜５が接していると、このｎ型
半導体膜５をソース，ドレイン電極６Ｓ，６Ｄ間におい
て分離するエッチング時に、ｉ型半導体膜４のチャンネ
ル領域の表面もエッチングされてこのｉ型半導体膜４が
ダメージを受けるが、この製造方法のようにｉ型半導体
膜４のチャンネル領域をブロッキング用絶縁膜７で覆っ
ておけば、ｎ型半導体膜５のエッチング時にｉ型半導体
膜４に対するエッチングを前記ブロッキング用絶縁膜７
で阻止することができるため、ｉ型半導体膜４にダメー
ジを与えることなくｎ型半導体膜５をエッチングするこ
とができる。
【０００９】
【発明が解決しようとする課題】しかしながら、このよ
うな方法で製造される従来の薄膜トランジスタにおいて
は、ゲート絶縁膜３の上に形成されるｉ型半導体膜４お
よびブロッキング用絶縁膜７をフォトリソグラフィによ
り加工するときに、ゲート絶縁膜３がその加工用のエッ
チング液にさらされるために、ゲート絶縁膜３にピンホ
ール等の欠陥が生じ、この欠陥でゲート電極２とソー
ス，ドレイン電極６Ｓ，６Ｄとが短絡する恐れが生じ、
製造の歩留りが低下するという問題がある。
うな方法で製造される従来の薄膜トランジスタにおいて
は、ゲート絶縁膜３の上に形成されるｉ型半導体膜４お
よびブロッキング用絶縁膜７をフォトリソグラフィによ
り加工するときに、ゲート絶縁膜３がその加工用のエッ
チング液にさらされるために、ゲート絶縁膜３にピンホ
ール等の欠陥が生じ、この欠陥でゲート電極２とソー
ス，ドレイン電極６Ｓ，６Ｄとが短絡する恐れが生じ、
製造の歩留りが低下するという問題がある。
【００１０】ゲート絶縁膜３に欠陥が生じるときの具体
的な例を述べると、例えばｉ型半導体膜４のチャンネル
領域を保護するブロッキング用絶縁膜７が一般にゲート
絶縁膜３と同じ材料のＳｉＮ等で形成されているから、
このブロッキング用絶縁膜７をｉ型半導体膜４のチャン
ネル領域に対応する形状にパターニングする際に、その
エッチング液がａ−Ｓｉからなるｉ型半導体膜４を透過
してゲート絶縁膜３に達し、ブロッキング用絶縁膜７を
エッチングしている間にゲート絶縁膜３もエッチングさ
れてピンホールが発生し、このピンホールでゲート絶縁
膜３の絶縁耐圧が低下し、ゲート電極２とソース，ドレ
イン電極６Ｓ，６Ｄとの短絡が生じる。
的な例を述べると、例えばｉ型半導体膜４のチャンネル
領域を保護するブロッキング用絶縁膜７が一般にゲート
絶縁膜３と同じ材料のＳｉＮ等で形成されているから、
このブロッキング用絶縁膜７をｉ型半導体膜４のチャン
ネル領域に対応する形状にパターニングする際に、その
エッチング液がａ−Ｓｉからなるｉ型半導体膜４を透過
してゲート絶縁膜３に達し、ブロッキング用絶縁膜７を
エッチングしている間にゲート絶縁膜３もエッチングさ
れてピンホールが発生し、このピンホールでゲート絶縁
膜３の絶縁耐圧が低下し、ゲート電極２とソース，ドレ
イン電極６Ｓ，６Ｄとの短絡が生じる。
【００１１】本発明は、このような点に着目してなされ
たもので、その目的とするところは、ゲート絶縁膜の絶
縁耐圧を向上させてゲート電極とソース，ドレイン電極
との短絡を確実に防止することができる信頼性の高い薄
膜トランジスタを提供することにある。
たもので、その目的とするところは、ゲート絶縁膜の絶
縁耐圧を向上させてゲート電極とソース，ドレイン電極
との短絡を確実に防止することができる信頼性の高い薄
膜トランジスタを提供することにある。
【００１２】
【課題を解決するための手段】本発明はこのような目的
を達成するために、基板の上に、ゲート電極、ゲート絶
縁膜、半導体膜、ソース電極およびドレイン電極が形成
された薄膜トランジスタにおいて、前記ゲート絶縁膜を
下層部と上層部との二層構造に構成し、かつその下層部
と上層部との間に、下層部および上層部と異なる材料か
らなる中間膜を設けるようにしたものである。
を達成するために、基板の上に、ゲート電極、ゲート絶
縁膜、半導体膜、ソース電極およびドレイン電極が形成
された薄膜トランジスタにおいて、前記ゲート絶縁膜を
下層部と上層部との二層構造に構成し、かつその下層部
と上層部との間に、下層部および上層部と異なる材料か
らなる中間膜を設けるようにしたものである。
【００１３】
【作用】ゲート絶縁膜が形成された後に、例えばゲート
絶縁膜のエッチングが可能なエッチング液がゲート絶縁
膜に接触した場合に、ゲート絶縁膜の上層部がそのエッ
チング液でエッチングされてピンホールが発生しても、
ゲート絶縁膜の上層部と下層部との間にゲート絶縁膜と
異なる材料つまりそのエッチング液ではエッチングされ
ない中間膜が配置しているから、そのピンホールの進行
が前記中間膜によりくい止められ、下層部へはピンホー
ルが波及せず、したがってゲート絶縁膜の厚さの全体を
貫通するようなピンホールの発生が防止される。
絶縁膜のエッチングが可能なエッチング液がゲート絶縁
膜に接触した場合に、ゲート絶縁膜の上層部がそのエッ
チング液でエッチングされてピンホールが発生しても、
ゲート絶縁膜の上層部と下層部との間にゲート絶縁膜と
異なる材料つまりそのエッチング液ではエッチングされ
ない中間膜が配置しているから、そのピンホールの進行
が前記中間膜によりくい止められ、下層部へはピンホー
ルが波及せず、したがってゲート絶縁膜の厚さの全体を
貫通するようなピンホールの発生が防止される。
【００１４】
【実施例】以下、本発明の一実施例について説明する。
【００１５】図１には、逆スタガー型の薄膜トランジス
タの構造を示してある。この薄膜トランジスタは、ガラ
ス等からなる絶縁性の基板１１の上に形成されたゲート
電極１２と、このゲート電極１２を覆うゲート絶縁膜１
３と、このゲート絶縁膜１３の上にゲート電極１２と対
向して形成されたｉ型半導体膜１４と、このｉ型半導体
膜１４の両側部の上にｎ型半導体膜１５を介して形成さ
れたソース電極１６Ｓおよびドレイン電極１６Ｄとで構
成されている。なお１７はｉ型半導体膜１４のチャンネ
ル領域の上に形成されたブロッキング用絶縁膜である。
タの構造を示してある。この薄膜トランジスタは、ガラ
ス等からなる絶縁性の基板１１の上に形成されたゲート
電極１２と、このゲート電極１２を覆うゲート絶縁膜１
３と、このゲート絶縁膜１３の上にゲート電極１２と対
向して形成されたｉ型半導体膜１４と、このｉ型半導体
膜１４の両側部の上にｎ型半導体膜１５を介して形成さ
れたソース電極１６Ｓおよびドレイン電極１６Ｄとで構
成されている。なお１７はｉ型半導体膜１４のチャンネ
ル領域の上に形成されたブロッキング用絶縁膜である。
【００１６】ゲート絶縁膜１３の材料は例えばＳｉＮ
（窒化シリコン）であり、このゲート絶縁膜１３は下層
部１３ａと上層部１３ｂとの二層構造に構成されてい
る。そしてこのゲート絶縁膜１３の下層部１３ａと上層
部１３ｂとの間に、ゲート絶縁膜１３の材料と異なる例
えばＡｌ2 Ｏ3 （酸化アルミニウム）からなる中間膜１
８が設けられている。
（窒化シリコン）であり、このゲート絶縁膜１３は下層
部１３ａと上層部１３ｂとの二層構造に構成されてい
る。そしてこのゲート絶縁膜１３の下層部１３ａと上層
部１３ｂとの間に、ゲート絶縁膜１３の材料と異なる例
えばＡｌ2 Ｏ3 （酸化アルミニウム）からなる中間膜１
８が設けられている。
【００１７】ゲート絶縁膜１３および中間膜１８を形成
する工程について説明すると、まずゲート電極１２を形
成した基板１１の上にプラズマＣＶＤによりＳｉＮから
なる下層部１３ａを成膜する。次に、この下層部１３ａ
の上に反応性スパッタによりＡｌ2 Ｏ3 からなる中間膜
１８を成膜する。そしてこの中間膜１８の上に再びプラ
ズマＣＶＤによりＳｉＮからなる上層部１３ｂを成膜す
る。これにより下層部１３ａと上層部１３ｂとからなる
ゲート絶縁膜１３、およびその下層部１３ａおよび上層
部１３ｂの間に配置する中間膜１８が形成される。
する工程について説明すると、まずゲート電極１２を形
成した基板１１の上にプラズマＣＶＤによりＳｉＮから
なる下層部１３ａを成膜する。次に、この下層部１３ａ
の上に反応性スパッタによりＡｌ2 Ｏ3 からなる中間膜
１８を成膜する。そしてこの中間膜１８の上に再びプラ
ズマＣＶＤによりＳｉＮからなる上層部１３ｂを成膜す
る。これにより下層部１３ａと上層部１３ｂとからなる
ゲート絶縁膜１３、およびその下層部１３ａおよび上層
部１３ｂの間に配置する中間膜１８が形成される。
【００１８】この後、ゲート絶縁膜１３の上に、ｉ型半
導体膜１４、ｎ型半導体膜１５、ソース，ドレイン電極
１６Ｓ，１６Ｄとを形成して薄膜トランジスタを完成さ
せる。
導体膜１４、ｎ型半導体膜１５、ソース，ドレイン電極
１６Ｓ，１６Ｄとを形成して薄膜トランジスタを完成さ
せる。
【００１９】このような構成の薄膜トランジスタにおい
ては、例えばブロッキング用絶縁膜１７をｉ型半導体膜
１４のチャンネル領域に対応する形状にパターニングす
る際に、そのエッチング液がａ−Ｓｉからなるｉ型半導
体膜１４を透過してゲート絶縁膜１３に達しても、この
ゲート絶縁膜１３の中間部にゲート絶縁膜１３と異なる
材料からなる中間膜１８が配置しているため、ゲート絶
縁膜１３の厚さの全体を貫通するようなピンホールが生
じることがない。
ては、例えばブロッキング用絶縁膜１７をｉ型半導体膜
１４のチャンネル領域に対応する形状にパターニングす
る際に、そのエッチング液がａ−Ｓｉからなるｉ型半導
体膜１４を透過してゲート絶縁膜１３に達しても、この
ゲート絶縁膜１３の中間部にゲート絶縁膜１３と異なる
材料からなる中間膜１８が配置しているため、ゲート絶
縁膜１３の厚さの全体を貫通するようなピンホールが生
じることがない。
【００２０】すなわち、前記エッチング液がゲート絶縁
膜１３の上層部１３ｂに達してこの上層部１３ｂにその
エッチング液によるエッチングでピンホールが発生して
も、ゲート絶縁膜１３の上層部１３ｂと下層部１３ａと
の間にゲート絶縁膜１３と異なる材料つまりそのエッチ
ング液ではエッチングされない中間膜１８が配置してい
るから、そのピンホールの進行が前記中間膜１８により
くい止められ、下層部１３ａへの波及が防止され、した
がってゲート絶縁膜１３の厚さの全体を貫通するピンホ
ールが発生するようなことがない。
膜１３の上層部１３ｂに達してこの上層部１３ｂにその
エッチング液によるエッチングでピンホールが発生して
も、ゲート絶縁膜１３の上層部１３ｂと下層部１３ａと
の間にゲート絶縁膜１３と異なる材料つまりそのエッチ
ング液ではエッチングされない中間膜１８が配置してい
るから、そのピンホールの進行が前記中間膜１８により
くい止められ、下層部１３ａへの波及が防止され、した
がってゲート絶縁膜１３の厚さの全体を貫通するピンホ
ールが発生するようなことがない。
【００２１】このため、ゲート絶縁膜１３の絶縁耐圧が
向上し、ゲート電極１２とソース，ドレイン電極１６
Ｓ，１６Ｄとの短絡が確実に防止され、製造の歩留りが
向上する。
向上し、ゲート電極１２とソース，ドレイン電極１６
Ｓ，１６Ｄとの短絡が確実に防止され、製造の歩留りが
向上する。
【００２２】
【発明の効果】以上説明したように本発明によれば、ゲ
ート絶縁膜を下層部と上層部との二層構造に構成し、そ
の下層部と上層部との間にゲート絶縁膜と異なる材料か
らなる中間膜を設けるようにしたから、ゲート絶縁膜の
絶縁耐圧が向上し、ゲート電極とソース，ドレイン電極
との短絡を確実に防止でき、製造の歩留りを向上させる
ことができる。
ート絶縁膜を下層部と上層部との二層構造に構成し、そ
の下層部と上層部との間にゲート絶縁膜と異なる材料か
らなる中間膜を設けるようにしたから、ゲート絶縁膜の
絶縁耐圧が向上し、ゲート電極とソース，ドレイン電極
との短絡を確実に防止でき、製造の歩留りを向上させる
ことができる。
【図１】本発明の一実施例に係る薄膜トランジスタを示
す断面図。
す断面図。
【図２】従来における薄膜トランジスタの製造工程を示
す断面図。
す断面図。
１１…基板 １２…ゲート電極 １３…ゲート絶縁膜 １３ａ…下層部 １３ｂ…上層部 １４…ｉ型半導体膜 １５…ｎ型半導体膜 １６Ｓ…ソース電極 １６Ｄ…ドレイン電極 １８…中間膜
Claims (2)
- 【請求項１】基板の上に、ゲート電極、ゲート絶縁膜、
半導体膜、ソース電極およびドレイン電極が形成された
薄膜トランジスタにおいて、 前記ゲート絶縁膜を下層部と上層部との二層構造に構成
し、かつその下層部と上層部との間に、下層部および上
層部と異なる材料からなる中間膜を設けたことを特徴と
する薄膜トランジスタ。 - 【請求項２】ゲート絶縁膜の下層部および上層部の材料
がＳｉＮであり、中間膜の材料がＡｌ2 Ｏ3 であること
を特徴とする請求項１に記載の薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8270894A JPH07273341A (ja) | 1994-03-30 | 1994-03-30 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8270894A JPH07273341A (ja) | 1994-03-30 | 1994-03-30 | 薄膜トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07273341A true JPH07273341A (ja) | 1995-10-20 |
Family
ID=13781911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8270894A Pending JPH07273341A (ja) | 1994-03-30 | 1994-03-30 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07273341A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113363328A (zh) * | 2021-06-04 | 2021-09-07 | 华南理工大学 | 一种薄膜晶体管以及薄膜晶体管的制备方法 |
-
1994
- 1994-03-30 JP JP8270894A patent/JPH07273341A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113363328A (zh) * | 2021-06-04 | 2021-09-07 | 华南理工大学 | 一种薄膜晶体管以及薄膜晶体管的制备方法 |
| WO2022252469A1 (zh) * | 2021-06-04 | 2022-12-08 | 华南理工大学 | 一种薄膜晶体管以及薄膜晶体管的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100303134B1 (ko) | 액정표시소자및그제조방법. | |
| US7476898B2 (en) | Thin film and manufacturing method of the same | |
| US5427962A (en) | Method of making a thin film transistor | |
| JP2000077669A (ja) | 薄膜トランジスタ基板およびこれを用いた液晶表示装置 | |
| JPH08236775A (ja) | 薄膜トランジスタおよびその製造方法 | |
| US6236062B1 (en) | Liquid crystal display and thin film transistor with capacitive electrode structure | |
| JPH1048664A (ja) | 液晶表示装置及びその製造方法 | |
| KR970006733B1 (ko) | 박막트랜지스터 제조방법 | |
| JPH06326126A (ja) | 薄膜トランジスタを製造する方法、及びトランジスタを製造する際に用いる中間構造 | |
| JPH07273341A (ja) | 薄膜トランジスタ | |
| JP3114303B2 (ja) | 薄膜トランジスタパネル及びその製造方法 | |
| JPH04275436A (ja) | Ｓｏｉｍｏｓトランジスタ | |
| JP3801687B2 (ja) | 薄膜トランジスタおよびその製法 | |
| US5523187A (en) | Method for the fabrication of liquid crystal display device | |
| JP3358399B2 (ja) | 半導体装置およびその製造方法 | |
| KR100372305B1 (ko) | 액정표시장치의박막트랜지스터기판및그제조방법 | |
| KR950003942B1 (ko) | 액정표시장치의 박막트랜지스터의 제조방법 | |
| JP3344051B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH065624A (ja) | 薄膜トランジスタの製造方法 | |
| JPH04302438A (ja) | 薄膜トランジスタ | |
| JP2000040827A (ja) | 半導体装置並びに半導体装置の製造方法 | |
| JP3131853B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0621465A (ja) | 半導体装置とその作製方法 | |
| JPH02295132A (ja) | 薄膜トランジスタの製造方法 | |
| JPH08204200A (ja) | 薄膜トランジスタ |