JPH07273341A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPH07273341A JPH07273341A JP8270894A JP8270894A JPH07273341A JP H07273341 A JPH07273341 A JP H07273341A JP 8270894 A JP8270894 A JP 8270894A JP 8270894 A JP8270894 A JP 8270894A JP H07273341 A JPH07273341 A JP H07273341A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- gate insulating
- layer portion
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 ゲート絶縁膜の絶縁耐圧を向上させてゲート
電極とソース,ドレイン電極との短絡を確実に防止する
ことができる信頼性の高い薄膜トランジスタを提供す
る。 【構成】 基板11の上に、ゲート電極12、ゲート絶
縁膜13、半導体膜14,15、ソース電極16Sおよ
びドレイン電極16Dが堆積した薄膜トランジスタにお
いて、前記ゲート絶縁膜13を下層部13aと上層部1
3bとの二層構造に構成し、かつその下層部13aと上
層部13bとの間に、下層部13aおよび上層部13b
と異なる材料からなる中間膜18を設ける。
電極とソース,ドレイン電極との短絡を確実に防止する
ことができる信頼性の高い薄膜トランジスタを提供す
る。 【構成】 基板11の上に、ゲート電極12、ゲート絶
縁膜13、半導体膜14,15、ソース電極16Sおよ
びドレイン電極16Dが堆積した薄膜トランジスタにお
いて、前記ゲート絶縁膜13を下層部13aと上層部1
3bとの二層構造に構成し、かつその下層部13aと上
層部13bとの間に、下層部13aおよび上層部13b
と異なる材料からなる中間膜18を設ける。
Description
【0001】
【産業上の利用分野】本発明は液晶表示素子等に用いら
れる薄膜トランジスタに関する。
れる薄膜トランジスタに関する。
【0002】
【従来の技術】例えばアクティブマトリックス型の液晶
表示素子における能動素子等に用いられる薄膜トランジ
スタとして、ガラス等からなる絶縁性の基板の上にゲー
ト電極を形成し、このゲート電極の上にゲート絶縁膜を
介してアモルファスシリコン(以下、a−Siと記す)
からなるi型半導体膜を形成するとともに、このi型半
導体膜の上に、不純物をドープしたa−Siからなるn
型半導体膜を介して、ソース電極とドレイン電極とを形
成した構造のものがある。なお、この構造は、一般に逆
スタガー構造と呼ばれている。
表示素子における能動素子等に用いられる薄膜トランジ
スタとして、ガラス等からなる絶縁性の基板の上にゲー
ト電極を形成し、このゲート電極の上にゲート絶縁膜を
介してアモルファスシリコン(以下、a−Siと記す)
からなるi型半導体膜を形成するとともに、このi型半
導体膜の上に、不純物をドープしたa−Siからなるn
型半導体膜を介して、ソース電極とドレイン電極とを形
成した構造のものがある。なお、この構造は、一般に逆
スタガー構造と呼ばれている。
【0003】この逆スタガー構造の薄膜トランジスタ
は、図2に示す工程で製造されており、この工程につい
て説明すると、次の通りある。
は、図2に示す工程で製造されており、この工程につい
て説明すると、次の通りある。
【0004】[工程1]まず、図2(a)に示すよう
に、ガラス等からなる絶縁性の基板1の上にゲート電極
2を形成し、この後、この基板1の上に、SiN(窒化
シリコン)等からなるゲート絶縁膜3と、a−Siから
なるi型半導体膜4とを順次成膜するとともに、この上
にi型半導体膜4のチャンネル領域を保護するためのS
iN等からなるブロッキング用絶縁膜7を成膜する。
に、ガラス等からなる絶縁性の基板1の上にゲート電極
2を形成し、この後、この基板1の上に、SiN(窒化
シリコン)等からなるゲート絶縁膜3と、a−Siから
なるi型半導体膜4とを順次成膜するとともに、この上
にi型半導体膜4のチャンネル領域を保護するためのS
iN等からなるブロッキング用絶縁膜7を成膜する。
【0005】[工程2]次に、図2(b)に示すよう
に、前記ブロッキング用絶縁膜7をi型半導体膜4のチ
ャンネル領域に対応する形状にパターニングする。
に、前記ブロッキング用絶縁膜7をi型半導体膜4のチ
ャンネル領域に対応する形状にパターニングする。
【0006】[工程3]次に、図2(c)に示すよう
に、不純物をドープしたa−Siからなるn型半導体膜
5を成膜し、このn型半導体膜5の上にソース,ドレイ
ン電極用金属膜6を成膜する。
に、不純物をドープしたa−Siからなるn型半導体膜
5を成膜し、このn型半導体膜5の上にソース,ドレイ
ン電極用金属膜6を成膜する。
【0007】[工程4]次に、図2(d)に示すよう
に、前記ソース,ドレイン電極用金属膜6とn型半導体
膜5とi型半導体膜4とを、製造する薄膜トランジスタ
の外形に応じる形状にパターニングし、ついで、前記ソ
ース,ドレイン電極用金属膜6をパターニングしてソー
ス電極6Sとドレイン電極6Dとを形成するとともに、
前記n型半導体膜5をソース,ドレイン電極6S,6D
と同じ形状にパターニングしてこのn型半導体膜5をソ
ース,ドレイン電極6S,6D間において分離し、薄膜
トランジスタを完成させる。
に、前記ソース,ドレイン電極用金属膜6とn型半導体
膜5とi型半導体膜4とを、製造する薄膜トランジスタ
の外形に応じる形状にパターニングし、ついで、前記ソ
ース,ドレイン電極用金属膜6をパターニングしてソー
ス電極6Sとドレイン電極6Dとを形成するとともに、
前記n型半導体膜5をソース,ドレイン電極6S,6D
と同じ形状にパターニングしてこのn型半導体膜5をソ
ース,ドレイン電極6S,6D間において分離し、薄膜
トランジスタを完成させる。
【0008】ところで、i型半導体膜4のチャンネル領
域の上に直接n型半導体膜5が接していると、このn型
半導体膜5をソース,ドレイン電極6S,6D間におい
て分離するエッチング時に、i型半導体膜4のチャンネ
ル領域の表面もエッチングされてこのi型半導体膜4が
ダメージを受けるが、この製造方法のようにi型半導体
膜4のチャンネル領域をブロッキング用絶縁膜7で覆っ
ておけば、n型半導体膜5のエッチング時にi型半導体
膜4に対するエッチングを前記ブロッキング用絶縁膜7
で阻止することができるため、i型半導体膜4にダメー
ジを与えることなくn型半導体膜5をエッチングするこ
とができる。
域の上に直接n型半導体膜5が接していると、このn型
半導体膜5をソース,ドレイン電極6S,6D間におい
て分離するエッチング時に、i型半導体膜4のチャンネ
ル領域の表面もエッチングされてこのi型半導体膜4が
ダメージを受けるが、この製造方法のようにi型半導体
膜4のチャンネル領域をブロッキング用絶縁膜7で覆っ
ておけば、n型半導体膜5のエッチング時にi型半導体
膜4に対するエッチングを前記ブロッキング用絶縁膜7
で阻止することができるため、i型半導体膜4にダメー
ジを与えることなくn型半導体膜5をエッチングするこ
とができる。
【0009】
【発明が解決しようとする課題】しかしながら、このよ
うな方法で製造される従来の薄膜トランジスタにおいて
は、ゲート絶縁膜3の上に形成されるi型半導体膜4お
よびブロッキング用絶縁膜7をフォトリソグラフィによ
り加工するときに、ゲート絶縁膜3がその加工用のエッ
チング液にさらされるために、ゲート絶縁膜3にピンホ
ール等の欠陥が生じ、この欠陥でゲート電極2とソー
ス,ドレイン電極6S,6Dとが短絡する恐れが生じ、
製造の歩留りが低下するという問題がある。
うな方法で製造される従来の薄膜トランジスタにおいて
は、ゲート絶縁膜3の上に形成されるi型半導体膜4お
よびブロッキング用絶縁膜7をフォトリソグラフィによ
り加工するときに、ゲート絶縁膜3がその加工用のエッ
チング液にさらされるために、ゲート絶縁膜3にピンホ
ール等の欠陥が生じ、この欠陥でゲート電極2とソー
ス,ドレイン電極6S,6Dとが短絡する恐れが生じ、
製造の歩留りが低下するという問題がある。
【0010】ゲート絶縁膜3に欠陥が生じるときの具体
的な例を述べると、例えばi型半導体膜4のチャンネル
領域を保護するブロッキング用絶縁膜7が一般にゲート
絶縁膜3と同じ材料のSiN等で形成されているから、
このブロッキング用絶縁膜7をi型半導体膜4のチャン
ネル領域に対応する形状にパターニングする際に、その
エッチング液がa−Siからなるi型半導体膜4を透過
してゲート絶縁膜3に達し、ブロッキング用絶縁膜7を
エッチングしている間にゲート絶縁膜3もエッチングさ
れてピンホールが発生し、このピンホールでゲート絶縁
膜3の絶縁耐圧が低下し、ゲート電極2とソース,ドレ
イン電極6S,6Dとの短絡が生じる。
的な例を述べると、例えばi型半導体膜4のチャンネル
領域を保護するブロッキング用絶縁膜7が一般にゲート
絶縁膜3と同じ材料のSiN等で形成されているから、
このブロッキング用絶縁膜7をi型半導体膜4のチャン
ネル領域に対応する形状にパターニングする際に、その
エッチング液がa−Siからなるi型半導体膜4を透過
してゲート絶縁膜3に達し、ブロッキング用絶縁膜7を
エッチングしている間にゲート絶縁膜3もエッチングさ
れてピンホールが発生し、このピンホールでゲート絶縁
膜3の絶縁耐圧が低下し、ゲート電極2とソース,ドレ
イン電極6S,6Dとの短絡が生じる。
【0011】本発明は、このような点に着目してなされ
たもので、その目的とするところは、ゲート絶縁膜の絶
縁耐圧を向上させてゲート電極とソース,ドレイン電極
との短絡を確実に防止することができる信頼性の高い薄
膜トランジスタを提供することにある。
たもので、その目的とするところは、ゲート絶縁膜の絶
縁耐圧を向上させてゲート電極とソース,ドレイン電極
との短絡を確実に防止することができる信頼性の高い薄
膜トランジスタを提供することにある。
【0012】
【課題を解決するための手段】本発明はこのような目的
を達成するために、基板の上に、ゲート電極、ゲート絶
縁膜、半導体膜、ソース電極およびドレイン電極が形成
された薄膜トランジスタにおいて、前記ゲート絶縁膜を
下層部と上層部との二層構造に構成し、かつその下層部
と上層部との間に、下層部および上層部と異なる材料か
らなる中間膜を設けるようにしたものである。
を達成するために、基板の上に、ゲート電極、ゲート絶
縁膜、半導体膜、ソース電極およびドレイン電極が形成
された薄膜トランジスタにおいて、前記ゲート絶縁膜を
下層部と上層部との二層構造に構成し、かつその下層部
と上層部との間に、下層部および上層部と異なる材料か
らなる中間膜を設けるようにしたものである。
【0013】
【作用】ゲート絶縁膜が形成された後に、例えばゲート
絶縁膜のエッチングが可能なエッチング液がゲート絶縁
膜に接触した場合に、ゲート絶縁膜の上層部がそのエッ
チング液でエッチングされてピンホールが発生しても、
ゲート絶縁膜の上層部と下層部との間にゲート絶縁膜と
異なる材料つまりそのエッチング液ではエッチングされ
ない中間膜が配置しているから、そのピンホールの進行
が前記中間膜によりくい止められ、下層部へはピンホー
ルが波及せず、したがってゲート絶縁膜の厚さの全体を
貫通するようなピンホールの発生が防止される。
絶縁膜のエッチングが可能なエッチング液がゲート絶縁
膜に接触した場合に、ゲート絶縁膜の上層部がそのエッ
チング液でエッチングされてピンホールが発生しても、
ゲート絶縁膜の上層部と下層部との間にゲート絶縁膜と
異なる材料つまりそのエッチング液ではエッチングされ
ない中間膜が配置しているから、そのピンホールの進行
が前記中間膜によりくい止められ、下層部へはピンホー
ルが波及せず、したがってゲート絶縁膜の厚さの全体を
貫通するようなピンホールの発生が防止される。
【0014】
【実施例】以下、本発明の一実施例について説明する。
【0015】図1には、逆スタガー型の薄膜トランジス
タの構造を示してある。この薄膜トランジスタは、ガラ
ス等からなる絶縁性の基板11の上に形成されたゲート
電極12と、このゲート電極12を覆うゲート絶縁膜1
3と、このゲート絶縁膜13の上にゲート電極12と対
向して形成されたi型半導体膜14と、このi型半導体
膜14の両側部の上にn型半導体膜15を介して形成さ
れたソース電極16Sおよびドレイン電極16Dとで構
成されている。なお17はi型半導体膜14のチャンネ
ル領域の上に形成されたブロッキング用絶縁膜である。
タの構造を示してある。この薄膜トランジスタは、ガラ
ス等からなる絶縁性の基板11の上に形成されたゲート
電極12と、このゲート電極12を覆うゲート絶縁膜1
3と、このゲート絶縁膜13の上にゲート電極12と対
向して形成されたi型半導体膜14と、このi型半導体
膜14の両側部の上にn型半導体膜15を介して形成さ
れたソース電極16Sおよびドレイン電極16Dとで構
成されている。なお17はi型半導体膜14のチャンネ
ル領域の上に形成されたブロッキング用絶縁膜である。
【0016】ゲート絶縁膜13の材料は例えばSiN
(窒化シリコン)であり、このゲート絶縁膜13は下層
部13aと上層部13bとの二層構造に構成されてい
る。そしてこのゲート絶縁膜13の下層部13aと上層
部13bとの間に、ゲート絶縁膜13の材料と異なる例
えばAl2 O3 (酸化アルミニウム)からなる中間膜1
8が設けられている。
(窒化シリコン)であり、このゲート絶縁膜13は下層
部13aと上層部13bとの二層構造に構成されてい
る。そしてこのゲート絶縁膜13の下層部13aと上層
部13bとの間に、ゲート絶縁膜13の材料と異なる例
えばAl2 O3 (酸化アルミニウム)からなる中間膜1
8が設けられている。
【0017】ゲート絶縁膜13および中間膜18を形成
する工程について説明すると、まずゲート電極12を形
成した基板11の上にプラズマCVDによりSiNから
なる下層部13aを成膜する。次に、この下層部13a
の上に反応性スパッタによりAl2 O3 からなる中間膜
18を成膜する。そしてこの中間膜18の上に再びプラ
ズマCVDによりSiNからなる上層部13bを成膜す
る。これにより下層部13aと上層部13bとからなる
ゲート絶縁膜13、およびその下層部13aおよび上層
部13bの間に配置する中間膜18が形成される。
する工程について説明すると、まずゲート電極12を形
成した基板11の上にプラズマCVDによりSiNから
なる下層部13aを成膜する。次に、この下層部13a
の上に反応性スパッタによりAl2 O3 からなる中間膜
18を成膜する。そしてこの中間膜18の上に再びプラ
ズマCVDによりSiNからなる上層部13bを成膜す
る。これにより下層部13aと上層部13bとからなる
ゲート絶縁膜13、およびその下層部13aおよび上層
部13bの間に配置する中間膜18が形成される。
【0018】この後、ゲート絶縁膜13の上に、i型半
導体膜14、n型半導体膜15、ソース,ドレイン電極
16S,16Dとを形成して薄膜トランジスタを完成さ
せる。
導体膜14、n型半導体膜15、ソース,ドレイン電極
16S,16Dとを形成して薄膜トランジスタを完成さ
せる。
【0019】このような構成の薄膜トランジスタにおい
ては、例えばブロッキング用絶縁膜17をi型半導体膜
14のチャンネル領域に対応する形状にパターニングす
る際に、そのエッチング液がa−Siからなるi型半導
体膜14を透過してゲート絶縁膜13に達しても、この
ゲート絶縁膜13の中間部にゲート絶縁膜13と異なる
材料からなる中間膜18が配置しているため、ゲート絶
縁膜13の厚さの全体を貫通するようなピンホールが生
じることがない。
ては、例えばブロッキング用絶縁膜17をi型半導体膜
14のチャンネル領域に対応する形状にパターニングす
る際に、そのエッチング液がa−Siからなるi型半導
体膜14を透過してゲート絶縁膜13に達しても、この
ゲート絶縁膜13の中間部にゲート絶縁膜13と異なる
材料からなる中間膜18が配置しているため、ゲート絶
縁膜13の厚さの全体を貫通するようなピンホールが生
じることがない。
【0020】すなわち、前記エッチング液がゲート絶縁
膜13の上層部13bに達してこの上層部13bにその
エッチング液によるエッチングでピンホールが発生して
も、ゲート絶縁膜13の上層部13bと下層部13aと
の間にゲート絶縁膜13と異なる材料つまりそのエッチ
ング液ではエッチングされない中間膜18が配置してい
るから、そのピンホールの進行が前記中間膜18により
くい止められ、下層部13aへの波及が防止され、した
がってゲート絶縁膜13の厚さの全体を貫通するピンホ
ールが発生するようなことがない。
膜13の上層部13bに達してこの上層部13bにその
エッチング液によるエッチングでピンホールが発生して
も、ゲート絶縁膜13の上層部13bと下層部13aと
の間にゲート絶縁膜13と異なる材料つまりそのエッチ
ング液ではエッチングされない中間膜18が配置してい
るから、そのピンホールの進行が前記中間膜18により
くい止められ、下層部13aへの波及が防止され、した
がってゲート絶縁膜13の厚さの全体を貫通するピンホ
ールが発生するようなことがない。
【0021】このため、ゲート絶縁膜13の絶縁耐圧が
向上し、ゲート電極12とソース,ドレイン電極16
S,16Dとの短絡が確実に防止され、製造の歩留りが
向上する。
向上し、ゲート電極12とソース,ドレイン電極16
S,16Dとの短絡が確実に防止され、製造の歩留りが
向上する。
【0022】
【発明の効果】以上説明したように本発明によれば、ゲ
ート絶縁膜を下層部と上層部との二層構造に構成し、そ
の下層部と上層部との間にゲート絶縁膜と異なる材料か
らなる中間膜を設けるようにしたから、ゲート絶縁膜の
絶縁耐圧が向上し、ゲート電極とソース,ドレイン電極
との短絡を確実に防止でき、製造の歩留りを向上させる
ことができる。
ート絶縁膜を下層部と上層部との二層構造に構成し、そ
の下層部と上層部との間にゲート絶縁膜と異なる材料か
らなる中間膜を設けるようにしたから、ゲート絶縁膜の
絶縁耐圧が向上し、ゲート電極とソース,ドレイン電極
との短絡を確実に防止でき、製造の歩留りを向上させる
ことができる。
【図1】本発明の一実施例に係る薄膜トランジスタを示
す断面図。
す断面図。
【図2】従来における薄膜トランジスタの製造工程を示
す断面図。
す断面図。
11…基板 12…ゲート電極 13…ゲート絶縁膜 13a…下層部 13b…上層部 14…i型半導体膜 15…n型半導体膜 16S…ソース電極 16D…ドレイン電極 18…中間膜
Claims (2)
- 【請求項1】基板の上に、ゲート電極、ゲート絶縁膜、
半導体膜、ソース電極およびドレイン電極が形成された
薄膜トランジスタにおいて、 前記ゲート絶縁膜を下層部と上層部との二層構造に構成
し、かつその下層部と上層部との間に、下層部および上
層部と異なる材料からなる中間膜を設けたことを特徴と
する薄膜トランジスタ。 - 【請求項2】ゲート絶縁膜の下層部および上層部の材料
がSiNであり、中間膜の材料がAl2 O3 であること
を特徴とする請求項1に記載の薄膜トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8270894A JPH07273341A (ja) | 1994-03-30 | 1994-03-30 | 薄膜トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8270894A JPH07273341A (ja) | 1994-03-30 | 1994-03-30 | 薄膜トランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07273341A true JPH07273341A (ja) | 1995-10-20 |
Family
ID=13781911
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8270894A Pending JPH07273341A (ja) | 1994-03-30 | 1994-03-30 | 薄膜トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07273341A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113363328A (zh) * | 2021-06-04 | 2021-09-07 | 华南理工大学 | 一种薄膜晶体管以及薄膜晶体管的制备方法 |
-
1994
- 1994-03-30 JP JP8270894A patent/JPH07273341A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113363328A (zh) * | 2021-06-04 | 2021-09-07 | 华南理工大学 | 一种薄膜晶体管以及薄膜晶体管的制备方法 |
WO2022252469A1 (zh) * | 2021-06-04 | 2022-12-08 | 华南理工大学 | 一种薄膜晶体管以及薄膜晶体管的制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100303134B1 (ko) | 액정표시소자및그제조방법. | |
US7476898B2 (en) | Thin film and manufacturing method of the same | |
US5427962A (en) | Method of making a thin film transistor | |
JP2000077669A (ja) | 薄膜トランジスタ基板およびこれを用いた液晶表示装置 | |
JPH08236775A (ja) | 薄膜トランジスタおよびその製造方法 | |
US6236062B1 (en) | Liquid crystal display and thin film transistor with capacitive electrode structure | |
JPH1048664A (ja) | 液晶表示装置及びその製造方法 | |
KR970006733B1 (ko) | 박막트랜지스터 제조방법 | |
JPH06326126A (ja) | 薄膜トランジスタを製造する方法、及びトランジスタを製造する際に用いる中間構造 | |
JPH07273341A (ja) | 薄膜トランジスタ | |
JP3114303B2 (ja) | 薄膜トランジスタパネル及びその製造方法 | |
JPH04275436A (ja) | Soimosトランジスタ | |
JP3801687B2 (ja) | 薄膜トランジスタおよびその製法 | |
US5523187A (en) | Method for the fabrication of liquid crystal display device | |
JP3358399B2 (ja) | 半導体装置およびその製造方法 | |
KR100372305B1 (ko) | 액정표시장치의박막트랜지스터기판및그제조방법 | |
KR950003942B1 (ko) | 액정표시장치의 박막트랜지스터의 제조방법 | |
JP3344051B2 (ja) | 薄膜トランジスタの製造方法 | |
JPH065624A (ja) | 薄膜トランジスタの製造方法 | |
JPH04302438A (ja) | 薄膜トランジスタ | |
JP2000040827A (ja) | 半導体装置並びに半導体装置の製造方法 | |
JP3131853B2 (ja) | 薄膜トランジスタの製造方法 | |
JPH0621465A (ja) | 半導体装置とその作製方法 | |
JPH02295132A (ja) | 薄膜トランジスタの製造方法 | |
JPH08204200A (ja) | 薄膜トランジスタ |