JPH06326126A - 薄膜トランジスタを製造する方法、及びトランジスタを製造する際に用いる中間構造 - Google Patents
薄膜トランジスタを製造する方法、及びトランジスタを製造する際に用いる中間構造Info
- Publication number
- JPH06326126A JPH06326126A JP6065363A JP6536394A JPH06326126A JP H06326126 A JPH06326126 A JP H06326126A JP 6065363 A JP6065363 A JP 6065363A JP 6536394 A JP6536394 A JP 6536394A JP H06326126 A JPH06326126 A JP H06326126A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- cap
- island
- dielectric
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000010409 thin film Substances 0.000 title claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 23
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 23
- 239000010703 silicon Substances 0.000 claims abstract description 23
- 239000000463 material Substances 0.000 claims abstract description 20
- 239000002184 metal Substances 0.000 claims abstract description 19
- 239000003989 dielectric material Substances 0.000 claims abstract description 10
- 238000000151 deposition Methods 0.000 claims abstract 4
- 239000010410 layer Substances 0.000 claims description 115
- 238000005530 etching Methods 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 22
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 21
- 229920002120 photoresistant polymer Polymers 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 11
- 238000002161 passivation Methods 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- 230000001681 protective effect Effects 0.000 claims 5
- 230000005855 radiation Effects 0.000 claims 3
- 238000009825 accumulation Methods 0.000 claims 2
- 239000012212 insulator Substances 0.000 claims 2
- 239000004020 conductor Substances 0.000 claims 1
- 239000011241 protective layer Substances 0.000 claims 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 abstract description 16
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 9
- 239000000758 substrate Substances 0.000 abstract description 5
- 238000009413 insulation Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 15
- 238000001020 plasma etching Methods 0.000 description 6
- 238000010276 construction Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000005669 field effect Effects 0.000 description 4
- 238000000059 patterning Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0331—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers for lift-off processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/10—Lift-off masking
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
- Y10S438/951—Lift-off
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 ソース接点及びドレイン接点の整合を改善す
ることのできる薄膜トランジスタを製造する方法を提供
する。 【構成】 薄膜電界効果トランジスタを作成する際に、
ソース接点及びドレイン接点を沈積する位置の間で、ゲ
ートＧの上方に最初に誘電体アイランドを形成する。張
り出している縁を有している誘電体キャップをアイラン
ド上に形成する。次に、ソース−ドレイン接点を形成す
るＳＤ金属の層６５を沈積する。張り出し部があるた
め、ＳＤ金属はキャップ全体を被覆せず、キャップの一
部は露出したままに残り、エッチャントによって侵食が
可能になる。エッチャントを適用すると、アイランド及
びキャップがエッチングによって除かれ、こうして、キ
ャップを被覆したＳＤ金属が持ち上がり、アイランドの
分だけ隔てられ、完全に形成されたソース接点及びドレ
イン接点が所定位置に残る。
ることのできる薄膜トランジスタを製造する方法を提供
する。 【構成】 薄膜電界効果トランジスタを作成する際に、
ソース接点及びドレイン接点を沈積する位置の間で、ゲ
ートＧの上方に最初に誘電体アイランドを形成する。張
り出している縁を有している誘電体キャップをアイラン
ド上に形成する。次に、ソース−ドレイン接点を形成す
るＳＤ金属の層６５を沈積する。張り出し部があるた
め、ＳＤ金属はキャップ全体を被覆せず、キャップの一
部は露出したままに残り、エッチャントによって侵食が
可能になる。エッチャントを適用すると、アイランド及
びキャップがエッチングによって除かれ、こうして、キ
ャップを被覆したＳＤ金属が持ち上がり、アイランドの
分だけ隔てられ、完全に形成されたソース接点及びドレ
イン接点が所定位置に残る。
Description
【０００１】
【関連出願】本発明は、１９９３年３月１日にＧ．ポッ
シン等の名前で出願され、本出願の出願人に譲渡された
係属中の米国特許出願番号第０８／０２４０５０号と関
連する。
シン等の名前で出願され、本出願の出願人に譲渡された
係属中の米国特許出願番号第０８／０２４０５０号と関
連する。
【０００２】
【産業上の利用分野】本発明は、薄膜電界効果トランジ
スタの製造に関し、特に、このようなトランジスタのソ
ース−ドレイン接点をパターン決めする方法に関する。
スタの製造に関し、特に、このようなトランジスタのソ
ース−ドレイン接点をパターン決めする方法に関する。
【０００３】
【従来の技術】ある形式の作像及び表示装置では、各々
の画素に薄膜電界効果トランジスタ（ＴＦＴ）が付設さ
れている。ＴＦＴは、いくつもの理由で小さくなければ
ならない。第１に、それがなければ光の収集又は光の制
御に専用される画素内の空間を費す。第２に、画素自体
が小さいため、ＴＦＴは小さくなければならない。８イ
ンチ×８インチの寸法の板の上に百万個を超える画素が
構成されていることがある。第３に、（ａ）合計ゲート
静電容量、（ｂ）ゲート・ソース間静電容量、及び
（ｃ）ゲート・ドレイン間静電容量を最小限に抑えるた
めに、ＴＦＴを小さくしなければならない。
の画素に薄膜電界効果トランジスタ（ＴＦＴ）が付設さ
れている。ＴＦＴは、いくつもの理由で小さくなければ
ならない。第１に、それがなければ光の収集又は光の制
御に専用される画素内の空間を費す。第２に、画素自体
が小さいため、ＴＦＴは小さくなければならない。８イ
ンチ×８インチの寸法の板の上に百万個を超える画素が
構成されていることがある。第３に、（ａ）合計ゲート
静電容量、（ｂ）ゲート・ソース間静電容量、及び
（ｃ）ゲート・ドレイン間静電容量を最小限に抑えるた
めに、ＴＦＴを小さくしなければならない。
【０００４】合計ゲート静電容量を小さくするのは、作
像又は表示装置にある１行のＴＦＴを制御するアドレス
線（即ち、走査線）の合計静電容量を減少させるためで
ある。このアドレス線の充電時間は、線の抵抗と線の静
電容量との積によって制御される。アドレス線の充電時
間を決定する際、合計ゲート静電容量が線の静電容量に
加えられる。
像又は表示装置にある１行のＴＦＴを制御するアドレス
線（即ち、走査線）の合計静電容量を減少させるためで
ある。このアドレス線の充電時間は、線の抵抗と線の静
電容量との積によって制御される。アドレス線の充電時
間を決定する際、合計ゲート静電容量が線の静電容量に
加えられる。
【０００５】ゲートに接続されている入力アドレス線
と、ソース又はドレインに接続されている作像又は表示
素子との間の結合静電容量を最小限に抑えるために、ソ
ース・ドレイン間及びソース・ゲート間の静電容量を小
さくすべきである。静電容量を小さくしようとすれば、
ＴＦＴにおけるゲート・ドレインとゲート・ソースとの
重なりを極く小さく抑えるべきである。しかしながら、
その重なりが正確に所望の大きさになるような小さいＴ
ＦＴを製造するのは困難であることがある。１つの理由
は、ソース及びドレインを形成するために、写真製版過
程が通常用いられているからである。この過程では、所
定の装置の配置に対して考慮に入れなければならない約
２ミクロン又はそれ以上の典型的な位置決めの整合外れ
がある。この大きさの整合外れのため、ゲートがソース
及びドレインと重なっている領域は、この整合外れを見
込んで、整合外れがない場合に必要とされるよりも大き
くしなければならない。このような寸法の増大により、
前に述べた静電容量が増加するが、これは望ましくな
い。
と、ソース又はドレインに接続されている作像又は表示
素子との間の結合静電容量を最小限に抑えるために、ソ
ース・ドレイン間及びソース・ゲート間の静電容量を小
さくすべきである。静電容量を小さくしようとすれば、
ＴＦＴにおけるゲート・ドレインとゲート・ソースとの
重なりを極く小さく抑えるべきである。しかしながら、
その重なりが正確に所望の大きさになるような小さいＴ
ＦＴを製造するのは困難であることがある。１つの理由
は、ソース及びドレインを形成するために、写真製版過
程が通常用いられているからである。この過程では、所
定の装置の配置に対して考慮に入れなければならない約
２ミクロン又はそれ以上の典型的な位置決めの整合外れ
がある。この大きさの整合外れのため、ゲートがソース
及びドレインと重なっている領域は、この整合外れを見
込んで、整合外れがない場合に必要とされるよりも大き
くしなければならない。このような寸法の増大により、
前に述べた静電容量が増加するが、これは望ましくな
い。
【０００６】この整合外れを減少させる１つの方式が、
１９９１年４月２３日にＧ．ポッシン等に付与され、本
出願人に譲渡された米国特許番号第５０１００２７号に
記載されている。この特許は、薄膜トランジスタを作成
するためのセルフアライン方式を説明しており、ここで
引用されるべきものである。他の方式が、前に引用した
Ｇ．ポッシン等の係属中の米国特許出願番号第０８／０
２４０５０号（出願人控え番号ＲＤ−２１４１２）に記
載されており、これもここで引用されるべきものであ
る。
１９９１年４月２３日にＧ．ポッシン等に付与され、本
出願人に譲渡された米国特許番号第５０１００２７号に
記載されている。この特許は、薄膜トランジスタを作成
するためのセルフアライン方式を説明しており、ここで
引用されるべきものである。他の方式が、前に引用した
Ｇ．ポッシン等の係属中の米国特許出願番号第０８／０
２４０５０号（出願人控え番号ＲＤ−２１４１２）に記
載されており、これもここで引用されるべきものであ
る。
【０００７】
【発明の目的】本発明の１つの目的は、薄膜トランジス
タを製造する際のソース接点及びドレイン接点の整合を
改善することである。本発明の他の目的は、寸法を小さ
くした薄膜トランジスタを提供することである。
タを製造する際のソース接点及びドレイン接点の整合を
改善することである。本発明の他の目的は、寸法を小さ
くした薄膜トランジスタを提供することである。
【０００８】
【発明の要約】簡単に言うと、本発明の好ましい実施例
によれば、薄膜電界効果トランジスタを作成する際に、
ソースとドレインとの間に誘電体アイランドを形成す
る。アイランドから張り出すキャップを作成する。次
に、ソース接点及びドレイン接点を形成する材料の被覆
を沈積する。その後、エッチャントを適用し、そのエッ
チャントがアイランドをエッチングして除き、こうし
て、キャップを被覆した材料が持ち上がるようにして、
ソース接点及びドレイン接点を所定位置に残す。
によれば、薄膜電界効果トランジスタを作成する際に、
ソースとドレインとの間に誘電体アイランドを形成す
る。アイランドから張り出すキャップを作成する。次
に、ソース接点及びドレイン接点を形成する材料の被覆
を沈積する。その後、エッチャントを適用し、そのエッ
チャントがアイランドをエッチングして除き、こうし
て、キャップを被覆した材料が持ち上がるようにして、
ソース接点及びドレイン接点を所定位置に残す。
【０００９】本発明の新規と考えられる特徴は、特許請
求の範囲に具体的に記載してあるが、本発明自体の構
成、作用、並びにその他の目的及び利点は、以下図面に
ついて説明するところから最もよく理解されよう。
求の範囲に具体的に記載してあるが、本発明自体の構
成、作用、並びにその他の目的及び利点は、以下図面に
ついて説明するところから最もよく理解されよう。
【００１０】
【実施例】図１は従来公知の形式のＴＦＴを示す。同図
には、ゲート電極Ｇと、ソース電極又は接点Ｓ及びドレ
イン電極又は接点Ｄの各々との間に重なりＯが示されて
いる。金属のソース電極及びドレイン電極は、典型的に
はシリコンで構成されているトランジスタの半導体層１
０に薄いＮ＋形シリコン層１１を介して取り付けられて
いる。金属のゲート電極は絶縁層１２によって半導体層
１０から隔てられている。ゲート電極Ｇの上方の半導体
層１０には、主にドレイン電極Ｄ及びソース電極Ｓとそ
れぞれ重なっている領域で、チャンネル領域が存在して
いる。
には、ゲート電極Ｇと、ソース電極又は接点Ｓ及びドレ
イン電極又は接点Ｄの各々との間に重なりＯが示されて
いる。金属のソース電極及びドレイン電極は、典型的に
はシリコンで構成されているトランジスタの半導体層１
０に薄いＮ＋形シリコン層１１を介して取り付けられて
いる。金属のゲート電極は絶縁層１２によって半導体層
１０から隔てられている。ゲート電極Ｇの上方の半導体
層１０には、主にドレイン電極Ｄ及びソース電極Ｓとそ
れぞれ重なっている領域で、チャンネル領域が存在して
いる。
【００１１】静電容量を小さくしようとするとき、重な
りＯを小さく抑えるべきである。しかしながら、重なり
が正確に所望の大きさとなるような小さいＴＦＴを製造
することは、１つには、ソース接点及びドレイン接点を
形成するのに通常用いられる写真製版過程によって約２
ミクロン又はそれ以上の典型的な位置決めの整合外れが
生ずるため、困難であることがわかっている。この位置
決めの整合外れのため、ゲート電極がソース接点及びド
レイン接点と重なる領域は、この整合外れを見込んで、
整合外れがない場合よりも大きくすることが必要にな
り、このため、前に述べた静電容量の望ましくない増加
が生じる。
りＯを小さく抑えるべきである。しかしながら、重なり
が正確に所望の大きさとなるような小さいＴＦＴを製造
することは、１つには、ソース接点及びドレイン接点を
形成するのに通常用いられる写真製版過程によって約２
ミクロン又はそれ以上の典型的な位置決めの整合外れが
生ずるため、困難であることがわかっている。この位置
決めの整合外れのため、ゲート電極がソース接点及びド
レイン接点と重なる領域は、この整合外れを見込んで、
整合外れがない場合よりも大きくすることが必要にな
り、このため、前に述べた静電容量の望ましくない増加
が生じる。
【００１２】図２は出発構造を示しており、この出発構
造は、公知の技術を用いて作成することができる。基板
（又は支持体）２０は硝子で構成することができるが、
４００ナノメータ（ｎｍ）範囲内の紫外線に対して十分
透明であれば、その代わりにその他の材料に置き換えて
もよい。ゲート電極Ｇがスパッタリング等によって基板
又は支持体２０の上に沈積され、普通の方法によって形
成される。その後、ゲート電極Ｇ及び基板２０の上に、
絶縁層２１及びシリコン層２２を順次重ねる。その後、
図３に示すように、窒化シリコンのような誘電体材料か
らアイランド３４を構成する。アイランド３４は、それ
を形成するために、前に引用した米国特許番号第５０１
００２７号に記載されているようなセルフアライン方式
を用いることによって、ソース領域とドレイン領域との
間でゲートに中心合わせする。次に、アイランド３４の
上に縁３３を有しているキャップ３２を形成する。縁３
３は、次の工程で沈積される材料が領域３１に蓄積する
のを防止する。
造は、公知の技術を用いて作成することができる。基板
（又は支持体）２０は硝子で構成することができるが、
４００ナノメータ（ｎｍ）範囲内の紫外線に対して十分
透明であれば、その代わりにその他の材料に置き換えて
もよい。ゲート電極Ｇがスパッタリング等によって基板
又は支持体２０の上に沈積され、普通の方法によって形
成される。その後、ゲート電極Ｇ及び基板２０の上に、
絶縁層２１及びシリコン層２２を順次重ねる。その後、
図３に示すように、窒化シリコンのような誘電体材料か
らアイランド３４を構成する。アイランド３４は、それ
を形成するために、前に引用した米国特許番号第５０１
００２７号に記載されているようなセルフアライン方式
を用いることによって、ソース領域とドレイン領域との
間でゲートに中心合わせする。次に、アイランド３４の
上に縁３３を有しているキャップ３２を形成する。縁３
３は、次の工程で沈積される材料が領域３１に蓄積する
のを防止する。
【００１３】次の工程として、図４に示すように、導電
性のソース接点４１及びドレイン接点４２がそれぞれ形
成される。これらの接点は単独の層として示されている
が、実際には、図５に示す２つの層５１及び５２で構成
することができる。この場合、２つの層５１及び５２
は、ＳＤ金属及びｎ＋形シリコンでそれぞれ構成されて
いる。この工程の間、ソース層４１及びドレイン層４２
をそれぞれ形成している材料も、キャップ３２の上に望
ましくない材料４３として蓄積する。しかしながら、縁
３３が、ソース及びドレイン材料が領域３１に蓄積する
のを防止する。
性のソース接点４１及びドレイン接点４２がそれぞれ形
成される。これらの接点は単独の層として示されている
が、実際には、図５に示す２つの層５１及び５２で構成
することができる。この場合、２つの層５１及び５２
は、ＳＤ金属及びｎ＋形シリコンでそれぞれ構成されて
いる。この工程の間、ソース層４１及びドレイン層４２
をそれぞれ形成している材料も、キャップ３２の上に望
ましくない材料４３として蓄積する。しかしながら、縁
３３が、ソース及びドレイン材料が領域３１に蓄積する
のを防止する。
【００１４】次に、図４に示す構造全体をエッチングに
かける。このエッチングは、キャップ３２のみでなく、
キャップ３２の縁３３が張り出しているため、領域３１
内で露出したアイランド３４をも侵食する。図６の順序
によって示すように、キャップ及びアイランドの両方は
エッチングによって除かれ、不所望の材料４３は最終的
には、図７に矢印及び仮想線で示すように持ち上がり、
ゲート電極と、ソース接点Ｓ及びドレイン接点Ｄの各々
との間に重なりＯを残す。こうしてできた構造では、各
々の重なりＯの範囲は等しい。キャップの上に蓄積した
不所望の材料４３を除去するために、マスク又はパター
ン決め作業を必要としない。エッチングにかける構造
は、図４に示すものの代わりに、図５に示すものであっ
ても、同様な結果が得られる。
かける。このエッチングは、キャップ３２のみでなく、
キャップ３２の縁３３が張り出しているため、領域３１
内で露出したアイランド３４をも侵食する。図６の順序
によって示すように、キャップ及びアイランドの両方は
エッチングによって除かれ、不所望の材料４３は最終的
には、図７に矢印及び仮想線で示すように持ち上がり、
ゲート電極と、ソース接点Ｓ及びドレイン接点Ｄの各々
との間に重なりＯを残す。こうしてできた構造では、各
々の重なりＯの範囲は等しい。キャップの上に蓄積した
不所望の材料４３を除去するために、マスク又はパター
ン決め作業を必要としない。エッチングにかける構造
は、図４に示すものの代わりに、図５に示すものであっ
ても、同様な結果が得られる。
【００１５】出発構造が図８に示されており、普通の方
法によって構成されている。非晶質シリコン層２２は、
厚さが約２０ｎｍから１００ｎｍまでである。次に、誘
電体６１及び２３（図９に示す）の２つの層が適用され
るが、いずれも厚さは５０ｎｍから５００ｎｍまでの範
囲である。誘電体層６１及び２３は異なる材料から成っ
ている。
法によって構成されている。非晶質シリコン層２２は、
厚さが約２０ｎｍから１００ｎｍまでである。次に、誘
電体６１及び２３（図９に示す）の２つの層が適用され
るが、いずれも厚さは５０ｎｍから５００ｎｍまでの範
囲である。誘電体層６１及び２３は異なる材料から成っ
ている。
【００１６】上側の誘電体層６１は、用いられるエッチ
ャント（後で説明する）に対して、下側の誘電体層２３
よりも反応がずっと遅くなければならない。このため、
誘電体層６１はシリコン分の少ない窒化シリコンで構成
することができる。このような窒化シリコンは弗化水素
酸におけるエッチングの速度が高い。誘電体層２３も窒
化シリコンで構成することができるが、シリコン分を高
くする。このような窒化シリコンは弗化水素酸における
エッチング速度が低い。この代わりに、誘電体層６１は
上に述べたようにシリコン分の少ない窒化物にし、誘電
体層２３はシリコンの酸化物にすることができる。
ャント（後で説明する）に対して、下側の誘電体層２３
よりも反応がずっと遅くなければならない。このため、
誘電体層６１はシリコン分の少ない窒化シリコンで構成
することができる。このような窒化シリコンは弗化水素
酸におけるエッチングの速度が高い。誘電体層２３も窒
化シリコンで構成することができるが、シリコン分を高
くする。このような窒化シリコンは弗化水素酸における
エッチング速度が低い。この代わりに、誘電体層６１は
上に述べたようにシリコン分の少ない窒化物にし、誘電
体層２３はシリコンの酸化物にすることができる。
【００１７】次に、図９に示すように、フォトレジスト
層６２を適用し、図１０に示すように、フォトレジスト
を（４００ｎｍの範囲内の）近紫外線６５に露出する。
フォトレジストに達する光は非晶質シリコン層２０を通
らなければならないので、前側露出工程で起こるよう
に、光がフォトレジストに直接的に達する場合よりも、
露出時間は一層長くしなければならない。例えば、非晶
質シリコンの２５ｎｍの層では、露出時間は、（比較し
得る強度の光源を用いるとして）約１０倍長くすべきで
ある。これは、非晶質シリコンが光を約９０％まで減衰
させるからである。
層６２を適用し、図１０に示すように、フォトレジスト
を（４００ｎｍの範囲内の）近紫外線６５に露出する。
フォトレジストに達する光は非晶質シリコン層２０を通
らなければならないので、前側露出工程で起こるよう
に、光がフォトレジストに直接的に達する場合よりも、
露出時間は一層長くしなければならない。例えば、非晶
質シリコンの２５ｎｍの層では、露出時間は、（比較し
得る強度の光源を用いるとして）約１０倍長くすべきで
ある。これは、非晶質シリコンが光を約９０％まで減衰
させるからである。
【００１８】露出工程の間、ゲートＧは図１０に示すよ
うに、破線で区切った領域内にあるフォトレジスト層６
２に影６６を投ずる。この影によって最終的にパターン
が形成される。その後、フォトレジストを現像し、影に
なった（露出されなかった）部分を残しながら、露出さ
れたフォトレジストを容易に除去することができ、パタ
ーンが形成される。こうして得られた構造が図１１に示
されている。
うに、破線で区切った領域内にあるフォトレジスト層６
２に影６６を投ずる。この影によって最終的にパターン
が形成される。その後、フォトレジストを現像し、影に
なった（露出されなかった）部分を残しながら、露出さ
れたフォトレジストを容易に除去することができ、パタ
ーンが形成される。こうして得られた構造が図１１に示
されている。
【００１９】次に、例えば１０容積％の緩衝弗化水素酸
を用いて、上側の誘電体層６１をエッチングによって除
去する。しかしながら、図１２に示すように、パターン
によって保護された所では、誘電体層６１が残る。エッ
チングを続けると、図１３及び図１４（Ａ）に示すよう
に、上側の誘電体層６１の下方に位置している若干の下
側の誘電体層２３が除去される。このとき、誘電体層６
１は誘電体層２３のアイランドの上方にキャップを形成
する。キャップの片持ちの縁が張り出し部又は縁６６を
形成する。
を用いて、上側の誘電体層６１をエッチングによって除
去する。しかしながら、図１２に示すように、パターン
によって保護された所では、誘電体層６１が残る。エッ
チングを続けると、図１３及び図１４（Ａ）に示すよう
に、上側の誘電体層６１の下方に位置している若干の下
側の誘電体層２３が除去される。このとき、誘電体層６
１は誘電体層２３のアイランドの上方にキャップを形成
する。キャップの片持ちの縁が張り出し部又は縁６６を
形成する。
【００２０】図１４（Ｂ）は、キャップ６１がアイラン
ド２３から張り出す分量Ｄを詳しく示す（但し、割合は
必ずしも正しくない。）。張り出し部の寸法Ｄは、アイ
ランド２３の厚さの数倍にすべきである。前に述べた層
６１及び２３の代表的な厚さに対しては、０．５ミクロ
ンの張り出し部を達成するのが容易である。次に、図１
３に破線で示すフォトレジスト・パターン６２を剥が
し、現在露出している非晶質シリコン面を１容積％の緩
衝弗化水素酸で２．５分間エッチングすること等によっ
て、綺麗にする。
ド２３から張り出す分量Ｄを詳しく示す（但し、割合は
必ずしも正しくない。）。張り出し部の寸法Ｄは、アイ
ランド２３の厚さの数倍にすべきである。前に述べた層
６１及び２３の代表的な厚さに対しては、０．５ミクロ
ンの張り出し部を達成するのが容易である。次に、図１
３に破線で示すフォトレジスト・パターン６２を剥が
し、現在露出している非晶質シリコン面を１容積％の緩
衝弗化水素酸で２．５分間エッチングすること等によっ
て、綺麗にする。
【００２１】次に、厚さ約１０ｎｍ〜１００ｎｍのｎ＋
形非晶質シリコン（又は微結晶シリコン）の層６４を、
例えばプラズマ強化化学反応気相成長（ＰＥＣＶＤ）に
よって沈積する。その後、例えばスパッタリング又は蒸
着により、図１５に示す厚さ約１０ｎｍ〜２００ｎｍの
ＳＤ金属層６５を沈積する。キャップ６１の縁６６は張
り出し部として作用するので、領域２７は非晶質シリコ
ン層６４及びＳＤ金属層６５によって余り覆われること
がない。その代わりに、２つの層６４及び６５は、キャ
ップ６１及び非晶質シリコン層２２の上に沈積され、こ
のため、キャップの側面の不連続部のために途切れる。
この不連続部は、キャップ６１上にある層６４及び６５
の部分を、非晶質シリコン層２２上にある層６４及び６
５から電気的に切り離し、キャップ６１をエッチャント
によって侵食することができるようにする。しかしなが
ら、層６４及び６５の不連続部は、厳密には必要ではな
い。これは、層６４及び６５が５ナノメータ範囲内とい
うように、この領域で十分薄ければ、エッチャントが領
域２７で層６４及び６５を突破することができるからで
ある。
形非晶質シリコン（又は微結晶シリコン）の層６４を、
例えばプラズマ強化化学反応気相成長（ＰＥＣＶＤ）に
よって沈積する。その後、例えばスパッタリング又は蒸
着により、図１５に示す厚さ約１０ｎｍ〜２００ｎｍの
ＳＤ金属層６５を沈積する。キャップ６１の縁６６は張
り出し部として作用するので、領域２７は非晶質シリコ
ン層６４及びＳＤ金属層６５によって余り覆われること
がない。その代わりに、２つの層６４及び６５は、キャ
ップ６１及び非晶質シリコン層２２の上に沈積され、こ
のため、キャップの側面の不連続部のために途切れる。
この不連続部は、キャップ６１上にある層６４及び６５
の部分を、非晶質シリコン層２２上にある層６４及び６
５から電気的に切り離し、キャップ６１をエッチャント
によって侵食することができるようにする。しかしなが
ら、層６４及び６５の不連続部は、厳密には必要ではな
い。これは、層６４及び６５が５ナノメータ範囲内とい
うように、この領域で十分薄ければ、エッチャントが領
域２７で層６４及び６５を突破することができるからで
ある。
【００２２】次に、図１６（Ａ）〜図１６（Ｃ）、図１
７（Ａ）及び図１７（Ｂ）の順序によって概略図で示さ
れているように、１０容積％の弗化水素酸を用いて、キ
ャップ６１及びアイランド２３をエッチングして除去
し、図１７（Ｂ）に矢印で示す通路で表すように、キャ
ップ６１を被覆している２層の被膜を持ち上がらせる。
最終的には、図１５に示す領域２７で層６４及び６５の
不連続部を介して侵入するエッチャント（図に示してい
ない）により、キャップ６１の全体及びアイランド２３
の全体がエッチングによって除去される。こうして得ら
れた構造が図１７（Ｃ）に示されている。
７（Ａ）及び図１７（Ｂ）の順序によって概略図で示さ
れているように、１０容積％の弗化水素酸を用いて、キ
ャップ６１及びアイランド２３をエッチングして除去
し、図１７（Ｂ）に矢印で示す通路で表すように、キャ
ップ６１を被覆している２層の被膜を持ち上がらせる。
最終的には、図１５に示す領域２７で層６４及び６５の
不連続部を介して侵入するエッチャント（図に示してい
ない）により、キャップ６１の全体及びアイランド２３
の全体がエッチングによって除去される。こうして得ら
れた構造が図１７（Ｃ）に示されている。
【００２３】図１７（Ｃ）に示すように、このとき、前
はアイランド２３が占めていた領域に井戸３７が存在す
る。次に、図１８に示すように、この井戸が不活性化層
７０によって埋められる。不活性化層７０は、ポリイミ
ド、プラズマによって沈積された窒化シリコン、酸化シ
リコン、又はオキシ窒化シリコンであってもよい。不活
性化層７０は、ＳＤ金属層６５が図１７（Ｃ）に示すソ
ース接点Ｓ及びドレイン接点Ｄにそれぞれパターン決め
された後に適用される。ＳＤ金属層６５のこのパターン
決めは、ゲートＧの上にあるソース接点Ｓ又はドレイン
接点Ｄの重なりＯ（図７及び図１７（Ｃ）に示す）を限
定するものではない。この重なりは、図１１に示すフォ
トレジスト層６２を位置決めする工程によって限定され
る。フォトレジスト層６２の位置及び形状は、図１３、
図１４（Ａ）、図１４（Ｂ）及び図１５に示すように、
アイランド２３の縁の位置を限定することによって、重
なりＯを決定する。
はアイランド２３が占めていた領域に井戸３７が存在す
る。次に、図１８に示すように、この井戸が不活性化層
７０によって埋められる。不活性化層７０は、ポリイミ
ド、プラズマによって沈積された窒化シリコン、酸化シ
リコン、又はオキシ窒化シリコンであってもよい。不活
性化層７０は、ＳＤ金属層６５が図１７（Ｃ）に示すソ
ース接点Ｓ及びドレイン接点Ｄにそれぞれパターン決め
された後に適用される。ＳＤ金属層６５のこのパターン
決めは、ゲートＧの上にあるソース接点Ｓ又はドレイン
接点Ｄの重なりＯ（図７及び図１７（Ｃ）に示す）を限
定するものではない。この重なりは、図１１に示すフォ
トレジスト層６２を位置決めする工程によって限定され
る。フォトレジスト層６２の位置及び形状は、図１３、
図１４（Ａ）、図１４（Ｂ）及び図１５に示すように、
アイランド２３の縁の位置を限定することによって、重
なりＯを決定する。
【００２４】図１８に示す構造は、最終的なＴＦＴの前
駆体であり、それを公知の形で処理して、ＴＦＴを作成
することができる。前に引用した米国特許番号第５０１
００２７号には、このような一形式の以後の処理が詳し
く述べられている。図１３に示すように、誘電体層６１
が張り出すように誘電体層２３をアンダカットすること
は、湿式ウェッチングと組み合わせた反応性イオン・エ
ッチング（ＲＩＥ）によって達成することができる。図
１２に示す層６１及び２３は、重なっているフォトレジ
スト層６２によって保護される場所を除いて、非晶質シ
リコン層２２の所まで、ＲＩＥによって除去される。そ
の後、弗化水素酸又は緩衝弗化水素酸を用いた湿式エッ
チを適用し、横方向のエッチングを行って、層２３のア
ンダカット及びその結果として張り出し部を作成する。
駆体であり、それを公知の形で処理して、ＴＦＴを作成
することができる。前に引用した米国特許番号第５０１
００２７号には、このような一形式の以後の処理が詳し
く述べられている。図１３に示すように、誘電体層６１
が張り出すように誘電体層２３をアンダカットすること
は、湿式ウェッチングと組み合わせた反応性イオン・エ
ッチング（ＲＩＥ）によって達成することができる。図
１２に示す層６１及び２３は、重なっているフォトレジ
スト層６２によって保護される場所を除いて、非晶質シ
リコン層２２の所まで、ＲＩＥによって除去される。そ
の後、弗化水素酸又は緩衝弗化水素酸を用いた湿式エッ
チを適用し、横方向のエッチングを行って、層２３のア
ンダカット及びその結果として張り出し部を作成する。
【００２５】しかしながら、ＲＩＥは非晶質シリコンを
損傷する。例えば、エッチャントとしてＣＨＦ3 ／ＣＯ
2 を用いたＲＩＥでは、層６１、２３及び２２のエッチ
ング速度は、次の通りである。 層 エッチング速度 ６１（窒化シリコン） ２１．５ ｎｍ／分 ２３（シリコン酸化物） １２．５ ｎｍ／分 ２２（非晶質シリコン） ３ ｎｍ／分 この表は、非晶質シリコン層のエッチング速度が隣接し
ている層のエッチング速度の約２５％であるために、非
晶質シリコン層の侵食を予想できることを示している。
この損傷を回避するために、ポスト・エッチとして、非
晶質シリコン層２２の外側の２０ｎｍ〜３０ｎｍの低エ
ネルギの補正エッチを実施する。この補正エッチの結
果、非晶質シリコン層が過度に薄くなることがあるの
で、層６１及び２３の前述のＲＩＥは、非晶質シリコン
のエッチングを回避するように調時して、アイランドの
エッチングが、短い湿式エッチによって完了するように
する。
損傷する。例えば、エッチャントとしてＣＨＦ3 ／ＣＯ
2 を用いたＲＩＥでは、層６１、２３及び２２のエッチ
ング速度は、次の通りである。 層 エッチング速度 ６１（窒化シリコン） ２１．５ ｎｍ／分 ２３（シリコン酸化物） １２．５ ｎｍ／分 ２２（非晶質シリコン） ３ ｎｍ／分 この表は、非晶質シリコン層のエッチング速度が隣接し
ている層のエッチング速度の約２５％であるために、非
晶質シリコン層の侵食を予想できることを示している。
この損傷を回避するために、ポスト・エッチとして、非
晶質シリコン層２２の外側の２０ｎｍ〜３０ｎｍの低エ
ネルギの補正エッチを実施する。この補正エッチの結
果、非晶質シリコン層が過度に薄くなることがあるの
で、層６１及び２３の前述のＲＩＥは、非晶質シリコン
のエッチングを回避するように調時して、アイランドの
エッチングが、短い湿式エッチによって完了するように
する。
【００２６】本発明のある好ましい特徴のみを図面に示
して説明したが、当業者には種々の改変及び変更が考え
られよう。従って、特許請求の範囲は、本発明の要旨の
範囲内に属するこのようなすべての改変及び変更を包括
するものであることを承知されたい。
して説明したが、当業者には種々の改変及び変更が考え
られよう。従って、特許請求の範囲は、本発明の要旨の
範囲内に属するこのようなすべての改変及び変更を包括
するものであることを承知されたい。
【図１】電界効果トランジスタの概略図である。
【図２】本発明の一形式に用いられる工程の順序の一部
を示す概略図である。
を示す概略図である。
【図３】本発明の一形式に用いられる工程の順序の一部
を示す概略図である。
を示す概略図である。
【図４】本発明の一形式に用いられる工程の順序の一部
を示す概略図である。
を示す概略図である。
【図５】本発明の一形式に用いられる工程の順序の一部
を示す概略図である。
を示す概略図である。
【図６】本発明で用いられる持ち上がり手順を示す概略
図である。
図である。
【図７】本発明で用いられる持ち上がり手順を示す概略
図である。
図である。
【図８】本発明の一形式の構成を更に詳しく示す図であ
る。
る。
【図９】本発明の一形式の構成を更に詳しく示す図であ
る。
る。
【図１０】本発明の一形式の構成を更に詳しく示す図で
ある。
ある。
【図１１】本発明の一形式の構成を更に詳しく示す図で
ある。
ある。
【図１２】本発明の一形式の構成を更に詳しく示す図で
ある。
ある。
【図１３】本発明の一形式の構成を更に詳しく示す図で
ある。
ある。
【図１４】図１４（Ａ）及び図１４（Ｂ）は本発明の一
形式の構成を更に詳しく示す図である。
形式の構成を更に詳しく示す図である。
【図１５】誘電体キャップ、その２層被覆、及び被覆を
キャップから隔てるすき間を詳しく示す図である。
キャップから隔てるすき間を詳しく示す図である。
【図１６】図１６（Ａ）〜図１６（Ｃ）は持ち上がりに
用いられる工程の順序を更に詳しく示す図である。
用いられる工程の順序を更に詳しく示す図である。
【図１７】図１７（Ａ）〜図１７（Ｃ）は持ち上がりに
用いられる工程の順序を更に詳しく示す図である。
用いられる工程の順序を更に詳しく示す図である。
【図１８】本発明の薄膜トランジスタに適用される不活
性化層を示す図である。
性化層を示す図である。
１０ 半導体層 １１ Ｎ＋形シリコン層 １２、２１ 絶縁層 ２０ 基板 ２２ シリコン層 ２３、３１、３４ アイランド ３２、６１ キャップ ４１、Ｓ ソース接点 ４２、Ｄ ドレイン接点 ４３ 不所望の材料 ６４ 非晶質シリコン層 ６５ ＳＤ金属層 ７０ 不活性化層 Ｇ ゲート電極 Ｏ 重なり
Claims (13)
- 【請求項１】 ゲートの上方の非晶質半導体層上に誘電
体アイランドを形成する工程と、 前記アイランドと境を接すると共に、不所望の材料を前
記アイランド上に蓄積させるような形で前記ゲートに重
なるソース電極及びドレイン電極を形成する工程と、 前記アイランドを前記不所望の材料と共に除去する工程
とを備えた薄膜トランジスタを製造する方法。 - 【請求項２】 前記誘電体アイランドは、前記不所望の
材料を担持する誘電体キャップを該アイランド上に含ん
でおり、 前記アイランドを除去する工程は、前記キャップを除去
する工程を含んでいる請求項１に記載の方法。 - 【請求項３】 前記アイランド及び該アイランド上の前
記キャップを除去する工程は、前記アイランド及び前記
キャップをエッチングにより除く工程を含んでいる請求
項２に記載の方法。 - 【請求項４】 トランジスタを製造する際に用いる中間
構造であって、 ゲートと、 該ゲートの上方に配置されている非晶質半導体材料の層
と、 導電材料で形成されていると共に前記非晶質シリコンの
層の上方に配置されており、それぞれが前記ゲートと重
なっているソース接点及びドレイン接点と、 前記材料の蓄積を担持しており、前記ソース接点と前記
ドレイン接点との間に配置されており、前記蓄積を除去
することがエッチングにより可能であるような形状及び
配置を成している誘電体層とを備えたトランジスタを製
造する際に用いる中間構造。 - 【請求項５】 トランジスタを製造する際に用いる中間
構造であって、 非晶質半導体の層と、 該非晶質半導体の層の上方に配置されている誘電体アイ
ランドと、 該アイランドの上方にあって、ソース接点及びドレイン
接点を形成するための材料が前記非晶質半導体の層上に
沈積されたときに、電気的に不連続であるソース接点及
びドレイン接点が形成されるように構成されている誘電
体キャップとを備えたトランジスタを製造する際に用い
る中間構造。 - 【請求項６】 トランジスタを製造する際に用いる中間
構造であって、 ゲートと、 該ゲートから絶縁されている非晶質半導体材料の層と、 該非晶質半導体材料の層上にある誘電体アイランドと、 該アイランドから張り出している誘電体キャップとを備
えたトランジスタを製造する際に用いる中間構造。 - 【請求項７】 薄膜トランジスタを製造する方法であっ
て、 誘電体材料の第２の層の上方に設けられている誘電体材
料の第１の層上に保護パターンを形成する工程と、 前記第２の層の誘電体材料からエッチングによりアイラ
ンドを作成し、前記保護パターンを誘電体材料の前記第
１の層上に残したまま、前記アイランド上に前記第１の
層の誘電体材料で構成されるキャップをエッチングによ
り作成する工程と、 前記保護パターンを除去する工程と、 前記アイランドに突き合わせになると共に前記キャップ
上に蓄積するが、該キャップに対するエッチャントの出
入を遮らない導電被覆を形成する工程とを備えた薄膜ト
ランジスタを製造する方法。 - 【請求項８】 前記キャップをエッチングにより作成す
る工程は、セルフアライン方式で前記キャップを形成す
る工程を含んでいる請求項７に記載の方法。 - 【請求項９】 薄膜トランジスタを製造する方法であっ
て、 化学線としての光を透過しないゲートを、前記化学線と
しての光を透過する支持体上に形成する工程と、 前記ゲートの上方に絶縁体の層を形成する工程と、 前記絶縁体の上方に非晶質シリコンの層を形成する工程
と、 前記非晶質シリコンの上方に誘電体の第１の層を形成す
る工程と、 前記誘電体の第１の層の上方に誘電体の第２の層を形成
する工程と、 前記誘電体の第２の層の上方にフォトレジスト層を形成
する工程と、 前記支持体を介して化学線としての光を投射することに
より前記フォトレジストを露出して、前記ゲートにより
前記フォトレジストに影を作成する工程と、 前記フォトレジストを現像して、前記ゲートにより前記
フォトレジストに影ができた所ではエッチングを抑制す
る保護体を作成する工程と、 前記保護体の下方を除いて前記誘電体の第２の層をエッ
チングして、前記保護体の下方に誘電体キャップを残す
工程と、 前記キャップの下方を除いて前記誘電体の第１の層をエ
ッチングして、前記キャップの下方に誘電体アイランド
を残す工程と、 ドープされたシリコンの層が前記キャップの縁で不連続
となるような形で、該ドープされたシリコンの層を沈積
する工程と、 ＳＤ金属の層が前記キャップの縁で不連続となるような
形で、前記ドープされたシリコンの層上に前記ＳＤ金属
の層を沈積する工程と、 前記キャップ及び前記アイランドをエッチングして、前
記キャップ上にある前記ドープされたシリコン及び前記
ＳＤ金属が持ち上がるようにする工程とを備えた薄膜ト
ランジスタを製造する方法。 - 【請求項１０】 前記キャップ及び前記アイランドをエ
ッチングする工程の後に、前記アイランドが以前占めて
いた領域に不活性化誘電体を適用する工程を更に含んで
いる請求項９に記載の方法。 - 【請求項１１】 前記ドープされたシリコンの層を沈積
する工程において、前記ドープされたシリコンの層は、
前記非晶質シリコンの層上及び前記キャップ上に沈積さ
れ、該ドープされたシリコンの層は、前記キャップと接
触する位置では他のどの位置よりも一層薄くなり、 前記ＳＤ金属の層を沈積する工程において、前記ＳＤ金
属の層は、前記ドープされたシリコンの層上に沈積さ
れ、該ＳＤ金属の層は、前記キャップと接触する位置で
は他のどの位置よりも一層薄くなる請求項９に記載の方
法。 - 【請求項１２】 前記ドープされたシリコンの層及び前
記ＳＤ金属の層を併せたものの厚さは、エッチャントが
前記キャップに到達するのを妨げるほどではない請求項
１１に記載の方法。 - 【請求項１３】 前記ドープされたシリコンの層及び前
記ＳＤ金属の層を併せたものの厚さは、該ドープされた
シリコンの層及び該ＳＤ金属の層が前記キャップと接触
する所では、約５ナノメータを超えない請求項１２に記
載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US4304393A | 1993-04-05 | 1993-04-05 | |
| US043043 | 1993-04-05 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06326126A true JPH06326126A (ja) | 1994-11-25 |
Family
ID=21925157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6065363A Withdrawn JPH06326126A (ja) | 1993-04-05 | 1994-04-04 | 薄膜トランジスタを製造する方法、及びトランジスタを製造する際に用いる中間構造 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5541128A (ja) |
| EP (1) | EP0619601A2 (ja) |
| JP (1) | JPH06326126A (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3173854B2 (ja) | 1992-03-25 | 2001-06-04 | 株式会社半導体エネルギー研究所 | 薄膜状絶縁ゲイト型半導体装置の作製方法及び作成された半導体装置 |
| US5440168A (en) * | 1993-02-22 | 1995-08-08 | Ryoden Semiconductor System Engineering Corporation | Thin-film transistor with suppressed off-current and Vth |
| JP3173926B2 (ja) | 1993-08-12 | 2001-06-04 | 株式会社半導体エネルギー研究所 | 薄膜状絶縁ゲイト型半導体装置の作製方法及びその半導体装置 |
| US6331717B1 (en) | 1993-08-12 | 2001-12-18 | Semiconductor Energy Laboratory Co. Ltd. | Insulated gate semiconductor device and process for fabricating the same |
| JP3448838B2 (ja) * | 1995-06-30 | 2003-09-22 | 富士通株式会社 | 磁気抵抗効果型ヘッドの製造方法 |
| JPH1050607A (ja) * | 1996-07-31 | 1998-02-20 | Sony Corp | 半導体装置の製造方法 |
| US6156665A (en) * | 1998-04-13 | 2000-12-05 | Lucent Technologies Inc. | Trilayer lift-off process for semiconductor device metallization |
| US6486946B1 (en) | 1999-06-15 | 2002-11-26 | Ade Corporation | Method for discriminating between holes in and particles on a film covering a substrate |
| KR100500779B1 (ko) | 2003-10-10 | 2005-07-12 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판의 제조 방법 |
| KR101183425B1 (ko) * | 2005-06-30 | 2012-09-14 | 엘지디스플레이 주식회사 | 액정 표시 장치의 제조 방법 및 장치 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60182134A (ja) * | 1984-02-28 | 1985-09-17 | Fujitsu Ltd | パタ−ン形成方法 |
| US5166086A (en) * | 1985-03-29 | 1992-11-24 | Matsushita Electric Industrial Co., Ltd. | Thin film transistor array and method of manufacturing same |
| JPS628570A (ja) * | 1985-07-05 | 1987-01-16 | Seiko Instr & Electronics Ltd | 薄膜トランジスタの製造方法 |
| GB2185622B (en) * | 1985-11-27 | 1989-10-11 | Sharp Kk | Thin film transistor array |
| JPH0622245B2 (ja) * | 1986-05-02 | 1994-03-23 | 富士ゼロックス株式会社 | 薄膜トランジスタの製造方法 |
| JPS62260369A (ja) * | 1986-05-07 | 1987-11-12 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタの製造方法 |
| DE3752301T2 (de) * | 1986-11-29 | 2000-03-23 | Sharp K.K., Osaka | Verfahren zur Herstellung eines Dünnschichttransistors |
| JPH02288237A (ja) * | 1989-04-27 | 1990-11-28 | Fujitsu Ltd | 薄膜トランジスタの製造方法 |
| US5010027A (en) * | 1990-03-21 | 1991-04-23 | General Electric Company | Method for fabricating a self-aligned thin-film transistor utilizing planarization and back-side photoresist exposure |
-
1994
- 1994-03-29 EP EP94302246A patent/EP0619601A2/en not_active Withdrawn
- 1994-04-04 JP JP6065363A patent/JPH06326126A/ja not_active Withdrawn
-
1995
- 1995-09-25 US US08/533,406 patent/US5541128A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5541128A (en) | 1996-07-30 |
| EP0619601A2 (en) | 1994-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5156986A (en) | Positive control of the source/drain-gate overlap in self-aligned TFTS via a top hat gate electrode configuration | |
| JP4880846B2 (ja) | 薄膜トランジスタ及びその形成方法 | |
| JP3510681B2 (ja) | 薄膜トランジスタ・アセンブリを製造する方法 | |
| US7476898B2 (en) | Thin film and manufacturing method of the same | |
| KR100333274B1 (ko) | 액정표시장치 및 그 제조방법 | |
| US5340758A (en) | Device self-alignment by propagation of a reference structure's topography | |
| JPH06310533A (ja) | 薄膜トランジスタ・マトリクスの製造方法 | |
| US6403407B1 (en) | Method of forming fully self-aligned TFT with improved process window | |
| WO2017193637A1 (zh) | 薄膜晶体管、阵列基板的制备方法、阵列基板及显示装置 | |
| JPH06326126A (ja) | 薄膜トランジスタを製造する方法、及びトランジスタを製造する際に用いる中間構造 | |
| US20040197966A1 (en) | Manufacturing method of liquid crystal display device | |
| JP3433632B2 (ja) | 薄膜トランジスタの製造方法 | |
| US5527726A (en) | Self-aligned thin-film transistor constructed using lift-off technique | |
| KR970006733B1 (ko) | 박막트랜지스터 제조방법 | |
| US6429058B1 (en) | Method of forming fully self-aligned TFT improved process window | |
| US20050148123A1 (en) | Method for fabricating self-aligned thin-film transistor | |
| WO1992006497A1 (en) | Positive control of the source/drain-gate overlap in self-aligned tfts via a top hat gate electrode configuration | |
| KR100856544B1 (ko) | 박막트랜지스터 어레이 제조방법 | |
| JPH0555573A (ja) | 薄膜トランジスタ及びその製造方法 | |
| EP0520713A2 (en) | Process for thin film transistor device fabrication with reduced number of mask steps | |
| JP2913737B2 (ja) | 薄膜トランジスタの製造方法 | |
| US5523187A (en) | Method for the fabrication of liquid crystal display device | |
| JPH09326493A (ja) | 薄膜トランジスタおよびその製法 | |
| KR100218578B1 (ko) | 액정표시장치의 구조와 그 제조방법 | |
| JP2630195B2 (ja) | 薄膜電界効果トランジスタとその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010605 |