CN111554749A - 一种薄膜晶体管及其制备方法、显示基板和显示装置 - Google Patents

一种薄膜晶体管及其制备方法、显示基板和显示装置 Download PDF

Info

Publication number
CN111554749A
CN111554749A CN202010408514.6A CN202010408514A CN111554749A CN 111554749 A CN111554749 A CN 111554749A CN 202010408514 A CN202010408514 A CN 202010408514A CN 111554749 A CN111554749 A CN 111554749A
Authority
CN
China
Prior art keywords
substrate
layer
insulating layer
pole
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010408514.6A
Other languages
English (en)
Inventor
强朝辉
李超
杜建华
张惠勤
周天民
吴昊
黄睿
宋吉鹏
关峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010408514.6A priority Critical patent/CN111554749A/zh
Publication of CN111554749A publication Critical patent/CN111554749A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本公开提供了一种薄膜晶体管及其制备方法、显示基板和显示装置。该薄膜晶体管，包括：第一极，位于基底的一侧；第一绝缘层，位于所述第一极背离基底的一侧，所述第一绝缘层开设有用于暴露所述第一极的第一过孔；有源层和栅电极，位于所述第一绝缘层背离基底的一侧，所述有源层通过所述第一过孔与所述第一极连接；第二极，位于所述有源层和栅电极背离基底的一侧，所述第二极与所述有源层电连接。该薄膜晶体管，源电极和漏电极位于不同层，在高像素密度显示装置中，可以将一部分金属走线与源电极同层设置，一部分金属走线与漏电极同层设置，极大缓解了金属走线的布线压力，有利于线路设计。

Description

一种薄膜晶体管及其制备方法、显示基板和显示装置
技术领域
本公开涉及显示技术领域，具体涉及一种薄膜晶体管及其制备方法、显示基板和显示装置。
背景技术
随着AR-VR技术的发展，人类追求更高的视觉体验，这就使得AR-VR设备的像素密度逐步提高，目前，AR-VR设备的像素密度已经达到1500PPI(Pixel per inch)。
随着显示设备像素密度的逐步提高，显示面板中的布线数量也逐渐增多。对于超高PPI显示设备，如何将大量金属走线布设在显示面板中成为亟待解决的技术问题之一。
发明内容
本公开实施例的目的是，提供一种薄膜晶体管及其制备方法、显示基板和显示装置，以方便金属走线的布线。
为了解决上述技术问题，本公开实施例提供一种薄膜晶体管，包括：
第一极，位于基底的一侧；
第一绝缘层，位于所述第一极背离基底的一侧，所述第一绝缘层开设有用于暴露所述第一极的第一过孔；
有源层和栅电极，位于所述第一绝缘层背离基底的一侧，所述有源层通过所述第一过孔与所述第一极连接；
第二极，位于所述有源层和栅电极背离基底的一侧，所述第二极与所述有源层电连接。
在一些可能的实现方式中，所述有源层的沟道区域在基底上的正投影位于所述第一极在基底上的正投影范围内。
在一些可能的实现方式中，所述第一极的厚度为500nm至800nm，所述第二极的厚度为500nm至800nm，所述第一极为源电极和漏电极中的一个，所述第二极为源电极和漏电极中的另一个。
在一些可能的实现方式中，所述薄膜晶体管还包括第二绝缘层和第三绝缘层，所述有源层位于所述第一绝缘层背离基底的一侧，所述第二绝缘层位于所述有源层背离基底的一侧，所述栅电极位于所述第二绝缘层背离基底的一侧，所述第三绝缘层位于所述栅电极背离基底的一侧，所述第三绝缘层和所述第二绝缘层开设有用于暴露所述有源层的第二过孔，所述第二极位于所述第三绝缘层背离基底的一侧，所述第二极通过所述第二过孔与所述有源层连接。
在一些可能的实现方式中，所述薄膜晶体管还包括第二绝缘层，所述栅电极位于所述第一绝缘层背离基底的一侧，所述第二绝缘层位于所述栅电极背离基底的一侧，所述第一过孔同时穿过第二绝缘层和第一绝缘层，所述有源层位于所述第二绝缘层背离基底的一侧，所述有源层通过所述第一过孔与所述第一极连接，所述第二极位于所述有源层背离所述基底的一侧，所述第二极与所述有源层连接。
为了解决上述技术问题，本公开实施例还提供一种显示基板，包括以上所述的薄膜晶体管。
在一些可能的实现方式中，所述显示基板还包括位于所述第二极背离基底一侧的平坦层，所述平坦层开设有用于暴露所述第二极的第三过孔，所述显示基板还包括位于所述平坦层背离基底一侧的第一导电层，所述第一导电层通过所述第三过孔与所述第二极连接。
在一些可能的实现方式中，所述显示基板还包括第一走线，所述第一走线与所述第二极位于同一层，所述平坦层还开设有用于暴露所述第一走线的第四过孔，所述显示基板还包括依次位于所述平坦层和所述第一导电层之间的第二导电层和第五绝缘层，所述第二导电层通过所述第四过孔与所述第一走线连接，所述第二导电层在所述第三过孔位置开设有第五过孔以使得所述第二导电层与所述第二极断开，所述第五绝缘层在所述第五过孔位置覆盖所述第二导电层，所述第五绝缘层在所述第五过孔位置开设有用于暴露所述第二极的第六过孔，所述第一导电层通过所述第六过孔和所述第三过孔与所述第二极连接。
为了解决上述技术问题，本公开实施例还提供一种显示装置，包括以上所述的显示基板。
在一些可能的实现方式中，所述显示装置还包括与所述显示基板对盒设置的彩膜基板，以及位于所述显示基板和所述彩膜基板之间的液晶层。
为了解决上述技术问题，本公开实施例还提供一种薄膜晶体管的制备方法，包括：
在基底的一侧形成第一极；
在所述第一极背离基底的一侧形成第一绝缘层，所述第一绝缘层开设有用于暴露所述第一极的第一过孔；
在所述第一绝缘层背离基底的一侧形成有源层和栅电极，所述有源层通过所述第一过孔与所述第一极连接；
在所述有源层和栅电极背离基底的一侧形成第二极，所述第二极与所述有源层电连接。
在一些可能的实现方式中，在所述第一绝缘层背离基底的一侧形成有源层和栅电极，包括：
在所述第一绝缘层背离基底的一侧形成有源层，所述有源层通过所述第一过孔与所述第一极连接；
在所述有源层背离基底的一侧形成第二绝缘薄膜；
在所述第二绝缘薄膜背离基底的一侧形成栅电极；
在所述栅电极背离基底的一侧形成第三绝缘薄膜，通过构图工艺对所述第三绝缘薄膜和第二绝缘薄膜进行构图，形成第三绝缘层和第二绝缘层，所述第三绝缘层和第二绝缘层开设有用于暴露有源层的第二过孔。
本公开实施例的薄膜晶体管，源电极和漏电极位于不同层，亦即，源电极和漏电极分层设置，这样，在高像素密度显示装置中，就可以将一部分金属走线与源电极同层设置，一部分金属走线与漏电极同层设置，从而可以极大缓解高像素密度显示装置中金属走线的布线压力，有利于线路设计。
本公开的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本公开而了解。本公开的目的和优点可通过在说明书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本公开技术方案的进一步理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开技术方案的限制。
图1为本公开一个示例性实施例中薄膜晶体管的结构示意图；
图2为本公开一个示例性实施例中薄膜晶体管的结构示意图；
图3a为本公开一个示例性实施例中显示基板的结构示意图；
图3b为本公开一个示例性实施例中显示基板的结构示意图；
图4为显示基板中形成第一极后的结构示意图；
图5为显示基板中形成第一绝缘层后的结构示意图；
图6为显示基板中形成有源层后的结构示意图；
图7为显示基板中形成栅电极后的结构示意图；
图8为显示基板中形成第三绝缘层后的结构示意图；
图9为显示基板中形成第二极后的结构示意图；
图10为显示基板中形成第四绝缘层后的结构示意图；
图11为显示基板中形成第二导电层后的结构示意图；
图12为显示基板中形成第五绝缘层后的结构示意图；
图13为本公开一个示例性实施例中薄膜晶体管的制备方法的示意图；
图14为高PPI下薄膜晶体管的Vgs-Ids曲线。
附图标记说明：
10—基底； 111—第一极； 112—第二走线；
12—第一绝缘层； 13—有源层； 14—第二绝缘层；
15—栅电极； 16—第三绝缘层； 171—第二极；
172—第一走线； 21—第四绝缘层； 22—第二导电层；
23—第五绝缘层； 24—第一导电层； 31—第一过孔；
32—第二过孔； 33—第三过孔； 34—第四过孔；
35—第五过孔； 36—第六过孔。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚明白，下文中将结合附图对本公开的实施例进行详细说明。实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为各种各样的形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
在附图中，有时为了明确起见，夸大表示了各构成要素的大小、层的厚度或区域。因此，本公开的实施方式并不一定限定于该尺寸，附图中各部件的形状和大小不反映真实比例。此外，附图示意性地示出了理想的例子，本公开的实施方式不局限于附图所示的形状或数值。
本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。
在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。
在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或电连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本公开中的具体含义。
在本说明书中，晶体管是指至少包括栅电极、漏电极以及源电极这三个端子的元件。晶体管在漏电极(漏电极端子、漏区域或漏电极)与源电极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏电极、沟道区域以及源电极。在本说明书中，沟道区域是指电流主要流过的区域。
在本说明书中，可以是第一极为漏电极、第二极为源电极，或者可以是第一极为源电极、第二极为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。因此，在本说明书中，“源电极”和“漏电极”可以互相调换。
在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。
在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。
图1为本公开一个示例性实施例中薄膜晶体管的结构示意图。在一个示例性实施例中，如图1所示，薄膜晶体管包括第一极111、第一绝缘层12、第二极171、有源层13和栅电极15。第一极111位于基底10的一侧，第一绝缘层12位于第一极111背离基底10的一侧，第一绝缘层12开设有用于暴露第一极111的第一过孔。有源层13和栅电极15位于第一绝缘层12背离基底10的一侧，第二极171位于有源层13和栅电极15的背离基底10的一侧。有源层13通过第一过孔与第一极111连接，第二极171与有源层13连接。
本领域技术人员应当理解，第一极111可以为源电极和漏电极中的一个，第二极171可以为源电极和漏电极中的另一个。本公开实施例的薄膜晶体管，源电极和漏电极位于不同层，亦即，源电极和漏电极分层设置，这样，在高像素密度显示装置中，就可以将一部分金属走线与源电极同层设置，一部分金属走线与漏电极同层设置，从而可以极大缓解高像素密度显示装置中金属走线的布线压力，有利于线路设计。
在超高PPI显示装置中，光照对薄膜晶体管的影响无法避免，可以采用以下两种方式减小光照对薄膜晶体管特性的影响。第一，可以极限压缩薄膜晶体管的尺寸，以改善薄膜晶体管在光照下的特性变化。第二，在薄膜晶体管朝向基底的一侧设置遮光层，并增加遮光层的面积，也就是说，在产品设计中最大化增加遮光层的面积。
采用第一种方式，很难改善多晶硅、IGZO等类型的薄膜晶体管在光照下的特性变化。图14为高PPI下薄膜晶体管的Vgs-Ids曲线。如图14所示，横坐标表示栅电极电压Vgs，纵坐标表示漏电极电流Ids，a曲线为漏电极电压Vds为0.1V时的Vgs-Ids曲线，b曲线为漏电极电压Vds为5.1V时的Vgs-Ids曲线，c曲线为漏电极电压Vds为10.1V时的Vgs-Ids曲线。在高PPI下，薄膜晶体管沟道尺寸偏小，容易发生短沟道效应(如漏致势垒降低)。从图14可以看出，高PPI下，薄膜晶体管器件在漏电极电压Vds发生增加时，阈值电压发生明显偏移，导致薄膜晶体管的开关特性发生变化。
采用第二种方法可以显著减小光照对薄膜晶体管特性的影响，但会减小显示产品的开口率。因此，在需要保证开口率的情况下，很难采用第二种方法。
本公开实施例的薄膜晶体管，第一极位于有源层背离栅电极的一侧，使得有源层位于第一极和源电极之间，当栅电极施加固定电压时，栅电极电压和第一极的数据电压之间可以形成更加均匀的电场，使得有源层位于更加均匀电场中，相比于有源层下方无电压的状况，增强了对有源层沟道区域的控制，降低了第二极电压对薄膜晶体管的影响，提高了薄膜晶体管的性能。
在一个示例性实施例中，如图1所示，有源层13在基底10上的正投影与第一极111在基底10上的正投影存在交叠部分。从而，第一极111可以起到遮光的作用，减小外部光照对薄膜晶体管特性的影响。
本领域技术人员可以理解，有源层13可以包括第一导体化区域131、沟道区域132和第二导体化区域133，沟道区域132位于第一导体化区域131和第二导体化区域133之间。第一极111与第一导体化区域131连接，第二极171与第二导体化区域133连接。
在一个示例性实施例中，如图1所示，有源层13的沟道区域132在基底10上的正投影位于第一极111在基底10上的正投影范围内。从而，第一极111可以遮挡沟道区域132，保护沟道区域132不受基底一侧光照的影响，避免基底10一侧的光照对薄膜晶体管特性的影响。第一极111可以起到遮光的作用，从而不再需要单独为薄膜晶体管设置大面积的遮光层，保证了显示装置的开口率。
在一个示例性实施例中，有源层13在基底10上的正投影位于第一极111在基底10上的正投影范围内。这样的结构，可以最大限度地遮挡有源层13，保护有源层13不受基底一侧光照的影响，避免基底10一侧的光照对薄膜晶体管特性的影响，提高薄膜晶体管的性能。
在一个示例性实施例中，如图1所示，有源层13位于第一绝缘层12背离基底10的一侧。薄膜晶体管还包括第二绝缘层14，第二绝缘层14位于有源层13背离基底10的一侧。栅电极15位于第二绝缘层14背离基底10的一侧。在一个示例性实施例中，有源层13的第一导体化区域131通过第一过孔与第一极111连接。
在一个示例性实施例中，如图1所示，薄膜晶体管还可以包括第三绝缘层16，第三绝缘层16位于栅电极15背离基底10的一侧。第三绝缘层16和第二绝缘层14开设有用于暴露有源层13的第二过孔，第二极171通过第二过孔与有源层13的第二导体化区域133连接。
图2为本公开一个示例性实施例中薄膜晶体管的结构示意图。如图2所示，在一个示例性实施例中，栅电极15位于第一绝缘层12背离基底10的一侧。薄膜晶体管还包括第二绝缘层14，第二绝缘层14位于栅电极15背离基底10的一侧。第一过孔同时穿过第二绝缘层14和第一绝缘层12，暴露出第一极。有源层13位于第二绝缘层14背离基底10的一侧，有源层13通过第一过孔与第一极111连接。第二极171位于有源层13背离基底10的一侧，第二极171与有源层13连接。
本领域技术人员可以理解，图1示出的薄膜晶体管为顶栅型薄膜晶体管，图2示出的薄膜晶体管为底栅型薄膜晶体管，但这不应理解为对本公开的限制，本公开提出的薄膜晶体管同样适用于其它类型的薄膜晶体管，例如双栅型薄膜晶体管等。
图3a为本公开一个示例性实施例中显示基板的结构示意图。在一个示例性实施例中，如图3a所示，显示基板包括如上所述的薄膜晶体管。
本领域技术人员可以理解，该显示基板可以为液晶显示装置中的阵列基板，也可以为有机发光二极体(OLED)显示装置中的显示基板。
在一个示例性实施例中，如图3a所示，显示基板还可以包括第二走线112，第二走线112与第一极111位于同一层。第二走线112可以为数据线。
在一个示例性实施例中，如图3a所示，显示基板还可以包括第四绝缘层21，第四绝缘层21可以称为平坦层。第四绝缘层21位于第二极171背离基底10的一侧。第四绝缘层21开设有第三过孔。第三过孔用于暴露出第二极171。
在一个示例性实施例中，显示基板还可以包括位于第四绝缘层21背离基底一侧的第一导电层24，第一导电层24通过第三过孔与第二极171连接。当显示基板用作液晶显示装置的阵列基板时，第一导电层24可以为像素电极层。当显示基板用作OLED显示装置中的显示基板时，第一导电层24可以为阳极层。
图3b为本公开一个示例性实施例中显示基板的结构示意图。在一个示例性实施例中，如图3b所示，显示基板还可以包括第一走线172，第一走线172与第二极171位于同一层。
在一个示例性实施例中，如图3b所示，第四绝缘层即平坦层21还开设有用于暴露第一走线172的第四过孔。显示基板还可以包括第二导电层22，第二导电层22位于平坦层21背离基底10的一侧，第二导电层22通过第四过孔与第一走线172电连接。第二导电层22位于第三过孔位置的材料被去除，亦即，第二导电层22位于第二极171背离基底10一侧表面上的材料被去除，形成第五过孔，以断开第二导电层22与第二极171的连接，也就是说，第二导电层22与第二极171不连接。
在一个示例性实施例中，如图3b所示，显示基板还可以包括第五绝缘层23，第五绝缘层23位于第二导电层22和第一导电层24之间。第五绝缘层23在第五过孔位置开设有第六过孔，第二极171通过第六过孔暴露出来。第五绝缘层23在第五过孔位置覆盖第二导电层22的侧壁，以避免第一导电层与第二导电层侧壁连接。第一导电层通过第六过孔和第三过孔与第二极171连接。
在一个示例性实施例中，第一走线172可以为公共电极引线，第二导电层22可以为公共电极层，第一导电层24可以为像素电极层。第二导电层22为板状电极，第一导电层24为狭缝电极。第二导电层22和第一导电层24之间可以形成多维电场，当该显示基板应用于液晶显示装置时，第二导电层22和第一导电层24之间形成的多维电场可以用来驱使液晶偏转。
下面以顶栅型薄膜晶体管为例，通过显示基板的详细制备过程说明本公开薄膜晶体管和显示基板的结构。本公开所说的“构图工艺”包括涂覆光刻胶、掩模曝光、显影、刻蚀和剥离光刻胶处理。沉积可以采用溅射、蒸镀和化学气相沉积中的任意一种或多种，涂覆可以采用喷涂和旋涂中的任意一种或多种，刻蚀可以采用干刻和湿刻中的任意一种或多种。“薄膜”是指将某一种材料在基底上利用沉积或涂覆工艺制作出的一层薄膜。若在整个制作过程中该“薄膜”无需构图工艺，则该“薄膜”还可以称为“层”。若在整个制作过程中该“薄膜”需构图工艺，则在构图工艺前称为“薄膜”，构图工艺后称为“层”。经过构图工艺后的“层”中包含至少一个“图案”。本公开中所说的“A和B同层设置”是指，A和B通过同一次构图工艺同时形成。膜层的“厚度”为膜层在垂直于基底方向上的尺寸。
(1)在基底10的一侧形成第一极111。该步骤可以包括：在基底10的一侧沉积缓冲薄膜而形成缓冲层10’，在缓冲层10’背离基底10的一侧沉积第一金属薄膜，通过构图工艺对第一金属薄膜进行构图，形成第一金属层图案，第一金属层图案可以包括第一极111和数据线112，如图4所示，图4为显示基板中形成第一极后的结构示意图。
在一个示例性实施例中，基底10的材质可以为刚性材料(例如，玻璃等)或柔性材料(例如，聚酰亚胺基底等)。可以采用等离子体增强化学气相沉积法(Plasma EnhancedChemical Vapor Deposition，PECVD)沉积缓冲薄膜来形成缓冲层，缓冲层可以采用氮化硅SiNx、氧化硅SiOx或SiNx/SiOx的复合层。在一个示例性实施例中，缓冲层采用SiNx/SiOx的复合层，其中，SiNx层的厚度为0至100nm，SiOx层的厚度为100nm至300nm。
在一个示例性实施例中，可以采用磁控溅射的方法沉积第一金属薄膜。第一金属薄膜可以采用铂Pt、钌Ru、金Au、银Ag、钼Mo、铬Cr、铝Al、钽Ta、钛Ti、钨W等金属中的一种或多种。第一金属薄膜的厚度可以为500nm至800nm。
(2)在第一极111背离基底10的一侧形成第一绝缘层12，第一绝缘层12开设有用于暴露第一极111的第一过孔31。该步骤可以包括：在第一极111背离基底10的一侧沉积第一绝缘薄膜，通过构图工艺对第一绝缘薄膜进行构图，形成第一绝缘层12，如图5所示，图5为显示基板中形成第一绝缘层后的结构示意图。第一绝缘层12开设有第一过孔31，第一极111通过第一过孔31暴露出来。
在一个示例性实施例中，可以采用PECVD沉积第一绝缘薄膜，第一绝缘薄膜可以采用氮化硅SiNx、氧化硅SiOx或SiNx/SiOx的复合层。在一个示例性实施例中，第一绝缘层的厚度可以为100nm至200nm。
(3)在第一绝缘层12背离基底10的一侧形成有源层13，有源层13通过第一过孔31与第一极111接触连接。该步骤可以包括：在第一绝缘层12背离基底10的一侧沉积有源薄膜，通过构图工艺对有源薄膜进行构图，形成有源层13，有源层13通过第一过孔31与第一极111接触连接，如图6所示，图6为显示基板中形成有源层后的结构示意图。
在一个示例性实施例中，可以采用PECVD沉积有源薄膜。有源薄膜的材质可以为非晶硅，有源薄膜的厚度可以为30nm至50nm。在一个示例性实施例中，沉积非晶硅薄膜后，可以在400℃至500℃(例如450℃)下，对非晶硅薄膜进行脱氢处理，然后利用准分子激光对非晶硅薄膜进行退火形成低温多晶硅薄膜，通过构图工艺对低温多晶硅薄膜进行构图，形成低温多晶硅的有源层13。
在一个示例性实施例中，有源薄膜的材料还可以为多晶硅或微晶硅材料，也可以是金属氧化物材料，金属氧化物材料可以是铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO)或铟锡锌氧化物(Indium Tin Zinc Oxide，ITZO)。
(4)在有源层13背离基底10的一侧形成栅电极15。该步骤可以包括：在有源层13背离基底10的一侧沉积第二绝缘薄膜14’；在第二绝缘薄膜14’背离基底10的一侧沉积栅金属层，通过构图工艺对栅金属层进行构图，形成栅电极15，如图7所示，图7为显示基板中形成栅电极后的结构示意图。
在一个示例性实施例中，可以采用PECVD沉积第二绝缘薄膜14’，第二绝缘薄膜可以采用氮化硅SiNx、氧化硅SiOx或SiNx/SiOx的复合层。在一个示例性实施例中，第二绝缘薄膜采用SiOx(例如SiO2)，第二绝缘薄膜14’的厚度为100nm至300nm。
在一个示例性实施例中，可以采用磁控溅射的方法沉积栅金属薄膜。栅金属薄膜可以采用铂Pt、钌Ru、金Au、银Ag、钼Mo、铬Cr、铝Al、钽Ta、钛Ti、钨W等金属中的一种或多种。栅金属薄膜的厚度可以为100nm至300nm。
在一个示例性实施例中，形成栅电极15后，还需要对有源层进行导体化处理，导体化处理可以包括：对有源层13进行离子掺杂，有源层13未被栅电极15覆盖的区域形成重掺杂区域而导体化，从而，有源层13包括被栅电极15覆盖的沟道区域132、位于沟道区域132左侧的第一导体化区域131、位于沟道区域132右侧的第二导体化区域133，如图7所示。第一导体化区域131与第一极111连接。
本领域技术人员明白，当薄膜晶体管为N型薄膜晶体管时，导体化处理可以包括：对有源层进行轻掺杂(LDD)，然后进行N+重掺杂。
(5)在栅电极15背离基底10的一侧形成第三绝缘层16，第三绝缘层16开设有用于暴露有源层13的第二导体化区域133的第二过孔32。该步骤可以包括：在栅电极15背离基底10的一侧沉积第三绝缘薄膜，通过构图工艺对第三绝缘薄膜和第二绝缘薄膜进行构图，形成暴露出第二导体化区域133的第二过孔32，从而形成第三绝缘层16和第二绝缘层14，如图8所示，图8为显示基板中形成第三绝缘层后的结构示意图。
在一个示例性实施例中，可以采用PECVD沉积第三绝缘薄膜，第三绝缘薄膜可以采用氮化硅SiNx、氧化硅SiOx或SiNx/SiOx的复合层。在一个示例性实施例中，第三绝缘薄膜采用SiOx/SiNx的复合层，其中，SiOx薄膜的厚度为100nm至200nm，SiNx层的厚度为100nm至300nm。
在一个示例性实施例中，采用刻蚀工艺形成第二过孔32后，第二导体化区域133的上表面通过第二过孔32暴露出来，如图8中a图所示，从而，在后续形成第二极后，第二极与有源层的第二导体化区域为面接触。在一个示例性实施例中，采用刻蚀工艺形成第二过孔32后，第二导体化区域133的侧壁通过第二过孔32暴露出来，如图8中b图所示，从而，在后续形成第二极后，第二极与有源层的第二导体化区域为边缘接触。
(6)在第三绝缘层16背离基底10的一侧形成第二极171，第二极171通过第二过孔32与有源层13连接。该步骤可以包括：在第三绝缘层16背离基底10的一侧沉积第二金属薄膜，通过构图工艺对第二金属薄膜进行构图，形成第二极171和第一走线172，第二极171通过第二过孔32与有源层13的第二导体化区域连接，如图9所示，图9为显示基板中形成第二极后的结构示意图。
在一个示例性实施例中，可以采用磁控溅射的方法沉积第二金属薄膜。第二金属薄膜可以采用铂Pt、钌Ru、金Au、银Ag、钼Mo、铬Cr、铝Al、钽Ta、钛Ti、钨W等金属中的一种或多种。第二金属薄膜的厚度可以为500nm至800nm。
在一个示例性实施例中，如图9中a图所示，第二极171与有源层的第二导体化区域为面接触。在一个示例性实施例中，如图9中b图所示，第二极171与有源层的第二导体化区域为边缘接触。在后续制程中，以面接触为例进行图示。
(7)在第二极171背离基底10的一侧形成第四绝缘层21，第四绝缘层21开设有第三过孔33和第四过孔34，第三过孔33用于暴露出第二极171，第四过孔34用于暴露出第一走线172。该步骤可以包括：在第二极171背离基底10的一侧涂覆平坦薄膜，采用曝光、显影等工艺对平坦薄膜进行图案化，形成第四绝缘层21(也称为平坦层21)，第四绝缘层21开设有第三过孔33和第四过孔34，第三过孔33用于暴露出第二极171，第四过孔34用于暴露出第一走线172，如图10所示，图10为显示基板中形成第四绝缘层后的结构示意图。
在一个示例性实施例中，平坦层21的材质可以为有机材质，例如树脂或光刻胶等。
(8)在第四绝缘层21背离基底10的一侧形成第二导电层22，第二导电层22通过第四过孔与第一走线172连接，第二导电层22在第三过孔位置开设有第五过孔35，以断开第二导电层22与第二极171的连接。该步骤可以包括：在第四绝缘层21背离基底10的一侧沉积第二导电薄膜，通过构图工艺对第二导电薄膜进行构图，形成第二导电层22，第二导电层22通过第四过孔与第一走线172连接，第二导电层22在第三过孔位置开设有第五过孔35，以断开第二导电层22与第二极171的连接，如图11所示，图11为显示基板中形成第二导电层后的结构示意图。
在一个示例性实施例中，可以采用磁控溅射方法沉积第二导电薄膜，第二导电薄膜的厚度可以为40nm至50nm。第二导电薄膜的材料可以采用氧化铟锡(ITO)或氧化铟锌(IZO)。形成第五过孔35时，可以将位于第三过孔内的第二导电材料刻蚀去除，只保留位于第四绝缘层21上表面上的第二导电材料，从而断开第二导电层22与第二极171的连接，也便于断开后续形成的第一导电层与第二导电层。
(9)在第二导电层22背离基底10的一侧形成第五绝缘层23，第五绝缘层23在第五过孔位置处开设有第六过孔36，第五绝缘层23覆盖第二导电层22的侧壁，第二极171的上表面通过第六过孔36暴露出来。该步骤可以包括：在第二导电层22背离基底10的一侧沉积第五绝缘薄膜，通过构图工艺对第五绝缘薄膜进行构图，形成位于第五过孔位置的第六过孔36，第五绝缘层23覆盖第二导电层22的侧壁，第二极171的上表面通过第六过孔36暴露出来，如图12所示，图12为显示基板中形成第五绝缘层后的结构示意图。
在一个示例性实施例中，可以采用PECVD沉积第五绝缘薄膜，第五绝缘薄膜可以采用氮化硅SiNx、氧化硅SiOx或SiNx/SiOx的复合层。在一个示例性实施例中，第五绝缘层的可以采用氧化硅SiOx，厚度可以为50nm至100nm。
在形成第六过孔36时，将位于第二极171上表面上的部分第五绝缘材料去除，使得第五绝缘层覆盖第二导电层22，避免第二导电层22通过第六过孔36暴露。
(10)在第五绝缘层23背离基底10的一侧形成第一导电层24，第一导电层24通过第六过孔与第二极171连接。该步骤可以包括：在第五绝缘层23背离基底10的一侧沉积第一导电薄膜，通过构图工艺对第一导电薄膜进行构图，形成第一导电层24，第一导电层24通过第六过孔与第二极171连接，如图3所示。
在一个示例性实施例中，可以采用磁控溅射方法沉积第一导电薄膜，第一导电薄膜的厚度可以为50nm至100nm。第一导电薄膜的材料可以采用氧化铟锡(ITO)或氧化铟锌(IZO)。
在一个示例性实施例中，如图3所示，第一走线172可以为公共电极引线，第二导电层22可以为公共电极层，第一导电层24可以为像素电极层。第二导电层22为板状电极，第一导电层24为狭缝电极。第二导电层22和第一导电层24之间可以形成多维电场，当该显示基板应用于液晶显示装置时，第二导电层22和第一导电层24之间形成的多维电场可以用来驱使液晶偏转。
本公开实施例的薄膜晶体管和显示基板，改变了传统的薄膜晶体管结构，将源电极和漏电极分层设置，可以将一部分金属走线与源电极同层设置，一部分金属走线与漏电极同层设置，从而可以极大缓解高像素密度显示装置中金属走线的布线压力，有利于线路设计；另外，位于有源层下侧的源电极或漏电极可以保护有源层不受光照的影响，不再需要另外设置大面积的遮光层，保证了显示装置的开口率；此外，第一极位于有源层背离栅电极的一侧，使得有源层位于栅电极和第一极之间，当栅电极施加固定电压时，栅电极电压和第一极的数据电压之间可以形成更加均匀的电场，使得有源层位于更加均匀电场中，相比于有源层下方无电压的状况，增强了对有源层沟道区域的控制，降低了漏电极电压对薄膜晶体管的影响，提高了薄膜晶体管的性能。
图13为本公开一个示例性实施例中薄膜晶体管的制备方法的示意图。本公开还提供了一种薄膜晶体管的制备方法，如图13所示，该制备方法可以包括：
S1：在基底的一侧形成第一极；
S2：在所述第一极背离基底的一侧形成第一绝缘层，所述第一绝缘层开设有用于暴露所述第一极的第一过孔；
S3：在所述第一绝缘层背离基底的一侧形成有源层和栅电极，所述有源层通过所述第一过孔与所述第一极连接；
S4：在所述有源层和栅电极背离基底的一侧形成第二极，所述第二极与所述有源层电连接。
在一个示例性实施例中，在所述第一绝缘层背离基底的一侧形成有源层和栅电极，包括：
在所述第一绝缘层背离基底的一侧形成有源层，所述有源层通过所述第一过孔与所述第一极连接；
在所述有源层背离基底的一侧形成第二绝缘薄膜；
在所述第二绝缘薄膜背离基底的一侧形成栅电极；
在所述栅电极背离基底的一侧形成第三绝缘薄膜，通过构图工艺对所述第三绝缘薄膜和第二绝缘薄膜进行构图，形成第三绝缘层和第二绝缘层，所述第三绝缘层和第二绝缘层开设有用于暴露有源层的第二过孔。
上文在显示基板的制备过程中已经详细描述了薄膜晶体管的制备方法，在此不再赘述。
基于前述实施例的发明构思，本公开实施例还提供了一种显示装置，该显示装置包括以上所述的显示基板，还包括与该显示基板对盒设置的彩膜基板，以及位于显示基板和彩膜基板之间的液晶层。
显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
虽然本公开所揭露的实施方式如上，但所述的内容仅为便于理解本公开而采用的实施方式，并非用以限定本公开。任何本公开所属领域内的技术人员，在不脱离本公开所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本公开的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (12)

1.一种薄膜晶体管，其特征在于，包括：
第一极，位于基底的一侧；
第一绝缘层，位于所述第一极背离基底的一侧，所述第一绝缘层开设有用于暴露所述第一极的第一过孔；
有源层和栅电极，位于所述第一绝缘层背离基底的一侧，所述有源层通过所述第一过孔与所述第一极连接；
第二极，位于所述有源层和栅电极背离基底的一侧，所述第二极与所述有源层电连接。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述有源层的沟道区域在基底上的正投影位于所述第一极在基底上的正投影范围内。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述第一极的厚度为500nm至800nm，所述第二极的厚度为500nm至800nm，所述第一极为源电极和漏电极中的一个，所述第二极为源电极和漏电极中的另一个。
4.根据权利要求1至3中任意一项所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括第二绝缘层和第三绝缘层，所述有源层位于所述第一绝缘层背离基底的一侧，所述第二绝缘层位于所述有源层背离基底的一侧，所述栅电极位于所述第二绝缘层背离基底的一侧，所述第三绝缘层位于所述栅电极背离基底的一侧，所述第三绝缘层和所述第二绝缘层开设有用于暴露所述有源层的第二过孔，所述第二极位于所述第三绝缘层背离基底的一侧，所述第二极通过所述第二过孔与所述有源层连接。
5.根据权利要求1至3中任意一项所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括第二绝缘层，所述栅电极位于所述第一绝缘层背离基底的一侧，所述第二绝缘层位于所述栅电极背离基底的一侧，所述第一过孔同时穿过第二绝缘层和第一绝缘层，所述有源层位于所述第二绝缘层背离基底的一侧，所述有源层通过所述第一过孔与所述第一极连接，所述第二极位于所述有源层背离所述基底的一侧，所述第二极与所述有源层连接。
6.一种显示基板，其特征在于，包括权利要求1至5中任意一项所述的薄膜晶体管。
7.根据权利要求6所述的显示基板，其特征在于，所述显示基板还包括位于所述第二极背离基底一侧的平坦层，所述平坦层开设有用于暴露所述第二极的第三过孔，所述显示基板还包括位于所述平坦层背离基底一侧的第一导电层，所述第一导电层通过所述第三过孔与所述第二极连接。
8.根据权利要求7所述的显示基板，其特征在于，所述显示基板还包括第一走线，所述第一走线与所述第二极位于同一层，所述平坦层还开设有用于暴露所述第一走线的第四过孔，所述显示基板还包括依次位于所述平坦层和所述第一导电层之间的第二导电层和第五绝缘层，所述第二导电层通过所述第四过孔与所述第一走线连接，所述第二导电层在所述第三过孔位置开设有第五过孔以使得所述第二导电层与所述第二极断开，所述第五绝缘层在所述第五过孔位置覆盖所述第二导电层，所述第五绝缘层在所述第五过孔位置开设有用于暴露所述第二极的第六过孔，所述第一导电层通过所述第六过孔和所述第三过孔与所述第二极连接。
9.一种显示装置，其特征在于，包括权利要求6至8中任意一项所述的显示基板。
10.根据权利要求9所述的显示装置，其特征在于，所述显示装置还包括与所述显示基板对盒设置的彩膜基板，以及位于所述显示基板和所述彩膜基板之间的液晶层。
11.一种薄膜晶体管的制备方法，其特征在于，包括：
在基底的一侧形成第一极；
在所述第一极背离基底的一侧形成第一绝缘层，所述第一绝缘层开设有用于暴露所述第一极的第一过孔；
在所述第一绝缘层背离基底的一侧形成有源层和栅电极，所述有源层通过所述第一过孔与所述第一极连接；
在所述有源层和栅电极背离基底的一侧形成第二极，所述第二极与所述有源层电连接。
12.根据权利要求11所述的制备方法，其特征在于，在所述第一绝缘层背离基底的一侧形成有源层和栅电极，包括：
在所述第一绝缘层背离基底的一侧形成有源层，所述有源层通过所述第一过孔与所述第一极连接；
在所述有源层背离基底的一侧形成第二绝缘薄膜；
在所述第二绝缘薄膜背离基底的一侧形成栅电极；
在所述栅电极背离基底的一侧形成第三绝缘薄膜，通过构图工艺对所述第三绝缘薄膜和第二绝缘薄膜进行构图，形成第三绝缘层和第二绝缘层，所述第三绝缘层和第二绝缘层开设有用于暴露有源层的第二过孔。
CN202010408514.6A 2020-05-14 2020-05-14 一种薄膜晶体管及其制备方法、显示基板和显示装置 Pending CN111554749A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010408514.6A CN111554749A (zh) 2020-05-14 2020-05-14 一种薄膜晶体管及其制备方法、显示基板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010408514.6A CN111554749A (zh) 2020-05-14 2020-05-14 一种薄膜晶体管及其制备方法、显示基板和显示装置

Publications (1)

Publication Number Publication Date
CN111554749A true CN111554749A (zh) 2020-08-18

Family

ID=72006401

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010408514.6A Pending CN111554749A (zh) 2020-05-14 2020-05-14 一种薄膜晶体管及其制备方法、显示基板和显示装置

Country Status (1)

Country Link
CN (1) CN111554749A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112599539A (zh) * 2020-12-14 2021-04-02 武汉华星光电半导体显示技术有限公司 阵列基板及其制作方法、显示面板
CN112864173A (zh) * 2021-01-12 2021-05-28 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN113363328A (zh) * 2021-06-04 2021-09-07 华南理工大学 一种薄膜晶体管以及薄膜晶体管的制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090072237A1 (en) * 2007-09-14 2009-03-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor and display device including the thin film transistor
CN105576015A (zh) * 2014-10-30 2016-05-11 株式会社日本显示器 半导体装置
CN106024906A (zh) * 2016-07-18 2016-10-12 京东方科技集团股份有限公司 一种薄膜晶体管、显示基板以及液晶显示装置
CN106684124A (zh) * 2017-01-25 2017-05-17 京东方科技集团股份有限公司 一种薄膜晶体管的制备方法、薄膜晶体管以及显示器件
CN107331709A (zh) * 2017-07-03 2017-11-07 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板及显示装置
CN107845676A (zh) * 2017-10-23 2018-03-27 京东方科技集团股份有限公司 薄膜晶体管、阵列基板以及显示装置
CN109037346A (zh) * 2018-07-27 2018-12-18 京东方科技集团股份有限公司 薄膜晶体管、显示基板及其制作方法、显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090072237A1 (en) * 2007-09-14 2009-03-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor and display device including the thin film transistor
CN105576015A (zh) * 2014-10-30 2016-05-11 株式会社日本显示器 半导体装置
CN106024906A (zh) * 2016-07-18 2016-10-12 京东方科技集团股份有限公司 一种薄膜晶体管、显示基板以及液晶显示装置
CN106684124A (zh) * 2017-01-25 2017-05-17 京东方科技集团股份有限公司 一种薄膜晶体管的制备方法、薄膜晶体管以及显示器件
CN107331709A (zh) * 2017-07-03 2017-11-07 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板及显示装置
CN107845676A (zh) * 2017-10-23 2018-03-27 京东方科技集团股份有限公司 薄膜晶体管、阵列基板以及显示装置
CN109037346A (zh) * 2018-07-27 2018-12-18 京东方科技集团股份有限公司 薄膜晶体管、显示基板及其制作方法、显示装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112599539A (zh) * 2020-12-14 2021-04-02 武汉华星光电半导体显示技术有限公司 阵列基板及其制作方法、显示面板
CN112864173A (zh) * 2021-01-12 2021-05-28 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN112864173B (zh) * 2021-01-12 2024-04-19 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN113363328A (zh) * 2021-06-04 2021-09-07 华南理工大学 一种薄膜晶体管以及薄膜晶体管的制备方法
WO2022252469A1 (zh) * 2021-06-04 2022-12-08 华南理工大学 一种薄膜晶体管以及薄膜晶体管的制备方法

Similar Documents

Publication Publication Date Title
KR102103373B1 (ko) 반도체 장치
US8796680B2 (en) Thin-film transistor substrate and method of manufacturing the same
KR101213708B1 (ko) 어레이 기판 및 이의 제조방법
CN102456696B (zh) 显示装置及其制造方法
US20150129865A1 (en) Semiconductor device and method for manufacturing same
KR101353269B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
CN107221501B (zh) 垂直型薄膜晶体管及其制备方法
US20130234124A1 (en) Thin-film transistor substrate, method of manufacturing the same, and display device including the same
CN111554749A (zh) 一种薄膜晶体管及其制备方法、显示基板和显示装置
US20190181248A1 (en) Thin film transistor, manufacturing method therefor, array substrate and display panel
KR101246789B1 (ko) 어레이 기판 및 이의 제조방법
US9331165B2 (en) Thin-film transistor (TFT), manufacturing method thereof, array substrate, display device and barrier layer
US20130033655A1 (en) Thin film transistor substrate, method for producing same, and display device
CN113113475A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
KR20160087024A (ko) 박막트랜지스터 및 그의 제조방법
US9263467B2 (en) Thin film transistor array panel and manufacturing method thereof
CN113421886B (zh) 显示面板及其制备方法
CN113687548B (zh) 阵列基板及其制作方法、以及显示面板
CN114883346A (zh) 阵列基板及其制作方法、显示面板
US9373648B2 (en) Semiconductor device and method of manufacture thereof
US20230200144A1 (en) Display panel, display apparatus, and fabrication method
CN114236931B (zh) 阵列基板及制作方法、显示面板
CN115732539A (zh) 薄膜晶体管、基板及其制备方法、显示装置
CN114759077A (zh) 显示面板及其制作方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200818