CN107845676A - 薄膜晶体管、阵列基板以及显示装置 - Google Patents
薄膜晶体管、阵列基板以及显示装置 Download PDFInfo
- Publication number
- CN107845676A CN107845676A CN201710995939.XA CN201710995939A CN107845676A CN 107845676 A CN107845676 A CN 107845676A CN 201710995939 A CN201710995939 A CN 201710995939A CN 107845676 A CN107845676 A CN 107845676A
- Authority
- CN
- China
- Prior art keywords
- source
- drain electrode
- active layer
- substrate
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 58
- 239000000758 substrate Substances 0.000 claims abstract description 70
- 239000010410 layer Substances 0.000 claims description 137
- 239000011229 interlayer Substances 0.000 claims description 31
- 238000002161 passivation Methods 0.000 claims description 23
- 230000005611 electricity Effects 0.000 claims description 7
- 230000008901 benefit Effects 0.000 abstract description 14
- 238000005516 engineering process Methods 0.000 description 17
- 239000012212 insulator Substances 0.000 description 10
- 239000000463 material Substances 0.000 description 8
- 239000010408 film Substances 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 230000007812 deficiency Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000012528 membrane Substances 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 230000003190 augmentative effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/40—Arrangements for improving the aperture ratio
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Abstract
本发明公开了薄膜晶体管、阵列基板以及显示装置。根据本发明的实施例,该薄膜晶体管包括:衬底;第一源漏电极,所述第一源漏电极设置在所述衬底上;有源层,所述有源层设置在所述第一源漏电极远离所述衬底的一侧;第二源漏电极,所述第二源漏电极设置在所述有源层远离所述第一源漏电极的一侧,其中,所述第一源漏电极与所述第二源漏电极分别独立地与所述有源层相连。由此,该薄膜晶体管具有以下优点的至少之一:占用面积小,减少了不透光部分的面积,提高了产品良率,有利于制备像素尺寸小、开口率高、分辨率高的显示装置。
Description
技术领域
本发明涉及显示技术领域,具体地,涉及薄膜晶体管、阵列基板以及显示装置。
背景技术
近年来,增强现实(AR)和虚拟现实(VR)技术在显示领域的运用发展迅速,是目前应用研究的热点。AR技术是一种实时地计算摄影机影像的位置及角度并加上相应图像、视频、3D模型的技术,其目标是在屏幕上把虚拟世界套在现实世界并进行互动;VR技术是借助计算机图形技术和立体视觉显示技术,把计算机渲染的虚拟场景呈现给用户,并且提供用户友好的虚实交互方式,从而提供用户沉浸式的虚拟现实体验。随着AR和VR技术的发展,其对液晶显示屏的要求也逐渐提高。
然而,目前的薄膜晶体管、阵列基板以及显示装置仍有待改进。
发明内容
本发明是基于发明人对于以下事实和问题的发现和认识作出的:
发明人发现,目前的显示装置普遍存在着薄膜晶体管占用面积大,产品开口率低,分辨率低等问题,发明人经过深入研究以及大量实验发现,这主要是由于目前的显示装置的薄膜晶体管中,有源层通常设计为U型或者L型,且源漏电极为间隔设置的同一层金属结构,且间隔设置的源漏电极间的距离(Margin)不足,也会造成产品的缺陷,影响良率。因此当显示装置的分辨率提高后,薄膜晶体管占用面积较大,造成开口率低,无法实现分辨率的提高,进而无法满足逐渐发展的显示装置,特别是AR和VR技术对显示装置的高分辨率的性能要求。随着AR和VR技术在显示领域的运用,高分辨率显示装置已成为发展趋势,其对用户的体验效果起着至关重要的作用。由此,显示装置也朝着高分辨率的方向发展,其像素越来越小,其对薄膜晶体管的电路机构要求越来越高。因此,如果能够制备一种占用面积小的薄膜晶体管,其运用于显示装置时,将大大提高显示装置的开口率与分辨率,提高显示效果与用户的体验效果。
本发明旨在至少一定程度上缓解或解决上述提及问题中至少一个。
在本发明的一个方面,本发明提出了一种薄膜晶体管。根据本发明的实施例,该薄膜晶体管包括:衬底;第一源漏电极,所述第一源漏电极设置在所述衬底上;有源层,所述有源层设置在所述第一源漏电极远离所述衬底的一侧;第二源漏电极,所述第二源漏电极设置在所述有源层远离所述第一源漏电极的一侧,其中,所述第一源漏电极与所述第二源漏电极分别独立地与所述有源层相连。由此,该薄膜晶体管具有以下优点的至少之一:占用面积小,减少了不透光部分的面积,提高了产品良率,有利于制备像素尺寸小、开口率高、分辨率高的显示装置。
根据本发明的实施例,所述有源层在所述衬底上的投影为矩形。由此,可以进一步提高该薄膜晶体管的性能。
根据本发明的实施例,所述有源层在所述衬底上的投影位于所述第一源漏电极在所述衬底上的投影范围内。由此,第一源漏电极可以起到遮光的作用,可以避免采用多晶硅形成有源层时,多晶硅材料在背光的照射下产生光生电流,防止漏电。
根据本发明的实施例,所述第二源漏电极在所述衬底上的投影与所述第一源漏电极在所述衬底上的投影部分重叠。由此,可以减小薄膜晶体管的占用面积,有利于制备像素尺寸小、开口率高、分辨率高的显示装置。
根据本发明的实施例,该薄膜晶体管进一步包括以下结构的至少之一:缓冲层,所述缓冲层设置在所述第一源漏电极与所述有源层之间,所述缓冲层具有第一过孔,所述有源层通过所述第一过孔与所述第一源漏电极电性相连;层间介电层,所述层间介电层设置在所述有源层与所述第二源漏电极之间,所述层间介电层具有第二过孔,所述有源层通过所述第二过孔与所述第二源漏电极电性相连。由此,第一源漏电极与第二源漏电极可以简便的通过过孔分别独立地与有源层相连,进一步提高该薄膜晶体管的性能。
根据本发明的实施例,所述薄膜晶体管的栅极设置在所述有源层以及所述第二源漏电极之间。由此,可以进一步提高该薄膜晶体管的性能。
在本发明的另一个方面,本发明提出了一种阵列基板。根据本发明的实施例,该阵列基板包括前面所述的薄膜晶体管。由此,该阵列基板可以具有前面描述的薄膜晶体管所具有的全部特征以及优点,在此不再赘述。总的来说,该阵列基板具有以下优点的至少之一:薄膜晶体管的占用面积小,减少了不透光部分的面积,提高了产品良率,有利于制备像素尺寸小、开口率高、分辨率高的显示装置。
在本发明的又一个方面,本发明提出了一种阵列基板。根据本发明的实施例,该阵列基板包括:衬底;第一源漏电极,所述第一源漏电极设置在所述衬底上;有源层,所述有源层设置在所述第一源漏电极远离所述衬底的一侧;栅极,所述栅极设置在所述有源层远离所述第一源漏电极的一侧;第二源漏电极,所述第二源漏电极设置在所述栅极远离所述有源层的一侧;像素电极,所述像素电极设置在所述第二源漏电极远离所述栅极的一侧,所述像素电极与所述第二源漏电极电性相连,其中,所述第一源漏电极与所述第二源漏电极分别独立地与所述有源层相连,所述有源层在所述衬底上的投影位于所述第一源漏电极在所述衬底的投影范围内,所述第二源漏电极在所述衬底上的投影与所述第一源漏电极在所述衬底上的投影部分重叠。该阵列基板可以是前面描述的阵列基板,由此,可以具有前面描述的彩膜基板所具有的全部特征以及优点,在此不再赘述。总的来说,该阵列基板具有以下优点的至少之一:薄膜晶体管的占用面积小,减少了不透光部分的面积,提高了产品良率,有利于制备像素尺寸小、开口率高、分辨率高的显示装置。
根据本发明的实施例,该阵列基板进一步包括以下结构的至少之一:缓冲层,所述缓冲层设置在所述第一源漏电极远离所述衬底的一侧,所述缓冲层具有第一过孔,所述第一过孔贯穿所述缓冲层;层间介电层,所述层间介电层设置在所述栅极远离所述有源层的一侧,所述层间介电层具有第二过孔,所述第二过孔贯穿所述层间介电层;第一钝化层,所述第一钝化层设置在所述第二源漏电极远离所述层间介质层的一侧;公共电极,所述公共电极设置在所述第一钝化层远离所述第二源漏电极的一侧;第二钝化层,所述第二钝化层设置在所述公共电极以及所述像素电极之间。由此,第一源漏电极与第二源漏电极可以简便的通过过孔分别独立地与有源层相连,进一步提高该薄膜晶体管的性能。
在本发明的又一个方面,本发明提出了一种显示装置。根据本发明的实施例,该显示装置包括前面所述的阵列基板。由此,该显示装置可以具有前面描述的阵列基板所具有的全部特征以及优点,在此不再赘述。总的来说,该显示装置具有以下有的至少之一:薄膜晶体管的占用面积小,减少了不透光部分的面积,提高了产品良率,像素尺寸小,开口率高,分辨率高,可以满足AR和VR技术对显示装置的高分辨率的性能要求。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解,其中:
图1显示了根据本发明一个实施例的薄膜晶体管的部分结构示意图;
图2显示了现有技术薄膜晶体管的部分结构示意图;
图3显示了根据本发明一个实施例的薄膜晶体管的结构示意图;
图4显示了根据本发明另一个实施例的薄膜晶体管的结构示意图;
图5显示了根据本发明一个实施例的阵列基板的部分结构示意图;
图6显示了根据本发明一个实施例的阵列基板的结构示意图;
图7显示了根据本发明另一个实施例的阵列基板的结构示意图;
图8显示了根据本发明一个实施例的制备阵列基板的部分流程示意图;
图9显示了根据本发明另一个实施例的制备阵列基板的部分流程示意图;
图10显示了根据本发明又一个实施例的制备阵列基板的部分流程示意图;以及
图11显示了根据本发明一个实施例的显示装置的结构示意图。
附图标记说明:
100:衬底;210:第一源漏电极;300:有源层;220:第二源漏电极;400:缓冲层;500:层间介电层;10:第一过孔;20:第二过孔;600:栅极;700:像素电极;810:第一钝化层;900:公共电极;820:第二钝化层;610:栅极绝缘层;1000:显示装置。
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本发明,而不能理解为对本发明的限制。
在本发明的一个方面,本发明提出了一种薄膜晶体管。根据本发明的实施例,参考图1,该薄膜晶体管包括:衬底100、第一源漏电极210、有源层300以及第二源漏电极220。根据本发明的实施例,第一源漏电极210设置在衬底100上,有源层300设置在第一源漏电极210远离衬底100的一侧,第二源漏电极220设置在有源层300远离第一源漏电极210的一侧。第一源漏电极210与第二源漏电极220分别独立地与有源层300相连。根据本发明的实施例,第一源漏电极210可以是源极或者漏极中的一个,第二源漏电极220可以是源极或者漏极中的另一个。由此,该薄膜晶体管具有以下优点的至少之一:占用面积小,减少了不透光部分的面积,提高了产品良率,有利于制备像素尺寸小、开口率高、分辨率高的显示装置。
为了方便理解,下面对根据本发明实施例的薄膜晶体管,用于显示装置中提高开口率的原理进行简单说明:参考图2(现有技术薄膜晶体管的部分结构示意图),目前的薄膜晶体管,源漏电极(如图中所示出的210以及220)一般为同层设置,当分辨率逐渐提高后,薄膜晶体管的占用面积较大,无法实现高分辨率显示装置的制备。并且,如前所述,同层设置的源漏极,为了保证产品良率,需要源极以及漏极之间留有足够宽的间隙,从而进一步增加了源漏电极占用的面积。与同层设置的源漏电极相比,在本发明中,由于第一源漏电极210与第二源漏电极220为分层设置,因此一方面可以节省源极以及漏极之间预留的间隙,另一方面,还可以令源极以及漏极在垂直方向上相叠设置,从而其不透光部分的面积减小,进而该薄膜晶体管在显示装置中的占用面积减少。因此,像素部分的透光面积会相应的增加,显示装置的开口率提高。此外,还可以通过提供更合理的像素结构,像素尺寸可以进一步缩小,进而制备分辨率更高的显示装置,满足AR和VR技术对显示装置的高分辨率的性能要求。并且,第一源漏电极210与第二源漏电极220为分层设置,可以避免源漏电极间Margin不足的现象,减少产品缺陷,提高产品良率。
下面,根据本发明的具体实施例,对该薄膜晶体管的各个部分进行详细说明:
根据本发明的实施例,形成衬底100、第一源漏电极210、有源层300以及第二源漏电极220的具体材料均不受特别限制,本领域技术人员可以根据实际需求进行选择。根据本发明的实施例,有源层300可以是由低温多晶硅形成的。
根据本发明的实施例,参考图3,该薄膜晶体管进一步包括以下结构的至少之一:缓冲层400以及层间介电层500。根据本发明的实施例,缓冲层400设置在第一源漏电极210与有源层300之间,缓冲层400具有第一过孔10,有源层300通过第一过孔10与第一源漏电极210电性相连。根据本发明的实施例,层间介电层500设置在有源层300与第二源漏电极220之间,层间介电层500具有第二过孔20,有源层300通过第二过孔20与第二源漏电极220电性相连。由此,第一源漏电极210与第二源漏电极220可以简便的通过过孔分别独立地与有源层300相连,进一步提高该薄膜晶体管的性能。根据本发明的实施例,第一过孔10在衬底100上的投影(如图3中所示出的A区域)与第二过孔20在衬底100上的投影(如图3中所示出的B区域)不重叠,以便第一源漏电极210与第二源漏电极220分别独立地与有源层300相连。根据本发明的实施例,形成第一过孔10与第二过孔20的具体方式不受特别限制,本领域技术人员可以根据实际需求进行选择。例如,根据本发明的实施例,第一过孔10与第二过孔20可以是通过刻蚀形成的。
根据本发明的实施例,参考图4,有源层300在衬底100上的投影(如图4中所示出的C)为矩形。由此,可以进一步提高该薄膜晶体管的性能,例如,相比于现有技术中的L型或者U型设置的有源层,减少了有源层300(在衬底100上的投影为矩形)的面积,进一步减少了薄膜晶体管中不透光部分的面积。根据本发明的实施例,有源层300在衬底100上的投影位于第一源漏电极210在衬底100上的投影(如图4中所示出的D)范围内。由此,第一源漏电极210可以起到遮光的作用,可以避免有源层300在背光的照射下产生光生电流,防止漏电,并且可以进一步减少薄膜晶体管中不透光部分的面积。根据本发明的实施例,第二源漏电极220在衬底100上的投影(如图4中所示出的E)与第一源漏电极210在衬底100上的投影部分重叠。由此,可以减小不透光部分的面积,进一步减少薄膜晶体管的占用面积,有利于制备像素尺寸小、开口率高、分辨率高的显示装置。
根据本发明的实施例,形成缓冲层400以及层间介电层500的具体材料均不受特别限制,本领域技术人员可以根据实际需求进行选择。根据本发明的实施例,缓冲层400可以进一步包括第一缓冲层(图中未示出)和第二缓冲层(图中未示出)。根据本发明的实施例,层间介电层500可以进一步包括第一层间介质层(图中未示出)和第二层间介质层(图中未示出)。
根据本发明的实施例,该薄膜晶体管进一步包括栅极(图中未示出)。根据本发明的实施例,栅极的具体设置位置不受特别限制,本领域技术人员可以根据实际需求进行选择。例如,该栅极可以设置在有源层300以及第二源漏电极220之间。由此,可以进一步提高该薄膜晶体管的性能。根据本发明的实施例,该薄膜晶体管进一步包括栅极绝缘层(图中未示出),该栅极绝缘层可以设置在有源层300和栅极之间。根据本发明的实施例,栅极绝缘层进一步包括第一栅极绝缘层(图中未示出)和第二栅极绝缘层(图中未示出)。根据本发明的实施例,形成栅极以及栅极绝缘层的具体材料不受特别限制,本领域技术人员可以根据实际需求进行选择。
在本发明的另一个方面,本发明提出了一种阵列基板。根据本发明的实施例,该阵列基板包括前面所述的薄膜晶体管。由此,该阵列基板可以具有前面描述的薄膜晶体管所具有的全部特征以及优点,在此不再赘述。根据本发明的实施例,该阵列基板中的薄膜晶体管的具体类型不受特别限制,本领域技术人员可以根据实际需求进行选择。例如,根据本发明的实施例,该薄膜晶体管可以为底栅型或者顶栅型。根据本发明的实施例,该阵列基板进一步包括:像素电极以及公共电极。根据本发明的实施例,像素电极以及公共电极的具体形成材料、设置位置均不受特别限制,本领域技术人员可以根据实际需求进行选择。总的来说,该阵列基板具有以下优点的至少之一:薄膜晶体管的占用面积小,减少了不透光部分的面积,提高了产品良率,有利于制备像素尺寸小、开口率高、分辨率高的显示装置。
在本发明的又一个方面,本发明提出了一种阵列基板。该阵列基板可以是前面描述的阵列基板,由此,可以具有前面描述的彩膜基板所具有的全部特征以及优点,在此不再赘述。根据本发明的实施例,该阵列基板中栅极的具体设置位置不受特别限制,本领域技术人员可以根据实际需求进行选择。下面以栅极设置在有源层以及第二源漏电极之间进行详细说明:
根据本发明的实施例,参考图5,该阵列基板包括:衬底100、第一源漏电极210、有源层300、栅极600、第二源漏电极220以及像素电极700。根据本发明的实施例,第一源漏电极210设置在衬底100上。根据本发明的实施例,有源层300设置在第一源漏电极210远离衬底100的一侧。根据本发明的实施例,栅极600设置在有源层300远离第一源漏电极210的一侧。根据本发明的实施例,第二源漏电极220设置在栅极600远离有源层300的一侧。根据本发明的实施例,像素电极700设置在第二源漏电极220远离栅极600的一侧,像素电极700与第二源漏电极220电性相连。根据本发明的实施例,第一源漏电极210与第二源漏电极220分别独立地与有源层300相连,有源层300在衬底100上的投影(如图5所示出的C)位于第一源漏电极210在衬底100的投影(如图5所示出的D)范围内,第二源漏电极220在衬底100上的投影(如图5所示出的E)与第一源漏电极210在衬底100上的投影部分重叠。该阵列基板可以是前面描述的阵列基板,由此,可以具有前面描述的阵列基板所具有的全部特征以及优点,在此不再赘述。总的来说,该阵列基板具有以下优点的至少之一:薄膜晶体管的占用面积小,减少了不透光部分的面积,提高了产品良率,有利于制备像素尺寸小、开口率高、分辨率高的显示装置。
根据本发明的实施例,参考图6,该阵列基板进一步包括以下结构的至少之一:缓冲层400、层间介电层500、第一钝化层810、公共电极900以及第二钝化层820。根据本发明的实施例,缓冲层400设置在第一源漏电极210远离衬底100的一侧,缓冲层400具有第一过孔10,第一过孔10贯穿缓冲层400。根据本发明的实施例,层间介电层500设置在栅极600远离有源层300的一侧,层间介电层500具有第二过孔20,第二过孔20贯穿层间介电层500。根据本发明的实施例,第一钝化层810设置在第二源漏电极220远离层间介电层500的一侧。根据本发明的实施例,公共电极900设置在第一钝化层810远离第二源漏电极220的一侧。根据本发明的实施例,第二钝化层820设置在公共电极900以及像素电极700之间。由此,第一源漏电极210与第二源漏电极220可以简便的通过过孔分别独立地与有源层300相连,进一步提高该薄膜晶体管的性能。根据本发明的实施例,第一钝化层810可以具有第三过孔30,第二钝化层820可以具有第四过孔40,且第三过孔30与第四过孔40形成套孔结构,由此像素电极700可以通过套孔结构简便的与第二源漏电极220电连接。根据本发明的实施例,形成第三过孔30与第四过孔40的具体方式不受特别限制,本领域技术人员可以根据实际需求进行选择。例如,根据本发明的实施例,第三过孔30与第四过孔40可以是通过刻蚀形成的。
根据本发明的实施例,参考图7,该阵列基板进一步包括栅极绝缘层610。根据本发明的实施例,该栅极绝缘层610可以设置在有源层300和栅极600之间。根据本发明的实施例,栅极绝缘层610进一步包括第一栅极绝缘层(图中未示出)和第二栅极绝缘层(图中未示出)。根据本发明的实施例,形成栅极绝缘层610的具体材料不受特别限制,本领域技术人员可以根据实际需求进行选择。
根据本发明的实施例,制备上述阵列基板的具体方式不受特别限制,本领域技术人员可以根据实际需求进行选择。例如,根据本发明的实施例,参考图8-图10,上述阵列基板可以是通过以下方法制备的:首先,参考图8中的(a),在衬底上形成第一源漏电极(例如,可以为源极,并且可以由Ti/Al/Ti或Mo/Al/Mo形成),同时可以起到遮挡背光的作用,防止有源层漏电;参考图8中的(b),形成缓冲层(例如,可以为SiO/SiNx),再通过对缓冲层打孔,形成第一过孔;接着,参考图8中的(c),形成有源层(例如,可以为低温多晶硅),矩形条状有源层的一端与第一源漏电极通过第一过孔连接;其次,参考图8中的(d)形成栅极绝缘层以及栅极;参考图9中的(e),形成层间介电层后,对层间介电层进行打孔,形成第二过孔;再次,参考图9中的(f),形成第二源漏电极(例如,可以为漏极),材料可以与第一源漏电极相同,第二源漏电极通过第二过孔与有源层的另一端连接;参考图9中的(g),形成第一钝化层后,对第一钝化层进行打孔,形成第三过孔;然后,参考图9中的(h),形成第二钝化层后,对第二钝化层进行打孔,形成第四过孔;最后,参考图10,像素电极700通过第三过孔30以及第四过孔40与第二源漏电极220连接,形成信号导通。第一源漏电极210与第二源漏电极220为分层设置,有源层300在衬底100上的投影位于第一源漏电极210在衬底100上的投影范围内,第一源漏电极210可以起到遮光的作用,防止漏电,并且可以进一步减少薄膜晶体管中不透光部分的面积。第二源漏电极220在衬底100上的投影与第一源漏电极210在衬底100上的投影部分重叠,可以减小不透光部分的面积,进而该阵列基板在显示装置中的占用面积减少,显示装置的开口率提高,进而制备分辨率更高的显示装置,满足AR和VR技术对显示装置的高分辨率的性能要求。并且,第一源漏电极210与第二源漏电极220为分层设置,可以避免源漏电极间Margin不足的现象,减少产品缺陷,提高产品良率。
在本发明的又一个方面,本发明提出了一种显示装置。根据本发明的实施例,参考图11,该显示装置100包括前面所述的阵列基板。由此,该显示装置可以具有前面描述的阵列基板所具有的全部特征以及优点,在此不再赘述。总的来说,该显示装置具有以下有的至少之一:薄膜晶体管的占用面积小,减少了不透光部分的面积,提高了产品良率,像素尺寸小,开口率高,分辨率高,满足了AR和VR技术对显示装置的高分辨率的性能要求。也就是说,该显示装置中第一源漏电极与第二源漏电极分层设置,有源层在衬底上的投影为矩形且位于第一源漏电极在所述衬底的投影范围内,第二源漏电极在衬底上的投影与第一源漏电极在衬底上的投影部分重叠,由此,可以减少不透光部分的面积,提高产品良率,使显示装置的像素尺寸减小,开口率提高,分辨率提高,满足了AR和VR技术对显示装置的高分辨率的性能要求。
在本发明的描述中,术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明而不是要求本发明必须以特定的方位构造和操作,因此不能理解为对本发明的限制。
在本说明书的描述中,参考术语“一个实施例”、“另一个实施例”等的描述意指结合该实施例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。另外,需要说明的是,本说明书中,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。
尽管上面已经示出和描述了本发明的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本发明的限制,本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (10)
1.一种薄膜晶体管,其特征在于,包括:
衬底;
第一源漏电极,所述第一源漏电极设置在所述衬底上;
有源层,所述有源层设置在所述第一源漏电极远离所述衬底的一侧;
第二源漏电极,所述第二源漏电极设置在所述有源层远离所述第一源漏电极的一侧,
其中,所述第一源漏电极与所述第二源漏电极分别独立地与所述有源层相连。
2.根据权利要求1所述的薄膜晶体管,其特征在于,所述有源层在所述衬底上的投影为矩形。
3.根据权利要求1所述的薄膜晶体管,其特征在于,所述有源层在所述衬底上的投影位于所述第一源漏电极在所述衬底上的投影范围内。
4.根据权利要求1所述的薄膜晶体管,其特征在于,所述第二源漏电极在所述衬底上的投影与所述第一源漏电极在所述衬底上的投影部分重叠。
5.根据权利要求1所述的薄膜晶体管,其特征在于,进一步包括以下结构的至少之一:
缓冲层,所述缓冲层设置在所述第一源漏电极与所述有源层之间,所述缓冲层具有第一过孔,所述有源层通过所述第一过孔与所述第一源漏电极电性相连;
层间介电层,所述层间介电层设置在所述有源层与所述第二源漏电极之间,所述层间介电层具有第二过孔,所述有源层通过所述第二过孔与所述第二源漏电极电性相连。
6.根据权利要求1所述的薄膜晶体管,其特征在于,所述薄膜晶体管的栅极设置在所述有源层以及所述第二源漏电极之间。
7.一种阵列基板,其特征在于,包括权利要求1~6任一项所述的薄膜晶体管。
8.一种阵列基板,其特征在于,包括:
衬底;
第一源漏电极,所述第一源漏电极设置在所述衬底上;
有源层,所述有源层设置在所述第一源漏电极远离所述衬底的一侧;
栅极,所述栅极设置在所述有源层远离所述第一源漏电极的一侧;
第二源漏电极,所述第二源漏电极设置在所述栅极远离所述有源层的一侧;
像素电极,所述像素电极设置在所述第二源漏电极远离所述栅极的一侧,所述像素电极与所述第二源漏电极电性相连,
其中,所述第一源漏电极与所述第二源漏电极分别独立地与所述有源层相连,所述有源层在所述衬底上的投影位于所述第一源漏电极在所述衬底的投影范围内,所述第二源漏电极在所述衬底上的投影与所述第一源漏电极在所述衬底上的投影部分重叠。
9.根据权利要求8所述的阵列基板,其特征在于,进一步包括以下结构的至少之一:
缓冲层,所述缓冲层设置在所述第一源漏电极远离所述衬底的一侧,所述缓冲层具有第一过孔,所述第一过孔贯穿所述缓冲层;
层间介电层,所述层间介电层设置在所述栅极远离所述有源层的一侧,所述层间介电层具有第二过孔,所述第二过孔贯穿所述层间介电层;
第一钝化层,所述第一钝化层设置在所述第二源漏电极远离所述层间介质层的一侧;
公共电极,所述公共电极设置在所述第一钝化层远离所述第二源漏电极的一侧;
第二钝化层,所述第二钝化层设置在所述公共电极以及所述像素电极之间。
10.一种显示装置,其特征在于,包括权利要求7~9任一项所述的阵列基板。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710995939.XA CN107845676A (zh) | 2017-10-23 | 2017-10-23 | 薄膜晶体管、阵列基板以及显示装置 |
US16/122,339 US10608089B2 (en) | 2017-10-23 | 2018-09-05 | Thin film transistor and method of fabricating same, array substrate and display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710995939.XA CN107845676A (zh) | 2017-10-23 | 2017-10-23 | 薄膜晶体管、阵列基板以及显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN107845676A true CN107845676A (zh) | 2018-03-27 |
Family
ID=61661917
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710995939.XA Pending CN107845676A (zh) | 2017-10-23 | 2017-10-23 | 薄膜晶体管、阵列基板以及显示装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10608089B2 (zh) |
CN (1) | CN107845676A (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109742158A (zh) * | 2019-01-31 | 2019-05-10 | 京东方科技集团股份有限公司 | 低温多晶硅薄膜晶体管、阵列基板及制备方法、显示装置 |
CN109801943A (zh) * | 2019-01-09 | 2019-05-24 | 昆山国显光电有限公司 | 显示面板和显示装置 |
CN111554749A (zh) * | 2020-05-14 | 2020-08-18 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、显示基板和显示装置 |
CN111682075A (zh) * | 2020-06-24 | 2020-09-18 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、移位寄存器和栅极驱动电路 |
US20230197650A1 (en) * | 2017-07-13 | 2023-06-22 | Fuji Electric Co., Ltd. | Semiconductor device |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100133539A1 (en) * | 2008-12-03 | 2010-06-03 | Hoon Kang | Thin-film transistor and method of manufacturing the same |
CN105321957A (zh) * | 2014-06-25 | 2016-02-10 | 乐金显示有限公司 | 薄膜晶体管基板、包括其的显示面板及其制造方法 |
CN106531692A (zh) * | 2016-12-01 | 2017-03-22 | 京东方科技集团股份有限公司 | 阵列基板的制备方法、阵列基板及显示装置 |
US20170090229A1 (en) * | 2014-06-06 | 2017-03-30 | Sharp Kabushiki Kaisha | Semiconductor device, display device and method for manufacturing semiconductor device |
CN206301128U (zh) * | 2017-01-03 | 2017-07-04 | 厦门天马微电子有限公司 | 一种阵列基板及显示装置 |
CN106960881A (zh) * | 2017-05-17 | 2017-07-18 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103713792B (zh) * | 2013-12-23 | 2016-06-01 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和触摸显示装置 |
US10782580B2 (en) * | 2016-04-29 | 2020-09-22 | Samsung Display Co., Ltd. | Array substrate, liquid crystal display device having the same, and method for manufacturing array substrate |
KR102652674B1 (ko) * | 2016-10-31 | 2024-03-29 | 엘지디스플레이 주식회사 | 초고 해상도 액정 표시장치 |
-
2017
- 2017-10-23 CN CN201710995939.XA patent/CN107845676A/zh active Pending
-
2018
- 2018-09-05 US US16/122,339 patent/US10608089B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100133539A1 (en) * | 2008-12-03 | 2010-06-03 | Hoon Kang | Thin-film transistor and method of manufacturing the same |
US20170090229A1 (en) * | 2014-06-06 | 2017-03-30 | Sharp Kabushiki Kaisha | Semiconductor device, display device and method for manufacturing semiconductor device |
CN105321957A (zh) * | 2014-06-25 | 2016-02-10 | 乐金显示有限公司 | 薄膜晶体管基板、包括其的显示面板及其制造方法 |
CN106531692A (zh) * | 2016-12-01 | 2017-03-22 | 京东方科技集团股份有限公司 | 阵列基板的制备方法、阵列基板及显示装置 |
CN206301128U (zh) * | 2017-01-03 | 2017-07-04 | 厦门天马微电子有限公司 | 一种阵列基板及显示装置 |
CN106960881A (zh) * | 2017-05-17 | 2017-07-18 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20230197650A1 (en) * | 2017-07-13 | 2023-06-22 | Fuji Electric Co., Ltd. | Semiconductor device |
CN109801943A (zh) * | 2019-01-09 | 2019-05-24 | 昆山国显光电有限公司 | 显示面板和显示装置 |
CN109801943B (zh) * | 2019-01-09 | 2021-02-12 | 昆山国显光电有限公司 | 显示面板和显示装置 |
CN109742158A (zh) * | 2019-01-31 | 2019-05-10 | 京东方科技集团股份有限公司 | 低温多晶硅薄膜晶体管、阵列基板及制备方法、显示装置 |
US11374033B2 (en) | 2019-01-31 | 2022-06-28 | Ordos Yuansheng Optoelectronics Co., Ltd. | Thin film transistor, manufacturing method thereof, array substrate and display device |
CN111554749A (zh) * | 2020-05-14 | 2020-08-18 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、显示基板和显示装置 |
CN111682075A (zh) * | 2020-06-24 | 2020-09-18 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、移位寄存器和栅极驱动电路 |
Also Published As
Publication number | Publication date |
---|---|
US20190123156A1 (en) | 2019-04-25 |
US10608089B2 (en) | 2020-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107845676A (zh) | 薄膜晶体管、阵列基板以及显示装置 | |
CN105372891B (zh) | 一种阵列基板以及显示装置 | |
CN110473898A (zh) | 有机发光二极管显示面板及其制作方法 | |
CN108375856A (zh) | 显示装置、显示模块及电子设备 | |
CN103676253B (zh) | 显示装置及其显示图像的方法 | |
CN103558718B (zh) | 像素结构 | |
CN103809324B (zh) | 一种显示面板和显示装置 | |
CN106024813B (zh) | 一种低温多晶硅tft阵列基板的制作方法及相应装置 | |
CN106409845A (zh) | 开关元件及其制备方法、阵列基板以及显示装置 | |
CN206162006U (zh) | 显示面板及显示装置 | |
CN206773360U (zh) | 阵列基板、显示面板及显示装置 | |
CN106020544B (zh) | 一种触控显示面板及其制作方法、触控显示装置 | |
CN107247367A (zh) | 显示面板及显示器 | |
CN104898369B (zh) | 显示基板及其制作方法以及显示基板制作系统和显示装置 | |
CN104766869B (zh) | 阵列基板及其制备方法、显示装置 | |
CN108807547A (zh) | 薄膜晶体管及其制备方法、阵列基板及其制备方法 | |
CN106019738A (zh) | 电光学装置以及电子设备 | |
CN107315287A (zh) | 一种显示面板及其制程 | |
CN103278990B (zh) | 像素结构及液晶面板 | |
CN104181740B (zh) | 一种阵列基板和显示装置 | |
CN105049643A (zh) | 一种手机屏幕亮度调节方法 | |
CN109031833A (zh) | 用于ads显示模式的阵列基板及其制作方法和应用 | |
CN105469734B (zh) | 透明显示面板及其制造方法 | |
CN101976668B (zh) | 一种硅基mos管控制发光二极管的器件、阵列及制造方法 | |
CN105093545B (zh) | 3d显示面板和3d显示方法以及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |