CN112466930A - 一种二维半导体材料的金属接触结构及其制备方法 - Google Patents
一种二维半导体材料的金属接触结构及其制备方法 Download PDFInfo
- Publication number
- CN112466930A CN112466930A CN202011282535.4A CN202011282535A CN112466930A CN 112466930 A CN112466930 A CN 112466930A CN 202011282535 A CN202011282535 A CN 202011282535A CN 112466930 A CN112466930 A CN 112466930A
- Authority
- CN
- China
- Prior art keywords
- metal electrode
- semiconductor material
- dimensional semiconductor
- substrate
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002184 metal Substances 0.000 title claims abstract description 99
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 99
- 239000000463 material Substances 0.000 title claims abstract description 85
- 239000004065 semiconductor Substances 0.000 title claims abstract description 81
- 238000002360 preparation method Methods 0.000 title claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims description 41
- 238000005530 etching Methods 0.000 claims description 17
- 230000000873 masking effect Effects 0.000 claims description 17
- 230000008569 process Effects 0.000 claims description 13
- 238000004544 sputter deposition Methods 0.000 claims description 9
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 238000001465 metallisation Methods 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 238000011065 in-situ storage Methods 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 238000009616 inductively coupled plasma Methods 0.000 claims description 5
- 238000000206 photolithography Methods 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 238000000231 atomic layer deposition Methods 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 239000007789 gas Substances 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 238000005240 physical vapour deposition Methods 0.000 claims description 3
- 238000001020 plasma etching Methods 0.000 claims description 3
- 239000010453 quartz Substances 0.000 claims description 3
- 229910052594 sapphire Inorganic materials 0.000 claims description 3
- 239000010980 sapphire Substances 0.000 claims description 3
- 238000000992 sputter etching Methods 0.000 claims description 3
- 238000007738 vacuum evaporation Methods 0.000 claims description 3
- 239000013077 target material Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 239000010936 titanium Substances 0.000 description 5
- 239000010931 gold Substances 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910021389 graphene Inorganic materials 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- CWQXQMHSOZUFJS-UHFFFAOYSA-N molybdenum disulfide Chemical compound S=[Mo]=S CWQXQMHSOZUFJS-UHFFFAOYSA-N 0.000 description 2
- 229910052982 molybdenum disulfide Inorganic materials 0.000 description 2
- 229910016021 MoTe2 Inorganic materials 0.000 description 1
- 238000005411 Van der Waals force Methods 0.000 description 1
- 229910003090 WSe2 Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052961 molybdenite Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明属于半导体器件技术领域，具体为一种二维半导体材料的金属接触结构及其制备方法。本发明包括衬底、位于衬底上的介质层、普通金属电极、齿状金属电极、顶金属电极以及位于介质层上的二维半导体材料。所述普通金属电极和齿状金属电极相接，所述齿状金属电极与二维半导体材料的边缘接触，所述顶金属电极位于齿状金属电极上方。二维材料已有大量研究，但目前关于金属‑二维半导体材料的电学接触问题还没有很好的解决，本发明采用边缘接触加部分顶部接触的构型，解决了金属‑二维半导体材料界面晶格损伤和欧姆接触的问题，可在大规模集成电路中获得应用。
Description
技术领域
本发明属于半导体器件技术领域，具体涉及一种二维半导体材料的金属接触结构及其制备方法。
背景技术
自集成电路发明以来，其发展迅速，技术不断迭代，以半导体硅为载体的器件的特征尺寸按照“摩尔定律”逐渐缩小，以达到单位面积上最大化的器件数量，在降低芯片生产成本的同时，保持高性能和低功耗的优点。但当器件的特征尺寸缩小到亚10纳米以下时，短沟道效应、量子效应、开关频率降低等问题变得越来越严重。二维半导体材料可以有效避免上述问题，其良好的机械性能、电学性能、光电效应等特性有利于制备高性能的逻辑器件、传感器和探测器，与成熟的硅基工艺的结合可以拓展芯片的功能和应用场景。
由于石墨烯的零禁带宽度特性限制了其在电子器件领域的应用，而二维半导体材料拥有较大的禁带宽度范围、较高的迁移率，并有效克服了短沟道效应的限制，成为学术界和工业界的研究热点。目前通过机械剥离以及化学气相沉积等方法得到的二维半导体材料主要有MoS2、MoTe2、MoSe2、WSe2和WS2等。
传统的二维半导体材料的金属接触方法是将金属与二维材料的表面接触，即顶部接触。然而，由于二维材料的表面没有悬挂键，将金属淀积到二维材料的表面后，金属-二维材料界面难以形成强的共价键，而是在界面处形成范德华间隙，以弱的范德华力相结合。这种范德华间隙会充当电子/空穴的势垒，阻碍电荷的注入和输出，从而形成大的接触电阻，不利于器件性能的提高。此外，金属直接淀积在二维材料表面时，易对二维材料的晶格产生损伤，从而引入界面态和缺陷态，产生费米能级钉扎效应，不利于提升器件的电学性能。
发明内容
本发明的目的在于提供一种二维半导体材料的金属接触结构及其制备方法，以解决背景技术中提到的金属-二维半导体材料顶部接触方式存在的现有技术问题。
本发明提供的二维半导体材料的金属接触结构，包括衬底、位于衬底上的介质层、普通金属电极、齿状金属电极、顶金属电极以及位于介质层上的二维半导体材料。所述普通金属电极和齿状金属电极相接，所述齿状金属电极与二维半导体材料的边缘接触，所述顶金属电极位于齿状金属电极上方。
本发明提供的二维半导体材料的金属接触结构的制备方法，具体步骤如下：
（1）在衬底上形成介质层，在介质层表面制备二维半导体材料；
（2）在二维半导体材料上通过掩蔽层定义出源漏电极区，所述的源漏电极区包括普通金属电极区和齿状金属电极区；
（3）对上述掩蔽层定义出的源漏电极区进行刻蚀，刻蚀掉源漏电极区的二维半导体材料；
（4）采用等离子体对上述刻蚀后暴露出的二维半导体材料的边缘进行轰击处理，然后进行原位的源漏金属淀积，制备出源漏金属电极；所述的源漏金属电极包括普通金属电极和齿状金属电极；
（5）在齿状金属电极表面淀积顶金属电极；
（6）定义出沟道并刻蚀掉沟道以外的二维半导体材料。
本发明步骤（1）中，所述衬底为本领域常用衬底，如玻璃衬底、蓝宝石衬底、石英衬底、硅衬底或柔性衬底的任一种。
本发明步骤（1）中，所述二维半导体材料的制备方法为化学气相沉积、物理气相沉积、原子层沉积或机械剥离法。
本发明步骤（2）中，所述掩蔽层为光刻胶或掩膜版。
优选地，所述掩蔽层的图形化方法为使用光刻工艺，通过曝光、显影等手段将光刻胶图形化；或者使用掩膜版，将含有电极图形的掩膜版紧贴在二维半导体材料表面进行图形化。
本发明步骤（4）中，所述等离子体的轰击和源漏金属淀积过程均在同一个真空环境的磁控溅射腔体内完成。
优选地，所述等离子体的轰击是利用磁控溅射真空腔体中靶材表面产生的等离子体对二维半导体材料的边缘进行轰击处理。所述轰击的方法为：高纯氩气流量为30 sccm-50 sccm，在0.8Pa的溅射气压和10W-40 W的溅射功率下，利用靶材表面产生的等离子体对二维半导体材料的边缘轰击10秒-60秒。所述靶材与二维半导体材料的距离为5 cm-20 cm。
本发明步骤（5）中，所述顶金属电极的制备方法为：用光刻工艺或掩膜版定义出顶金属电极的图形，然后采用真空蒸镀或溅射镀膜的方法制备顶金属电极。
本发明步骤（3）或步骤（6）中，所述刻蚀的方法为本领域常用的干法刻蚀，如感应耦合等离子体刻蚀、反应离子刻蚀或离子铣刻蚀。
本发明与现有技术相比具有下列优点和效果：本发明提供的一种二维半导体材料的金属接触结构及其制备方法，使金属电极与二维半导体材料通过边缘接触和部分顶部接触的方式相接触。相比于传统的全顶部接触的方式，采用齿状金属电极（边缘接触）加顶金属电极（部分顶接触）的构型可以减少顶部接触导致的晶格损伤和界面态；同时，相比于线形的全边缘接触的方式，齿状的边缘接触构型可以增大金属与二维半导体材料边缘的接触面积，本发明提供的方法可以从边缘和顶部两个方面增大金属与二维半导体材料的接触面积，从而缓解了线形的全边缘接触方式存在的电荷拥堵效应（chargecrowdingeffect）。本发明可以使金属-二维半导体材料实现欧姆接触、降低接触电阻、提高器件的开关比，有望在未来被应用于大规模集成电路的生产中。
附图说明
图1是本发明半导体器件及接触方式的结构示意图。其中，(a)为晶体管的俯视图，(b)为晶体管的侧视图。
图2是本发明器件制备及形成金属接触的流程示意图。其中，(a)为原始的制备出的二维半导体材料的示意图，(b)为用掩蔽层定义源漏电极的结构示意图，(c)为刻蚀掉源漏电极区域下方的二维半导体材料后的结构示意图，(d)为淀积源漏金属电极后的示意图，(e)为淀积附加的顶金属电极后的结构示意图，(f)为定义沟道并刻蚀掉沟道以外的二维半导体材料后的器件结构俯视图。
图3是本发明对二维半导体材料边缘的等离子体轰击处理及原位的源漏金属淀积方法的示意图。
图中标号：1001为衬底，1002为介质层，2001为普通金属电极，2002为齿状金属电极，2003为顶金属电极，3001为二维半导体材料，4001为掩蔽层，5001为真空腔体，5002为旋转托盘，5003为靶材I，5004为靶材II，6001为定义出源漏电极的样品。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的材料或具有相同或类似功能的方法。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。为了简化本发明的公开，下文中对特定例子的材料和方法进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。
以下，根据所附附图针对本发明所涉及的一种二维半导体材料的金属接触结构及其制备方法的一例进行说明。
根据本发明的一个实施例，提供了一种二维半导体材料的金属接触结构及其制备方法。
在图1中示出了本发明半导体器件及接触方式，包括衬底1001、位于衬底上的介质层1002、普通金属电极2001、齿状金属电极2002、顶金属电极2003以及位于介质层上的二维半导体材料3001。所述普通金属电极2001和齿状金属电极2002相接，所述齿状金属电极2002与二维半导体材料3001的边缘接触，所述顶金属电极2003位于齿状金属电极2002上方。
在图2中示出了本发明器件制备及形成金属接触的流程；在图3中示出了本发明对二维半导体材料3001边缘的等离子体轰击处理及原位的源漏金属淀积方法。以下按照图2中所示的器件制备的各步骤，结合图3，针对具体的一例进行说明。制备的具体步骤如下：
首先，如图2(a)，在衬底1001上形成介质层1002，在介质层1002表面制备二维半导体材料3001。所述衬底1001为本领域常用衬底，如玻璃衬底、蓝宝石衬底、石英衬底、硅衬底或柔性衬底的任一种，所述二维半导体材料3001的制备方法为化学气相沉积、物理气相沉积、原子层沉积或机械剥离法。作为具体的一例，本实施例中选用重掺杂的p型硅作为衬底1001，采用二氧化硅作为介质层1002，采用化学气相沉积法制备二维半导体材料3001。本实施例中选用的二维半导体材料3001为二硫化钼。
图2(b)示出了用掩蔽层4001定义源漏电极的结构。在二维半导体材料3001上通过掩蔽层4001定义出源漏电极区，所述的源漏电极区包括普通金属电极区和齿状金属电极区，所述掩蔽层4001为光刻胶或掩膜版。所述掩蔽层4001的图形化方法为使用光刻工艺，通过曝光、显影等手段将光刻胶图形化；或者使用掩膜版，将含有电极图形的掩膜版紧贴在二维半导体材料3001表面进行图形化。作为具体的一例，本实施例中选用光刻工艺，使用光刻胶作为掩蔽层4001，通过曝光和显影在二维半导体材料3001二硫化钼表面获得源漏区域的图形。
图2(c)示出了刻蚀掉源漏电极区域下方的二维半导体材料3001后的结构。在掩蔽层4001的图形化的选择性保护下，对上述掩蔽层4001定义出的源漏电极区进行刻蚀，刻蚀掉源漏电极区的二维半导体材料3001。本实施例中选用感应耦合等离子体刻蚀法对源漏区域的二维半导体材料3001进行刻蚀。
图3和图2(d)示出了对二维半导体材料3001边缘的等离子体轰击处理及原位的源漏金属淀积。将经过上述步骤处理的定义出源漏电极的样品6001放置于真空腔体5001内的旋转托盘5002上，在高真空条件下，用靶材I 5003产生的等离子体对上述刻蚀后暴露出的二维半导体材料3001的边缘进行轰击处理，随后在不破坏真空的情况下，用靶材I 5003和靶材II 5004进行原位的源漏金属淀积，制备出源漏金属电极。所述的源漏金属电极包括普通金属电极2001和齿状金属电极2002。所述等离子体的轰击和源漏金属淀积过程均在同一个真空环境的磁控溅射腔体内完成。作为具体的一例，本实施例中的靶材I 5003选用钛（Ti）靶，靶材II 5004选用金（Au）靶，金属电极为Ti/Au，厚度为5 nm/30 nm。所述等离子体的轰击是利用磁控溅射真空腔体5001中靶材表面产生的等离子体对二维半导体材料3001的边缘进行轰击处理。所述轰击的方法为：高纯氩气流量为40 sccm，在0.8Pa的溅射气压和20 W的溅射功率下，利用钛靶表面产生的等离子体对二维半导体材料3001的边缘轰击30秒。所述钛靶与二维半导体材料3001的距离为10 cm。
图2(e)示出了淀积附加的顶金属电极2003后的结构。在齿状金属电极2002表面淀积顶金属电极2003。所述顶金属电极2003的制备方法为：用光刻工艺或掩膜版定义出顶金属电极2003的图形，然后采用真空蒸镀或溅射镀膜的方法制备顶金属电极2003。作为具体的一例，本实施例中选用光刻工艺定义出顶金属电极2003的图形，采用磁控溅射法制备顶金属电极2003，所述顶金属电极2003为30 nm厚的金电极。
图2(f)示出了定义沟道并刻蚀掉沟道以外的二维半导体材料3001后的器件结构。用光刻工艺定义出沟道并刻蚀掉沟道以外的二维半导体材料3001。所述刻蚀的方法为本领域常用的干法刻蚀，如感应耦合等离子体刻蚀、反应离子刻蚀或离子铣刻蚀。本实施例中选用感应耦合等离子体刻蚀法对沟道以外的二维半导体材料3001进行刻蚀。
以上，针对本发明，一种二维半导体材料的金属接触结构及其制备方法进行了详细地说明，但本发明不限于以上的例子，在不脱离本发明的要旨的范围中，当然也可以进行各种的改良、变形。
Claims (10)
1.一种二维半导体材料的金属接触结构，其特征在于，包括衬底、位于衬底上的介质层、普通金属电极、齿状金属电极、顶金属电极以及位于介质层上的二维半导体材料；所述普通金属电极和齿状金属电极相接，所述齿状金属电极与二维半导体材料的边缘接触，所述顶金属电极位于齿状金属电极上方。
2.一种如权利要求1所述的二维半导体材料的金属接触结构的制备方法，其特征在于，具体步骤如下：
（1）在衬底上形成介质层，在介质层表面制备二维半导体材料；
（2）在二维半导体材料上通过掩蔽层定义出源漏电极区，所述的源漏电极区包括普通金属电极区和齿状金属电极区；
（3）对上述掩蔽层定义出的源漏电极区进行刻蚀，刻蚀掉源漏电极区的二维半导体材料；
（4）采用等离子体对上述刻蚀后暴露出的二维半导体材料的边缘进行轰击处理，然后进行原位的源漏金属淀积，制备出源漏金属电极；
（5）在齿状金属电极表面淀积顶金属电极；
（6）定义出沟道并刻蚀掉沟道以外的二维半导体材料。
3.根据权利要求2所述的制备方法，其特征在于，所述衬底为玻璃衬底、蓝宝石衬底、石英衬底、硅衬底或柔性衬底的任一种。
4.根据权利要求2所述的制备 方法，其特征在于，所述二维半导体材料的制备方法为化学气相沉积、物理气相沉积、原子层沉积或机械剥离法的任一种。
5.根据权利要求2所述的制备方法，其特征在于，所述掩蔽层为光刻胶或掩膜版的任一种。
6.根据权利要求2或5所述的制备方法，其特征在于，所述掩蔽层的图形化方法为使用光刻工艺，通过曝光、显影手段将光刻胶图形化；或者使用掩膜版，将含有电极图形的掩膜版紧贴在二维半导体材料表面进行图形化。
7.根据权利要求2所述的制备方法，其特征在于，步骤（4）中所述等离子体的轰击和源漏金属淀积过程均在同一个真空环境的磁控溅射腔体内完成。
8.根据权利要求2或7所述的制备得方法，其特征在于，所述等离子体的轰击是利用磁控溅射真空腔体中靶材表面产生的等离子体对二维半导体材料的边缘进行轰击处理；所述轰击的方法为：高纯氩气流量为30 sccm-50 sccm，在0.8Pa的溅射气压和10W-40 W的溅射功率下，利用靶材表面产生的等离子体对二维半导体材料的边缘轰击10秒-60秒；所述靶材与二维半导体材料的距离为5 cm-20 cm。
9.根据权利要求2所述的制备方法，其特征在于，所述顶金属电极的制备方法为：用光刻工艺或掩膜版定义出顶金属电极的图形，然后采用真空蒸镀或溅射镀膜的方法制备顶金属电极。
10.根据权利要求2所述的制备方法，其特征在于，步骤（3）或步骤（6）中，所述刻蚀的方法为感应耦合等离子体刻蚀、反应离子刻蚀或离子铣刻蚀的任一种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011282535.4A CN112466930A (zh) | 2020-11-16 | 2020-11-16 | 一种二维半导体材料的金属接触结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011282535.4A CN112466930A (zh) | 2020-11-16 | 2020-11-16 | 一种二维半导体材料的金属接触结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112466930A true CN112466930A (zh) | 2021-03-09 |
Family
ID=74836321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011282535.4A Pending CN112466930A (zh) | 2020-11-16 | 2020-11-16 | 一种二维半导体材料的金属接触结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112466930A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113097074A (zh) * | 2021-04-06 | 2021-07-09 | 南京大学 | 一种二维材料的图形化电极集成与表面钝化方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010114171A (ja) * | 2008-11-05 | 2010-05-20 | Hitachi Ltd | 半導体装置 |
| US20150372020A1 (en) * | 2014-06-20 | 2015-12-24 | Boe Technology Group Co., Ltd. | Thin film transistor and method for repairing the same, goa circuit and a display device |
| CN105895638A (zh) * | 2016-06-21 | 2016-08-24 | 深圳市华星光电技术有限公司 | 一种tft阵列基板及其制作方法、液晶显示装置 |
| CN106549041A (zh) * | 2016-11-04 | 2017-03-29 | 东莞市联洲知识产权运营管理有限公司 | 一种有效功率高的薄膜晶体管 |
| JP2017183500A (ja) * | 2016-03-30 | 2017-10-05 | 富士フイルム株式会社 | 有機薄膜トランジスタの製造方法および有機薄膜トランジスタ |
| CN111670503A (zh) * | 2019-01-07 | 2020-09-15 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板及其制作方法和显示装置 |
| CN213782022U (zh) * | 2020-11-16 | 2021-07-23 | 复旦大学 | 一种二维半导体材料的金属接触结构 |
-
2020
- 2020-11-16 CN CN202011282535.4A patent/CN112466930A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010114171A (ja) * | 2008-11-05 | 2010-05-20 | Hitachi Ltd | 半導体装置 |
| US20150372020A1 (en) * | 2014-06-20 | 2015-12-24 | Boe Technology Group Co., Ltd. | Thin film transistor and method for repairing the same, goa circuit and a display device |
| JP2017183500A (ja) * | 2016-03-30 | 2017-10-05 | 富士フイルム株式会社 | 有機薄膜トランジスタの製造方法および有機薄膜トランジスタ |
| CN105895638A (zh) * | 2016-06-21 | 2016-08-24 | 深圳市华星光电技术有限公司 | 一种tft阵列基板及其制作方法、液晶显示装置 |
| CN106549041A (zh) * | 2016-11-04 | 2017-03-29 | 东莞市联洲知识产权运营管理有限公司 | 一种有效功率高的薄膜晶体管 |
| CN111670503A (zh) * | 2019-01-07 | 2020-09-15 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板及其制作方法和显示装置 |
| CN213782022U (zh) * | 2020-11-16 | 2021-07-23 | 复旦大学 | 一种二维半导体材料的金属接触结构 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113097074A (zh) * | 2021-04-06 | 2021-07-09 | 南京大学 | 一种二维材料的图形化电极集成与表面钝化方法 |
| CN113097074B (zh) * | 2021-04-06 | 2024-02-09 | 南京大学 | 一种二维材料的图形化电极集成与表面钝化方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109727846B (zh) | 大面积制备金属相与半导体相接触的二维碲化钼面内异质结的方法及应用 | |
| CN102931057B (zh) | 一种基于栅介质结构的石墨烯场效应器件及其制备方法 | |
| CN110379857B (zh) | 一种包含p型氧化镓薄层的开关器件及其制备方法 | |
| WO2005089303A3 (en) | Self-aligned silicon carbide semiconductor device | |
| CN107275218B (zh) | 一种避免光刻胶沾污的二维材料器件制造方法 | |
| WO2022166472A1 (zh) | 基于金刚石衬底的GaN场效应晶体管的制备方法 | |
| CN111863808B (zh) | 基于肖特基-欧姆混合漏电极的单片异质集成Cascode晶体管及制作方法 | |
| CN213782022U (zh) | 一种二维半导体材料的金属接触结构 | |
| CN112466930A (zh) | 一种二维半导体材料的金属接触结构及其制备方法 | |
| CN112635565A (zh) | 一种性能可控的二维半导体晶体管结构及其制备方法 | |
| CN106783997B (zh) | 一种高迁移率晶体管及其制备方法 | |
| WO2023241006A1 (zh) | 一种基于igzo薄膜晶体管的反相器及其制备方法 | |
| CN106920847A (zh) | 一种顶栅石墨烯场效应晶体管及其制备方法 | |
| CN110323277B (zh) | 场效应晶体管及其制备方法 | |
| CN107195670B (zh) | GaN基增强型MOS-HEMT器件及其制备方法 | |
| CN111755576A (zh) | 非晶氧化镓刻蚀方法及在三端器件和阵列成像系统的应用 | |
| CN112542384B (zh) | 一种氮化镓增强型器件的制造方法 | |
| US20190157428A1 (en) | Thin film transistor and manufacturing method thereof | |
| US20210090949A1 (en) | Semiconductor structure and fabrication method thereof | |
| CN104979195B (zh) | SiC基HEMT器件的制备方法 | |
| WO2020192303A1 (zh) | 半导体器件及制作方法 | |
| CN214012946U (zh) | 一种二维半导体晶体管结构 | |
| CN110931356A (zh) | 半导体结构及其制造方法 | |
| WO2023205936A1 (zh) | 半导体器件及其制备方法 | |
| CN109216283B (zh) | 一种基于肖特基二极管的毫米波过保护电路及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |