CN107275218B - 一种避免光刻胶沾污的二维材料器件制造方法 - Google Patents

一种避免光刻胶沾污的二维材料器件制造方法 Download PDF

Info

Publication number
CN107275218B
CN107275218B CN201710391250.6A CN201710391250A CN107275218B CN 107275218 B CN107275218 B CN 107275218B CN 201710391250 A CN201710391250 A CN 201710391250A CN 107275218 B CN107275218 B CN 107275218B
Authority
CN
China
Prior art keywords
dimensional material
gate dielectric
dielectric layer
layer
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710391250.6A
Other languages
English (en)
Other versions
CN107275218A (zh
Inventor
彭松昂
金智
张大勇
史敬元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201710391250.6A priority Critical patent/CN107275218B/zh
Publication of CN107275218A publication Critical patent/CN107275218A/zh
Application granted granted Critical
Publication of CN107275218B publication Critical patent/CN107275218B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors

Abstract

本发明提供一种避免光刻胶沾污的二维材料器件制造方法,包括:步骤一、提供衬底,在衬底上制备二维材料层;步骤二、在二维材料层上沉积栅介质层;步骤三、对栅介质层和二维材料层进行有源区图形化刻蚀;步骤四、对源漏接触区的栅介质层进行腐蚀,并沉积源漏电极金属;步骤五、在沟道区的栅介质层上沉积栅电极金属。本发明能够避免二维材料在器件制备工艺过程中受到光刻胶的沾污,有助于提高器件的迁移率,降低器件的接触电阻。

Description

一种避免光刻胶沾污的二维材料器件制造方法
技术领域
本发明涉及微电子与纳米电子技术领域,尤其涉及一种避免光刻胶沾污的二维材料器件制造方法。
背景技术
随着半导体工艺技术的发展和进步,按比例缩小电子器件尺寸可以有效地提高器件性能。然而,当器件尺寸进入22nm技术节点后,硅基晶体管已接近其物理极限,继续减小器件尺寸,受到短沟道效应影响,器件性能严重下降。为了突破传统硅基半导体器件所面临的技术瓶颈,使得器件尺寸进一步减小,二维材料受到广泛关注,其中最具代表性的是石墨烯和过渡金属硫化物。
石墨烯的室温载流子迁移率高,电流密度耐性好,导热率与碳纳米管相当,被认为在高速电路方面有着广泛的应用前景。但是石墨烯缺乏带隙,器件不能有效关断,导致功耗无法降低,严重制约了其在数字逻辑电路方面的应用。而过渡金属硫化物作为一种二维的半导体材料,材料带隙可达1.8eV,器件开关比大于108,器件亚阈值摆幅为70mVdec-1,很好地补充了二维材料在数字逻辑电路方面的应用。
但是,由于二维材料的比表面积较大,极易与光刻胶等有机物发生吸附,并且很难将表面吸附的有机物去除。二维材料器件受到光刻胶沾污的影响,会大大降低迁移率,增加接触电阻,性能发生严重退化。
因此,亟需提供能够避免二维材料器件制备过程中光刻胶沾污的二维材料器件制造方法。
发明内容
本发明提供的避免光刻胶沾污的二维材料器件制造方法,能够针对现有技术的不足,有效防止在器件制备过程中的二维材料表面光刻胶的沾污,减小器件的接触电阻,提高器件的迁移率。
第一方面,本发明提供一种避免光刻胶沾污的二维材料器件制造方法,包括:
步骤一、提供衬底,在衬底上制备二维材料层;
步骤二、在所述二维材料层上沉积栅介质层;
步骤三、对所述栅介质层和所述二维材料层进行有源区图形化刻蚀;
步骤四、对源漏接触区的栅介质层进行腐蚀,并沉积源漏电极金属;
步骤五、在沟道区的所述栅介质层上沉积栅电极金属。
可选地,上述步骤一中二维材料层通过机械剥离或化学气相沉积进行制备。
可选地,上述栅介质层为氧化铝、氧化锆、氧化铪或氧化钇。
可选地,上述步骤二通过原子层沉积技术沉积金属氧化物层或者沉积活泼金属随后进行氧化处理形成所述栅介质层。
可选地,上述步骤二通过在原子层沉积腔体中使用O3和/或H2O以及三甲基铝作为源形成氧化铝栅介质层。
可选地,上述步骤二通过在原子层沉积腔体中使用H2O以及Hf(NMe2)4作为源形成氧化铪栅介质层。
可选地,上述步骤二通过电子束蒸发Al或Y并氧化处理形成氧化铝或氧化钇栅介质层。
可选地,上述步骤二的所述氧化处理包括加热氧化、氧等离子体氧化、氧紫外线氧化和/或臭氧源氧化。
可选地,上述步骤三通过光刻胶进行有源区图形化并进行对所述栅介质层和所述二维材料层进行刻蚀。
可选地,上述光刻胶包括正胶9912、翻转胶AZ5214、电子束胶PMMA、MMA、UVIII或ZEP胶。
可选地,上述刻蚀包括使用H2SO4,H3PO4,HCl或HNO3与H2O混合形成的稀释液,或者使用AZ显影液或CD26对所述栅介质进行刻蚀。
可选地,上述刻蚀包括使用RIE,ICP或Matrix产生的等离子体器件对所述二维材料层进行刻蚀。
可选地,通过光刻剥离工艺沉积上述源漏电极金属和/或上述栅电极金属。
可选地,上述源漏电极金属及所述栅电极金属的材料为Ti、Au、Cr、Pd或Pt。
本发明提供的避免光刻胶沾污的二维材料器件制造方法,能够避免二维材料在后续器件制备工艺过程中受到光刻胶的沾污,具有良好的可操作性,有助于提高器件的迁移率,降低器件的接触电阻。
附图说明
图1为本发明一实施例的顶栅二维材料场效应晶体管的结构示意图;
图2a-2e为本发明一实施例的二维材料器件制造步骤中的顶栅二维材料场效应晶体管的结构示意图;
图3为本发明一实施例的避免光刻胶沾污的二维材料器件制造方法流程图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明提供一种避免光刻胶沾污的二维材料器件制造方法。图1示出了本发明一个实施例提供的顶栅二维材料场效应晶体管的结构示意图。如图所示,本发明一个实施例提供的顶栅二维材料场效应晶体管包括半导体衬底100、绝缘层110、二维材料导电层120、栅介质层130、源漏电极金属140以及栅金属150。其中,绝缘层110设置于半导体衬底100上,二维材料导电层120设置于绝缘体110上,栅介质130沉积于二维材料导电层120上,源漏电极金属140选择性沉积在接触区,栅金属150选择性沉积在沟道区的介质层130上。
图2a-2e示出了本发明一个实施例提供的二维材料器件制造步骤中的顶栅二维材料场效应晶体管的结构示意图。
如图2a所示,在衬底100上制备单层二维材料。特别的,衬底100包括但不限于Si、SiC、SiO2、Al2O3、GaAS、AlN、ZnO等材料的半绝缘或绝缘衬底,衬底厚度为300-800nm,采用微机械剥离或者化学气相沉积(CVD)生长的方法在衬底100上制备单层二维材料。典型地,在本发明的实施例中,衬底材料为SiO2,衬底厚度为300nm,单层二维材料为单层石墨烯材料。
如图2b所示,在所述器件的二维材料层上生长栅介质层130。具体的,生长栅介质层130的方法包括但不限于ALD(Atomic Layer Deposition,原子层沉积)、电子束蒸发活泼金属并氧化形成栅介质等方法。具体的,栅介质层的材料包括但不限于氧化铝、氧化锆、氧化铪等金属氧化物。具体的,栅介质层的厚度为10-50nm。
典型地,在本发明一实施例中,将图2a中所制备的器件转移至ALD腔体内,用O3和三甲基铝为源在0℃温度范围内生长30个周期的氧化铝做种子层,再用H2O和三甲基铝为源或O3和三甲基铝为源在200℃生长150个周期的氧化铝,从而形成氧化铝栅介质层。
典型地,在本发明另一实施例中,将图2a中所制备的器件转移至ALD腔体内,用O3和三甲基铝为源在25℃~60℃温度范围内生长3~20个周期的氧化铝做为种子层,再用H2O和三甲基铝为源或O3和三甲基铝为源在100℃~250℃生长75~250个周期的氧化铝,从而形成氧化铝栅介质层。
典型地,在本发明的又一实施例中,将图2a中所制备的器件转移至ALD腔体内,在100℃~250℃范围内用H2O和Hf(NMe2)4作为源沉积75~250个周期的氧化铪,从而形成氧化铪栅介质层。
典型地,在本发明的再一实施例中,使用电子束蒸发10-20nm的Al或Y,用115℃热板加热使之氧化;或者利用RIE或Matrix产生的氧等离子体氧化;或者利用氧紫外线的UV进行氧化,或者利用ALD腔体中的臭氧源进行氧化;从而形成氧化铝/氧化钇栅介质层。
如图2c所示,对所述二维材料层120和栅介质层130进行有源区图形化刻蚀。具体的,使用光刻胶作为掩膜对二维材料层120和栅介质层130进行有源区图形化刻蚀,光刻胶包括但不限于正胶9912、翻转胶AZ5214、电子束胶PMMA、MMA、UVIII和ZEP胶。具体的,可以对有源区进行湿法刻蚀,包括但不限于使用H2SO4,H3PO4,HCl或HNO3与H2O所混合形成的稀释液对栅介质层进行刻蚀,以及使用AZ显影液或CD26对栅介质进行刻蚀。特别的,对于正胶9912可以使用CD26作为显影液,对于翻转胶可以使用AZ显影液,对于电子束胶使用邻二甲苯或N50进行显影。
典型地,本发明一实施例使用9912光刻胶作为掩膜,稀释H3PO4溶液对氧化铝介质进行有源区刻蚀,刻蚀速率为1nm每分钟,其中稀释的H3PO4溶液为体积比H3PO4:H2O=1:3。
进一步的,可以利用RIE,ICP或Matrix产生的等离子体对二维材料导电薄膜进行有源区刻蚀。
如图2d所示,对源漏接触区栅介质层130进行腐蚀,并且选择性沉积源漏电极140。特别的,需要在沉积源漏金属电极140之前将接触区的栅介质掩膜腐蚀干净,并利用光刻剥离工艺在接触区选择性沉积源漏电极金属140。具体的,在图2c所示的器件上旋涂光刻胶形成图形,匀胶转速为:前转3秒,转速为400-600rpm,后转60秒,转速为1500-4000rpm,在100℃的热板上加热90秒;典型地,光刻胶可以使用AZ5214型光刻胶。随后使用MA6光学光刻曝光机曝光4.6秒,光强设定为5;在115℃热板上加热90秒。用MA6光学光刻曝光机曝光60秒(光强5)。用AZ5214显影液显影60秒,DI水漂洗,氮气吹干。用稀释的H3PO4溶液对显影区域氧化铝介质进行刻蚀,刻蚀速率为1nm每分钟。典型的,稀释的H3PO4溶液为体积比H3PO4:H2O=1:3。
进一步的,在源漏接触区沉积源漏接触电极140。优选的,使用电子束蒸发源漏接触电极金属140,源漏接触电极金属140的材料包括但不限于Ti、Au、Cr、Pd、Pt等金属。典型地,沉积Ti或Au作为源漏接触电极金属140,当沉积Ti作为源漏接触电极金属140时,沉积厚度为15nm,当沉积Au作为源漏接触电极金属140时,沉积厚度为200nm。在60℃的热丙酮溶液中浸泡10-30分钟,剥离掉曝光图形以外的金属,到了源漏接触电极140。
如图2e所示,在沟道区栅介质层130上沉积栅极金属150。具体的,利用光刻剥离工艺在沟道区选择性沉积栅极金属150。栅极金属150的材料包括但不限于Ti、Au、Cr、Pd、Pt等金属。典型地,使用电子束蒸发Ti或Au作为栅极金属,当使用Ti作为栅极金属150的材料时,电子束蒸发的栅极金属厚度为20nm,当使用Au作为栅极金属150的材料时,电子束蒸发的栅极金属厚度为200nm。
图3示出了本发明一个实施例的避免光刻胶沾污的二维材料器件制造方法流程图。如图所示,S31表示提供衬底,在衬底上制备二维材料薄膜;S32表示在二维材料层上沉积栅介质层;S33表示对栅介质层和二维材料层进行有源区刻蚀;S34表示图形化接触区,将接触区下的栅介质进行腐蚀,沉积接触金属电极;S35表示在沟道区栅介质层上选择性沉积栅电极金属。
本发明提供的避免光刻胶沾污的二维材料器件制造方法,采用栅介质层金属氧化物作为掩膜,在器件制备过程中,二维材料始终与栅介质层接触,避免了光刻胶对二维材料表面的沾污,具有良好的可操作性,与顶栅石墨烯场效应晶体管制备工艺兼容,有助于提高器件的迁移率,降低器件的接触电阻。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应该以权利要求的保护范围为准。

Claims (14)

1.一种避免光刻胶沾污的二维材料器件制造方法,其特征在于,包括:
步骤一、提供衬底,在所述衬底上制备二维材料层;
步骤二、在所述二维材料层上沉积栅介质层;
步骤三、对所述栅介质层和所述二维材料层进行有源区图形化刻蚀;
步骤四、对源漏接触区的栅介质层进行腐蚀以暴露出二维材料层,并在暴露的所述二维材料层上沉积源漏电极金属;
步骤五、在沟道区的所述栅介质层上沉积栅电极金属。
2.根据权利要求1所述的二维材料器件制造方法,其特征在于,所述步骤一中二维材料层通过机械剥离或化学气相沉积进行制备。
3.根据权利要求1所述的二维材料器件制造方法,其特征在于,所述栅介质层为氧化铝、氧化锆、氧化铪或氧化钇。
4.根据权利要求3所述的二维材料器件制造方法,其特征在于,所述步骤二通过原子层沉积技术沉积金属氧化物层或者沉积活泼金属随后进行氧化处理形成所述栅介质层。
5.根据权利要求4所述的二维材料器件制造方法,其特征在于,所述步骤二通过在原子层沉积腔体中使用O3和/或H2O以及三甲基铝作为源形成氧化铝栅介质层。
6.根据权利要求4所述的二维材料器件制造方法,其特征在于,所述步骤二通过在原子层沉积腔体中使用H2O以及Hf(NMe2)4作为源形成氧化铪栅介质层。
7.根据权利要求4所述的二维材料器件制造方法,其特征在于,所述步骤二通过电子束蒸发Al或Y并氧化处理形成氧化铝或氧化钇栅介质层。
8.根据权利要求7所述的二维材料器件制造方法,其特征在于,所述步骤二的所述氧化处理包括加热氧化、氧等离子体氧化、氧紫外线氧化和/或臭氧源氧化。
9.根据权利要求1所述的二维材料器件制造方法,其特征在于,所述步骤三通过光刻胶进行有源区图形化并进行对所述栅介质层和所述二维材料层进行刻蚀。
10.根据权利要求9所述的二维材料器件制造方法,其特征在于,所述光刻胶包括正胶9912、翻转胶AZ5214、电子束胶PMMA、MMA、UVIII或ZEP胶。
11.根据权利要求9所述的二维材料器件制造方法,其特征在于,所述刻蚀包括使用H2SO4,H3PO4,HCl或HNO3与H2O混合形成的稀释液,或者使用AZ显影液或CD26对所述栅介质进行刻蚀。
12.根据权利要求9所述的二维材料器件 制造方法,其特征在于,所述刻蚀包括使用RIE,ICP或Matrix产生的等离子体器件对所述二维材料层进行刻蚀。
13.根据权利要求1所述的二维材料器件制造方法,其特征在于,通过光刻剥离工艺沉积所述源漏电极金属和/或所述栅电极金属。
14.根据权利要求1所述的二维材料器件制造方法,其特征在于,所述源漏电极金属及所述栅电极金属的材料为Ti、Au、Cr、Pd或Pt。
CN201710391250.6A 2017-05-27 2017-05-27 一种避免光刻胶沾污的二维材料器件制造方法 Active CN107275218B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710391250.6A CN107275218B (zh) 2017-05-27 2017-05-27 一种避免光刻胶沾污的二维材料器件制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710391250.6A CN107275218B (zh) 2017-05-27 2017-05-27 一种避免光刻胶沾污的二维材料器件制造方法

Publications (2)

Publication Number Publication Date
CN107275218A CN107275218A (zh) 2017-10-20
CN107275218B true CN107275218B (zh) 2020-12-18

Family

ID=60064803

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710391250.6A Active CN107275218B (zh) 2017-05-27 2017-05-27 一种避免光刻胶沾污的二维材料器件制造方法

Country Status (1)

Country Link
CN (1) CN107275218B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111048399A (zh) * 2018-10-15 2020-04-21 中国科学院化学研究所 图案化二维材料及其制备方法和产品
CN109686667A (zh) * 2019-01-25 2019-04-26 泰科天润半导体科技(北京)有限公司 一种SiC基MOS器件及其制备方法和应用
CN111987173B (zh) * 2020-09-15 2022-11-15 电子科技大学 一种可集成的二维光电突触器件阵列及其制备方法
CN112309846B (zh) * 2020-09-27 2023-01-17 中国电子科技集团公司第十三研究所 一种二维材料场效应晶体管的制备方法
CN115274446A (zh) * 2021-04-30 2022-11-01 长鑫存储技术有限公司 晶体管结构、半导体结构及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102479819A (zh) * 2010-11-30 2012-05-30 中国科学院微电子研究所 场效应晶体管及其制备方法
CN103258850A (zh) * 2012-02-15 2013-08-21 西安电子科技大学 一种石墨烯纳米带场效应晶体管及其制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102479819A (zh) * 2010-11-30 2012-05-30 中国科学院微电子研究所 场效应晶体管及其制备方法
CN103258850A (zh) * 2012-02-15 2013-08-21 西安电子科技大学 一种石墨烯纳米带场效应晶体管及其制备方法

Also Published As

Publication number Publication date
CN107275218A (zh) 2017-10-20

Similar Documents

Publication Publication Date Title
CN107275218B (zh) 一种避免光刻胶沾污的二维材料器件制造方法
CN102931057B (zh) 一种基于栅介质结构的石墨烯场效应器件及其制备方法
WO2019100425A1 (zh) 一种薄膜晶体管及其制备方法
TWI552191B (zh) Connection structure and manufacturing method thereof, semiconductor device
WO2017076121A1 (zh) 碳纳米管半导体器件及其制备方法
WO2023115654A1 (zh) 氧化铟锡垂直型环栅场效应晶体管及其制备方法
CN109148303A (zh) 薄膜晶体管的制备方法
CN107275219B (zh) 一种石墨烯器件的制造方法
US20190006490A1 (en) Thin film transistor and method for fabricating the same, display device, exposure device
JP2011175996A (ja) グラフェントランジスタおよびその製造方法
Seong et al. Micro-patterned ZnO semiconductors for high performance thin film transistors via chemical imprinting with a PDMS stamp
US10777662B2 (en) Thin film transistor and manufacturing method thereof
CN104167362B (zh) 氮化镓盖帽层掩模的凹槽栅氮化镓基增强型器件制备方法
CN105321808A (zh) 一种可避免有机污染的cvd石墨烯fet器件制造方法
CN112466930A (zh) 一种二维半导体材料的金属接触结构及其制备方法
CN104465328A (zh) 可控清除石墨烯-金属接触区域残留光学光刻胶的方法
CN102969234B (zh) 一种金属栅电极的制造方法
CN112309846A (zh) 一种二维材料场效应晶体管的制备方法
CN105789039B (zh) 减小顶栅石墨烯场效应晶体管欧姆接触的方法
US20210376271A1 (en) Thin film transistor, manufacturing method thereof, electronic device
CN213782022U (zh) 一种二维半导体材料的金属接触结构
CN108470768B (zh) 一种hemt器件纳米栅极的制备方法
KR20180107923A (ko) 향상된 전류포화 및 전압이득을 갖는 그래핀 소자 및 그 제조 방법
CN113035958B (zh) 一种半导体场效应晶体管及其制造方法
US11742399B2 (en) Topology selective and sacrificial silicon nitride layer for generating spacers for a semiconductor device drain

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant