CN102969234B

CN102969234B - 一种金属栅电极的制造方法

Info

Publication number: CN102969234B
Application number: CN201210429761.XA
Authority: CN
Inventors: 曾绍海
Original assignee: Shanghai Integrated Circuit Research and Development Center Co Ltd
Current assignee: Shanghai IC R&D Center Co Ltd
Priority date: 2012-11-01
Filing date: 2012-11-01
Publication date: 2017-04-19
Anticipated expiration: 2032-11-01
Also published as: CN102969234A

Abstract

本发明公开了一种金属栅电极的制造方法，包括在衬底上形成多晶硅栅极，多晶硅栅极两侧的侧墙，以及源漏区；在以上步骤形成的结构表面形成薄氧化层及牺牲层，并回刻牺牲层及薄氧化层以露出多晶硅栅极的上表面，所述牺牲层的牺牲介质为有机化合物；沉积金属镍层，并进行第一次退火；以相同的腐蚀工艺同时去除未反应的金属镍层及牺牲层；进行第二次退火，形成全硅化物金属栅电极；以及去除薄氧化层。本发明免去化学机械研磨步骤，能够有效降低工艺复杂度，解决刻蚀困难问题，使得制造过程更加简单方便。

Description

一种金属栅电极的制造方法

技术领域

本发明涉及半导体集成电路领域，特别涉及一种金属栅电极的制造方法。

背景技术

根据国际半导体技术发展规划蓝图（ITRS）预测，45nm及以下节点互补金属氧化物半导体（CMOS）器件中等效氧化层厚度必须小于0.65nm，用高k栅介质和金属取代SiON栅介质和多晶硅栅电极是适应这一要求的新技术。金属栅极相对于多晶硅栅具有很大的优势，例如可以消除多晶硅栅耗尽效应，P型场效应管的硼（B）的穿透效应，同时还具有非常低的电阻，并能抑制远程电荷散射。因此，为适应未来集成电路工艺的发展需求，国内外科研机构越来越重视各种金属栅工艺方案的研究。

在各类金属栅的制备方法中，镍基全硅化物金属栅（Ni FUSI）是一种比较简单的金属栅制备方法，并且它和CMOS工艺具有很好的兼容性。传统的镍基全硅化物金属栅制作采用一步退火工艺，即只采用一步退火来实现整个栅电极的硅化，虽然制作方法较为简单，但这种一次退火工艺却具有生成的硅化物薄膜不均匀，存在线宽效应等缺点；同时传统的镍基全硅化物金属栅制作时采用二氧化硅（SiO2）氧化层来作为牺牲层，因此在生长金属镍（Ni）前还需要用化学机械研磨（CMP）的方法使氧化层表面平坦化，再利用回刻（etch back）的方法把需要形成镍基全硅化物金属栅的地方露出来，但是由于氧化层上没有停止层（stop layer），这给CMP工艺带来很大的困难，只能通过控制CMP的时间（by time）来确定需要研磨的厚度，因此对于镍基全硅化物金属栅的厚度控制较难掌握；而且，传统的镍基全硅化物金属栅制作工艺在镍基全硅化物金属栅形成后需要先采用湿法的方法去除多余的金属镍，再用干法刻蚀作为牺牲层的氧化层，由于氧化层厚度较厚，这步的工艺难度也很大。

发明内容

本发明的主要目的在于提供一种金属栅电极的制造方法，能够大幅度降低制造工艺的复杂程度，同时也解决了一次退火造成的硅化物薄膜不均匀，线宽效应等问题。

为达成上述目的，本发明提供一种金属栅电极的制造方法，包括如下步骤：在衬底上形成多晶硅栅极，所述多晶硅栅极两侧的侧墙，以及源漏区；在上述步骤形成的结构表面形成薄氧化层；在所述薄氧化层上淀积牺牲介质以形成牺牲层，回刻所述牺牲层及所述薄氧化层以露出所述多晶硅栅极的上表面，其中所述牺牲介质为有机化合物；沉积金属镍层，并进行第一次退火；通过腐蚀工艺同时去除未反应的所述金属镍层及所述牺牲层；进行第二次退火，形成全硅化物金属栅电极；以及去除所述薄氧化层。

可选的，所述薄氧化层通过等离子增强化学气相沉积而成。

可选的，所述薄氧化层厚度为10nm～30nm。

可选的，所述有机化合物为包含碳、氮、氧的环状大分子有机化合物。

可选的，所述牺牲层通过旋转涂布工艺沉积而成。

可选的，所述牺牲层的厚度为400nm～600nm。

可选的，所述金属镍层通过物理气相沉积法沉积而成。

可选的，所述金属镍层的厚度为60nm～200nm。

可选的，所述第一次退火采用快速热退火工艺，退火温度为300℃～350℃，退火时间为20秒～60秒。

可选的，所述第二次退火采用快速热退火工艺，退火温度为400℃～600℃；退火时间为30秒～90秒。

可选的，所述腐蚀工艺为通过腐蚀溶液同时去除未反应的所述金属镍层及所述牺牲层，所述腐蚀溶液为H₂SO₄和H₂O₂的混合溶液。

本发明金属栅电极制造方法的优点在于，能够避免化学机械研磨，有效降低工艺复杂度；且制造过程更加简单方便，易于集成，与CMOS工艺具有很好的兼容性，从而降低制造成本；进一步的，还能解决现有技术中氧化层刻蚀困难的问题；同时采用二次退火工艺，克服了一次退火存在的生成的硅化物薄膜不均匀，线宽效应等缺陷。

附图说明

图1本发明较佳实施例的金属栅电极制造方法的流程图。

图2A~图2F是本发明较佳实施例的金属栅电极制造方法的剖面示意图。

具体实施方式

为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。此外，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应以此作为对本发明的限定。

请参考图1，本发明提供的金属栅电极的制造方法包括以下步骤：

步骤S01：在衬底上形成多晶硅栅极，所述多晶硅栅极两侧的侧墙，以及源漏区。

步骤S02：在步骤S01形成的结构表面形成薄氧化层。

步骤S03：在所述薄氧化层上淀积牺牲介质以形成牺牲层，回刻所述牺牲层及所述薄氧化层以露出所述多晶硅栅极的上表面。其中，牺牲介质为有机化合物且可通过腐蚀工艺去除。

步骤S04：沉积金属镍层，并进行第一次退火。

步骤S05：通过腐蚀工艺同时去除未反应的所述金属镍层及所述牺牲层。

步骤S06：进行第二次退火，形成全硅化物金属栅电极。

步骤S07：去除所述薄氧化层。

接下来将结合图2A~图2F详述本发明金属栅电极的制造过程。

首先，请参考图2A，提供半导体衬底100，并在衬底100上形成多晶硅栅极101，多晶硅栅极101两侧的侧墙（Spacer）102和源漏区（S/D）103。半导体衬底100的材料可为单晶硅材料，或是绝缘硅材料（SOI），还可以是其他半导体材料等。多晶硅栅极101，侧墙102以及源漏区103采用常规工艺形成，简单来说，其工艺步骤包括在衬底上生成栅氧化层，在栅氧化层上淀积多晶硅层，利用光刻、刻蚀工艺形成多晶硅栅极101；之后淀积绝缘层并刻蚀，从而在多晶硅栅极两侧形成侧墙102，绝缘层的材料例如是二氧化硅或者氮化硅，刻蚀方法例如是各向异性干法刻蚀。然后进行掺杂剂离子注入，形成多晶硅栅极101的源漏区103。

接下来，请参考图2B，在衬底100上具有多晶硅栅极101，多晶硅栅极101两侧的侧墙（Spacer）102和源漏区（S/D）103的结构表面形成一层薄氧化层104，薄氧化层104可通过等离子增强化学气相沉积（PECVD）而成，其厚度为10nm～30nm。接着在薄氧化层104上淀积牺牲介质来形成一层牺牲层105，其中，牺牲介质为能够通过腐蚀工艺去除的有机化合物。所述牺牲层105可通过旋转涂布工艺沉积牺牲介质形成，其厚度为400nm～600nm。接着回刻牺牲层105和薄氧化层104使得多晶硅栅极101的上表面露出。较佳的，牺牲层105的牺牲介质为含碳、氮、氧的环状大分子有机化合物，因此直接通过回刻牺牲层105就能够将多晶硅栅极101的上表面露出，而省去了化学机械研磨CMP对牺牲层表面进行平坦化的步骤，从而能够降低工艺的复杂程度。

请继续参考图2C，淀积一层金属镍层106；金属镍层106可采用物理气相沉积（PVD）的工艺沉积而成，其厚度为60nm～200nm。

然后进行第一次退火，第一次退火可采用快速热退火(RTP)工艺，如图2D所示，第一次退火后，一部分多晶硅与金属镍反应生成镍硅化合物101a，但仍有部分多晶硅未与金属镍发生反应。较佳的，退火温度为300℃～350℃，退火时间为20秒～60秒，从而可避免温度过高或时间过长导致多晶硅栅极在第一次退火时就被全部硅化；或退火温度过低或时间过短导致第二次退火后也不能将多晶硅栅极完全硅化。

接下来，请参考图2E，以同一腐蚀工艺同时去除未反应的金属镍层106以及牺牲层105。值得注意的是，由于牺牲层105的牺牲介质为能够被腐蚀的含碳、氮、氧的环状大分子有机化合物，因此未反应的金属镍和牺牲层105可以一并被腐蚀掉，腐蚀工艺例如是湿法腐蚀，采用腐蚀溶液腐蚀去除，较佳的，腐蚀溶液为H2SO4和H2O2的混合溶液。相较于现有技术先采用湿法刻蚀去除多余的金属镍，再用干法刻蚀去除牺牲层的方法，本发明只需一个工艺步骤，显然降低了刻蚀难度以及工艺复杂度。

请参考图2F，进行第二次退火，第二次退火仍可采用快速热退火(RTP)工艺，较佳的，退火温度为400℃～600℃；退火时间为30秒～90秒，由此在第二次退火后可将多晶硅栅极101完全硅化，形成全硅化物金属栅极。最后，去除薄氧化层103，去除薄氧化层103的方法可采用例如干法刻蚀等常规工艺，在此不赘述。由于薄氧化层103的厚度仅为10nm～30nm，因此去除薄氧化层103的工艺也较为简单。

在完成上述步骤后，将继续执行形成CMOS器件的铜后道的其他工艺，这些工艺步骤可以采用本领域技术人员所熟悉的方法形成，在此不作赘述。

综上所述，相较于现有技术，本发明金属栅电极的制造方法形成牺牲层并直接对牺牲层回刻，避免了化学机械研磨这一步骤，能有有效降低工艺复杂度；此外，通过腐蚀工艺同时将牺牲层和未反应的金属镍层一并去除，也能使得制造过程更加简单方便，降低成本；进一步的，本发明利用薄氧化层，更能解决现有技术中采用氧化层作为牺牲层时，厚度较大刻蚀困难的问题。另外，采用二次退火工艺也克服了一次退火工艺存在的生成硅化物薄膜不均匀、线宽效应等问题。因此，本发明所提供的金属栅电极制造方法，制作简单，易于集成，且与CMOS工艺具有很好的兼容性，具有很大的应用价值。

虽然本发明已以较佳实施例揭示如上，然所述诸多实施例仅为了便于说明而举例而已，并非用以限定本发明，本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰，本发明所主张的保护范围应以权利要求书所述为准。

Claims

1.一种金属栅电极的制造方法，其特征在于，包括以下步骤：

在衬底上形成多晶硅栅极，所述多晶硅栅极两侧的侧墙，以及源漏区；

在上述步骤形成的结构表面形成薄氧化层；

在所述薄氧化层上淀积牺牲介质以形成牺牲层，回刻所述牺牲层及所述薄氧化层以露出所述多晶硅栅极的上表面，其中所述牺牲介质为有机化合物；

沉积金属镍层，并进行第一次退火；

通过腐蚀工艺同时去除未反应的所述金属镍层及所述牺牲层；

进行第二次退火，形成全硅化物金属栅电极；以及

去除所述薄氧化层。

2.根据权利要求1所述的金属栅电极的制造方法，其特征在于，所述薄氧化层通过等离子增强化学气相沉积而成。

3.根据权利要求2所述的金属栅电极的制造方法，其特征在于，所述薄氧化层厚度为10nm～30nm。

4.根据权利要求1所述的金属栅电极的制造方法，其特征在于，所述有机化合物为包含碳、氮和氧的环状大分子有机化合物。

5.根据权利要求4所述的金属栅电极的制造方法，其特征在于，所述牺牲层通过旋转涂布工艺沉积而成。

6.根据权利要求5所述的金属栅电极的制造方法，其特征在于，所述牺牲层的厚度为400nm～600nm。

7.根据权利要求1所述的金属栅电极的制造方法，其特征在于，所述金属镍层通过物理气相沉积法沉积而成。

8.根据权利要求7所述的金属栅电极的制造方法，其特征在于，所述金属镍层的厚度为60nm～200nm。

9.根据权利要求1所述的金属栅电极的制造方法，其特征在于，所述第一次退火采用快速热退火工艺，退火温度为300℃～350℃，退火时间为20秒～60秒。

10.根据权利要求9所述的金属栅电极的制造方法，其特征在于，所述第二次退火采用快速热退火工艺，退火温度为400℃～600℃，退火时间为30秒～90秒。

11.根据权利要求4所述的金属栅电极的制造方法，其特征在于，所述腐蚀工艺为通过腐蚀溶液同时去除未反应的所述金属镍层及所述牺牲层，所述腐蚀溶液为H₂SO₄和H₂O₂的混合溶液。